[go: up one dir, main page]

JP2010225654A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010225654A
JP2010225654A JP2009068481A JP2009068481A JP2010225654A JP 2010225654 A JP2010225654 A JP 2010225654A JP 2009068481 A JP2009068481 A JP 2009068481A JP 2009068481 A JP2009068481 A JP 2009068481A JP 2010225654 A JP2010225654 A JP 2010225654A
Authority
JP
Japan
Prior art keywords
bonding pad
bonding
etching
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009068481A
Other languages
English (en)
Inventor
Tokuo Fujitsuka
徳夫 藤塚
Motohiro Fujiyoshi
基弘 藤吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2009068481A priority Critical patent/JP2010225654A/ja
Publication of JP2010225654A publication Critical patent/JP2010225654A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/019
    • H10W72/90
    • H10W72/07551
    • H10W72/50
    • H10W72/536
    • H10W72/59
    • H10W72/932

Landscapes

  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディング作業や配線抵抗の低減といった導電体の機能を過度に低下させることなく、寄生容量を低減させる技術を提供する。
【解決手段】この半導体装置は、導電性の基板層と、基板層の表面の一部に積層されている絶縁体BL2と、絶縁体の表面に積層されているとともに絶縁体の存在範囲を超えて伸びている張り出し部320を備えている導電体300を備えている。この半導体装置は、導電体の張り出し部に、その張り出し部を積層方向に貫通する貫通孔300hが形成されていることを特徴とする。
【選択図】図2

Description

本発明は、配線路やボンディングパッドが形成されている半導体装置に関する。
ボンディングパッドの一部を除去して寄生容量を低減する技術が提案されている。たとえば特許文献1には、ボンディングパッドを離散的な形状とすることによって、ボンディング面の面積を確保しながらボンディングパッドと基板層との対向面積を低減する技術が開示されている。これによると対向面積が低減することから、ボンディングパッドの寄生容量を低減することができる。たとえば特許文献2には、シリコン基板上に形成した回路群と外部回路とを電気的に接続するパッドに空隙(貫通孔)を形成することによって、パッドと基板層の対向面積を低減してパッドの寄生容量を低減する技術が開示されている。さらに、特許文献3には、配線路の裏側の基板層を除去して対向面を無くす技術が開示されている。
特開平07−79011号公報 実開平01−104029号公報 特開2008−164625号公報
しかし、特許文献1、2に開示された技術では、ボンディング面に形成する隙間(欠落部)を大きくすると、ボンディング作業が困難になるという問題に直面する。ボンディング作業をする必要があるために隙間を十分に大きくできないという制約がかかり、寄生容量を十分に低減ことができない。特許文献1、2の技術では、ボンディング作業性と寄生容量の低減との間に、トレードオフの関係が存在する。特許文献3に開示された技術を適用してボンディングパッドの裏側の基板層を除去すれば、ボンディングパッドの寄生容量を低減することができる。しかし、基板層を除去するためには基板層の裏面から基板層の表面にまで及ぶ深い深度のエッチング工程を必要とし、製造工程が長時間化する。さらに、このような問題は、ボンディングパッドに限られない。配線抵抗の低減のために配線路の断面積を確保することと、配線路の寄生容量を低減するために配線路の対向面積を低減することとの間にはトレードオフの問題が存在する。配線路の裏面に位置する基板層を除去してしまえば、そのトレードオフの関係を打破できるが、そうすると基板層を除去するのに長時間のエッチング工程を必要としてしまう。
本発明は、上述の課題を解決するために創作されたものであり、
1)ボンディングの作業性や配線抵抗の低減といったパッドや配線路に要求される機能を過度に低下させないで寄生容量を低減させること、しかも、
2)基板層の除去といった長時間のエッチング作業を実施しないで製造できるパッドや配線路の構造を提供することを目的とする。
本発明は、以下の構成や態様として例示される技術を提供することができる。
第1構成例は、半導体装置に関するものであり、導電性の基板層と、基板層の表面の一部に積層されている絶縁体と、絶縁体の表面に積層されているとともに絶縁体の存在範囲を超えて伸びている張り出し部を備えている導電体を備えている。その導電体が、パッドまたは配線路を提供する。第1構成の半導体装置は、導電体の張り出し部に、その張り出し部を積層方向に貫通する貫通孔が形成されていることを特徴とする。
第1構成例の半導体装置は、絶縁体の存在範囲を超えて伸びている張り出し部を有するので、張り出し部の存在によって導電体の配線抵抗を低減することができる。張り出し部は、絶縁体よりも比誘電率が低い空気や真空を介して基板層に対向するので、張り出し部の存在に伴う寄生容量の増加分を抑制することができる。さらに、張り出し部には貫通孔が形成されているので、その貫通孔からエッチング剤を供給して絶縁体を除去することができる。張り出し部を簡易に形成することができる。エッチング剤を供給するための貫通孔は微小でよく、その後のワイヤボンディ作業に悪影響を及ぼさない大きさに設定することができる。張り出し部は、絶縁体の表面に積層されている固定部から伸びており、絶縁体と固定部によって張り出し部の剛性を確保することもできる。
このような構成によると、張り出し部や固定部の大きさを調整することによって、パッドや配線路に関する寄生容量や配線抵抗の低減や機械的剛性や強度といった要求仕様に対して柔軟に対応することができる。貫通孔の大きさはワイヤボンディイング作業の影響しない程度に微細なものでよく、ワイヤボンディイング作業とのトレードオフの問題を考慮しないでもよい。
第2構成例では、第1構成例の半導体装置の導電体をボンディングパッドに用いる。こうすれば、寄生容量が小さい張り出し部を形成することによってパッドの寄生容量を抑制することができ、しかもボンディング面の面積を確保することができる。さらに、固定部の存在あるいは張り出し部の背後の存在する基板層によってボンディング荷重を十分に受けることも可能である。
第1構成例の半導体装置は、パッドや配線路の配線抵抗の低減と寄生容量の低減とを両立させることができる。しかも、基板層を除去する必要がないことから、簡単な製造プロセスで製造することができる。第2構成例の半導体装置は、ボンディングパッドのボンディング作業の容易性の確保と寄生容量の低減とを両立させることができる。
本発明の第1実施例に係るボンディングパッド300を有する半導体装置10の構成を示す説明図。 第1実施例に係るボンディングパッド300の構成を示す断面図。 第1実施例に係る半導体装置10の製造方法の工程を示すフローチャート。 第1実施例の製造方法でボンディングパッド300が形成される各工程の様子を示す説明図。 第1実施例の製造方法でボンディングパッド300が形成される各工程の様子を示す説明図 第1実施例の製造方法でボンディングパッド300が形成される各工程の様子を示す説明図。 本発明の第2実施例に係るボンディングパッド300aの製造方法の工程を示すフローチャート。 第2実施例の製造方法でボンディングパッド300aが形成される各工程の様子を示す説明図。 第2実施例の製造方法でボンディングパッド300aが形成される各工程の様子を示す説明図。 本発明の第3実施例に係るボンディングパッド300bの製造方法の工程を示すフローチャート。 第3実施例の製造方法でボンディングパッド300bが形成される各工程の様子を示す説明図。 第3実施例の製造方法でボンディングパッド300bが形成される各工程の様子を示す説明図。 第3実施例の製造方法でボンディングパッド300bが形成される各工程の様子を示す説明図。 変形例に係るボンディングパッド300cを有する半導体装置10cの構成を示す説明図。 変形例に係るボンディングパッド300cを有する半導体装置10cの構成を示す断面図。
本発明は、たとえば以下の特徴を単独あるいは組み合わせて備えることによって好ましい形態として実現することもできる。
(特徴1)配線路やボンディングパッドといった導電体は、SOI基板の活性層から構成されている。
(特徴2)金属膜の形成工程では、埋め込み酸化膜の厚さよりも薄い金属堆積物MDを形成する。(特徴3)活性層と支持基板とが埋め込み酸化膜で接続されている範囲(支持部)と、活性層と支持基板の間に空間が形成されている範囲(張り出し部)が、混在している。貫通孔のピッチと、支持部と張り出し部の繰り返し長が対応している。
以下では、上述の特徴を踏まえて本発明の作用や効果を明確に説明するために、本発明の実施の形態を、次のような順序に従って説明する。
A.本発明の第1実施例に係るボンディングパッドの構成と製造方法:
B.本発明の第2実施例に係るボンディングパッドの構成と製造方法:
C.本発明の第3実施例に係るボンディングパッドの構成と製造方法:
D.変形例:
A.本発明の第1実施例に係るボンディングパッドの構成と製造方法:
図1は、本発明の第1実施例に係るボンディングパッド300を有する半導体装置10の構成を示す説明図である。半導体装置10は、説明を分かりやすくするために簡単な構造として例示されている。しかし、現実の半導体装置は、大きな面積(たとえば150μm角程度)を有するボンディングパッドと多数の配線とを備え、極めて複雑な構造を有している。このような複雑な構成においては、ボンディングワイヤ同士が相互に接触しないように多数のボンディングパッドが半導体チップの周辺に配置されることになる。
図2は、本発明の第1実施例に係るボンディングパッド300の構成を示す断面図である。半導体装置10は、SOI(Silicon on Insulator)基板から構成されている。SOI基板は、活性層(導電体の一例)と支持基板500(基板層の一例)との間に埋め込み酸化膜(SiO、絶縁体の一例)を挿入した構造の基板である。なお、本実施例では、活性層は、ボンディングパッド300や配線路(後述)が形成される層なので配線層WL1とも呼ばれる。
配線層WL1には、図2に示されるように、ボンディングパッド300が形成されている。配線層WL1には、図1に示されるように、ボンディングパッド300と一体に半導体センサ素子要素100も形成されている。ボンディングパッド300には、5個のエッチング孔300h(貫通孔の一例)が形成されている。各エッチング孔300hの周囲においては、図2に示されるように、埋め込み酸化膜の一部が除去されてアンダーカット200vと呼ばれる空隙形状が形成された埋め込み酸化膜BL2が形成されている。アンダーカット200vは、ボンディングパッド300において、埋め込み酸化膜BL2に積層(支持)された固定部310と、エッチング孔300hから固定部310の間において埋め込み酸化膜BL2の存在範囲を超えて伸びる張り出し部320とを形成している。換言すれば、張り出し部320にエッチング孔300hが形成されている。
半導体センサ素子要素100は、複数のエッチング孔100hを有するマス部110と、4個の弾性支持部121〜124と、3個の素子側端子131〜133とを有している。マス部110および弾性支持部121〜124は、それらの領域において埋め込み酸化膜BLが除去されて支持基板500から遊離している。一方、素子側端子131〜134は、埋め込み酸化膜BL2が残存して支持基板500に固定されている。このような構成は、以下の各製造方法で製造できることが本願発明者によって見出された。半導体センサ素子要素は、半導体センサ素子の一部を構成する要素である。本実施例では、説明を簡単にするために半導体センサ素子の他の要素を省略して説明する。
図3は、本発明の第1実施例に係る半導体装置10の製造方法の工程を示すフローチャートである。図4乃至図6は、この製造方法においてボンディングパッド300が形成される各工程の様子を示す説明図である。この製造方法は、SOI基板を使用する製造方法である。SOI基板は、活性層と支持基板SLとの間に埋め込み酸化膜BL1(図4)が挿入された構造を有している。
SOI基板は、活性層並びに支持基板SLのいずれもが単結晶シリコンで形成することができるので、高精度のデバイスを高い歩留まりで安定的に製造することができる。加えて、SOI基板を利用すれば、たとえばプロセスに固有のノウハウを必要とするため実施化が困難なポリシリコンMEMSと異なり、このようなノウハウなしで実施化が可能であるという利点をも有している。ただし、必ずしもSOI基板を利用する必要はなく、他のウェハを利用するようにしてもよい。
なお、他のウェハを利用する場合には、たとえば支持基板SLを不導体として寄生容量を大きく低減することも可能である。ただし、支持基板SLを導電体とすれば、支持基板SLを利用する配線ルートを利用することができるとともに、たとえば支持基板SLを接地して電磁干渉を抑制することできるという利点を有する。
ステップS100では、活性層エッチングがSOI基板に対して行われる。活性層エッチングとは、図4に示されるように、レジスト(図示省略)が塗布されていない部分にエッチングを施し、レジスト(図示省略)が塗布された範囲において配線層を残存させることによって、ボンディングパッド300と半導体センサ素子要素100とが残存した構造、すなわち形成された配線層WL1を製造する工程である。
ステップS200では、犠牲層エッチングが行われる。犠牲層エッチングは、図5に示されるように、活性層エッチング(ステップS100)で配線層WL1が除去されることによって埋め込み酸化膜BL1が露出した部分から埋め込み酸化膜BL1を除去し、これにより残存する埋め込み酸化膜BL2を形成する処理である。
犠牲層エッチングは、たとえば等方エッチングを施すことによって、アンダーカット200vを形成するように実行される。アンダーカット200vは、エッチング孔300hの周囲で埋め込み酸化膜BL1が除去されることによって、ボンディングパッド300と支持基板SLとの間の空隙として形成される。換言すれば、アンダーカット200vは、前述のように、ボンディングパッド300において、埋め込み酸化膜BL2に積層された固定部310と、エッチング孔300hから固定部310の間において埋め込み酸化膜BL2の存在範囲を超えて伸びる張り出し部320とを形成するとも言える。
一方、マス部110や弾性支持部121〜124は、ボンディングパッド300と異なり、それらの領域において埋め込み酸化膜BLが除去されて支持基板SLから遊離している。ボンディングパッド300と相違するのは、マス部110に形成されたエッチング孔100hのピッチP1(図1)がボンディングパッド300に形成されたエッチング孔300hのピッチP2よりも小さく、弾性支持部121〜124がピッチP1に相当する幅しか有しないからである。この相違を利用して、ピッチP1においては埋め込み酸化膜が全て除去され、ピッチP2においては埋め込み酸化膜が一部残存するようにエッチング条件を設定することによって、このような埋め込み酸化膜の構成上の相違を実現しているのである。
このようにしてボンディングパッド300と支持基板SLとの間に形成されたアンダーカット200vは空隙なので、ボンディングパッド300と支持基板SLとの間における比誘電率を小さくして静電容量を低減させるという効果を奏することができる。具体的には、このような構成とすることによって、たとえば埋め込み酸化膜(SiO2)の比誘電率「4」を大気の比誘電率「1」まで低減させることができることが本願発明者によって見出された。
ステップS300では、ワイヤボンディングが行われる。ワイヤボンディングとは、半導体装置10上のボンディングパッド300と外部とを非常に細い電線であるボンディングワイヤ700で接続することである。ボンディングワイヤ700の両端はハンダ付けではなく、押し付けて接合する(圧着)方式によって圧着部710が形成される。圧着方式の接合においては、ボンディングパッド300に印加された圧縮荷重(ボンディング荷重)は、固定部310を介して支持基板SLに伝達されることになる。埋め込み酸化膜BL2は、圧縮荷重に対して強い強度と剛性を有するので、固定部310の大きさを十分に小さくして、アンダーカット200vを確保することができることが本願発明者によって見出された。
このように、第1実施例では、ボンディングパッド300に形成されているエッチング孔300hの周囲にアンダーカット200vが形成されている。これにより、ボンディング面の隙間を大きくするとボンディング作業が困難になるというトレードオフの問題を解消している。具体的には、以下のような効果を奏することができる。
(1)エッチング孔300hの周囲にアンダーカット200vを形成することによって、ボンディングパッド300と支持基板500(支持基板SL)との間における比誘電率を小さくして静電容量を小さくすることができる。
(2)ボンディング面の隙間として十分に小さなエッチング孔300hを形成し、ボンディング作業性が良い、広いボンディング面を確保することができる。
(3)ボンディングパッド300と支持基板500とを相互に支持する固定部310を残存させることによって、ボンディングパッド300がボンディング荷重を十分に受けることができる。
(4)固定部310は、さらにボンディングパッド300と支持基板500との間の間隔の変動を抑制して寄生容量の変動を抑制することもできる。
B.本発明の第2実施例に係るボンディングパッドの構成と製造方法:
図7は、本発明の第2実施例に係るボンディングパッド300aの製造方法の工程を示すフローチャートである。図8および図9は、第2実施例の製造方法でボンディングパッド300aが形成される各工程の様子を示す説明図である。ボンディングパッド300aは、図8に示されるように、第1実施例に係るボンディングパッド300の接合面に金属膜MLが形成されている点で第1実施例のボンディングパッド300と相違し、他を共通とする。第2実施例の製造方法は、金属膜成形(ステップS210)の工程が追加されているとともに、ワイヤボンディング(ステップS300a)の工程の内容が変更されている点で相違する。
金属膜成形(ステップS210)の工程は、図7に示されるように、犠牲層エッチング(ステップS200)の工程の後に実行されている。金属膜成形は、本実施例では、たとえばスパッタリングといった成膜法によって実現することができる。これにより、図8に示されるように、ボンディングパッド300の接合面に金属膜MLが形成されて第2実施例のボンディングパッド300aが構成されることになる。
ただし、スパッタリングや蒸着法では、図8に示されるように、エッチング孔300hを通して、金属堆積物MDが支持基板500に堆積する。金属堆積物MDは、金属膜MLと短絡するとボンディングパッド300aと支持基板500との間の短絡を招くことになる。このため、例えば従来技術のように、アンダーカットを前提としないボンディングパッド300に隙間(本実施例では、エッチング孔300h)を形成する技術においては、ボンディングパッド300に対して簡易に金属膜を形成することができない。しかしながら、本願発明者は、アンダーカット200vを利用することによって、たとえば金属堆積物MDの高さを埋め込み酸化膜BL2の厚さよりも低くするようにスパッタリングを制御すれば、短絡を防止することができることを見出したのである。
ワイヤボンディング(ステップS300a)の工程は、図9に示されるように、金属膜ML上にワイヤボンディングが行われる点で第1実施例のワイヤボンディング(ステップS300)と相違する。
このように、第2実施例では、ボンディングパッド300aに貫通孔(エッチング孔300h)を形成する技術において、出願時の技術常識に反してアンダーカット200vの形成を利用することによって金属膜の形成を可能にしているのである。
C.本発明の第3実施例に係るボンディングパッドの構成と製造方法:
図10は、本発明の第3実施例に係るボンディングパッド300bの製造方法の工程を示すフローチャートである。第3実施例の製造方法は、金属膜成形(ステップS110)の工程が、犠牲層エッチング(ステップS200)の工程の前に実行されているとともに、金属膜成形(ステップS110)の工程の内容が変更されている点で第2実施例の製造方法と相違し、他を共通とする。
図11乃至図13は、第3実施例の製造方法でボンディングパッド300bが形成される各工程の様子を示す説明図である。金属膜成形(ステップS110)の工程は、図11に示されるように、ボンディングパッド300上にのみ領域を制限して行われ、埋め込み酸化膜BL1上には行われないように構成されているので、金属堆積物MDが形成されない。これにより、図12に示されるように、犠牲層エッチング(ステップS200)の工程の後においても、金属堆積物MDが残存することが無いことが分かる。ワイヤボンディング(ステップS300a)の工程は、図13に示されるように、第2実施例と同様に実行することができる。
このように、第3実施例では、第1実施例のボンディングパッド300上にのみ金属膜が成形され、その後に犠牲層エッチングを行うことによって、金属膜を有するボンディングパッド300bの構成を実現している。この構成は、ボンディングパッド300bと支持基板500との間の絶縁性を高い信頼性で実現することができるという利点を有している。
D.変形例:
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。具体的には、たとえば以下のような変形例も実施可能である。
D−1.第1変形例:上述の各実施例では、ボンディングパッドに対して本願発明が適用されているが、図14に示されるように、たとえば配線路200を有する構成においてもエッチング孔200hを形成することによって適用することができる。これにより、配線路200の配線抵抗を低減するとともに、寄生容量を低減させることができる。本願発明は、ボンディングパッドだけでなく、配線路といった電流を流す機能と寄生容量の低減が要請される「導電体」に対して広く適用することができる。
D−2.第2変形例:上述の各実施例では、ボンディングパッドの図心位置にエッチング孔が形成されているが、図14に示されるように、たとえば図心位置を外してエッチング孔を形成するように構成しても良い。こうすれば、図15に示されるように、ボンディング荷重をボンディングパッドの図心位置で受けることができるので、ボンディング作業の円滑化やアンダーカット(空隙)の拡大に資することができるという利点を有している。
D−3.第3変形例:上述の実施例や変形例では、加速度センサ素子が使用されているが、たとえば角速度センサ、ピエゾ加速度センサ、走査トンネル顕微鏡の探針といった受動素子、あるいはスイッチミラーのような能動素子を使用する構成にも本発明は適用することができる。これらのデバイスは、たとえば前述のようにマイクロメカニカル構造体(MEMS)といった実装技術によって実現することができる。ただし、本発明は、配線の寄生容量を低減することができるので、静電容量の変化に応じて計測する加速度センサや角速度センサといった静電容量を検出して計測する慣性センサを搭載する半導体装置において顕著な効果を奏する。
D−4.第4変形例:上述の各実施例では、正方形のエッチング孔が升目状に形成されたメッシュ構造が採用されているが、たとえば丸型等の他の形状のエッチング孔が升目状に形成されたメッシュ構造を採用してもよい。さらに、メッシュ構造に限られず、たとえば長方形のエッチング孔が一列に形成されたスリット構造のような他の構造を採用しても良い。
10、10c…半導体装置
121-124…弾性支持部
131-134…素子側端子
131-133…素子側端子
100…半導体センサ素子要素
100h、200h、300h…エッチング孔
110…マス部
200…配線路
200v…アンダーカット
300、300a、300b、300c…ボンディングパッド
310…固定部
320…張り出し部
500…支持基板
700…ボンディングワイヤ
710…圧着部
BL1、BL2…埋め込み酸化膜
ML…金属膜
WL1…配線層

Claims (2)

  1. 導電性の基板層と、
    前記基板層の表面の一部に積層されている絶縁体と、
    前記絶縁体の表面に積層されているとともに前記絶縁体の存在範囲を超えて伸びている張り出し部を備えている導電体と、
    を備え、
    前記導電体の前記張り出し部に、前記張り出し部を積層方向に貫通する貫通孔が形成されていることを特徴とする導体装置。
  2. 前記導電体が、ボンディングパッドである請求項1記載の半導体装置。
JP2009068481A 2009-03-19 2009-03-19 半導体装置 Pending JP2010225654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009068481A JP2010225654A (ja) 2009-03-19 2009-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009068481A JP2010225654A (ja) 2009-03-19 2009-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2010225654A true JP2010225654A (ja) 2010-10-07

Family

ID=43042582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009068481A Pending JP2010225654A (ja) 2009-03-19 2009-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2010225654A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123715A (ja) * 2012-11-26 2014-07-03 Canon Inc 半導体装置、及びその製造方法
WO2020178995A1 (ja) * 2019-03-06 2020-09-10 三菱電機株式会社 半導体装置
JP7278498B1 (ja) * 2022-03-01 2023-05-19 三菱電機株式会社 半導体素子及び半導体素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139374A (en) * 1978-04-21 1979-10-29 Toshiba Corp Semiconductor device
JPS63177435A (ja) * 1987-01-17 1988-07-21 Mitsubishi Electric Corp 半導体素子の電極構造
JPH01104029U (ja) * 1987-12-28 1989-07-13
JPH01165640U (ja) * 1988-05-12 1989-11-20
JPH0779011A (ja) * 1993-09-09 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JPH0888325A (ja) * 1994-09-20 1996-04-02 Sharp Corp 半導体素子の電極パッドおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139374A (en) * 1978-04-21 1979-10-29 Toshiba Corp Semiconductor device
JPS63177435A (ja) * 1987-01-17 1988-07-21 Mitsubishi Electric Corp 半導体素子の電極構造
JPH01104029U (ja) * 1987-12-28 1989-07-13
JPH01165640U (ja) * 1988-05-12 1989-11-20
JPH0779011A (ja) * 1993-09-09 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JPH0888325A (ja) * 1994-09-20 1996-04-02 Sharp Corp 半導体素子の電極パッドおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123715A (ja) * 2012-11-26 2014-07-03 Canon Inc 半導体装置、及びその製造方法
WO2020178995A1 (ja) * 2019-03-06 2020-09-10 三菱電機株式会社 半導体装置
JPWO2020178995A1 (ja) * 2019-03-06 2021-09-13 三菱電機株式会社 半導体装置
CN113474871A (zh) * 2019-03-06 2021-10-01 三菱电机株式会社 半导体装置
KR20210121125A (ko) * 2019-03-06 2021-10-07 미쓰비시덴키 가부시키가이샤 반도체 장치
JP7042967B2 (ja) 2019-03-06 2022-03-28 三菱電機株式会社 半導体装置
KR102564086B1 (ko) 2019-03-06 2023-08-07 미쓰비시덴키 가부시키가이샤 반도체 장치
CN113474871B (zh) * 2019-03-06 2023-10-20 三菱电机株式会社 半导体装置
JP7278498B1 (ja) * 2022-03-01 2023-05-19 三菱電機株式会社 半導体素子及び半導体素子の製造方法
WO2023166545A1 (ja) * 2022-03-01 2023-09-07 三菱電機株式会社 半導体素子及び半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JP6923010B2 (ja) Memsデバイス
CN102718179A (zh) 微机电系统装置及其制造方法
CN108217581B (zh) 一种mems压电传感器及其制作方法
TW201402449A (zh) 混合整合構件
US20170187351A1 (en) Resonance device
US6228275B1 (en) Method of manufacturing a sensor
JP5790003B2 (ja) 加速度センサー
JP2010238921A (ja) Memsセンサ
JP5417851B2 (ja) Memsデバイス及びその製造方法
JP2010225654A (ja) 半導体装置
US7294895B2 (en) Capacitive dynamic quantity sensor and semiconductor device
WO2013057759A1 (ja) 可動電極を有する電気機器
JP2015068646A (ja) 物理量センサおよびその製造方法
JP2009270961A (ja) Memsセンサおよびその製造方法
JP2008241482A (ja) センサ装置
JP2012181050A (ja) センサ用構造体、容量式センサ、圧電式センサ、容量式アクチュエータ、及び、圧電式アクチュエータ
CN102422373A (zh) 具有格栅作为中间电极的rf mems开关
JP5545410B2 (ja) 可変容量素子を有する電子機器とその製造方法
JP5195619B2 (ja) 半導体基板
WO2010032819A1 (ja) Memsセンサ
JP2011095010A (ja) 静電容量型センサ
US20140374853A1 (en) Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same
TW200936491A (en) MEMS microphone and packaging method thereof
JP2007307705A (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
CN104843631A (zh) 用于微机械结构元件的层组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128