[go: up one dir, main page]

JP2010278137A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010278137A
JP2010278137A JP2009127839A JP2009127839A JP2010278137A JP 2010278137 A JP2010278137 A JP 2010278137A JP 2009127839 A JP2009127839 A JP 2009127839A JP 2009127839 A JP2009127839 A JP 2009127839A JP 2010278137 A JP2010278137 A JP 2010278137A
Authority
JP
Japan
Prior art keywords
electrode
drain electrode
barrier layer
drain
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009127839A
Other languages
Japanese (ja)
Inventor
Shinichi Toda
真一 吐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009127839A priority Critical patent/JP2010278137A/en
Publication of JP2010278137A publication Critical patent/JP2010278137A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that suppresses breakage at a drain electrode so as to improve a breakdown voltage. <P>SOLUTION: A drain electrode 105 is a Schottky electrode in Schottky-contact with a barrier layer 102. In such a manner, the drain electrode 105 can be formed by alloying it by high-temperature annealing while preventing ohmic contact with the barrier layer 102. Accordingly, a breakdown electric field does not become low at the drain electrode 105 portion, thereby improving a breakdown voltage by suppressing breakage at the drain electrode 105 portion. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、例えば、大電力パワーデバイス等で用いられる窒化物の半導体装置に関する。   The present invention relates to a nitride semiconductor device used in, for example, a high-power power device.

近年、窒化ガリウム（ＧａＮ）等を用いた窒化物半導体は、絶縁破壊電界が３〜５ＭＶ／ｃｍとシリコン（Ｓｉ）半導体に比べて一桁大きく、電子の飽和速度が高いため、高耐圧・高出力が望めるデバイスとして注目され研究が進められている。特に、スイッチング電源用素子に用いる場合、高耐圧で低オン抵抗であることが求められるが、これらの関係はトレードオフの関係がある。   In recent years, nitride semiconductors using gallium nitride (GaN) or the like have a dielectric breakdown electric field of 3 to 5 MV / cm, which is an order of magnitude larger than that of silicon (Si) semiconductors, and have a high electron saturation rate. It is attracting attention as a device for which output can be expected, and research is ongoing. In particular, when used for a switching power supply element, it is required to have a high breakdown voltage and a low on-resistance, but these relationships have a trade-off relationship.

ヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor。以下「ＨＦＥＴ」と呼ぶ。）と呼ばれる半導体装置において、低オン抵抗を実現するためにはゲート・ドレイン間隔を短くする必要があるが、その場合耐圧が低下してしまう。   In a semiconductor device called a heterojunction field effect transistor (hereinafter referred to as “HFET”), it is necessary to shorten the gate-drain interval in order to achieve low on-resistance. It will decline.

しかし、低オン抵抗のまま高耐圧を実現するための方法として、ゲート電極、ソース電極、ドレイン電極にフィールドプレート電極を配置することが知られている。フィールドプレート電極によって、ゲート電極端やドレイン電極端に電界が集中するのを緩和することができる。   However, as a method for realizing a high breakdown voltage while maintaining a low on-resistance, it is known to arrange field plate electrodes on the gate electrode, the source electrode, and the drain electrode. The field plate electrode can alleviate the concentration of the electric field at the gate electrode end or the drain electrode end.

例えば、図４に示すように、ＨＦＥＴとしては、ソース電極４０４、ゲート電極４０３およびドレイン電極４０５のそれぞれに、フィールドプレート電極４０８，４０７，４０９を有するものがある（特開２００５−９３８６４号公報：特許文献１参照）。   For example, as shown in FIG. 4, some HFETs have field plate electrodes 408, 407, and 409 on the source electrode 404, the gate electrode 403, and the drain electrode 405, respectively (Japanese Patent Laid-Open No. 2005-93864: Patent Document 1).

図４に示すように、ノンドープのＧａＮチャネル層４０１上に、ｎ型ＡｌＧａＮバリア層４０２が積層されており、ｎ型ＡｌＧａＮバリア層４０２上に、ゲート電極４０３、ソース電極４０４およびドレイン電極４０５が形成されている。   As shown in FIG. 4, an n-type AlGaN barrier layer 402 is stacked on a non-doped GaN channel layer 401, and a gate electrode 403, a source electrode 404, and a drain electrode 405 are formed on the n-type AlGaN barrier layer 402. Has been.

バリア層４０２は、ゲート電極４０３とドレイン電極４０５の間で、第１絶縁膜４０６に被覆されている。この第１絶縁膜４０６上に、ゲートフィールドプレート電極４０７が、配置されている。このゲートフィールドプレート電極４０７は、ゲート電極４０３のドレイン電極側に、ゲート電極４０３と一体化して、形成されている。   The barrier layer 402 is covered with the first insulating film 406 between the gate electrode 403 and the drain electrode 405. A gate field plate electrode 407 is disposed on the first insulating film 406. The gate field plate electrode 407 is formed integrally with the gate electrode 403 on the drain electrode side of the gate electrode 403.

ゲート電極４０３、ゲートフィールドプレート電極４０７および第１絶縁膜４０６は、第２絶縁膜４１０に被覆されている。   The gate electrode 403, the gate field plate electrode 407, and the first insulating film 406 are covered with the second insulating film 410.

第２絶縁膜４１０上に、ソース電極４０４と一体化して形成されたソースフィールドプレート電極４０８が配置されている。第１絶縁膜４０６および第２絶縁膜４１０上に、ドレイン電極４０５と一体化して形成されたドレインフィールドプレート電極４０９が配置されている。   A source field plate electrode 408 formed integrally with the source electrode 404 is disposed on the second insulating film 410. A drain field plate electrode 409 formed integrally with the drain electrode 405 is disposed on the first insulating film 406 and the second insulating film 410.

この構造のＨＦＥＴでは、ゲート電極４０３の端部やドレイン電極４０５の端部に電界集中をすることを防いで、ゲート・ドレイン間の電界分布が理想的な平坦状態に近づくため、耐圧を高くすることができる。   In the HFET having this structure, electric field concentration is prevented from occurring at the end of the gate electrode 403 and the end of the drain electrode 405, and the electric field distribution between the gate and the drain approaches an ideal flat state. be able to.

特開２００５−９３８６４号公報（図５）Japanese Patent Laying-Open No. 2005-93864 (FIG. 5)

しかしながら、上記従来のＨＦＥＴでは、ゲート・ドレイン間の電界分布が理想的な平坦状態になっており、高い耐圧が期待されるＨＦＥＴであるにも関わらず、ゲート・ドレイン間に高電圧を印加するとドレイン電極部分で破壊しやすいことがわかった。   However, in the conventional HFET, the electric field distribution between the gate and the drain is in an ideal flat state, and a high voltage is applied between the gate and the drain even though the HFET is expected to have a high breakdown voltage. It was found that the drain electrode part was easily destroyed.

我々が調査した結果、ドレイン電極部分では、ゲート電極部分など他の部分に比べかなり低い電界強度で破壊していることが判明した。ドレイン電極は、６００〜９００℃の高温アニールで合金化することによりＡｌＧａＮバリア層とオーミック接触しており、合金層の不均一な形状が耐圧に影響していると考えられる。   As a result of our investigation, it was found that the drain electrode portion was broken at a considerably lower electric field strength than the other portions such as the gate electrode portion. The drain electrode is in ohmic contact with the AlGaN barrier layer by being alloyed by high-temperature annealing at 600 to 900 ° C., and it is considered that the non-uniform shape of the alloy layer affects the breakdown voltage.

そこで、この発明の課題は、ドレイン電極部分での破壊を抑制して、耐圧を向上できる半導体装置を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of improving breakdown voltage by suppressing breakdown at a drain electrode portion.

上記課題を解決するため、この発明の半導体装置は、
基板と、
この基板上に設けられたIII−Ｖ族窒化物半導体からなるチャネル層と、
このチャネル層上に設けられると共に上記チャネル層のバンドギャップよりも大きいバンドギャップを有するIII−Ｖ族窒化物半導体からなるバリア層と、
このバリア層上に設けられたソース電極、ゲート電極およびドレイン電極と
を備え、
上記ドレイン電極と上記バリア層との間にショットキー接合が存在し、
上記ドレイン電極は、上記ショットキー接合を介して上記バリア層に電気的に接続するショットキー電極であることを特徴としている。 In order to solve the above problems, a semiconductor device of the present invention is
A substrate,
A channel layer made of a group III-V nitride semiconductor provided on the substrate;
A barrier layer made of a group III-V nitride semiconductor provided on the channel layer and having a band gap larger than the band gap of the channel layer;
A source electrode, a gate electrode and a drain electrode provided on the barrier layer;
A Schottky junction exists between the drain electrode and the barrier layer,
The drain electrode is a Schottky electrode that is electrically connected to the barrier layer through the Schottky junction.

この発明の半導体装置によれば、上記ドレイン電極は、ショットキー電極であるので、ドレイン電極を、高温アニールで合金化してオーミック接合することなく、形成できる。   According to the semiconductor device of the present invention, since the drain electrode is a Schottky electrode, the drain electrode can be formed without forming an ohmic junction by alloying with high temperature annealing.

したがって、ドレイン電極部分において破壊電界が低くならないので、ドレイン電極部分での破壊を抑制して、耐圧を向上できる。   Therefore, since the breakdown electric field does not decrease in the drain electrode portion, breakdown in the drain electrode portion can be suppressed and the breakdown voltage can be improved.

また、一実施形態の半導体装置では、
上記ドレイン電極に接触する他のドレイン電極を有し、
この他のドレイン電極と上記バリア層との間にオーミック接合が存在し、
この他のドレイン電極は、上記オーミック接合を介して上記バリア層に電気的に接続するオーミック電極である。 In one embodiment of the semiconductor device,
Having another drain electrode in contact with the drain electrode;
An ohmic junction exists between the other drain electrode and the barrier layer,
The other drain electrode is an ohmic electrode that is electrically connected to the barrier layer through the ohmic junction.

この実施形態の半導体装置によれば、上記ドレイン電極に接触する他のドレイン電極を有し、この他のドレイン電極は、オーミック電極であるので、このオーミック電極によって、オン電圧を低くすることができる。   According to the semiconductor device of this embodiment, since the other drain electrode is in contact with the drain electrode and the other drain electrode is an ohmic electrode, the on-voltage can be lowered by the ohmic electrode. .

また、一実施形態の半導体装置では、上記ショットキー電極は、上記オーミック電極よりも上記ゲート電極側に、位置している。   In one embodiment, the Schottky electrode is located closer to the gate electrode than the ohmic electrode.

この実施形態の半導体装置によれば、上記ショットキー電極は、上記オーミック電極よりも上記ゲート電極側に、位置しているので、このショットキー電極がフィールドプレート電極のような働きをして、オーミック電極の合金層にかかる電界を低くすることができ、耐圧を維持することができる。   According to the semiconductor device of this embodiment, since the Schottky electrode is located on the gate electrode side with respect to the ohmic electrode, the Schottky electrode functions like a field plate electrode, so that ohmic The electric field applied to the alloy layer of the electrode can be lowered, and the breakdown voltage can be maintained.

また、一実施形態の半導体装置では、
上記バリア層上に、上記ショットキー電極および上記オーミック電極を回避するように設けられた絶縁膜と、
この絶縁膜上に設けられ、上記ショットキー電極または上記オーミック電極に電気的に接続するドレインフィールドプレート電極と
を有する。 In one embodiment of the semiconductor device,
An insulating film provided on the barrier layer so as to avoid the Schottky electrode and the ohmic electrode;
A drain field plate electrode provided on the insulating film and electrically connected to the Schottky electrode or the ohmic electrode.

この実施形態の半導体装置によれば、上記ショットキー電極または上記オーミック電極に電気的に接続するドレインフィールドプレート電極を有するので、ショットキー電極およびオーミック電極にかかる電界をさらに低くすることが可能で、耐圧を一層高くすることができる。   According to the semiconductor device of this embodiment, since it has a drain field plate electrode electrically connected to the Schottky electrode or the ohmic electrode, it is possible to further reduce the electric field applied to the Schottky electrode and the ohmic electrode, The breakdown voltage can be further increased.

この発明の半導体装置によれば、上記ドレイン電極は、ショットキー電極であるので、ドレイン電極部分での破壊を抑制して、耐圧を向上できる。   According to the semiconductor device of the present invention, since the drain electrode is a Schottky electrode, the breakdown at the drain electrode portion can be suppressed and the breakdown voltage can be improved.

本発明の半導体装置の第１実施形態を示す断面図である。It is sectional drawing which shows 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第２実施形態を示す断面図である。It is sectional drawing which shows 2nd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第３実施形態を示す断面図である。It is sectional drawing which shows 3rd Embodiment of the semiconductor device of this invention. 従来の半導体装置を示す断面図である。It is sectional drawing which shows the conventional semiconductor device.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

（第１の実施形態）
図１は、この発明の半導体装置の第１実施形態である断面図を示している。この半導体装置は、ヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor。以下「ＨＦＥＴ」と呼ぶ。）である。 (First embodiment)
FIG. 1 is a sectional view showing a first embodiment of the semiconductor device of the present invention. This semiconductor device is a heterojunction field effect transistor (hereinafter referred to as “HFET”).

図１に示すように、上記半導体装置は、基板１１１と、この基板１１１上に設けられたチャネル層１０１と、このチャネル層１０１上に設けられたバリア層１０２と、このバリア層１０２上に設けられたソース電極１０４、ゲート電極１０３およびドレイン電極１０５とを有する。ゲート電極１０３は、ドレイン電極１０５よりも、ソース電極１０４側にある。   As shown in FIG. 1, the semiconductor device includes a substrate 111, a channel layer 101 provided on the substrate 111, a barrier layer 102 provided on the channel layer 101, and a barrier layer 102. Source electrode 104, gate electrode 103, and drain electrode 105. The gate electrode 103 is closer to the source electrode 104 than the drain electrode 105.

上記基板１１１は、例えば、サファイア基板である。上記チャネル層１０１は、III−Ｖ族窒化物半導体からなり、例えば、ノンドープのＧａＮチャネル層である。上記バリア層１０２は、上記チャネル層１０１のバンドギャップよりも大きいバンドギャップを有するIII−Ｖ族窒化物半導体からなり、例えば、ノンドープのＡｌＧａＮバリア層である。   The substrate 111 is, for example, a sapphire substrate. The channel layer 101 is made of a group III-V nitride semiconductor, for example, a non-doped GaN channel layer. The barrier layer 102 is made of a group III-V nitride semiconductor having a band gap larger than that of the channel layer 101, and is, for example, a non-doped AlGaN barrier layer.

上記ソース電極１０４は、上記バリア層１０２にオーミック接触するオーミック電極である。例えば、ソース電極１０４は、Ｔｉ／Ａｌとし、６００〜９００℃の高温アニールを行いバリア層１０２と合金層を形成することによって、バリア層１０２にオーミック接触する。   The source electrode 104 is an ohmic electrode that is in ohmic contact with the barrier layer 102. For example, the source electrode 104 is made of Ti / Al, and is subjected to high temperature annealing at 600 to 900 ° C. to form the barrier layer 102 and an alloy layer, thereby making ohmic contact with the barrier layer 102.

上記ゲート電極１０３および上記ドレイン電極１０５は、上記バリア層１０２にショットキー接触するショットキー電極である。つまり、ドレイン電極１０５とバリア層１０２との間にショットキー接合が存在し、ドレイン電極１０５は、ショットキー接合を介してバリア層１０２に電気的に接続するショットキー電極である。例えば、ゲート電極１０３およびドレイン電極１０５は、Ｎｉ／ＡｕやＷＮ／Ａｕをスパッタや蒸着等の方法で、形成できる。ドレイン電極１０５は、バリア層１０２とショットキー障壁が小さくなる材料を選定することが望ましく、ショットキー障壁が低いほど、ＨＦＥＴのオン電圧が小さくなり、電力損失を小さくできる。   The gate electrode 103 and the drain electrode 105 are Schottky electrodes that are in Schottky contact with the barrier layer 102. That is, a Schottky junction exists between the drain electrode 105 and the barrier layer 102, and the drain electrode 105 is a Schottky electrode that is electrically connected to the barrier layer 102 through the Schottky junction. For example, the gate electrode 103 and the drain electrode 105 can be formed by sputtering or vapor deposition of Ni / Au or WN / Au. For the drain electrode 105, it is desirable to select a material that reduces the barrier layer 102 and the Schottky barrier. The lower the Schottky barrier, the lower the on-voltage of the HFET and the lower the power loss.

上記構成の半導体装置では、ドレイン電極１０５をソース電極１０４と同じオーミック電極にした場合に比べて、耐圧が約１５０Ｖ上昇した。高温アニールにより合金層を形成しないドレイン電極１０５にしたため、耐圧が高くなったと考えられる。   In the semiconductor device having the above configuration, the breakdown voltage increased by about 150 V compared to the case where the drain electrode 105 is the same ohmic electrode as the source electrode 104. It is considered that the withstand voltage was increased because the drain electrode 105 was formed without forming an alloy layer by high-temperature annealing.

上記構成の半導体装置によれば、上記ドレイン電極１０５は、ショットキー電極であるので、ドレイン電極１０５を、高温アニールで合金化してバリア層１０２にオーミック接触することなく、形成できる。   According to the semiconductor device having the above configuration, since the drain electrode 105 is a Schottky electrode, the drain electrode 105 can be formed without being in ohmic contact with the barrier layer 102 by being alloyed by high-temperature annealing.

したがって、ドレイン電極１０５部分において破壊電界が低くならないので、ドレイン電極１０５部分での破壊を抑制して、耐圧を向上できる。   Therefore, since the breakdown electric field does not become low at the drain electrode 105 portion, breakdown at the drain electrode 105 portion can be suppressed and the breakdown voltage can be improved.

（第２の実施形態）
図２は、この発明の半導体装置の第２の実施形態を示している。図２に示すように、上記半導体装置は、基板２１１と、この基板２１１上に順に設けられたバッファ層２１２、チャネル層２０１、バリア層２０２およびキャップ層２１３とを有する。 (Second Embodiment)
FIG. 2 shows a second embodiment of the semiconductor device of the present invention. As shown in FIG. 2, the semiconductor device includes a substrate 211, and a buffer layer 212, a channel layer 201, a barrier layer 202, and a cap layer 213 that are sequentially provided on the substrate 211.

上記基板２１１は、例えば、シリコン基板である。上記チャネル層２０１は、III−Ｖ族窒化物半導体からなり、例えば、ノンドープのＧａＮチャネル層である。上記バリア層２０２は、上記チャネル層２０１よりバンドギャップが大きいIII−Ｖ族窒化物半導体からなり、例えば、ノンドープのｎ型のＡｌＧａＮバリア層である。上記キャップ層２１３は、例えば、ノンドープのＧａＮキャップ層である。   The substrate 211 is, for example, a silicon substrate. The channel layer 201 is made of a group III-V nitride semiconductor, for example, a non-doped GaN channel layer. The barrier layer 202 is made of a III-V nitride semiconductor having a larger band gap than the channel layer 201, and is, for example, a non-doped n-type AlGaN barrier layer. The cap layer 213 is, for example, a non-doped GaN cap layer.

上記キャップ層２１３上に、ＳｉＯ２ゲート絶縁膜２１４を挟んで、ゲート電極２０３が形成されている。このＳｉＯ２ゲート絶縁膜２１４は、ゲート電極２０３のリーク電流を低減している。 A gate electrode 203 is formed on the cap layer 213 with the SiO 2 gate insulating film 214 interposed therebetween. This SiO 2 gate insulating film 214 reduces the leakage current of the gate electrode 203.

上記バリア層２０２および上記キャップ層２１３は、一部が除去され、この除去された部分に進入するように、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂが形成されている。この両方のドレイン電極２０５Ａ、２０５Ｂは、互いに接触している。ゲート電極２０３は、ドレイン電極２０５Ａ，２０５Ｂよりも、ソース電極２０４側にある。   The barrier layer 202 and the cap layer 213 are partially removed, and the source electrode 204 and the drain electrodes 205A and 205B are formed so as to enter the removed portion. Both the drain electrodes 205A and 205B are in contact with each other. The gate electrode 203 is closer to the source electrode 204 than the drain electrodes 205A and 205B.

上記一方のドレイン電極２０５Ａは、上記バリア層２０２および上記キャップ層２１３にショットキー接触するショットキー電極である。つまり、ドレイン電極２０５Ａとバリア層２０２との間にショットキー接合が存在し、ドレイン電極２０５Ａは、ショットキー接合を介してバリア層２０２に電気的に接続するショットキー電極である。   The one drain electrode 205A is a Schottky electrode in Schottky contact with the barrier layer 202 and the cap layer 213. That is, a Schottky junction exists between the drain electrode 205A and the barrier layer 202, and the drain electrode 205A is a Schottky electrode that is electrically connected to the barrier layer 202 through the Schottky junction.

上記他方のドレイン電極２０５Ｂおよび上記ソース電極２０４は、上記バリア層２０２にオーミック接触するオーミック電極である。つまり、ドレイン電極２０５Ｂとバリア層２０２との間にオーミック接合が存在し、ドレイン電極２０５Ｂは、オーミック接合を介してバリア層２０２に電気的に接続するオーミック電極である。例えば、ドレイン電極２０５Ｂおよびソース電極２０４は、Ｔｉ／Ａｌとし、６００〜９００℃の高温アニールを行いバリア層２０２と合金層を形成することによって、バリア層２０２にオーミック接触する。バリア層２０２およびキャップ層２１３の一部を除去することによって、オーミック電極であるソース電極２０４および他方のドレイン電極２０５Ｂのコンタクト抵抗を低くすることができる。   The other drain electrode 205B and the source electrode 204 are ohmic electrodes in ohmic contact with the barrier layer 202. That is, an ohmic junction exists between the drain electrode 205B and the barrier layer 202, and the drain electrode 205B is an ohmic electrode that is electrically connected to the barrier layer 202 through the ohmic junction. For example, the drain electrode 205B and the source electrode 204 are made of Ti / Al, and are subjected to ohmic contact with the barrier layer 202 by forming a barrier layer 202 and an alloy layer by performing high-temperature annealing at 600 to 900 ° C. By removing part of the barrier layer 202 and the cap layer 213, the contact resistance of the source electrode 204 that is an ohmic electrode and the other drain electrode 205B can be lowered.

ショットキー電極である一方のドレイン電極２０５Ａは、オーミック電極である他方のドレイン電極２０５Ｂよりもゲート電極２０３側に、位置している。   One drain electrode 205A that is a Schottky electrode is positioned closer to the gate electrode 203 than the other drain electrode 205B that is an ohmic electrode.

上記キャップ層２１３上に、ゲート電極２０３、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂを回避するように、ＳｉＮ絶縁膜２１５が設けられている。   On the cap layer 213, a SiN insulating film 215 is provided so as to avoid the gate electrode 203, the source electrode 204, and the drain electrodes 205A and 205B.

この絶縁膜２１５上に、ゲート電極２０３に電気的に接触するゲートフィールドプレート電極２０７が設けられている。このゲートフィールドプレート電極２０７は、ゲート電極２０３におけるドレイン電極２０５Ａ側の端面に接触している。ゲートフィールドプレート電極２０７は、ゲート電極２０３に一体に形成されている。ゲートフィールドプレート電極２０７は、ゲート電極２０３端にかかる電界を緩和する。   A gate field plate electrode 207 that is in electrical contact with the gate electrode 203 is provided on the insulating film 215. The gate field plate electrode 207 is in contact with the end surface of the gate electrode 203 on the drain electrode 205A side. The gate field plate electrode 207 is formed integrally with the gate electrode 203. The gate field plate electrode 207 relaxes the electric field applied to the end of the gate electrode 203.

上記構成の半導体装置によれば、上記第１の実施形態の作用効果に加えて、上記他方のドレイン電極２０５Ｂは、バリア層２０２に、オーミック接触するオーミック電極であるので、Ｉ−Ｖ特性はショットキーバリアダイオードのようにはならず、オン電圧を低くすることができる。   According to the semiconductor device having the above configuration, in addition to the function and effect of the first embodiment, the other drain electrode 205B is an ohmic electrode in ohmic contact with the barrier layer 202. It is not like a key barrier diode, and the on-voltage can be lowered.

また、ショットキー電極であるドレイン電極２０５Ａは、オーミック電極であるドレイン電極２０５Ｂよりもゲート電極２０３側に、位置しているので、このショットキー電極であるドレイン電極２０５Ａがフィールドプレート電極のような働きをして、オーミック電極であるドレイン電極２０５Ｂの合金層にかかる電界を低くすることができ、耐圧を維持することができる。   Further, since the drain electrode 205A that is a Schottky electrode is positioned closer to the gate electrode 203 than the drain electrode 205B that is an ohmic electrode, the drain electrode 205A that is a Schottky electrode works like a field plate electrode. Thus, the electric field applied to the alloy layer of the drain electrode 205B which is an ohmic electrode can be lowered, and the withstand voltage can be maintained.

なお、上記ゲートフィールドプレート電極２０７および上記ＳｉＯ２ゲート絶縁膜２１４の構成や、上記バリア層２０２および上記キャップ層２１３の一部除去は、必ずしも必要ではない。 It should be noted that the configuration of the gate field plate electrode 207 and the SiO 2 gate insulating film 214 and the partial removal of the barrier layer 202 and the cap layer 213 are not necessarily required.

（第３の実施形態）
図３は、この発明の半導体装置の第３の実施形態を示している。上記第２の実施形態と相違する点を説明すると、この第３の実施形態では、バリア層およびキャップ層の一部を除去した部分を除去せずにイオン注入して、ｎ＋層を形成した点、および、ドレイン電極のゲート電極側にドレインフィールドプレート電極を形成した点が、異なる。なお、この第３の実施形態において、上記第２の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。 (Third embodiment)
FIG. 3 shows a third embodiment of the semiconductor device of the present invention. The difference from the second embodiment will be described. In the third embodiment, an n + layer is formed by ion implantation without removing a portion where the barrier layer and the cap layer are partially removed. The difference is that a drain field plate electrode is formed on the gate electrode side of the drain electrode. In the third embodiment, the same parts as those in the second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図３に示すように、キャップ層２１３上に、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂが形成されている。   As shown in FIG. 3, the source electrode 204 and the drain electrodes 205 </ b> A and 205 </ b> B are formed on the cap layer 213.

上記ソース電極２０４および上記ドレイン電極２０５Ａ、２０５Ｂの下面の一部には、例えば、Ｓｉイオンを注入して、ｎ＋層３１６が形成されている。このｎ＋層３１６は、キャップ層２１３、バリア層２０２およびチャネル層２０１に形成されている。 For example, Si ions are implanted into part of the lower surfaces of the source electrode 204 and the drain electrodes 205A and 205B to form an n + layer 316. The n + layer 316 is formed in the cap layer 213, the barrier layer 202, and the channel layer 201.

上記一方のドレイン電極２０５Ａは、ｎ＋層３１６とショットキー接触するショットキー電極である。つまり、ドレイン電極２０５Ａとバリア層２０２との間にショットキー接合が存在し、ドレイン電極２０５Ａは、ショットキー接合を介してバリア層２０２に電気的に接続するショットキー電極である。 The one drain electrode 205A is a Schottky electrode in Schottky contact with the n + layer 316. That is, a Schottky junction exists between the drain electrode 205A and the barrier layer 202, and the drain electrode 205A is a Schottky electrode that is electrically connected to the barrier layer 202 through the Schottky junction.

上記ソース電極２０４および上記他方のドレイン電極２０５Ｂは、ｎ＋層３１６とオーミック接触するオーミック電極である。つまり、ドレイン電極２０５Ｂとバリア層２０２との間にオーミック接合が存在し、ドレイン電極２０５Ｂは、オーミック接合を介してバリア層２０２に電気的に接続するオーミック電極である。例えば、ドレイン電極２０５Ｂおよびソース電極２０４は、Ｔｉ／Ａｌとし、６００〜９００℃の高温アニールを行いｎ＋層３１６と合金層を形成することによって、ｎ＋層３１６にオーミック接触する。 The source electrode 204 and the other drain electrode 205B are ohmic electrodes in ohmic contact with the n + layer 316. That is, an ohmic junction exists between the drain electrode 205B and the barrier layer 202, and the drain electrode 205B is an ohmic electrode that is electrically connected to the barrier layer 202 through the ohmic junction. For example, the drain electrode 205B and the source electrode 204 are made of Ti / Al and subjected to high temperature annealing at 600 to 900 ° C. to form an n + layer 316 and an alloy layer, thereby making ohmic contact with the n + layer 316.

上記両方のドレイン電極２０５Ａ、２０５Ｂは、互いに接触している。ショットキー電極である一方のドレイン電極２０５Ａは、オーミック電極である他方のドレイン電極２０５Ｂよりもゲート電極２０３側に、位置している。   Both the drain electrodes 205A and 205B are in contact with each other. One drain electrode 205A that is a Schottky electrode is positioned closer to the gate electrode 203 than the other drain electrode 205B that is an ohmic electrode.

上記キャップ層２１３上に、ゲート電極２０３、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂを回避するように、ＳｉＮ絶縁膜２１５が設けられている。   On the cap layer 213, a SiN insulating film 215 is provided so as to avoid the gate electrode 203, the source electrode 204, and the drain electrodes 205A and 205B.

この絶縁膜２１５上に、ゲート電極２０３に電気的に接触するゲートフィールドプレート電極２０７が設けられている。このゲートフィールドプレート電極２０７は、ゲート電極２０３におけるドレイン電極２０５Ａ側の端面に接触している。ゲートフィールドプレート電極２０７は、ゲート電極２０３に一体に形成されている。ゲートフィールドプレート電極２０７は、ゲート電極２０３端にかかる電界を緩和する。   A gate field plate electrode 207 that is in electrical contact with the gate electrode 203 is provided on the insulating film 215. The gate field plate electrode 207 is in contact with the end surface of the gate electrode 203 on the drain electrode 205A side. The gate field plate electrode 207 is formed integrally with the gate electrode 203. The gate field plate electrode 207 relaxes the electric field applied to the end of the gate electrode 203.

上記絶縁膜２１５上に、上記一方のドレイン電極（ショットキー電極）２０５Ａに電気的に接触するドレインフィールドプレート電極３０９が設けられている。このドレインフィールドプレート電極３０９は、ドレイン電極２０５Ａにおけるゲート電極２０３側の端面に接触している。ドレインフィールドプレート電極３０９は、ドレイン電極２０５Ａに一体に形成されている。   On the insulating film 215, a drain field plate electrode 309 that is in electrical contact with the one drain electrode (Schottky electrode) 205A is provided. The drain field plate electrode 309 is in contact with the end surface of the drain electrode 205A on the gate electrode 203 side. The drain field plate electrode 309 is formed integrally with the drain electrode 205A.

上記構成の半導体装置によれば、上記第１、上記第２の実施形態の作用効果に加えて、上記ドレイン電極２０５Ａに電気的に接続するドレインフィールドプレート電極３０９を有するので、ショットキー電極（ドレイン電極２０５Ａ）およびオーミック電極（ドレイン電極２０５Ｂ）にかかる電界をさらに低くすることが可能で、耐圧を一層高くすることができる。   According to the semiconductor device having the above configuration, in addition to the operational effects of the first and second embodiments, the drain field plate electrode 309 that is electrically connected to the drain electrode 205A is provided. The electric field applied to the electrode 205A) and the ohmic electrode (drain electrode 205B) can be further reduced, and the withstand voltage can be further increased.

なお、ドレインフィールドプレート電極３０９を、他方のドレイン電極（オーミック電極）２０５Ｂに電気的に接触するように、設けてもよい。   The drain field plate electrode 309 may be provided so as to be in electrical contact with the other drain electrode (ohmic electrode) 205B.

なお、この発明は上述の実施形態に限定されない。例えば、上記第２、上記第３の実施形態において、オーミック電極である他方のドレイン電極２０５Ｂは、ショットキー電極である一方のドレイン電極２０５Ａよりもゲート電極２０３側に、位置していてもよい。また、上記第１〜上記第３の実施形態の特徴点を、様々に組み合わせてもよい。   In addition, this invention is not limited to the above-mentioned embodiment. For example, in the second and third embodiments, the other drain electrode 205B that is an ohmic electrode may be positioned closer to the gate electrode 203 than the one drain electrode 205A that is a Schottky electrode. Moreover, you may combine the feature point of the said 1st-said 3rd embodiment variously.

１０１、２０１ チャネル層
１０２、２０２ バリア層
１０３、２０３ ゲート電極
１０４、２０４ ソース電極
１０５、２０５Ａ ドレイン電極（ショットキー電極）
２０５Ｂ ドレイン電極（オーミック電極）
１１１、２１１ 基板
２１２ バッファ層
２１３ キャップ層
２１４、２１５ 絶縁膜
２０７ ゲートフィールドプレート電極
３０９ ドレインフィールドプレート電極
３１６ ｎ＋層 101, 201 Channel layer 102, 202 Barrier layer 103, 203 Gate electrode 104, 204 Source electrode 105, 205A Drain electrode (Schottky electrode)
205B Drain electrode (ohmic electrode)
111, 211 Substrate 212 Buffer layer 213 Cap layer 214, 215 Insulating film 207 Gate field plate electrode 309 Drain field plate electrode 316 n + layer

Claims (4)

基板と、
この基板上に設けられたIII−Ｖ族窒化物半導体からなるチャネル層と、
このチャネル層上に設けられると共に上記チャネル層のバンドギャップよりも大きいバンドギャップを有するIII−Ｖ族窒化物半導体からなるバリア層と、
このバリア層上に設けられたソース電極、ゲート電極およびドレイン電極と
を備え、
上記ドレイン電極と上記バリア層との間にショットキー接合が存在し、
上記ドレイン電極は、上記ショットキー接合を介して上記バリア層に電気的に接続するショットキー電極であること特徴とする半導体装置。 A substrate,
A channel layer made of a group III-V nitride semiconductor provided on the substrate;
A barrier layer made of a group III-V nitride semiconductor provided on the channel layer and having a band gap larger than the band gap of the channel layer;
A source electrode, a gate electrode and a drain electrode provided on the barrier layer;
A Schottky junction exists between the drain electrode and the barrier layer,
The semiconductor device, wherein the drain electrode is a Schottky electrode that is electrically connected to the barrier layer through the Schottky junction. 請求項１に記載の半導体装置において、
上記ドレイン電極に接触する他のドレイン電極を有し、
この他のドレイン電極と上記バリア層との間にオーミック接合が存在し、
この他のドレイン電極は、上記オーミック接合を介して上記バリア層に電気的に接続するオーミック電極であること特徴とする半導体装置。 The semiconductor device according to claim 1,
Having another drain electrode in contact with the drain electrode;
An ohmic junction exists between the other drain electrode and the barrier layer,
The other drain electrode is an ohmic electrode electrically connected to the barrier layer through the ohmic junction. 請求項２に記載の半導体装置において、
上記ショットキー電極は、上記オーミック電極よりも上記ゲート電極側に、位置していることを特徴とする半導体装置。 The semiconductor device according to claim 2,
The semiconductor device, wherein the Schottky electrode is located closer to the gate electrode than the ohmic electrode. 請求項２または３に記載の半導体装置において、
上記バリア層上に、上記ショットキー電極および上記オーミック電極を回避するように設けられた絶縁膜と、
この絶縁膜上に設けられ、上記ショットキー電極または上記オーミック電極に電気的に接続するドレインフィールドプレート電極と
を有することを特徴とする半導体装置。 The semiconductor device according to claim 2 or 3,
An insulating film provided on the barrier layer so as to avoid the Schottky electrode and the ohmic electrode;
A semiconductor device comprising: a drain field plate electrode provided on the insulating film and electrically connected to the Schottky electrode or the ohmic electrode.
JP2009127839A 2009-05-27 2009-05-27 Semiconductor device Pending JP2010278137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009127839A JP2010278137A (en) 2009-05-27 2009-05-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127839A JP2010278137A (en) 2009-05-27 2009-05-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2010278137A true JP2010278137A (en) 2010-12-09

Family

ID=43424851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127839A Pending JP2010278137A (en) 2009-05-27 2009-05-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2010278137A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029991A (en) * 2012-06-29 2014-02-13 Sharp Corp Nitride semiconductor device electrode structure and nitride semiconductor field effect transistor
CN104037212A (en) * 2013-03-05 2014-09-10 首尔半导体株式会社 Nitride Semiconductor Device And Method Of Manufacturing The Same
CN111755524A (en) * 2020-07-20 2020-10-09 西安电子科技大学 A kind of Schottky accumulation layer silicon carbide lateral field effect transistor and its manufacturing method
JPWO2021029183A1 (en) * 2019-08-09 2021-02-18
CN116613195A (en) * 2023-06-12 2023-08-18 河源市众拓光电科技有限公司 High-frequency high-voltage-resistant HEMT device and preparation method thereof
CN117133805A (en) * 2023-10-16 2023-11-28 重庆邮电大学 Mixed drain electrode enhanced GaN high electron mobility transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546777A (en) * 1977-06-17 1979-01-19 Nec Corp Field effect type transistor
JPS63173375A (en) * 1987-01-13 1988-07-16 Nec Corp Schottky junction type field-effect transistor
JPH10335637A (en) * 1997-05-30 1998-12-18 Sony Corp Heterojunction field effect transistor
JP2005093864A (en) * 2003-09-19 2005-04-07 Toshiba Corp Power semiconductor device
JP2007158143A (en) * 2005-12-07 2007-06-21 Nippon Telegr & Teleph Corp <Ntt> Heterojunction field effect transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546777A (en) * 1977-06-17 1979-01-19 Nec Corp Field effect type transistor
JPS63173375A (en) * 1987-01-13 1988-07-16 Nec Corp Schottky junction type field-effect transistor
JPH10335637A (en) * 1997-05-30 1998-12-18 Sony Corp Heterojunction field effect transistor
JP2005093864A (en) * 2003-09-19 2005-04-07 Toshiba Corp Power semiconductor device
JP2007158143A (en) * 2005-12-07 2007-06-21 Nippon Telegr & Teleph Corp <Ntt> Heterojunction field effect transistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029991A (en) * 2012-06-29 2014-02-13 Sharp Corp Nitride semiconductor device electrode structure and nitride semiconductor field effect transistor
CN104037212A (en) * 2013-03-05 2014-09-10 首尔半导体株式会社 Nitride Semiconductor Device And Method Of Manufacturing The Same
JPWO2021029183A1 (en) * 2019-08-09 2021-02-18
WO2021029183A1 (en) * 2019-08-09 2021-02-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, semiconductor module and electronic machine
US20220278210A1 (en) * 2019-08-09 2022-09-01 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor module, and electronic apparatus
CN111755524A (en) * 2020-07-20 2020-10-09 西安电子科技大学 A kind of Schottky accumulation layer silicon carbide lateral field effect transistor and its manufacturing method
CN111755524B (en) * 2020-07-20 2022-06-07 西安电子科技大学 A kind of Schottky accumulation layer silicon carbide lateral field effect transistor and its manufacturing method
CN116613195A (en) * 2023-06-12 2023-08-18 河源市众拓光电科技有限公司 High-frequency high-voltage-resistant HEMT device and preparation method thereof
CN117133805A (en) * 2023-10-16 2023-11-28 重庆邮电大学 Mixed drain electrode enhanced GaN high electron mobility transistor

Similar Documents

Publication Publication Date Title
JP6251071B2 (en) Semiconductor device
CN102354705B (en) Semiconductor device
JP5785153B2 (en) Compensated gate MISFET and manufacturing method thereof
US8890212B2 (en) Normally-off high electron mobility transistor
JP5696083B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5524462B2 (en) Semiconductor device
JP5534661B2 (en) Semiconductor device
CN102484124A (en) Nitride semiconductor device
CN102239550A (en) Field effect transistor
WO2010021099A1 (en) Field effect transistor
CN102623498A (en) Semiconductor device
JP2008277640A (en) Nitride semiconductor device
WO2017138505A1 (en) Semiconductor device
JP6834546B2 (en) Semiconductor devices and their manufacturing methods
CN211578757U (en) High Electron Mobility Transistor
TW201421648A (en) Semiconductor device
JP2011071307A (en) Field effect transistor and method of manufacturing the same
CN111902920A (en) Nitride semiconductor device
JP2010040814A5 (en)
JP2007048866A (en) Nitride semiconductor device
CN102856374A (en) GaN enhanced MIS-HFET device and preparation method of same
JP2007180143A (en) Nitride semiconductor device
JP2010278137A (en) Semiconductor device
TWI624872B (en) Nitride semiconductor component
JP5549081B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107