[go: up one dir, main page]

JP2010278121A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010278121A
JP2010278121A JP2009127600A JP2009127600A JP2010278121A JP 2010278121 A JP2010278121 A JP 2010278121A JP 2009127600 A JP2009127600 A JP 2009127600A JP 2009127600 A JP2009127600 A JP 2009127600A JP 2010278121 A JP2010278121 A JP 2010278121A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
porous
porogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009127600A
Other languages
English (en)
Other versions
JP2010278121A5 (ja
Inventor
Shinichi Tonari
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009127600A priority Critical patent/JP2010278121A/ja
Priority to US12/786,871 priority patent/US20100301495A1/en
Publication of JP2010278121A publication Critical patent/JP2010278121A/ja
Publication of JP2010278121A5 publication Critical patent/JP2010278121A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W20/48
    • H10W20/072
    • H10W20/095
    • H10W20/096
    • H10W20/097
    • H10W20/425
    • H10W20/46

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】信頼性の高い半導体装置を実現する構造およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板(半導体基板1)上に、シラン化合物およびポロジェンを含む膜(有機シリコンポリマー膜2)を設ける工程と、選択的エッチングにより有機シリコンポリマー膜2に孔(配線溝3)を設けるとともに、配線溝3の内部に金属膜(バリア膜4および銅配線5)を設ける工程と、還元ガス雰囲気中で、上記ポロジェンの沸点または分解温度以上の温度で加熱しつつ、有機シリコンポリマー膜2に紫外線6を照射して、多孔質膜7を得る工程と、を含むものである。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関する。
半導体装置においては、低誘電率な絶縁膜を形成する技術として、絶縁膜中に空孔(ポア)形成する技術が知られている。
特許文献1には、低誘電率層間絶縁膜を有する半導体装置の製造方法が記載されている。同文献によれば、発泡剤を分散させた絶縁膜を形成した後、ダマシン配線の形成を行い、第一の波長の紫外光照射を行い発泡させてポーラス構造の絶縁膜を形成し、続いて、第一の波用より短い第二の波長の紫外光を照射して、架橋構造の絶縁膜を形成している。その後、炭素ガス雰囲気中、アニールを行い、当該絶縁膜中の炭素含有量を増加させている。
また、非特許文献1には、絶縁膜のパターン加工後に膜を発泡させて、低誘電率絶縁膜を形成する方法が記載されている。同文献によれば、基板上に、SiLK(v7)樹脂を塗布し、150℃、400℃の加熱を行い発泡に至らない膜をつけている。続いて、SiLK(v7)をパターン加工した後、430℃の加熱にて発泡させている。
このように、発泡剤を分散させた膜を、紫外光や熱によるエネルギーにて発泡させると、当該膜は、発泡するとともに収縮する。特許文献1等においては、発泡剤を分散させた層間絶縁膜にダマシン配線を形成した後、この層間絶縁膜について発泡処理を行う。層間絶縁膜は収縮力が作用する結果、層間絶縁膜と配線との接着に起因して、層間絶縁膜には、引っ張り応力が作用することになる。
米国特許公開公報第2007/0161230号
「POSTPATTERNING MESO POROSITY CREATION:A POTENTIAL SOLUTION PORE SEALING」R. Caluwaerts et al. Proceedings of IITC 2003 (2003) pp.242 − 244
しかしながら、上記文献記載の従来技術は、以下の点で課題を有していた。
上述のとおり、層間絶縁膜と配線との接着に起因する引っ張り応力が層間絶縁膜に作用する結果、層間絶縁膜にクラックが発生してしまい、信頼性の高い半導体装置を得ることが困難であった。
以上、層間絶縁膜および配線について説明したが、層間絶縁膜およびビアやコンタクトについても同様の課題がある。
本発明によれば、
基板上に、シラン化合物およびポロジェンを含む膜を設ける工程と、
選択的エッチングにより前記膜に孔を設けるとともに、前記孔の内部に金属膜を設ける工程と、
還元ガス雰囲気中で、前記ポロジェンの沸点または分解温度以上の温度で加熱しつつ、前記膜に紫外線を照射して、多孔質膜を得る工程と、を含む、半導体装置の製造方法が得られる。
本発明によれば、
基板と、
前記基板上に設けられた、多孔質膜と、
前記多孔質膜に設けられた、孔と、
前記孔の内部に設けられた金属膜と、を含み、
前記金属膜近傍の前記多孔質膜の応力は、圧縮応力である、半導体装置が得られる。
還元ガス雰囲気中で、ポロジェンの沸点または分解温度以上の温度で加熱しつつ、膜に紫外線を照射して得られた、多孔質膜においては、金属膜近傍の多孔質膜の応力が、圧縮応力となる。このように、引っ張り応力が作用しないため、製造工程中の傷を起因とする膜はがれを防止することができる。
本発明によれば、信頼性の高い半導体装置を実現する構造およびその製造方法が提供される。
本発明の実施の形態における半導体装置の製造手順の一例を示すフローチャートである。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置を模式的に示す断面図である。 比較例としての半導体装置の製造手順を示す工程断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図3は、本実施の形態の半導体装置100の模式断面図を示す。図3は、半導体装置100(半導体集積回路装置)の多層配線の一部を示す。
図3に示すように、本実施の形態の半導体装置100は、基板(半導体基板1)と、半導体基板1上に設けられた、多孔質膜7と、多孔質膜7に設けられた、金属膜(バリア膜4および銅配線5)と、を含むものである。本実施の形態において、金属膜(銅配線5上のバリア膜4)金属膜近傍の多孔質膜7の応力は、圧縮応力である。つまり、多孔質膜7内部では体積が膨張する方向の応力が働いている為、金属膜等外部に接する部分では体積を一定にする反作用が加わることになる。そのため、バリア膜4から多孔質膜に圧縮応力が加わることとなる。すなわち、バリア膜4と接する部分の多孔質膜7の応力は、圧縮応力となる。半導体基板1としては、例えば、シリコン基板上にトランジスタ等の素子やそのような素子及び配線構造が形成されたものを用いることができる。
図1は、本発明の実施の形態の半導体装置100の製造手順のフローチャートの一例を示す。
図2は、本発明の実施の形態の半導体装置100の製造手順の工程断面図を示す。
本実施の形態の半導体装置の製造方法は、トランジスタ等の素子(図示せず)が形成されている基板(半導体基板1)上に、シラン化合物およびポロジェンを含む膜(有機シリコンポリマー膜2)を設ける工程(S100)と、選択的エッチングにより有機シリコンポリマー膜2に孔(配線溝3)を設けるとともに、配線溝3の内部に金属膜(バリア膜4および銅配線5)を設ける工程(S102、S104)と、還元ガス雰囲気中で、上記ポロジェンの沸点または分解温度以上の温度で加熱しつつ、有機シリコンポリマー膜2に紫外線6を照射して、多孔質膜7を得る工程(S106)と、を含むものである。
以下、各ステップについて説明する。
(S100)
ステップ100は、トランジスタ等素子が形成されている半導体基板1(シリコン基板)上に、有機シリコンポリマー膜2(シラン化合物およびポロジェンを含む膜)を設ける工程である(図2(a))。
まず、半導体装置100の製造工程では、半導体基板1表面に、トランジスタ、抵抗等の素子、および素子間を繋ぐ配線層等を形成しておく。
次に、シラン化合物、ポロジェンおよび界面活性剤溶剤を含む膜形成用組成物を用意する。この膜形成用組成物を半導体基板1上に塗布する。本実施の形態では、シラン化合物として、シロキサンオリゴマーを用い、ポロジェンとして、アルコールおよび水を用いた。また、塗布方法としては、たとえばスピンコート等を用いた。
次いで、形成された塗膜に対して、加熱、電子線照射、紫外線照射、および酸素プラズマ処理のうち少なくとも1種の処理を行なう。ここで、加熱処理を行なう場合、シラン化合物の沸点または分解温度未満の温度であることが好ましい。ここでは、塗膜中のシラン化合物が低密度化するように塗膜の加熱条件を選定することが好ましい。具体的には、加熱温度は、たとえば200℃以上、400℃以下とすることができる。この工程は減圧状態もしくは不活性ガス下で行われるのが好ましい。加熱雰囲気としては、大気下、窒素雰囲気、アルゴン雰囲気、真空下、酸素濃度をコントロールした減圧下等で行なうことができる。具体的な加熱方法としては、たとえば、ホットプレート等を用いた。本実施の形態では、たとえば、不活性ガス雰囲気で350℃までの加熱を行った。
このようにして、シラン化合物中に、ポロジェンが混在させた有機シリコンポリマー膜2を半導体基板1上に形成した。
本実施の形態に係るシラン化合物としては、−Si−O−基を有する化合物であれば、とくに限定されない。シラン化合物としては、環状シラン化合物でもよい。環状シラン化合物としては、シロキサンオリゴマー等が挙げられる。このとき、Si上の置換基としては、有機基を用いることができる。この有機基としては、たとえば、水素基、アルキル基、アリル基、アリール基等が挙げられる。
本実施の形態に係るポロジェンとしては、アクリルポリマー等のポロジェン、少なくともCまたはHを含むポロジェン、または炭化水素を含むポロジェン等が挙げられる。また、炭化水素を含むポロジェンとしては、(1)CxHyで表される炭化水素や、(2)CxHyOzで表される酸素含有炭化水素が用いられる。(1)、(2)いずれの場合においてもxは1〜12のものが好ましく、分子構造が鎖状でも分岐していても良い。また、ポロジェンは、例えばベンゼンあるいはシクロヘキサンのような環状分子構造を持つことが好ましい。
アルコールとしては、例えばメタノール、エタノール、n−プロパノール、イソプロパノール等を挙げることができる。これらを1種で用いてもよいし、2種以上を併用してもよい。
界面活性剤としては、例えば、ノニオン系界面活性剤、アニオン系界面活性剤、カチオン系界面活性剤、両性界面活性剤等が挙げられ、さらには、フッ素系界面活性剤、シリコーン系界面活性剤、ポリアルキレンオキシド系界面活性剤、ポリ(メタ)アクリレート系界面活性剤等を挙げることができる。これらを1種で用いてもよいし、2種以上を併用してもよい。
(S102、S104)
ステップ102およびステップ104は、選択的エッチングにより有機シリコンポリマー膜2に孔(配線溝3)を設けるとともに、配線溝3内部に金属膜(バリア膜4、銅配線5)を設ける工程である(図2(b)、(c))。
本工程では、フォトレジスト(以降レジストと記載)を塗布し、露光現像を行ってレジストをパターニングするリソグラフィ工程後に、パターニングしたレジストをマスクとして、有機シリコンポリマー膜2を選択的にドライエッチングして配線溝3を形成する。
配線溝3を形成後、レジスト除去を行う。レジスト除去は、基板を350℃まで昇温して紫外線照射を行うか、あるいは350℃まで昇温して、高周波励起による水素ラジカル照射を行う。または、100℃以下の基板温度で、高周波励起による酸素ラジカルやラジカル状態のオゾンガス照射を行う。このとき、昇温温度の調整あるいは紫外線エネルギーの調整あるいは酸素ガス分圧の調整あるいはオゾンガス分圧の調整やそれらの組み合わせをすることによって、レジストの除去が達成しながら、有機シリコンポリマー膜2の発泡が発生しない範囲でレジスト除去を行うことができた。
レジスト除去後、多孔質膜2の表面に、配線溝3の深さに対して1/10程度の厚さのバリア膜4(第1の金属膜)をスパッタ形成した。バリア膜4としては、たとえば、Ta等を用いた。
続いて、電解めっき給電膜として銅シード層を形成し、電解めっき法により銅(第2の金属膜)を成膜した。この後、配線溝3外部に形成された、金属を化学的機械的研磨(CMP)により除去して、銅配線5を形成した(図2(c))。
(S106)
ステップ106は、還元ガス雰囲気中で、上記ポロジェンの沸点または分解温度以上の温度で加熱と同時に、有機シリコンポリマー膜2に紫外線6を照射して、多孔質膜7を得る工程である(図2(d))。
本工程では、有機シリコンポリマー膜2に対して、200nm〜500nmの波長の紫外線を、還元ガス雰囲気中、ポロジェンの沸点または分解温度以上の温度下で照射する。具体的には、加熱温度は、たとえば200℃以上、350℃以下とすることができる。還元ガスとしては、水素、炭化水素、有機シランの単体あるいは混合ガスが例示される。
本実施の形態では、たとえば、有機シランを含む還元ガス雰囲気中で350℃以下の温度中で紫外線6を照射した。つまり、紫外線6の照射前に、還元ガスを導入する。また、紫外線6の照射中は、還元ガスの供給量を安定させておく。
紫外線6の照射を行うことにより、Si−O−SiからなるポーラスLow−k膜の骨格部分を強固にし、同時にC−Hnよりなるポロジェンの脱離を促進することができる。そして、有機シリコンポリマー膜2からポロジェンが除去された部分に孔が形成された、主成分がSiOである、多孔質膜7が得られる。
このように多孔質膜7(層間絶縁膜)を形成する場合には、まず、ステップ100において、マトリックスと呼ばれる骨格形成用材料に、有機ポリマーで構成されるポロジェン(空孔形成用材料)を混ぜ込んで、成膜を行う。その後、本ステップ106において、熱処理を行うことによりポロジェンを分解除去する。ここでは、用いたポロジェンに応じて、当該ポロジェンが分解し、かつ骨格形成材料が分解することのない温度で熱処理を行うこととする。これにより、ポロジェンが除去された部分に孔が形成された、多孔質膜7が得られる。
本実施の形態では、還元ガス雰囲気中で紫外線照射する熱処理を行っている。そのため、多孔質膜7の内部では体積膨張する内部応力が働き、バリア膜4と接する部分では、バリア膜4側から多孔質膜7を圧縮する応力が働くことになる。多孔質膜7でこのような応力が生じるのは、有機シリコンポリマー膜2が発砲して体積が膨張する作用と、膜基材の欠陥箇所へ還元ガスが取り込まれ収縮が抑制される作用が働いたためと考えられる。
本実施の形態においては、次のようにして圧縮応力の測定をする。圧縮応力測定方法においては、応力値は、例えば、多孔質膜7の場合、レーザ光を照射したときの反射角から求められる半導体基板1(ウエハ)の反り(すなわち曲率半径)に基づいて算出することができる。詳細には、まず、被測定試料にレーザ光を照射する。多孔質膜7付き半導体基板1では、多孔質膜7からの応力により半導体基板1の変形(反り)が生じているため、照射されたレーザ光は反り量に応じたある反射角で反射される。上記レーザ光の照射・反射角測定を半導体基板1の端から端までスキャンする。この結果から、半導体基板1全体の反り量を求める。多孔質膜7を付ける前にも同じ測定をしておくことで、成膜前後での反り量の変化を求める。この値を、成膜後の試料の曲率半径に変換する。得られた曲率半径から、下記式(Stoneyの式)で、多孔質膜7の応力σを算出する。
σ=(E・h )/{6(1−γ)r・h
ここで、E:基板のヤング率、h:基板の厚さ、γ:基板のポアソン比、r:曲率半径、h:多孔質膜7の膜厚である。
この結果、本実施の形態に係る多孔質膜7の圧縮応力は、特に限定されないが、たとえば20MPa以上、100MPa以下とすることができる。特に、銅配線5が設けられた部分の多孔質膜7の圧縮応力をこの範囲にすることができる。この範囲の圧縮応力とすることで、信頼性の高い半導体装置100の実現を図ることができる。
多孔質膜7においては、空孔率(体積空孔率)は、特に決定されないが、たとえば10%以上、60%以下とすることができる。また、多孔質膜7においては、平均空孔径は、特に限定されないが、たとえば0.1nm以上、5nm以下とすることができる。本実施の形態では、体積空孔率40%以上の多孔質膜7が得られた。このような多孔質膜7を用いることにより、隣接する配線間におけるリーク電流等を低減することができ、配線による信号伝搬の信頼性が向上する。
平均空孔径は、X線散小角散乱測定結果をリガクの解析ソフトNano−Solverで解析することにより得ることができる。なお、当該ソフトの原理は、例えば「Omote, Y. Ito, S. Kawamura: (Small Angle X−Ray Scattering for Measuring Pore−Size Distribution in Porous Low−k Films), Appl. Phys. Lett. 82, pp.544−546, (2003).」に記載されている。また、空孔率は、平均空孔径、比誘電率、屈折率および密度等の測定結果から算出できる。
また、本実施の形態に係る還元ガスとしては、特に限定されず、たとえば、還元ガス雰囲気中で紫外線6を照射した、有機シリコンポリマー膜2に取り込まれるものであればよい。還元ガスは、たとえば、SiまたはHを含むガスとすることができる。この還元ガスとしては、炭化水素、シロキサン、有機シラン、水素の単体あるいは混合ガスが挙げられる。また、シロキサンとしては、特に限定されないが、オルガノシラン基を持つテトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン等の環状シロキサンやジメチルジオキシシリルシクロヘキサン、ジメチルジメトキシシラン、ジエチルメトキシシラン、メチルトリエチルシラン等のメチルシロキサン等が挙げられる。また、有機シランとしては、トリメチルシラン、テトラメチルシラン等のアルキル基を有する有機シランや、トリメチルシリルジメチルアミン、ヘキサメチルジシラザン等の有機シランアミンが挙げられる。これらを1種で用いてもよいし、2種以上を併用してもよい。
この後、さらに、層間絶縁膜を形成し、多層配線構造とすることができる。また、図では単一の銅配線の断面のみを示したが、他の領域に複数の配線を同時に設けてもよい。
以上の工程により、本実施の形態の半導体装置(図3)が得られる。
本実施の形態の効果について説明する。
本実施の形態に係る半導体装置100においては、銅配線5が形成された多孔質膜7(層間絶縁膜)が、圧縮応力を有する。つまり、還元ガスの取り込みにより、架橋反応による多孔質膜7の体積の収縮を抑制したまま、ポロジェンの発泡による多孔質膜7の体積を増加させることができる。
このため、多孔質膜7においては、引っ張り応力が作用しないため、製造工程中の傷を起因とする膜はがれを防止することができ、吸湿により配線間のリーク電流が増加することを抑制することができる。このように、信頼性の高い半導体装置100の実現を図ることができる。
このように、多層配線の製造工程において、層間絶縁膜として誘電率が小さい多孔質膜7を成膜した後の製造工程に起因する、多孔質膜7の劣化を防ぐことができる。
また、本実施の形態においては、製造工程における歩留まりが向上し半導体装置100の製造コストを低減できる。また、多孔質膜7は、SiOを基材とした層間絶縁膜のため、配線間リークが小さいことから、低消費電力で動作する高性能な半導体装置100が供給できる。
本実施の形態においては、焼成後、配線形成が完了するまで層間絶縁膜中に有機成分を保持させているので、エッチング、アッシング、バリアシードスパッタによるプラズマダメージを回避することができる。また、CMP後に、還元雰囲気中に紫外線キュアにより有機成分を気化させる。これにより、層間絶縁膜は圧縮応力を持つ高空孔性の多孔質SiO膜となり、多層配線の歩留まりや品質を向上させることができる。
次に、本実施の形態の効果について、比較例と比較しつつ説明する。
比較例の多孔質な層間絶縁膜の作製方法では、図4に示すように、発泡剤を分散させた有機シリコンポリマー膜2を、素子(図示せず)が形成された半導体基板1上に形成した後、配線溝3を形成して、バリア膜4および銅配線5を埋設する。この後、有機シリコンポリマー膜2を、紫外線8および熱にて、発泡処理を行う。その結果、有機シリコンポリマー膜2は、発泡するとともに収縮して、多孔質膜9が形成される。多孔質膜9においては、収縮力が作用する結果、多孔質膜9と銅配線5との接着に起因して、引っ張り応力が作用することになる。つまり、多孔質膜9は収縮する内部応力が働く為、多孔質膜9と密着する同配線から引張り応力を受けることになる。その結果、多孔質膜9には、クラック10が発生する。
このように、比較例においては、引っ張り応力が作用する多孔質膜9はクラック耐性が小さいため、製造工程中の傷を起因とした膜はがれを引き起こしやすい課題がある。また、多孔質膜9は外気の水分等を取り込んで応力緩和しようとするため、吸湿により配線間のリーク電流が増加してしまう課題が発生する。
これに対して、本実施の形態では、有機シリコンポリマー膜2に対して、還元ガス雰囲気中で紫外線6の照射を、ポロジェンの沸点または分解温度以上の温度下で実施している。その結果、多孔質膜7は、多孔質膜7の内部から体積膨張する内部応力が働く為に、周りから圧縮応力を受けることになる。このため、多孔質膜7の外部から多孔質膜7に対して引っ張り応力が作用しないので、クラックの発生を抑制し、さらには製造工程中の傷を起因とした膜はがれを防止することができ、吸湿により配線間のリーク電流が増加することを抑制することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、本実施の形態の膜形成用組成物を塗布することができる基板としては、半導体基板、ガラス基板、セラミクス基板、金属基板等が挙げられる。
塗布方法としてはスピンコート、ディッピング、ローラーブレード等が挙げられる。
加熱方法としては、ホットプレート、オーブン、ファーネス等を使用することができる。
加熱雰囲気としては、大気下、窒素雰囲気、アルゴン雰囲気、真空下、酸素濃度をコントロールした減圧下等で行なうことができる。また、上記塗膜の硬化速度を制御するため、必要に応じて、段階的に加熱したり、窒素、空気、酸素、減圧等の雰囲気を選択することができる。
本実施の形態に係る多孔質膜7としては、特に限定されないが、主成分がSi−Oであり、Si−O−Si結合を有する材料が好ましい。多孔質膜7は、Si、OおよびCを構成元素として含む膜または、Si、O、CおよびHを構成元素として含む膜であるとすることができる。また、多孔質膜7としては、例えば、ポーラスシリカ、その他、超低比誘電率層間絶縁膜、多孔質層間膜、多孔質シリカ、多孔質MSQ、多孔質SiOCH等が挙げられる。また、多孔質膜7とは、細孔の構造について特に限定されない。多孔質膜7の低誘電率膜の比誘電率は、たとえば3.0以下、好ましくは2.0以下とすることができる。
本実施の形態に係る膜形成用組成物は、さらに溶剤を含むことができる。溶剤としては、特に限定されないが、たとえば有機溶剤を用いることができる。有機溶剤としては、たとえば、脂肪族炭化水素系溶媒、芳香族炭化水素系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、エステル系溶媒、アミド系溶媒、含窒素系溶媒、含硫黄系溶媒等を挙げられる。これらを1種で用いてもよいし、2種以上を併用してもよい。
バリアメタル膜としては、本実施の形態では、Taを例示したが、これに限定されず、たとえば、配線がCuを主成分とする金属元素からなる場合には、窒化タンタル(TaN)、チタン(Ti)、窒化チタン(TiN)、炭窒化タングステン(WCN)、ルテニウム(Ru)のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。またタングステンを主成分に用いるコンタクトプラグのバリアメタルにも前記の金属膜が用いられる。
また、以上の実施形態においては、銅配線が設けられた半導体装置を例に説明したが、配線は、銅含有金属から主として構成されていればよい。また、配線の形成方法はめっき法には限られず、たとえば、CVD法を用いてもよい。
本実施の形態の金属領域(配線)は、シングルダマシン法またはデュアルダマシン法により形成することができる。
1 半導体基板
2 有機シリコンポリマー膜
3 配線溝
4 バリア膜
5 銅配線
6 紫外線
7 多孔質膜
8 紫外線
9 多孔質膜
10 クラック
100 半導体装置

Claims (11)

  1. 基板上に、シラン化合物およびポロジェンを含む膜を設ける工程と、
    選択的エッチングにより前記膜に孔を設けるとともに、前記孔の内部に金属膜を設ける工程と、
    還元ガス雰囲気中で、前記ポロジェンの沸点または分解温度以上の温度で加熱しつつ、前記膜に紫外線を照射して、多孔質膜を得る工程と、を含む、半導体装置の製造方法。
  2. 前記還元ガスが、SiまたはHを含むガスである、請求項1に記載の半導体装置の製造方法。
  3. 前記還元ガスが、炭化水素、シロキサン、有機シランおよび水素からなる群から選択される少なくとも一種を含むガスである、請求項1または2に記載の半導体装置の製造方法。
  4. 前記シロキサンは、環状シロキサンまたはメチルシロキサンを含む、請求項3に記載の半導体装置の製造方法。
  5. 前記環状シロキサンは、オルガノシラン基を持つテトラメチルシクロテトラシロキサンまたはオクタメチルシクロテトラシロキサンを含む、請求項4に記載の半導体装置の製造方法。
  6. 前記メチルシロキサンは、ジメチルジオキシシリルシクロヘキサン、ジメチルジメトキシシラン、ジエチルメトキシシランおよびメチルトリエチルシランからなる群から選択される少なくとも一種を含む、請求項4に記載の半導体装置の製造方法。
  7. 前記有機シランは、トリメチルシラン、テトラメチルシラン、トリメチルシリルジメチルアミンおよびヘキサメチルジシラザンからなる群から選択される少なくとも一種を含む、請求項3に記載の半導体装置の製造方法。
  8. 前記ポロジェンが、CまたはHを含む、請求項1から7のいずれかに記載の半導体装置の製造方法。
  9. 基板と、
    前記基板上に設けられた、多孔質膜と、
    前記多孔質膜に設けられた、孔と、
    前記孔の内部に設けられた金属膜と、を含み、
    前記金属膜近傍の前記多孔質膜の応力は、圧縮応力である、半導体装置。
  10. 前記多孔質膜は、Si、OおよびCを構成元素として含む膜または、Si、O、CおよびHを構成元素として含む膜である、請求項9に記載の半導体装置。
  11. 前記多孔質膜は、SiおよびOを主成分として含む、請求項9または10に記載の半導体装置。
JP2009127600A 2009-05-27 2009-05-27 半導体装置およびその製造方法 Withdrawn JP2010278121A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009127600A JP2010278121A (ja) 2009-05-27 2009-05-27 半導体装置およびその製造方法
US12/786,871 US20100301495A1 (en) 2009-05-27 2010-05-25 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127600A JP2010278121A (ja) 2009-05-27 2009-05-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010278121A true JP2010278121A (ja) 2010-12-09
JP2010278121A5 JP2010278121A5 (ja) 2012-06-14

Family

ID=43219302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127600A Withdrawn JP2010278121A (ja) 2009-05-27 2009-05-27 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20100301495A1 (ja)
JP (1) JP2010278121A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11643752B2 (en) 2019-02-14 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. ScAlMgO4 monocrystalline substrate, and method of manufacture thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735283B2 (en) 2011-06-23 2014-05-27 International Business Machines Corporation Method for forming small dimension openings in the organic masking layer of tri-layer lithography
US8877083B2 (en) * 2012-11-16 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment in the formation of interconnect structure
US20150357236A1 (en) * 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
CN104867866B (zh) * 2015-04-13 2018-08-10 上海华力微电子有限公司 降低多孔low-k材料的k值的互连工艺
KR102392815B1 (ko) * 2017-08-02 2022-05-02 삼성전자주식회사 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846515B2 (en) * 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US7384471B2 (en) * 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7176144B1 (en) * 2003-03-31 2007-02-13 Novellus Systems, Inc. Plasma detemplating and silanol capping of porous dielectric films
US7482265B2 (en) * 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11643752B2 (en) 2019-02-14 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. ScAlMgO4 monocrystalline substrate, and method of manufacture thereof

Also Published As

Publication number Publication date
US20100301495A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
CN100388477C (zh) 互连结构及其形成方法
JP5615180B2 (ja) エアギャップ構造の作製方法
CN100530564C (zh) 密封多孔低k介电材料的方法
US8242028B1 (en) UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
CN101138085B (zh) 电介质叠层及其形成方法
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
CN101090067B (zh) 半导体装置的制造方法
JP5548332B2 (ja) 半導体デバイスの製造方法
CN101689501A (zh) 半导体装置的制造方法、半导体装置、半导体制造装置和存储介质
US20050245100A1 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP4667165B2 (ja) 半導体装置の製造方法
CN101005023A (zh) 低介电常数介电层的形成方法
JP2008117903A (ja) 半導体装置の製造方法
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
JP2005294525A (ja) 半導体装置の製造方法
JP2010278121A (ja) 半導体装置およびその製造方法
JP2008527757A5 (ja)
JP5396837B2 (ja) 半導体装置の製造方法
JPH10256363A (ja) 半導体装置およびその製造方法
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
CN100557778C (zh) 绝缘膜、半导体器件及其制造方法
CN102047411B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121203