JP2010267658A - 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 - Google Patents

Abstract

【課題】良好な二次元電子ガス特性を有し、かつコンタクト特性の良好なエピタキシャル基板を提供する。
【解決手段】下地基板の上にＧａＮにてチャネル層を形成し、チャネル層の上にＡｌＮにてスペーサ層を形成し、スペーサ層の上に、障壁層を、少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物であって、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、該III族窒化物の組成に応じて定まる４つの直線にて囲まれる範囲内にあるようにする。
【選択図】図６

Description

本発明は、III族窒化物半導体により構成される、多層構造を有するエピタキシャル基板、特に、電子デバイス用の多層構造エピタキシャル基板、およびその作製方法に関する。

窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。特に、ＡｌＧａＮとＧａＮからなる層を積層することにより形成した多層構造体には、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴があることから、係る多層構造体を基板として利用した高電子移動度トランジスタ（ＨＥＭＴ）の開発が活発に行われている（例えば、非特許文献１参照）。

このようなＨＥＭＴ素子あるいはその作製に用いる多層構造体であるＨＥＭＴ素子用基板を実用化するには、電力密度の増大、高効率化などといった性能向上に関連する課題、ノーマリオフ動作化など機能性向上に関連する課題、高信頼性や低価格化といった基本的な課題、など様々な課題を解決する必要がある。各々の課題につき、活発な取組みがなされている。

例えば、ＨＥＭＴ素子用基板に内在する二次元電子ガスの濃度を大幅に増やすことができれば、ＨＥＭＴ素子の可制御電流密度、すなわち取り扱える電力密度が大幅に向上する。チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、二次元電子ガス濃度は、障壁層を形成するＡｌＧａＮのＡｌＮモル分率の増加に伴い増加することが知られている（例えば、非特許文献２および非特許文献３参照）。

また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＧａＮにて形成することにより、歪み応力、及び、エネルギーバンド構造を個別に制御し、ＨＥＭＴ素子の電気特性を向上させようという試みもなされている（例えば、非特許文献４参照）。

その他、チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成した上に、キャップ層としてＩｎＡｌＧａＮを形成することにより、ＨＥＭＴ素子のコンタクト抵抗特性を向上させようという試みもなされている（例えば、特許文献１参照）。

特開２００７−３２４２６３号公報

"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. Vol.44, No.7A, (2005), pp.4896-4901 "Gallium Nitride Based High Power Heterojuncion Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), 552 " Characterization of Different-Al-Content AlGaN/GaN Heterostructures and High-Electron-Mobility Transistors Grown on 100-mm-Diameter Sapphire Substrates by Metalorganic Vapor Phase Epitaxy", Makoto Miyoshi, Jpn. J. Appl. Phys. Vol.43, No.12, (2004), pp.7939-7943 "Novel Quaternary AlInGaN/GaN Heteroctructure Field Effect Transistors", Yan Liu et al., Jpn. J. Appl. Phys. Vol.45, No.7, (2005), pp.5728-5731

非特許文献１ないし非特許文献３に開示されているＡｌＧａＮ／ＧａＮへテロ構造を有するＨＥＭＴ素子の場合、二次元電子ガス濃度を増やすことを目的としてＡｌＮモル分率の大きなＡｌＧａＮにて障壁層を形成すると、障壁層内部に生じる引張応力が大きくなる。このことは、膜品質の劣化や表面形態の悪化（例えば歪みの増加やクラックの発生など）を招き、結果として、「期待通りの高い二次元電子ガス濃度が得られない」、「オーミック特性やショットキー特性など各種コンタクト特性の悪化が生じる」、「不要な表面準位が形成されデバイス動特性が悪化する」などの諸問題が生じることとなる。

また、非特許文献４に開示されているＩｎＡｌＧａＮ／ＧａＮヘテロ構造を有するＨＥＴＭ素子のように、障壁層にＩｎＡｌＧａＮ四元混晶を採用することにより、障壁層内部に生じる引張応力およびバンド構造を個別に制御しながら電気特性を改善しようとする取り組みもなされている。しかしながら、ＩｎＡｌＧａＮ四元混晶の組成比が適切でない、さらには、ＩｎＡｌＧａＮ四元混晶の成長条件が適切でないなどの複合要因のため、二次元電子ガス移動度が７００ｃｍ²／Ｖｓ程度と低く、実用デバイスとして供するには能力が不足している。

また、特許文献１に開示されているデバイスは、キャップ層をＩｎＡｌＧａＮにて形成することで、コンタクト抵抗の低減ひいてはデバイス特性の向上という長所を有するが、障壁層はＡｌＧａＮにて形成しており、二次元電子ガス濃度に関して非特許文献１ないし非特許文献３と同様の問題を抱える。

本発明は、上記課題に鑑みてなされたものであり、良好な二次元電子ガス特性を有し、かつ、各種コンタクト特性が良好なエピタキシャル基板を提供することを目的とする。

上記課題を解決するため、請求項１の発明は、下地基板と、ＧａＮからなるチャネル層と、ＡｌＮからなるスペーサ層と、少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物からなる障壁層と、を備えるエピタキシャル基板であって、前記III族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、以下の各式で表される直線にて囲まれる範囲内にある、こと特徴とする。

請求項２の発明は、半導体素子であって、請求項１に記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる。

請求項３の発明は、下地基板の上に、ＧａＮからなるチャネル層をエピタキシャル形成するチャネル層工程と、前記チャネル層の上に、ＡｌＮからなるスペーサ層をエピタキシャル形成するスペーサ層工程と、前記スペーサ層の上に、少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備え、前記III族窒化物の組成を、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記III族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する、こと特徴とする。

請求項４の発明は、請求項３に記載の半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程における原料ガス以外の雰囲気ガスを窒素ガスとする、ことを特徴とする。

請求項５の発明は、請求項３または請求項４に記載の半導体素子用エピタキシャル基板の作製方法であって、前記スペーサ層形成工程における前記スペーサ層の形成温度が前記チャネル層形成工程における前記チャネル層の形成温度と略同一であり、前記障壁層形成工程における前記障壁層形成温度が前記チャネル層の形成温度よりも小さい、ことを特徴とする。

請求項６の発明は、請求項５に記載の半導体素子用エピタキシャル基板の作製方法であって、前記チャネル層の形成温度Ｔ１（℃）を１０００℃≦Ｔ１≦１２００℃なる範囲内で定め、前記障壁層の形成温度Ｔ２（℃）を、６５０℃≦Ｔ２≦９００℃なる範囲内で定める、ことを特徴とする。

請求項７の発明は、請求項３ないし請求項６のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上３０ｋＰａ以下とする、ことを特徴とする。

請求項８の発明は、請求項３ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上２０ｋＰａ以下とする、ことを特徴とする。

請求項９の発明は、請求項３ないし請求項８のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程におけるＶ／III比を５０００以上２００００以下とする、ことを特徴とする。

請求項１ないし請求項９の発明によれば、従来に比して高い濃度および移動度の二次元電子ガスが生成するとともに、オーミック特性やショットキー特性など各種コンタクト特性の良好なエピタキシャル基板、および当該エピタキシャル基板を用いた半導体素子が実現される。

特に、請求項５および請求項６の発明によれば、スペーサ層の形成後に障壁層形成温度にまで降温することになるので、スペーサ層を設けない場合に起こる、チャネル層が露出したまま降温を行うことによるチャネル層表面の劣化が、防止できる。

本発明の実施の形態に係るＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。 障壁層５の組成を種々に違えて作製した複数のＨＥＭＴ素子１０の、二次元電子ガス濃度の測定結果をプロットして示す図である。 障壁層５の組成を種々に違えて作製した複数のＨＥＭＴ素子１０の、二次元電子ガス移動度の測定結果をプロットして示す図である。 障壁層５の組成を種々に違えて作製した複数のＨＥＭＴ素子１０の、コンタクト抵抗の測定結果をプロットして示す図である。 障壁層５の組成を種々に違えて作製した複数のＨＥＭＴ素子１０の、ゲートリーク電流の測定結果をプロットして示す図である。 ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、二次元電子ガス濃度、二次元電子ガス移動度、コンタクト抵抗、およびゲートリーク電流と障壁層５の組成との関係をマッピングした図である。 実施例１に係るＨＥＭＴ素子の作製条件と測定結果とを一覧にして示す図である。 実施例２に係るＨＥＭＴ素子の障壁層形成条件と二次元電子ガス濃度測定結果とを一覧にして示す図である。 実施例３に係るＨＥＭＴ素子１０の作製条件と測定結果とを一覧にして示す図である。 実施例４に係るＨＥＭＴ素子１０の作製条件と測定結果ととを一覧にして示す図である。 実施例５に係るＨＥＭＴ素子１０の作製条件と測定結果とを一覧にして示す図である。 エピタキシャル基板のＡＦＭ像を示す図である。

＜ＨＥＭＴ素子の構成＞
図１は、本発明の実施の形態に係るＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。ＨＥＭＴ素子１０は、基板１と、バッファ層２と、チャネル層３と、スペーサ層４と、障壁層５とが積層形成された構成を有する。バッファ層２と、チャネル層３と、スペーサ層４と、障壁層５とはいずれも、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いてエピタキシャル形成される（詳細は後述）のが好適な一例である。以降においては、基板１と、バッファ層２と、チャネル層３と、スペーサ層４と、障壁層５とが積層形成された積層構造体を、エピタキシャル基板１０Ａとも称することとする。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。

以降においては、各層の形成にＭＯＣＶＤ法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、ＭＢＥ、ＨＶＰＥ、ＬＰＥなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。

基板１は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。サファイア基板を用いるのが好適な一例であるが、単結晶６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどからなる基板を用いる態様であってもよい。

また、バッファ層２は、その上に形成されるチャネル層３とスペーサ層４と障壁層５との結晶品質を良好なものとするべく、ＧａＮにて数十ｎｍ程度の厚みに形成される層である。例えば、２５ｎｍの厚みに形成するのが好適な一例である。

チャネル層３は、ＧａＮにて、数μｍ程度の厚みに形成される層である。例えば、３μｍの厚みに形成するのが好適な一例である。

スペーサ層４は、二次元電子ガスの閉じ込め効果を高める目的で形成される層である。スペーサ層４は、ＡｌＮにて、０．５ｎｍ〜１．５ｎｍの範囲の厚みで形成される。例えば、１ｎｍの厚みに形成するのが好適な一例である。なお、０．５ｎｍよりも小さい厚みでスペーサ層４を形成しようとする場合、層の形成が不十分となって２次元電子ガスの閉じ込め効果が十分に得られず、１．５ｎｍよりも大きい厚みでスペーサ層４を形成する場合には、内部応力に伴いスペーサ層４自体の膜質が劣化する。

一方、障壁層５は、少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ただし、ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物にて、数ｎｍ〜数十ｎｍ程度の厚みに形成される層である。例えば２０ｎｍの厚みに形成するのが好適な一例である。なお、本実施の形態においては、障壁層５の組成によらず、スペーサ層４を形成するＡｌＮのバンドギャップの方が、障壁層５を形成するIII族窒化物のバンドギャップよりも大きいという関係が成り立つ。障壁層５の詳細については後述する。

以上のような層構成を有するＨＥＭＴ素子１０においては（エピタキシャル基板１０Ａにおいては）、チャネル層３と障壁層５との界面（より詳細には、スペーサ層４を含む界面領域）がヘテロ接合界面となるので、自発分極効果とピエゾ分極効果により、当該界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。なお、係る二次元電子ガスを生成させるために、当該界面は、平均粗さが０．１ｎｍ〜３ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜３ｎｍの範囲にあるように形成される。なお、係る範囲を超えて平坦な界面が形成される態様であってもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。また、好ましくは、当該界面は、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。係る場合、ソース電極６およびドレイン電極７と障壁層５との間において、より良好なオーミック特性が得られるとともに、ゲート電極８と障壁層５との間において、より良好なショットキー特性が得られる。加えて、二次元電子ガスの閉じこめ効果がさらに高められ、より高濃度の二次元電子ガスが生成する。

また、ＨＥＭＴ素子１０においては、障壁層５の上にさらに、ソース電極６と、ドレイン電極７と、ゲート電極８とが設けられてなる。ソース電極６とドレイン電極７とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＴｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極である。ソース電極６およびドレイン電極７は、障壁層５との間にオーミック性接触を有してなる。一方、ゲート電極８は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＰｄ／Ａｕからなる多層金属電極である。ゲート電極８は、障壁層５との間にショットキー性接触を有してなる。

＜障壁層の組成と特性との関係＞
本実施の形態においては、障壁層５を構成するIII族窒化物の組成が所定の要件を満たすようにすることで、従来よりも高濃度かつ高移動度の二次元電子ガスが存在する二次元電子ガス領域３ｅを備える一方で、障壁層５とソース電極６またはドレイン電極７とのコンタクト抵抗（単にコンタクト抵抗とも称する）が低減され、かつ、逆電圧印加時のゲート電極８から障壁層５へのリーク電流密度（単にゲートリーク電流とも称する）が低減されたエピタキシャル基板１０Ａが、ひいてはＨＥＭＴ素子１０が、実現される。

図２、図３、図４、および図５はそれぞれ、障壁層５の組成を種々に違えて作製した複数のＨＥＭＴ素子１０について、二次元電子ガス濃度（２ＤＥＧ濃度）、二次元電子ガス移動度（２ＤＥＧ移動度）、コンタクト抵抗、およびゲートリーク電流を測定した結果の一例をプロットして示す図である。なお、本明細書においては、二次元電子ガス濃度および二次元電子ガス移動度は、ホール効果法により測定するものとする。コンタクト抵抗は、電送線路モデル（ＴＬＭ：Transmission Line Model）法により測定するものとする。ゲートリーク電流は、2-terminal gate-drain I-V測定法により測定するものとする。

また、図２ないし図５にはそれぞれ、ＨＥＭＴ素子１０を実用に供する上で必要と考えられる各特性値についての基準（以下「素子特性基準」）を併せて示している。係る素子特性基準は、具体的には、二次元電子ガス濃度が１．６×１０¹³ｃｍ^-2以上（基準１）、二次元電子ガス移動度が１３００ｃｍ²Ｖ^-1ｓ^-1以上（基準２）、コンタクト抵抗が１０×１０^-6Ωｃｍ²以下（基準３）、ゲートリーク電流が１．０μＡｍｍ^-1以下（基準４）である。これらの素子特性基準を全てクリアすることで、ＨＥＭＴ素子１０は従来よりも優れたデバイス特性を備えたものとなる。従来のＡｌＧａＮ/ＧａＮへテロ構造では、これら４つの素子特性基準を同時にみたすエピタキシャル基板およびＨＥＭＴ素子の実現が非常に困難であった。

図６は、図２ないし図５に示した結果に基づき、ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、二次元電子ガス濃度、二次元電子ガス移動度、コンタクト抵抗、およびゲートリーク電流と障壁層５の組成との関係を上記の４つの素子特性基準を満たしているか否かに従いマッピングした図である。図６においては、４つの素子特性基準を全てみたすＨＥＭＴ素子１０については○印で、いずれか１つでも素子特性基準をみたさないＨＥＭＴ素子１０については×印でマッピングしている。図６は、上記の４つの素子特性基準を全たすＨＥＭＴ素子１０が実現されることを示している。そして、図６からは、障壁層５の組成を、図６の三元状態図において次に示す各式で表される４つの直線（１）〜直線（４）にて囲まれる範囲内から選択すれば、全ての素子特性基準をみたすＨＥＭＴ素子１０が実現されることが導かれる。

すなわち、図６に示す結果は、チャネル層３をＧａＮにて形成し、スペーサ層４をＡｌＮにて形成するとともに、上述の組成範囲をみたす組成にて障壁層５が形成されたエピタキシャル基板１０Ａを用いてＨＥＭＴ素子１０を作製することで、ヘテロ接合界面に、従来よりも高い濃度および移動度を有する二次元電子ガス領域３ｅが形成されるとともに、コンタクト抵抗およびゲートリーク電流が良好に低減されたＨＥＭＴ素子１０が得られることを指し示している。

ちなみに、図６の直線（１）で表される組成よりも障壁層５におけるＩｎの組成比が大きい場合および直線（３）で表される組成よりも障壁層５におけるＧａの組成比が大きい場合は、二次元電子ガス濃度が上記の基準を満たさないことになる。また、図６の直線（２）で表される組成よりも障壁層５におけるＩｎの組成比が小さい場合は、コンタクト抵抗が上記の基準を満たさないことになる。さらには、図６の直線（４）で表される組成よりも障壁層５におけるＧａの組成比が小さい場合には、ゲートリーク電流が増加してしまうことになる。

なお、上述の組成範囲についての議論は、チャネル層３、スペーサ層４、および障壁層５が不純物を含有することを除外するものではない。例えば、チャネル層３、スペーサ層４、および障壁層５は、０．０００５ａｔ％（１×１０¹⁷／ｃｍ³）以上０．０５ａｔ％（１×１０¹⁹／ｃｍ³）以下という濃度範囲で酸素原子を含んでいてもよいし、０．００１０ａｔ％（２×１０¹⁷／ｃｍ³）以上０．０５ａｔ％（１×１０¹⁹／ｃｍ³）以下という濃度範囲で炭素原子を含んでいてもよい。なお、酸素原子および炭素原子の濃度は、上述した範囲におけるそれぞれの下限値よりも小さくてもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。一方、酸素原子および炭素原子の濃度が、上述した範囲におけるそれぞれの上限値よりも大きくなることは、デバイス特性の劣化を招く程度にまでそれぞれの層の結晶性が劣化することになり好ましくない。

＜エピタキシャル基板およびＨＥＭＴ素子の作製方法＞
次に、障壁層５が上述のような組成範囲を有するエピタキシャル基板１０Ａを作製し、さらに係るエピタキシャル基板１０Ａを用いてＨＥＭＴ素子１０を作製する方法を説明する。

なお、以下においては、１つの基板１から、多数個のＨＥＭＴ素子１０を同時に作製する場合（多数個取りする場合）を対象に説明する。

エピタキシャル基板１０Ａの作製は、公知のＭＯＣＶＤ炉を用いて行うことができる。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるＭＯＣＶＤ炉を用いる。

まず、例えば（０００１）面方位の２インチ径のサファイア基板などを基板１として用意し、該基板１を、ＭＯＣＶＤ炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を５ｋＰａ〜５０ｋＰａの間の所定の値（例えば３０ｋＰａ）に保ちつつ、水素／窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。

サセプタ温度がバッファ層形成温度である４００℃〜６００℃の間の所定温度（例えば５００℃）に達すると、Ｇａ原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層２としてのＧａＮ層を形成する。あるいは、これに先立ち、高温保持によるサーマルクリーニングを行う態様であってもよい。

バッファ層２としてのＧａＮ層が形成されると、サセプタ温度を所定のチャネル層形成温度Ｔ１（℃）に保ち、Ｇａ原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層３としてのＧａＮ層を形成する。ここで、チャネル層形成温度Ｔ１は、１０００℃≦Ｔ１≦１２００℃なる温度範囲から定められる値（例えば１１００℃）である。

チャネル層３としてのＧａＮ層が形成されると、引き続き、スペーサ層４としてのＡｌＮ層を形成する。ＡｌＮ層の形成は、サセプタ温度をチャネル層形成温度Ｔ１（℃）に保ったまま、リアクタ内を窒素ガス雰囲気に保ち、リアクタ圧力を１０ｋＰａとした後、Ａｌ原料ガスとアンモニアガスとをリアクタ内に導入することにより行う。

スペーサ層４としてのＡｌＮ層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度Ｔ２（℃）に保ち、リアクタ内に窒素ガス雰囲気を形成する。障壁層形成温度Ｔ２は、６５０℃≦Ｔ２≦９００℃なる温度範囲から定められる値（例えば８００℃）である。その際、リアクタ内圧力は１ｋＰａ〜３０ｋＰａの間の所定の値（例えば１０ｋＰａ）に保たれるようにする。なお、リアクタ内圧力は１ｋＰａ〜２０ｋＰａの間の所定の値とした場合には、オーミックコンタクト抵抗が低く、ゲートリーク電流の少ない（ショットキーコンタクト特性が良好な）ＨＥＭＴ素子１０が実現される。これは、リアクタ圧力を低くすることにより、障壁層５の表面平坦性が高まることに由来する効果である。

続いて、アンモニアガスと、障壁層５の組成に応じた流量比の有機金属原料ガスとを、いわゆるＶ／III比が５０００以上２００００以下の間の所定の値となるようにリアクタ内に導入し、障壁層５としてのＩｎ_xＡｌ_yＧａ_zＮ層を所定の厚みに形成する。Ｉｎ_xＡｌ_yＧａ_zＮ層は、（１）式〜（４）式を満たす組成を有するように形成される。なお、障壁層５の好ましい成長レートの範囲は０．０５〜０．５μｍ／ｈである。

なお、Ｖ／III比を７０００以上１８０００以下の範囲の所定の値とした場合、チャネル層３と障壁層５との界面が、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。

本実施の形態においては、障壁層５の作製に際して、有機金属原料のバブリング用ガス、キャリアガスに、全て窒素ガスを用いるものとする。すなわち、原料ガス以外の雰囲気ガスが窒素ガスのみであるようにする。これにより、水素終端ダングリングボンドを窒素終端とすることができ、障壁層５の電子構造を理想的な状態で維持することができるので、二次元電子ガス領域３ｅにおける、高濃度での二次元電子ガスの生成が実現される。なお、障壁層５の作製に際し、雰囲気に水素ガスを意図的に混入させることは、二次元電子ガス濃度の低下を生じさせるために好ましくない。

また、上述したように、チャネル層形成温度Ｔ１（スペーサ層形成温度でもある）は１０００℃≦Ｔ１≦１２００℃の範囲で設定される一方、障壁層形成温度Ｔ２は６５０℃≦Ｔ２≦９００℃の範囲内で設定される。従って、チャネル層３およびスペーサ層４の形成後、障壁層５を形成するにあたっては、サセプタ温度を下げることになる。仮に、スペーサ層４を設けずにチャネル層３の上に直接に障壁層を形成しようとする場合、係る降温時にチャネル層３の表面が露出したままとなるため、雰囲気ガスにより該表面がエッチングされ得る。これに対して、本実施の形態のように、スペーサ層４をチャネル層形成温度Ｔ１にて設ける場合には、スペーサ層４の形成後にサセプタ温度を下げることになるので、スペーサ層４がチャネル層３表面の保護層として作用することになる。このことも、二次元電子ガスの移動度の向上に資するものと考えられる。障壁層５が形成されれば、エピタキシャル基板１０Ａが作製されたことになる。

エピタキシャル基板１０Ａが得られると、これを用いてＨＥＭＴ素子１０を作製する。なお、以降の各工程は、公知の手法で実現されるものである。

まず、フォトリソグラフィプロセスとＲＩＥ法を用いて個々の素子の境界となる部位を深さ４００ｎｍ程度までエッチング除去する素子分離工程を行う。係る素子分離工程は、１つのエピタキシャル基板１０Ａから多数個のＨＥＭＴ素子１０を得るために必要な工程であって、本発明にとって本質的に必要な工程ではない。

素子分離工程を行った後、エピタキシャル基板１０Ａの上にＳｉＯ₂膜を所定の厚み（例えば１０ｎｍ）に形成し、続いてフォトリソグラフィプロセスによりソース電極６およびドレイン電極７の形成予定箇所のＳｉＯ₂膜のみをエッチング除去してＳｉＯ₂パターン層を形成する。

ＳｉＯ₂パターン層を形成した後、真空蒸着法とフォトリソグラフィプロセスとにより、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるソース電極６とドレイン電極７とをそれぞれの形成予定箇所に形成する。次いで、ソース電極６およびドレイン電極７のオーミック性を良好なものにするため、６５０℃〜１０００℃の間の所定温度（例えば８５０℃）の窒素ガス雰囲気中において数十秒間（例えば３０秒間）の熱処理を施す。

係る熱処理の後、フォトリソグラフィプロセスにより、ＳｉＯ₂パターン層から、ゲート電極８の形成予定箇所のＳｉＯ₂膜を除去したうえで、真空蒸着法とフォトリソグラフィプロセスとにより、該形成予定箇所に、Ｐｄ／Ａｕからなるゲート電極８を形成する。ゲート電極８は、ショットキー性金属パターンとして形成される。

フォトリソグラフィプロセスにより、残ったＳｉＯ₂パターン層を除去することにより、ＨＥＭＴ素子１０が得られる。

以上、説明したように、本実施の形態によれば、チャネル層をＧａＮにて形成するとともにスペーサ層をＡｌＮにて形成し、かつ、（１）式〜（４）式で定まる組成範囲をみたすように障壁層の組成を定めてエピタキシャル基板を作製すれば、当該エピタキシャル基板を用いることで、従来では実現困難であった、１．６×１０¹³ｃｍ^-2以上という高い二次元電子ガス濃度と、１３００ｃｍ²Ｖ^-1ｓ^-1以上という高い二次元電子ガス移動度と、１０×１０^-6Ωｃｍ²以下という低いコンタクト抵抗と、１．０μＡｍｍ^-1以下という低いゲートリーク電流との全てを兼ね備えるＨＥＭＴ素子が実現される。また、係る組成範囲をみたす障壁層の形成は、窒素ガス雰囲気下において、温度、圧力およびＶ／III比を好適に定めることで、好適に実現される。

＜変形例＞
上述の実施の形態においては、スペーサ層４をＡｌＮにて形成しているが、これに代わり、Ａｌ_pＧａ_1-pＮ（０．８≦ｐ＜１）なる組成を有するIII族窒化物にて形成するようにしてもよい。係る態様にてスペーサ層４を形成する場合も、（１）〜（４）式で定まるどのような障壁層５よりもバンドギャップが大きなスペーサ層４が形成される。なお、合金散乱効果の抑制による二次元電子ガスの濃度および移動度の向上という観点からは、ＡｌとＮの二元系化合物であるＡｌＮにてスペーサ層４を形成するのが最適であるが、０．９５≦ｐ＜１の場合も同程度の効果を得ることができる。

また、上述の実施の形態においては、チャネル層３を、ＧａＮにて形成しているが、これに代わり、Ａｌ_qＧａ_1-qＮ（０＜ｑ≦０．３）なる組成を有するIII族窒化物にて形成するようにしてもよい。ただし、この場合も、上述の４つの素子特性基準をみたす障壁層５の組成範囲を、チャネル層３の組成に応じて定めることができる。

（実施例1）
本実施例では、上述の実施の形態に係るＨＥＭＴ素子１０を作製した。図７は、ＨＥＭＴ素子１０を作製する際の障壁層５の組成の組み合わせと、得られたＨＥＭＴ素子１０について二次元電子ガス濃度（２ＤＥＧ濃度）、二次元電子ガス移動度（２ＤＥＧ移動度）、コンタクト抵抗、およびゲートリーク電流を測定した結果を一覧にして示す図である。本実施例では、３５種のＨＥＭＴ素子１０を作製した。

はじめに、それぞれのＨＥＭＴ素子１０に用いるエピタキシャル基板１０Ａの作製にあたっては、基板１として（０００１）面方位の２インチ径サファイア基板を用意した。基板１について、ＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。

サセプタ温度が１２００℃に達した時点で、当該温度で１０分保持することにより、サーマルクリーニングを行った。

次に、サセプタ温度を５００℃に降温させた後、Ｇａ原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層２として厚さ２５ｎｍのＧａＮ層を形成した。

続いて、サセプタ温度を、チャネル層形成温度Ｔ１（℃）である１１００℃に保ち、Ｇａ原料ガスとアンモニアガスとをリアクタ内に導入し、リアクタ内圧力を１００ｋＰａとし、チャネル層３としてのＧａＮ層を３μｍの厚みに形成した。Ｇａ原料ガスのバブリング用ガスおよびキャリアガスには、全て水素／窒素混合ガスを用いた。

チャネル層３が得られると、サセプタ温度を１１００℃に保ったまま、リアクタ内圧力を１０ｋＰａとした後、Ａｌ原料ガスとアンモニアガスをリアクタ内に導入することにより、スペーサ層４として厚さ１ｎｍのＡｌＮ層を形成した。Ａｌ原料ガスのバブリング用ガスおよびキャリアガスには、全て水素／窒素混合ガスを用いた。

スペーサ層４が得られると、障壁層形成温度Ｔ２（℃）である８００℃に保ち、リアクタ内に窒素雰囲気を形成した後、リアクタ圧力を１０ｋＰａとした。次いで有機金属原料ガスとアンモニアガスとを図７に示した組成（目標組成）に応じた流量比でリアクタ内に導入し、障壁層５としてのＩｎ_xＡｌ_yＧａ_zＮ層を２０ｎｍの厚みを有するように形成した。なお、有機金属原料のバブリング用ガスおよびキャリアガスには、全て窒素ガスを用いた。また、Ｖ／III比は１００００程度とした。

障壁層５が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製されたエピタキシャル基板１０Ａを取り出した。これにより、エピタキシャル基板１０Ａが得られた。

次に、このエピタキシャル基板１０Ａを用いてＨＥＭＴ素子１０を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１ｍｍ、ソース−ゲート間隔が０．５μｍ、ゲート−ドレイン間隔が７．５μｍ、ゲート長が１．５μｍとなるように設計した。

まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ４００ｎｍ程度までエッチング除去した。

次に、エピタキシャル基板１０Ａ上に厚さ１０ｎｍのＳｉＯ₂膜を形成し、続いてフォトリソグラフィを用いてソース電極６、ドレイン電極７の形成予定箇所のＳｉＯ₂膜をエッチング除去することで、ＳｉＯ₂パターン層を得た。

次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極６、ドレイン電極７の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる金属パターンを形成することで、ソース電極６およびドレイン電極７を形成した。次いで、ソース電極６およびドレイン電極７のオーミック性を良好なものにするために、８５０℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。

その後、フォトリソグラフィプロセスを用いて、ＳｉＯ₂パターン層から、ゲート電極８の形成予定箇所のＳｉＯ₂膜を除去し、さらに真空蒸着法とフォトリソグラフィとを用いて、該形成予定箇所に、Ｐｄ／Ａｕ（それぞれの膜厚は３０／１００ｎｍ）からなるショットキー性金属パターンとしてゲート電極８を形成した。

以上のプロセスにより、ＨＥＭＴ素子１０が得られた。

なお、デバイス特性の測定を可能とするため、係るＨＥＭＴ素子１０に対して、ＣＶＤ法とフォトリソグラフィプロセスとを用いて、窒化シリコンのパッシベーション膜を形成したうえで、該パッシベーション膜のソース電極６、ドレイン電極７、およびゲート電極８に対応する位置にコンタクトホールを開け、ワイアボンディングを行った。

このようにして得られた複数のＨＥＭＴ素子１０について、ホール効果法により、二次元電子ガス濃度と移動度とを測定した。また、ＴＬＭ法によりコンタクト抵抗を、2-terminal gate-drain I-V測定法によりゲートリーク電流を測定した。

以上の測定により得られた結果を一覧に示したものが図７である。また、それぞれの測定結果をグラフ化したものが図２ないし図５である。さらには、図７のデータについて、図２ないし図５に示した４つの基準に従ってＩｎＮ、ＡｌＮ、ＧａＮを頂点とした三元状態図にプロットしたものが図６である。

以上の結果から、チャネル層をＧａＮにて形成し、スペーサ層をＡｌＮにて形成し、図６に示すように、障壁層を、三元状態図において上述の（１）式〜（４）式で特定される直線で囲まれる組成範囲をみたすように形成することで、特性の優れたエピタキシャル基板が実現できることが確認された。

（実施例２）
本実施例においては、障壁層５を形成する際の雰囲気ガスに意図的に水素を混入させること以外は、実施例１と同様の手順で４種類のＨＥＭＴ素子を作製し、二次元ガス濃度を測定した。障壁層５の目標組成は、Ｉｎ_0.06Ａｌ_0.44Ｇａ_0.5Ｎとした。図８は、本実施例に係るＨＥＭＴ素子を作製する際に採用した、障壁層５の形成工程における水素混入手法と、それぞれのＨＥＭＴ素子についての二次元電子ガス濃度の測定結果を一覧にして示す図である。なお、図８においては、実施例１に係るＨＥＭＴ素子のうち、本実施例と障壁層５の組成が同じものについての二次元電子ガス濃度の測定結果も、併せて示している。

図８に示すように、障壁層形成時の雰囲気ガスに水素を混入させたＨＥＭＴ素子については、水素を混入させなかったＨＥＭＴ素子に比して、二次元電子ガス濃度が著しく小さく、１．６×１０¹³ｃｍ^-2以上という二次元電子ガス濃度に関する素子特性基準を上回るＨＥＭＴ素子は得られなかった。すなわち、障壁層の形成は、水素が存在しない雰囲気、例えば実施例１のように窒素ガス雰囲気にて行うことが有効であることが確認された。

（実施例３）
本実施例では、チャネル層３、スペーサ層４、障壁層５の形成温度を違える他は、実施例１と同様の手順で９種類のＨＥＭＴ素子を作製した。障壁層５の目標組成は、Ｉｎ_0.06Ａｌ_0.44Ｇａ_0.5Ｎとした。得られたＨＥＭＴ素子について、二次元電子ガス濃度、移動度を測定したほか、コンタクト抵抗測定、ゲートリーク電流測定を行った。図９は、本実施例に係るＨＥＭＴ素子を作製する際に採用した、各層の形成温度と、上記各測定の測定結果とを一覧にして示す図である。なお、図９においては、実施例１に係るＨＥＭＴ素子のうち、本実施例と障壁層５の組成が同じものについての測定結果も、併せて示している。また、図９においては、素子特性基準をみたさない測定結果に×印を付している。

図９に示す結果から、チャネル層３の形成温度を１０００℃以上１２００℃以下とし、スペーサ層４の形成温度をチャネル層３の形成温度と略同一とし、障壁層５の形成温度を６５０℃以上９００℃以下とすることで、４つの素子特性基準を全てクリアするＨＥＭＴ素子が得られることが確認された。

（実施例４）
本実施例では、障壁層５を形成する際のリアクタ内圧力を違える他は、実施例１と同様の手順でＨＥＭＴ素子を作製した。障壁層５の目標組成は、Ｉｎ_0.06Ａｌ_0.44Ｇａ_0.5Ｎとした。得られたＨＥＭＴ素子について、二次元電子ガス濃度、移動度を測定したほか、コンタクト抵抗測定、ゲートリーク電流測定を行った。図１０は、本実施例に係るＨＥＭＴ素子を作製する際に採用した、リアクタ内圧力と、上記各測定の測定結果とを一覧にして示す図である。なお、図１０においては、実施例１に係るＨＥＭＴ素子のうち、本実施例と障壁層５の組成が同じものについての測定結果も、併せて示している。具体的には、チャネル層３であるＧａＮ層とスペーサ層４であるＡｌＮ層の形成温度が１１００℃であり、障壁層５であるＩｎ_0.06Ａｌ_0.44Ｇａ_0.5Ｎ層の形成温度が８００℃のＨＥＭＴ素子がこれに該当する。

図１０に示す結果から、障壁層５を形成する際のリアクタ内圧力を１ｋＰａ以上３０ｋＰａ以下とすることで、４つの素子特性基準を全てクリアするＨＥＭＴ素子が得られることが確認された。さらに、リアクタ内圧力を１ｋＰａ以上２０ｋＰａ以下とすることで、よりオーミックコンタクト抵抗が低く、かつ、よりゲートリーク電流の少ない（ショットキーコンタクト特性が良好な）ＨＥＭＴ素子が得られることが確認された。

（実施例５）
本実施例では、障壁層５を形成する際のＶ／III比を違える他は、実施例１と同様の手順でＨＥＭＴ素子を作製した。障壁層５の目標組成は、Ｉｎ_0.06Ａｌ_0.44Ｇａ_0.5Ｎとした。得られたＨＥＭＴ素子について、二次元電子ガス濃度、移動度を測定したほか、コンタクト抵抗測定、ゲートリーク電流測定を行った。またＨＥＭＴ素子を作製する過程で得られたエピタキシャル基板について、ＡＦＭによる表面二乗平均粗さ（Ｒｍｓ）測定を行った。図１１は、本実施例に係るＨＥＭＴ素子を作製する際に採用した、障壁層５を形成する際のＶ／III比と、上記各測定の測定結果とを一覧にして示す図である。なお、図１１においては、実施例１に係るＨＥＭＴ素子のうち、本実施例と障壁層５の組成が同じものについての測定結果も、併せて示している。具体的には、Ｖ／III比が１００００であるＨＥＭＴ素子がこれに該当する。また、図１２は、一部のＨＥＭＴ素子のエピタキシャル基板について、得られたＡＦＭ像を示す図である。図１２（ａ）がＶ／III比が１００００である場合のＡＦＭ像であり、図１２（ｂ）がＶ／III比が４００００である場合のＡＦＭ像である。

図１１に示す結果から、障壁層５を形成する際のＶ／III比を５０００以上２００００以下とすれば、４つの素子特性基準を全てクリアするＨＥＭＴ素子が得られることが確認された。また、図１１に示す表面二乗平均粗さの値と図１２に示すＡＦＭ像とを鑑みると、Ｖ／III比を適切に選択することにより、エピタキシャル基板の表面平坦性を向上させる（表面二乗平均粗さを小さくする）ことが、ＨＥＭＴ素子の特性向上に有効であると考えられる。

１ 基板
２ バッファ層
３ チャネル層
３ｅ 二次元電子ガス領域
４ スペーサ層
５ 障壁層
６ ソース電極
７ ドレイン電極
８ ゲート電極
１０ ＨＥＭＴ素子
１０Ａ エピタキシャル基板

Claims (9)

1. 下地基板と、
   ＧａＮからなるチャネル層と、
   ＡｌＮからなるスペーサ層と、
   少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物からなる障壁層と、
   を備えるエピタキシャル基板であって、
   前記III族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、以下の各式で表される直線にて囲まれる範囲内にある、
   こと特徴とする半導体素子用エピタキシャル基板。
   
2. 請求項１に記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる半導体素子。
3. 下地基板の上に、ＧａＮからなるチャネル層をエピタキシャル形成するチャネル層工程と、
   前記チャネル層の上に、ＡｌＮからなるスペーサ層をエピタキシャル形成するスペーサ層工程と、
   前記スペーサ層の上に、少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、
   を備え、
   前記III族窒化物の組成を、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記III族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する、
   こと特徴とする半導体素子用エピタキシャル基板の作製方法。
   
4. 請求項３に記載の半導体素子用エピタキシャル基板の作製方法であって、
   前記障壁層形成工程における原料ガス以外の雰囲気ガスを窒素ガスとする、
   ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
5. 請求項３または請求項４に記載の半導体素子用エピタキシャル基板の作製方法であって、
   前記スペーサ層形成工程における前記スペーサ層の形成温度が前記チャネル層形成工程における前記チャネル層の形成温度と略同一であり、前記障壁層形成工程における前記障壁層形成温度が前記チャネル層の形成温度よりも小さい、
   ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
6. 請求項５に記載の半導体素子用エピタキシャル基板の作製方法であって、
   前記チャネル層の形成温度Ｔ１（℃）を１０００℃≦Ｔ１≦１２００℃なる範囲内で定め、
   前記障壁層の形成温度Ｔ２（℃）を、６５０℃≦Ｔ２≦９００℃なる範囲内で定める、
   ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
7. 請求項３ないし請求項６のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
   前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上３０ｋＰａ以下とする、
   ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
8. 請求項３ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
   前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上２０ｋＰａ以下とする、
   ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
9. 請求項３ないし請求項８のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
   前記障壁層形成工程におけるＶ／III比を５０００以上２００００以下とする、
   ことを特徴とする半導体素子用エピタキシャル基板の作製方法。