[go: up one dir, main page]

JP2010263009A - Silicon wafer and manufacturing method thereof - Google Patents

Silicon wafer and manufacturing method thereof Download PDF

Info

Publication number
JP2010263009A
JP2010263009A JP2009111240A JP2009111240A JP2010263009A JP 2010263009 A JP2010263009 A JP 2010263009A JP 2009111240 A JP2009111240 A JP 2009111240A JP 2009111240 A JP2009111240 A JP 2009111240A JP 2010263009 A JP2010263009 A JP 2010263009A
Authority
JP
Japan
Prior art keywords
wafer
polysilicon layer
silicon wafer
silicon
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009111240A
Other languages
Japanese (ja)
Other versions
JP5434239B2 (en
Inventor
Yasushi Yukimoto
靖史 行本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009111240A priority Critical patent/JP5434239B2/en
Publication of JP2010263009A publication Critical patent/JP2010263009A/en
Application granted granted Critical
Publication of JP5434239B2 publication Critical patent/JP5434239B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ウェーハの表層部に結晶欠陥が存在せず、ウェーハ内部においても酸素析出物やその他の結晶欠陥が低減されたシリコンウェーハ、およびその製造方法を提供する。
【解決手段】(1)チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面にポリシリコン層を形成する工程と、前記ポリシリコン層を形成したウェーハにRTA処理を施す工程と、RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程とを有する製造方法。RTA処理は窒化雰囲気または酸化性雰囲気中で行うことが望ましい。(2)ウェーハの内部の酸素析出物が低減されたシリコンウェーハで、前記製造方法により製造することができる。ウェーハの一方の主面にポリシリコン層が形成されていることが望ましい。
【選択図】なし
A silicon wafer in which no crystal defects exist in the surface layer portion of the wafer and oxygen precipitates and other crystal defects are reduced inside the wafer, and a method for manufacturing the same are provided.
(1) A step of forming a polysilicon layer on the outer surface of a silicon wafer consisting of a defect-free region cut out from a silicon single crystal ingot grown by the Czochralski method, and forming the polysilicon layer A manufacturing method comprising a step of performing an RTA process on a wafer and a step of removing a polysilicon layer on at least one main surface of the wafer after the RTA process. The RTA treatment is desirably performed in a nitriding atmosphere or an oxidizing atmosphere. (2) A silicon wafer in which oxygen precipitates inside the wafer are reduced and can be manufactured by the above-described manufacturing method. It is desirable that a polysilicon layer be formed on one main surface of the wafer.
[Selection figure] None

Description

本発明は、半導体デバイス用の基板等に好適に使用されるシリコンウェーハおよびその製造方法に関する。   The present invention relates to a silicon wafer suitably used for a semiconductor device substrate and the like and a method for manufacturing the same.

半導体デバイス用の基板として用いられるシリコンウェーハは、一般にチョクラルスキー法(以下、「CZ法」という)により育成されたシリコン単結晶インゴットから切り出され、研磨等の工程を経て製造される。   A silicon wafer used as a substrate for a semiconductor device is generally cut out from a silicon single crystal ingot grown by the Czochralski method (hereinafter referred to as “CZ method”) and manufactured through a process such as polishing.

シリコンウェーハには酸素が不純物として含まれており、この酸素不純物は、転位や欠陥等を生じさせる酸素析出物(以下、「BMD(Bulk Micro Defect)」ともいう)を形成する。BMDは、シリコン単結晶を引き上げる際に結晶内に導入された微小な核(酸素析出核)が、例えばデバイス製造工程における酸化熱処理等の熱処理により成長して形成されることが知られている。このBMDが、半導体デバイスが形成されるウェーハの表面近傍(表層部)にある場合、リーク電流の増大や酸化膜の絶縁性(酸化膜耐圧)低下の原因になるなど、デバイスの特性に大きな影響を及ぼす。   A silicon wafer contains oxygen as an impurity, and this oxygen impurity forms an oxygen precipitate (hereinafter also referred to as “BMD (Bulk Micro Defect)”) that causes dislocations, defects, and the like. It is known that BMD is formed by growing minute nuclei (oxygen precipitation nuclei) introduced into a crystal when pulling up a silicon single crystal, for example, by a heat treatment such as an oxidation heat treatment in a device manufacturing process. If this BMD is near the surface (surface layer part) of the wafer on which the semiconductor device is formed, it will greatly affect device characteristics such as an increase in leakage current and a decrease in oxide insulation (oxide breakdown voltage). Effect.

一方、ウェーハの内部に形成されたBMDは、汚染不純物(特に、金属不純物)を捕獲してウェーハ表層部から取り除くゲッタリングサイトとなる。デバイス製造工程には、例えばドライエッチング工程など、金属汚染を発生させるような装置が使われる場合もあり、ウェーハが優れたゲッタリング能力を有していることは極めて重要である。   On the other hand, the BMD formed inside the wafer serves as a gettering site that captures contaminant impurities (particularly metal impurities) and removes them from the wafer surface layer. In the device manufacturing process, an apparatus that generates metal contamination, such as a dry etching process, may be used, and it is extremely important that the wafer has an excellent gettering capability.

そのため、従来から、ウェーハの表層部には酸素析出物などの欠陥が存在せず、ウェーハの内部または裏面には、酸素析出物や、多結晶シリコン(ポリシリコン)層、高濃度リン拡散層などのゲッタリングサイトを存在させるシリコンウェーハの製造方法が開発されてきた。   Therefore, conventionally, defects such as oxygen precipitates do not exist in the surface layer portion of the wafer, and oxygen precipitates, a polycrystalline silicon (polysilicon) layer, a high-concentration phosphorus diffusion layer, or the like is present on the inside or the back surface of the wafer. A method for manufacturing a silicon wafer in which a gettering site exists has been developed.

例えば、特許文献1には、ウェーハをNH3などの窒化ガスを含む雰囲気中で熱処理してウェーハ内部に空孔を注入した後に、高温熱処理を行って、ウェーハ表面に無欠陥層(以下、「DZ層(Denuded Zone)」という)を形成するとともに、その後、酸素析出熱処理を行って、内部にBMDを析出させるシリコンウェーハの製造方法が記載されている。これによって、表層部にDZ層を有するとともに、内部に十分なBMD密度を有するゲッタリング能力に優れるシリコンウェーハを作製することができるとしている。 For example, Patent Document 1, after the injection of vacancies in the wafer by heat-treating the wafer in an atmosphere containing nitriding gas such as NH 3, and subjected to a high-temperature heat treatment, a defect-free layer on the wafer surface (hereinafter, " A method of manufacturing a silicon wafer is described in which a DZ layer (referred to as a “DZ layer”) is formed, and thereafter, oxygen precipitation heat treatment is performed to deposit BMD therein. Thus, a silicon wafer having a DZ layer in the surface layer portion and having a sufficient BMD density inside and excellent gettering ability can be manufactured.

特開2003−31582号公報JP 2003-31582 A

確かに、前掲の特許文献1に記載されるように、RTA処理を例えば窒化ガス雰囲気中で行えば、ウェーハ内部に空孔が注入され、ウェーハ内部に十分なBMD密度を有するゲッタリング能力に優れたシリコンウェーハを提供することができる。
近年、絶縁ゲートバイポーラトランジスター(IGBT;Insulated Gate Bipolar Transistor)の開発などが進められている。IGBTは、メモリ等のLSIのようにウェーハの表面近傍だけを横方向に使う素子ではなく、ウェーハを縦方向(ウェーハ厚み方向)に使う素子であるため、その特性はウェーハのバルクの品質に影響される。このため、ウェーハ表層部のCOPやBMDだけではなく、ウェーハ内部のCOPやBMDをも低減化する必要が出てきた。また、IGBT用ウェーハに限らず、近年、デバイス製造工程における一層のクリーン化が進み、不純物汚染の危険性も大幅に低減されたことにより、ウェーハに要求される品質として、COP、転位クラスターに限らず、結晶欠陥の一種であるBMDさえも限りなく低減させたシリコンウェーハが次世代ウェーハとして今後要求されることが予想される。
シリコンウェーハ中の酸素濃度が低い場合は、BMD析出核の形成そのものが抑制されてBMDを低減させることができるが、ウェーハ内部まで低酸素であるため、ウェーハの強度が弱くなるという問題が発生する。
Certainly, as described in the above-mentioned Patent Document 1, if the RTA process is performed in a nitriding gas atmosphere, for example, vacancies are injected into the wafer, and the gettering ability having a sufficient BMD density inside the wafer is excellent. A silicon wafer can be provided.
In recent years, development of an insulated gate bipolar transistor (IGBT) has been promoted. IGBTs are elements that use the wafer in the vertical direction (wafer thickness direction) instead of elements that use only the vicinity of the wafer surface in the horizontal direction, like LSIs such as memories, and their characteristics affect the quality of the bulk of the wafer. Is done. For this reason, it has become necessary to reduce not only the COP and BMD in the wafer surface layer but also the COP and BMD inside the wafer. In addition to the wafers for IGBTs, in recent years, further improvements have been made in the device manufacturing process, and the risk of impurity contamination has been greatly reduced, so that the quality required for wafers is limited to COPs and dislocation clusters. In addition, it is expected that a silicon wafer in which even BMD, which is a kind of crystal defect, is reduced as much as possible will be required in the future as a next-generation wafer.
When the oxygen concentration in the silicon wafer is low, the formation of BMD precipitation nuclei itself can be suppressed and the BMD can be reduced. However, since the oxygen is low inside the wafer, there is a problem that the strength of the wafer is weakened. .

本発明は、ウェーハの表層部に結晶欠陥が存在せず、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたシリコンウェーハ、およびその製造方法を提供することを目的とする。   It is an object of the present invention to provide a silicon wafer in which no crystal defects exist in the surface layer portion of the wafer and BMD and other crystal defects are reduced inside the wafer, and a method for manufacturing the same.

上記の課題を解決するために、本発明者は、シリコンウェーハの表面、裏面および面取り面から構成される全表面(以下、「外表面」という)にあらかじめポリシリコン層を形成した状態で急速加熱・急速冷却する熱処理(以下、「RTA(Rapid Thermal Annealling)処理」という)を施すことを試みた。
その結果、シリコンウェーハの外表面にあらかじめポリシリコン層を形成することにより、ウェーハ内部の金属不純物汚染が抑制でき、かつウェーハ厚み方向全域に亘ってBMD密度が低減できることを確認し、本発明をなすに至った。
In order to solve the above problems, the present inventor has rapidly heated a polysilicon layer formed in advance on the entire surface composed of the front surface, back surface and chamfered surface of the silicon wafer (hereinafter referred to as “outer surface”). An attempt was made to perform heat treatment for rapid cooling (hereinafter referred to as “RTA (Rapid Thermal Annealing) treatment”).
As a result, by forming a polysilicon layer in advance on the outer surface of the silicon wafer, it was confirmed that metal impurity contamination inside the wafer can be suppressed and that the BMD density can be reduced over the entire thickness direction of the wafer. It came to.

本発明は、下記(1)のシリコンウェーハの製造方法、およびその方法により製造された下記(2)のシリコンウェーハを要旨とする。   The gist of the present invention is the following (1) silicon wafer production method and the following (2) silicon wafer produced by the method.

(1)CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面にポリシリコン層を形成する工程と、前記ポリシリコン層を形成したウェーハにRTA処理を施す工程と、前記RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程とを有することを特徴とするシリコンウェーハの製造方法。
本発明のシリコンウェーハの製造方法において、前記RTA処理を、窒化雰囲気または酸化性雰囲気中で行うこととすれば、金属汚染が生じる懸念がなく望ましい。
(1) A step of forming a polysilicon layer on the outer surface of a silicon wafer composed of a defect-free region cut out from a silicon single crystal ingot grown by the CZ method, and an RTA process is performed on the wafer on which the polysilicon layer is formed. A method for manufacturing a silicon wafer, comprising: a step; and a step of removing a polysilicon layer on at least one main surface of the wafer after the RTA treatment.
In the method for producing a silicon wafer of the present invention, if the RTA treatment is performed in a nitriding atmosphere or an oxidizing atmosphere, there is no concern that metal contamination will occur.

(2)CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハであって、ウェーハ内部の酸素析出物(BMD)が低減されたことを特徴とするシリコンウェーハ。
本発明のシリコンウェーハが、そのすくなくとも一方の主面にポリシリコン層が形成されているウェーハであれば、ゲッタリング機能を備えており、望ましい。
(2) A silicon wafer comprising a defect-free region cut out from a silicon single crystal ingot grown by the CZ method, wherein oxygen precipitates (BMD) inside the wafer are reduced.
If the silicon wafer of the present invention is a wafer in which a polysilicon layer is formed on at least one main surface, it is desirable because it has a gettering function.

本発明のシリコンウェーハの製造方法によれば、ウェーハ内部の金属不純物濃度が極めて低く、ウェーハの表層部に結晶欠陥が存在せず、かつ、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたシリコンウェーハを製造することができる。   According to the silicon wafer manufacturing method of the present invention, the metal impurity concentration inside the wafer is extremely low, there is no crystal defect in the surface layer portion of the wafer, and BMD and other crystal defects are reduced inside the wafer. A silicon wafer can be manufactured.

本発明のシリコンウェーハは、ウェーハの表層部に結晶欠陥が存在せず、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたウェーハであって、デバイス特性に悪影響を与えない次世代シリコンウェーハとして有効である。   The silicon wafer of the present invention is a wafer in which no crystal defects exist in the surface layer portion of the wafer and BMD and other crystal defects are reduced inside the wafer, and as a next-generation silicon wafer that does not adversely affect device characteristics. It is valid.

V(シリコン単結晶の引き上げ速度)/G(引き上げ直後の単結晶内の成長方向の温度勾配)と格子間シリコン型点欠陥濃度および空孔型点欠陥濃度との関係を示した図である。It is the figure which showed the relationship between V (the pulling speed of a silicon single crystal) / G (temperature gradient of the growth direction in the single crystal immediately after pulling) and the interstitial silicon type point defect density | concentration and vacancy type point defect density | concentration. 実施例の結果で、本発明の製造方法により製造したシリコンウェーハにおけるBMD密度の測定結果を比較例と対比して示す図である。It is a figure which shows the measurement result of the BMD density in the silicon wafer manufactured with the manufacturing method of this invention by the result of an Example, and contrasts with a comparative example.

本発明のシリコンウェーハの製造方法は、CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面にポリシリコン層を形成する工程と、前記ポリシリコン層を形成したウェーハにRTA処理を施す工程と、前記RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程とを有することを特徴とする方法である。以下、各工程について詳細に説明する。   The method for producing a silicon wafer according to the present invention includes a step of forming a polysilicon layer on the outer surface of a silicon wafer consisting of a defect-free region cut out from a silicon single crystal ingot grown by the CZ method, and forming the polysilicon layer. The method comprises a step of subjecting the wafer to RTA treatment, and a step of removing a polysilicon layer on at least one main surface of the wafer after the RTA treatment. Hereinafter, each step will be described in detail.

(a)シリコンウェーハの外表面にポリシリコン層を形成する工程
本発明のシリコンウェーハの素材としては、CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハを使用する。ここでいう無欠陥領域とはCOP、OSFおよび転位クラスターが存在しない結晶領域のことである。
(A) Step of forming a polysilicon layer on the outer surface of a silicon wafer As a material of the silicon wafer of the present invention, a silicon wafer consisting of a defect-free region cut out from a silicon single crystal ingot grown by the CZ method is used. . The defect-free region here is a crystal region where COP, OSF, and dislocation clusters do not exist.

この無欠陥領域からなるシリコンウェーハの製造に供されるシリコン単結晶インゴットは、単結晶の引き上げ速度をV、引き上げ直後の単結晶内の成長方向の温度勾配をGとしたとき、V/Gを、以下に述べる適正な範囲に維持することにより得られる。   A silicon single crystal ingot used for the production of a silicon wafer composed of this defect-free region has a V / G of V / G, where V is the pulling speed of the single crystal and G is the temperature gradient in the growth direction in the single crystal immediately after pulling. It is obtained by maintaining within the proper range described below.

図1は、前掲の特許文献1に示されている図で、V/Gと格子間シリコン型点欠陥濃度および空孔型点欠陥濃度との関係を図式的に表現したものである。この図は、空孔領域と格子間シリコン領域の境界がV/Gにより決定されることを説明しており、ボロンコフ(Voronkov)理論と呼ばれている。   FIG. 1 is a diagram shown in the above-mentioned Patent Document 1, and graphically represents the relationship between V / G, interstitial silicon type point defect concentration, and vacancy type point defect concentration. This figure explains that the boundary between the vacancy region and the interstitial silicon region is determined by V / G, and is called the Boronkov theory.

図1において、横軸のV/Gが臨界点より小さい領域は格子間シリコン型点欠陥が優勢に存在する領域であり、さらにV/Gが(V/G)Iよりも小さい領域[I]は格子間シリコン型点欠陥の凝集体(「転位クラスター」と称される)が存在する領域である。一方、V/Gが臨界点より大きい領域は空孔型点欠陥が優勢に存在する領域であり、さらにV/Gが(V/G)Vよりも大きい領域[V]は空孔型点欠陥の凝集体(「COP」と称される)が存在する領域である。(V/G)Iと(V/G)Vの間の領域[P]は格子間シリコン型点欠陥の凝集体や空孔型点欠陥の凝集体の存在しないパーフェクト領域である。なお、領域[P]のうち、臨界点を境にして格子間シリコン型点欠陥が優勢な側は領域[PI]、空孔型点欠陥が優勢な側は領域[PV]である。また、領域[P]に隣接する領域[V]にはOSF(Oxidation Induced Stacking Fault)核が形成されるOSF核形成領域が存在する。 In FIG. 1, the region where V / G on the horizontal axis is smaller than the critical point is a region where interstitial silicon type point defects exist predominantly, and further, a region [I] where V / G is smaller than (V / G) I Is a region where agglomerates of interstitial silicon type point defects (called “dislocation clusters”) exist. On the other hand, a region where V / G is larger than the critical point is a region where vacancy type point defects exist predominantly, and a region [V] where V / G is larger than (V / G) V is a vacancy type point defect. Are aggregates (referred to as “COP”). The region [P] between (V / G) I and (V / G) V is a perfect region where there are no interstitial silicon type point defect aggregates or vacant type point defect aggregates. Of the region [P], the side where the interstitial silicon-type point defects are dominant from the critical point is the region [P I ], and the side where the vacancy-type point defects are dominant is the region [P V ]. In addition, an OSF nucleus forming region where an OSF (Oxidation Induced Stacking Fault) nucleus is formed exists in the region [V] adjacent to the region [P].

図1に示すように、単結晶の引き上げ速度を調整して、V/Gを(V/G)I〜(V/G)Vの範囲内に維持することにより、全体がパーフェクト領域[P]からなるシリコン単結晶インゴットが得られ、このインゴットから無欠陥領域からなるシリコンウェーハを切り出すことができる。 As shown in FIG. 1, by adjusting the pulling rate of the single crystal and maintaining V / G within the range of (V / G) I to (V / G) V , the entire perfect region [P] A silicon single crystal ingot made of is obtained, and a silicon wafer made of a defect-free region can be cut out from this ingot.

このウェーハにはCOP、OSFおよび転位クラスターの結晶欠陥が最初から含まれていないので、これらの結晶欠陥を起因としたデバイス特性の低下を排除することができる。ウェーハ中の酸素濃度は、7×1017〜16×1017atoms/cm3(ASTM F−121,1979)がのぞましい。酸素濃度が7×1017atoms/cm3未満であれば、BMD析出核の形成そのものが抑制されるものの、ウェーハ内部まで低酸素であるため、ウェーハの強度が弱くなるという問題が発生する。本発明では、RTA処理を行うことで酸素が外方拡散するため、表層部を除いたウェーハ内部の酸素濃度は高いので、ウェーハ強度に優れるという利点がある。 Since this wafer does not contain crystal defects of COP, OSF and dislocation clusters from the beginning, it is possible to eliminate the deterioration of device characteristics caused by these crystal defects. The oxygen concentration in the wafer is preferably 7 × 10 17 to 16 × 10 17 atoms / cm 3 (ASTM F-121, 1979). If the oxygen concentration is less than 7 × 10 17 atoms / cm 3 , the formation of BMD precipitation nuclei itself is suppressed, but since the oxygen is low up to the inside of the wafer, there arises a problem that the strength of the wafer becomes weak. In the present invention, since oxygen diffuses outward by performing the RTA process, the oxygen concentration inside the wafer excluding the surface layer portion is high, so that there is an advantage that the wafer strength is excellent.

次に、この無欠陥領域からなるシリコンウェーハの外表面の全域にポリシリコン層を形成する。ポリシリコン層の形成に際しては、先ず、ウェーハ外表面にあらかじめ酸化膜を形成し(酸化膜付け)、その後に、例えばCVD法によりポリシリコン層を形成する。   Next, a polysilicon layer is formed over the entire outer surface of the silicon wafer consisting of this defect-free region. When forming the polysilicon layer, first, an oxide film is formed in advance on the outer surface of the wafer (attaching an oxide film), and then a polysilicon layer is formed by, for example, a CVD method.

酸化膜付けは、例えば、後述する実施例で採用しているように、熱酸化等により行えばよい。具体的には、酸素を含む雰囲気(空気)中で、600〜700℃で10分間程度加熱する。   The oxide film deposition may be performed by thermal oxidation or the like as employed in the embodiments described later. Specifically, heating is performed at 600 to 700 ° C. for about 10 minutes in an atmosphere (air) containing oxygen.

ポリシリコン層の形成は、モノシラン(SiH4)等の原料ガスを反応炉内に導入し、600〜700℃に熱せられたウェーハ表面にポリシリコンを析出、成長させる。ポリシリコン層の層厚は、0.1〜10μmとするのが望ましい。ポリシリコン層は、後述する最終の工程で一方の主面だけを残すように除去することにより、ゲッタリングサイトとして機能させることができる。また、層厚が0.1μm以上であれば十分なゲッタリング能力が得られるとともに、後述するRTA処理時におけるシリコンウェーハ表層部への金属不純物の拡散や空孔注入を抑制することができる。一方、層厚が10μmを超えると、生産性が低下する。 The polysilicon layer is formed by introducing a source gas such as monosilane (SiH 4 ) into the reaction furnace, and depositing and growing polysilicon on the surface of the wafer heated to 600 to 700 ° C. The thickness of the polysilicon layer is preferably 0.1 to 10 μm. The polysilicon layer can be made to function as a gettering site by removing the polysilicon layer so as to leave only one main surface in a final process described later. In addition, if the layer thickness is 0.1 μm or more, sufficient gettering capability can be obtained, and diffusion of metal impurities and hole injection into the surface portion of the silicon wafer during the RTA process described later can be suppressed. On the other hand, when the layer thickness exceeds 10 μm, productivity decreases.

(b)RTA処理工程
前記ポリシリコン層を形成したシリコンウェーハにRTA処理を施す。このRTA処理は、シリコン単結晶インゴットの引き上げ過程で結晶内に導入され、ウェーハ内部に取り込まれた微小な酸素析出核およびシリコンウェーハの外表面にポリシリコン層を形成する過程でウェーハ内部に新たに導入された微小な酸素析出核を消滅させるために行うものである。
(B) RTA processing step RTA processing is performed on the silicon wafer on which the polysilicon layer is formed. This RTA treatment is introduced into the crystal in the process of pulling up the silicon single crystal ingot, and is newly introduced inside the wafer in the process of forming a fine oxygen precipitation nucleus incorporated into the wafer and a polysilicon layer on the outer surface of the silicon wafer. This is performed to eliminate the introduced minute oxygen precipitation nuclei.

RTA処理の温度と時間は、ウェーハ内部に存在する微小な酸素析出核を消滅できるように、適切な温度と時間を設定すればよい。処理温度が低すぎると処理に時間がかかり、高すぎるとシリコンが溶融するので、1150℃〜シリコンの融点(1410℃)の範囲で熱処理することが望ましい。処理時間は、処理温度にもよるが、スリップ発生を低減する観点からは、60秒以下とするのが望ましい。また、RTA処理の昇温工程では昇温速度を10〜150℃/secの範囲とすることが望ましい。10℃/sec未満では生産性が悪く、150℃/secを超えるとウェーハにスリップ転位が発生しやすくなる。降温工程における降温速度も昇温速度と同様の観点から、降温速度を10〜150℃/secの範囲とすることが望ましい。   The temperature and time for the RTA treatment may be set to an appropriate temperature and time so that minute oxygen precipitation nuclei existing inside the wafer can be eliminated. If the treatment temperature is too low, it takes time for the treatment, and if it is too high, the silicon melts. The treatment time depends on the treatment temperature, but is preferably 60 seconds or less from the viewpoint of reducing the occurrence of slip. Further, in the temperature rising process of the RTA process, it is desirable that the temperature rising rate be in the range of 10 to 150 ° C./sec. If it is less than 10 ° C./sec, the productivity is poor, and if it exceeds 150 ° C./sec, slip dislocation tends to occur in the wafer. From the same viewpoint as the temperature increase rate, the temperature decrease rate in the temperature decrease step is preferably in the range of 10 to 150 ° C./sec.

RTA処理には、急速に昇温・降温を行えるランプアニール炉の使用が、昇温・降温を迅速に行い、またウェーハに過大な熱量を与えることなく処理を行えるので望ましい。   For the RTA process, it is desirable to use a lamp annealing furnace capable of rapidly raising and lowering temperature because the temperature can be raised and lowered quickly and the process can be performed without applying an excessive amount of heat to the wafer.

RTA処理の際のガス雰囲気としては、アンモニアや窒素等を含む窒化ガス雰囲気、酸素等を含む酸化性ガス雰囲気、水素等を含む還元性ガス雰囲気などのガス雰囲気が挙げられる。前記の酸素析出核は微小なシリコン酸化物(SiO2)を形成しており、ガス雰囲気に関係なく、RTA処理における処理温度・時間が適切であれば、ウェーハの内部まで溶解(固溶)させることができる。 Examples of the gas atmosphere in the RTA treatment include a gas atmosphere such as a nitriding gas atmosphere containing ammonia or nitrogen, an oxidizing gas atmosphere containing oxygen or the like, or a reducing gas atmosphere containing hydrogen or the like. The oxygen precipitation nuclei form minute silicon oxide (SiO 2 ), and are dissolved (solid solution) to the inside of the wafer if the processing temperature and time in the RTA processing are appropriate regardless of the gas atmosphere. be able to.

ただし、水素ガスなどの還元性雰囲気中でRTA処理を行った場合は、ポリシリコン層が水素によって還元されてポリシリコン層の層厚が減少し、層厚の減少に伴って、ポリシリコン層の表面に付着した雰囲気中の金属がウェーハ内部に熱拡散し易くなり、その結果、ウェーハ内部にCu、Niなどの金属不純物汚染が生じる危険性が高くなる。したがって、RTA処理の際の雰囲気としては、還元性雰囲気を避け、金属不純物汚染の危険が少ない窒化ガス雰囲気または酸化性ガス雰囲気とするのが望ましい。   However, when the RTA treatment is performed in a reducing atmosphere such as hydrogen gas, the polysilicon layer is reduced by hydrogen and the thickness of the polysilicon layer is reduced. The metal in the atmosphere attached to the surface is likely to thermally diffuse inside the wafer, and as a result, the risk of contamination of metal impurities such as Cu and Ni inside the wafer increases. Therefore, it is desirable that the atmosphere during the RTA treatment is a nitriding gas atmosphere or an oxidizing gas atmosphere that avoids a reducing atmosphere and has a low risk of metal impurity contamination.

例えば、外表面がポリシリコン層によって被覆されていないシリコンウェーハに対して、RTA処理を窒化ガス雰囲気中で行うと、通常はウェーハ内部にBMDの析出を促進させる空孔が注入されることになるが、シリコンウェーハの外表面の全域に亘ってポリシリコン層が形成されているので、窒化ガス雰囲気中でRTA処理を行っても、空孔のウェーハ内部への導入が妨げられ、ウェーハ内部での微小酸素析出核の形成を防止することができる。   For example, when an RTA process is performed in a nitriding gas atmosphere on a silicon wafer whose outer surface is not covered with a polysilicon layer, vacancies that promote BMD precipitation are usually injected into the wafer. However, since the polysilicon layer is formed over the entire outer surface of the silicon wafer, even if the RTA treatment is performed in the nitriding gas atmosphere, the introduction of vacancies into the wafer is hindered. Formation of minute oxygen precipitation nuclei can be prevented.

また、シリコンウェーハの内部にCOPが含まれている場合は、還元性雰囲気中で加熱してCOPを消滅させる必要があるが、本発明では、COPが含まれていない無欠陥領域からなるウェーハを使用しているので、窒化ガス雰囲気中でRTA処理を行うことができる。   Further, when COP is contained inside the silicon wafer, it is necessary to extinguish COP by heating in a reducing atmosphere. In the present invention, a wafer composed of a defect-free region that does not contain COP is used. Since it is used, the RTA treatment can be performed in a nitriding gas atmosphere.

(c)シリコンウェーハの外表面のポリシリコン層の除去工程
RTA処理後に、シリコンウェーハの外表面に形成したポリシリコン層を除去する。ウェーハの外表面に形成したポリシリコン層は全て除去してもよいし、一方の主面(例えばウェーハの裏面側となる主面)のみポリシリコン層を残すようにポリシリコン層を除去してもよい。残されたポリシリコン層は、ゲッタリングサイトとして機能する。
(C) Removal process of polysilicon layer on outer surface of silicon wafer After the RTA treatment, the polysilicon layer formed on the outer surface of the silicon wafer is removed. All of the polysilicon layer formed on the outer surface of the wafer may be removed, or the polysilicon layer may be removed so that only one main surface (for example, the main surface on the back side of the wafer) remains. Good. The remaining polysilicon layer functions as a gettering site.

ポリシリコン層の除去は、機械的な研磨により行えばよいが、これに限定されない。シリコンウェーハの表面の平坦度に影響を与えることなくポリシリコン層を除去できる方法であればいずれも適用可能である。   The removal of the polysilicon layer may be performed by mechanical polishing, but is not limited thereto. Any method that can remove the polysilicon layer without affecting the flatness of the surface of the silicon wafer is applicable.

なお、ポリシリコン層の形成により、ポリシリコン層と接するウェーハ表面近傍にはダメージ(歪み)が導入されるため、ウェーハの表層部を研磨などの機械加工処理あるいはエッチングなどの化学加工処理により除去することが望ましく、除去する厚さは、形成したポリシリコン層の厚さの数倍程度以上を除去することが望ましい。例えば、後述する実施例で示すように、厚さ1.5μmのポリシリコン層を形成したときは、表面から約10μmを除去することが望ましい。   Since the formation of the polysilicon layer causes damage (distortion) in the vicinity of the wafer surface in contact with the polysilicon layer, the surface layer portion of the wafer is removed by a machining process such as polishing or a chemical process such as etching. Desirably, the thickness to be removed is preferably several times greater than the thickness of the formed polysilicon layer. For example, as shown in the examples described later, when a polysilicon layer having a thickness of 1.5 μm is formed, it is desirable to remove about 10 μm from the surface.

本発明のシリコンウェーハの製造方法によれば、無欠陥領域からなるシリコンウェーハを素材として使用し、その外表面にポリシリコン層を形成した状態でRTA処理を行っているので、表層部および内部を含めて、ウェーハ内においてBMDやその他の結晶欠陥が低減されたシリコンウェーハを製造することができる。   According to the method for producing a silicon wafer of the present invention, since a RTA process is performed with a silicon layer formed on the outer surface of a silicon wafer having a defect-free region, the surface layer portion and the inside are In addition, a silicon wafer in which BMD and other crystal defects are reduced in the wafer can be manufactured.

本発明のシリコンウェーハは、CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハであって、ウェーハ内部の酸素析出物(BMD)が低減されたことを特徴とするシリコンウェーハである。このウェーハは、前述の本発明のシリコンウェーハの製造方法を適用して製造することができる。   The silicon wafer of the present invention is a silicon wafer composed of a defect-free region cut out from a silicon single crystal ingot grown by the CZ method, wherein oxygen precipitates (BMD) inside the wafer are reduced. It is a silicon wafer. This wafer can be manufactured by applying the silicon wafer manufacturing method of the present invention described above.

本発明のシリコンウェーハは、一方の主面(すなわち、裏面)に、ゲッタリングサイトとして機能するポリシリコン層が形成されていることが望ましい。本発明のシリコンウェーハは、ウェーハの内部においてBMDが低減されており、ウェーハ自体にはゲッタリング機能が備わっていないので、半導体デバイス製造工程等このウェーハが素材として供される工程での金属汚染等を回避し、あるいはその懸念を払拭する必要があるためである。   In the silicon wafer of the present invention, it is desirable that a polysilicon layer functioning as a gettering site is formed on one main surface (that is, the back surface). In the silicon wafer of the present invention, BMD is reduced inside the wafer, and since the wafer itself does not have a gettering function, metal contamination in a process in which this wafer is used as a material, such as a semiconductor device manufacturing process, etc. This is because it is necessary to avoid or eliminate the concern.

BMDは、本来デバイス特性を阻害する結晶欠陥であるが、本発明のシリコンウェーハにはこのBMDが表層部は勿論、内部においても低減されている。BMDを析出させる微小な酸素析出核が消滅しているので、半導体デバイス製造工程に供された後にBMDが形成されることもない。したがって、本発明のシリコンウェーハを使用すれば、デバイス形成層を、リーク電流の増大や酸化膜耐圧の低下等、デバイス特性に対する影響を受けることなく、ウェーハの深さ方向にさらに拡げることができ、ウェーハを有効に利用することが可能となる。   BMD is a crystal defect that inherently hinders device characteristics. However, in the silicon wafer of the present invention, this BMD is reduced not only in the surface layer but also in the inside. Since minute oxygen precipitation nuclei for precipitating BMD have disappeared, BMD is not formed after being subjected to the semiconductor device manufacturing process. Therefore, if the silicon wafer of the present invention is used, the device formation layer can be further expanded in the depth direction of the wafer without being affected by device characteristics such as an increase in leakage current and a reduction in oxide film breakdown voltage, The wafer can be used effectively.

直径200mmの無欠陥領域からなり、酸素濃度が11×1017atoms/cm3および15×1017atoms/cm3(ASTM F−121,1979)のシリコンウェーハを使用し、その外表面にポリシリコン層を形成した後、RTA炉を用いて窒化ガス雰囲気中でRTA処理を行った。このウェーハに、BMDを形成させる析出熱処理を施した後、ウェーハの断面を選択エッチングしてBMD密度を測定した。また、比較のため、ポリシリコン層の形成のみの場合(比較例1)、および、工程順を変えて、RTA処理後にポリシリコン層を形成した場合(比較例2)についても、同様の測定を行った。なお、酸素濃度が11×1017atoms/cm3のシリコンウェーハは、本発明例、比較例1および比較例2において、それぞれ、サンプルB1、サンプルA1およびサンプルC1とした。また、15×1017atoms/cm3のシリコンウェーハは、本発明例、比較例1および比較例2において、それぞれ、サンプルB2、サンプルA2およびサンプルC2とした。 A silicon wafer having a defect-free region with a diameter of 200 mm and having an oxygen concentration of 11 × 10 17 atoms / cm 3 and 15 × 10 17 atoms / cm 3 (ASTM F-121, 1979) is used. After forming the layer, RTA treatment was performed in a nitriding gas atmosphere using an RTA furnace. The wafer was subjected to precipitation heat treatment for forming BMD, and then the wafer cross section was selectively etched to measure the BMD density. For comparison, the same measurement is performed for the case where only the polysilicon layer is formed (Comparative Example 1) and for the case where the polysilicon layer is formed after the RTA process by changing the process order (Comparative Example 2). went. The silicon wafers having an oxygen concentration of 11 × 10 17 atoms / cm 3 were designated as Sample B1, Sample A1, and Sample C1 in the present invention example, Comparative Example 1, and Comparative Example 2, respectively. Moreover, the silicon wafer of 15 × 10 17 atoms / cm 3 was designated as sample B2, sample A2, and sample C2 in the present invention example, comparative example 1, and comparative example 2, respectively.

ポリシリコン層の形成においては、ウェーハの外表面にあらかじめ酸化膜付けを実施した。続いて、モノシランを原料として、CVD法によりウェーハの外表面にポリシリコン層を形成した。表1に、酸化膜付けおよびポリシリコン層形成の際の実施条件を示す。   In forming the polysilicon layer, an oxide film was previously applied to the outer surface of the wafer. Subsequently, a polysilicon layer was formed on the outer surface of the wafer by CVD using monosilane as a raw material. Table 1 shows the implementation conditions for forming the oxide film and forming the polysilicon layer.

Figure 2010263009
Figure 2010263009

RTA処理にはランプアニール炉を使用した。表2に、昇温条件、処理温度および時間ならびに降温条件等を示す。   A lamp annealing furnace was used for the RTA treatment. Table 2 shows temperature rising conditions, processing temperature and time, temperature lowering conditions, and the like.

Figure 2010263009
Figure 2010263009

ウェーハ内部のBMD密度を測定するため、BMDを析出させる析出熱処理として、大気雰囲気下で、1000℃で16時間加熱する処理を行った。この析出熱処理により、ウェーハ内部に微小な酸素析出核が存在していた場合にはBMDとして検出可能なサイズにまで成長させることができる。   In order to measure the BMD density inside the wafer, a heat treatment was performed at 1000 ° C. for 16 hours in an air atmosphere as a precipitation heat treatment for precipitating BMD. By this precipitation heat treatment, if minute oxygen precipitation nuclei exist inside the wafer, it can be grown to a size detectable as BMD.

BMD密度の測定は、析出熱処理後のウェーハを癖開し、この癖開断面をSecco液で深さ2μmまで選択エッチングした後、ウェーハの厚さ方向の3箇所(ウェーハ表面から厚さの1/4、1/2および3/4の部位)について顕微鏡で観察し、観察結果に基づいてBMD密度を算出することにより行った。   The BMD density is measured by cleaving the wafer after the precipitation heat treatment, selectively etching this cleaved cross section to a depth of 2 μm with Secco liquid, and then measuring the wafer in three thickness directions (1/3 of the thickness from the wafer surface). (4, 1/2 and 3/4 sites) were observed with a microscope, and the BMD density was calculated based on the observation results.

表3および図2に、BMD密度の測定結果(前記3箇所の平均値)を示す。   In Table 3 and FIG. 2, the measurement result of BMD density (the average value of said 3 places) is shown.

Figure 2010263009
Figure 2010263009

表3および図2に示したように、本発明例(サンプルB1およびサンプルB2:ポリシリコン層形成→RTA処理)では、BMDは低減していた。これに対し、比較例1(サンプルA1およびサンプルA2:ポリシリコン層形成のみ)および比較例2(サンプルC1およびサンプルC2:RTA処理→ポリシリコン層形成)では、いずれもBMDの形成が認められた。比較例1では、シリコン単結晶の引き上げ過程で結晶内に導入され、ウェーハ内部に取り込まれた微小な酸素析出核およびシリコンウェーハの外表面にポリシリコン層を形成する過程でウェーハ内部に生成した微小な酸素析出核に起因して、BMDが形成されたと考えられる。これに対し、本発明では、上記の酸素析出核がRTA処理によって消滅した結果、BMDが低減されたと考えられる。一方、比較例2では、シリコンウェーハをRTA処理した時点でウェーハ内部に空孔が注入され、この空孔に起因してBMDが形成されたと考えられる。   As shown in Table 3 and FIG. 2, BMD was reduced in the present invention example (sample B1 and sample B2: polysilicon layer formation → RTA treatment). In contrast, in Comparative Example 1 (Sample A1 and Sample A2: Polysilicon layer formation only) and Comparative Example 2 (Sample C1 and Sample C2: RTA treatment → polysilicon layer formation), formation of BMD was observed in both cases. . In Comparative Example 1, the minute oxygen precipitates introduced into the crystal during the pulling process of the silicon single crystal and the minute oxygen precipitate nuclei incorporated inside the wafer and the minute layer generated inside the wafer during the process of forming the polysilicon layer on the outer surface of the silicon wafer. It is considered that BMD was formed due to the oxygen precipitation nuclei. On the other hand, in the present invention, it is considered that BMD was reduced as a result of the above-described oxygen precipitation nuclei disappearing by the RTA treatment. On the other hand, in Comparative Example 2, it is considered that when the silicon wafer was subjected to the RTA process, holes were injected into the wafer, and BMD was formed due to the holes.

不純物汚染を調査する目的で、直径200mmの無欠陥領域からなり、酸素濃度が11×1017atoms/cm3および15×1017atoms/cm3(ASTM F−121,1979)のシリコンウェーハに対し、次の3種類の処理を行った。即ち、ウェーハの外表面にポリシリコン層を形成した後、RTA炉を用いてNH3ガス雰囲気中でRTA処理を行った(本発明例)。また、本発明例において、NH3ガスに代えて、水素ガス雰囲気中でRTA処理を行った(比較例3)。さらに、比較例3において、ウェーハの外表面にポリシリコン層を形成せずにRTA処理を行った(比較例4)。RTA処理の条件は、表2に準じた。比較例3および比較例4については、表2において、NH3ガスに代えて水素ガスを使用した。本発明例および比較例3において、ポリシリコン層の層厚は1.5μmとした。これらのウェーハに対してBMDを析出させる析出熱処理を行わずに、ウェーハ内部のCu、FeおよびNi濃度を分析した。分析には、ICP−MS(Inductively Coupled Plasma−Mass Spectroscopy;誘導結合高周波プラズマ分光分析)を用いた。なお、酸素濃度が11×1017atoms/cm3のシリコンウェーハは、本発明例、比較例3および比較例4において、それぞれ、サンプルB1、サンプルD1およびサンプルE1とした。また、15×1017atoms/cm3のシリコンウェーハは、本発明例、比較例3および比較例4において、それぞれ、サンプルB2、サンプルD2およびサンプルE2とした。
不純物濃度測定結果を、表4に示す。
For the purpose of investigating impurity contamination, a silicon wafer consisting of a defect-free region having a diameter of 200 mm and having an oxygen concentration of 11 × 10 17 atoms / cm 3 and 15 × 10 17 atoms / cm 3 (ASTM F-121, 1979) The following three types of treatment were performed. That is, after forming a polysilicon layer on the outer surface of the wafer, an RTA treatment was performed in an NH 3 gas atmosphere using an RTA furnace (example of the present invention). In the present invention example, RTA treatment was performed in a hydrogen gas atmosphere instead of NH 3 gas (Comparative Example 3). Further, in Comparative Example 3, RTA treatment was performed without forming a polysilicon layer on the outer surface of the wafer (Comparative Example 4). The conditions for the RTA treatment were in accordance with Table 2. For Comparative Example 3 and Comparative Example 4, in Table 2, hydrogen gas was used instead of NH 3 gas. In the present invention example and the comparative example 3, the thickness of the polysilicon layer was 1.5 μm. The Cu, Fe, and Ni concentrations inside the wafers were analyzed without performing a precipitation heat treatment for depositing BMD on these wafers. ICP-MS (Inductively Coupled Plasma-Mass Spectroscopy) was used for the analysis. The silicon wafers having an oxygen concentration of 11 × 10 17 atoms / cm 3 were designated as sample B1, sample D1, and sample E1 in the present invention example, comparative example 3, and comparative example 4, respectively. The silicon wafer 15 × 10 17 atoms / cm 3, an example the present invention, in Comparative Examples 3 and 4, respectively, the sample B2, was used as a sample D2 and sample E2.
Table 4 shows the impurity concentration measurement results.

Figure 2010263009
Figure 2010263009

表4に示したように、本発明例では、不純物濃度が最も低減された。これに対し、NH3ガスに代えて水素ガス雰囲気中でRTA処理を行った比較例3は、本発明例よりもCu、FeおよびNiいずれも濃度が高くなった。還元性雰囲気中でRTA処理を行ったためにポリシリコン層が還元されてポリシリコン層の層厚が減少し、層厚の減少に伴って、ポリシリコン層の表面に付着した雰囲気中の金属がウェーハ内部に熱拡散し易くなったためと考えられる。このうち、Cuの濃度が最も高くなったのは、Cuはウェーハ内部に拡散し易いためである。また、ウェーハの外表面にポリシリコン層を形成せずに水素ガス雰囲気中でRTA処理を行った比較例4では、不純物汚染量が最も高くなった。還元性雰囲気中でRTA処理を行ったためにウェーハ表面の自然酸化膜が還元されてシリコンが表面に露出し、雰囲気中の金属が露出面に付着し、ウェーハ内部に熱拡散したからと考えられる。
上記調査により、本発明のシリコンウェーハの製造方法を適用することによって、不純物汚染が低減され、ウェーハ内部においてBMDが低減され、無欠陥領域がウェーハ表面から深さ方向に大きく拡げられていることが確認できた。
As shown in Table 4, in the example of the present invention, the impurity concentration was most reduced. In contrast, in Comparative Example 3 in which RTA treatment was performed in a hydrogen gas atmosphere instead of NH 3 gas, the concentrations of Cu, Fe, and Ni were higher than those of the inventive examples. Since the RTA treatment is performed in a reducing atmosphere, the polysilicon layer is reduced and the thickness of the polysilicon layer is reduced. As the layer thickness decreases, the metal in the atmosphere attached to the surface of the polysilicon layer is removed from the wafer. This is thought to be because the heat diffused easily inside. Among these, the concentration of Cu is the highest because Cu is easily diffused inside the wafer. In Comparative Example 4 in which RTA treatment was performed in a hydrogen gas atmosphere without forming a polysilicon layer on the outer surface of the wafer, the amount of impurity contamination was the highest. It is considered that because the RTA treatment was performed in a reducing atmosphere, the natural oxide film on the wafer surface was reduced and silicon was exposed to the surface, and the metal in the atmosphere adhered to the exposed surface and thermally diffused inside the wafer.
From the above investigation, by applying the silicon wafer manufacturing method of the present invention, impurity contamination is reduced, BMD is reduced inside the wafer, and the defect-free region is greatly expanded in the depth direction from the wafer surface. It could be confirmed.

本発明のシリコンウェーハの製造方法によれば、不純物汚染が低減され、ウェーハの表層部のみならず、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたシリコンウェーハを製造することができる。また、本発明のシリコンウェーハは、内部においてBMDが低減されたシリコンウェーハであって、本発明の製造方法により製造することができる。必要に応じウェーハの一方の主面にゲッタリングを施すことが可能である。デバイス形成層をウェーハの深さ方向に拡げることができるので、ウェーハを有効に利用することができる。
したがって、本発明は、シリコンウェーハならびに半導体デバイスの製造において広く利用することができる。
According to the silicon wafer manufacturing method of the present invention, it is possible to manufacture a silicon wafer in which impurity contamination is reduced and BMD and other crystal defects are reduced not only in the surface layer portion of the wafer but also in the wafer. In addition, the silicon wafer of the present invention is a silicon wafer in which BMD is reduced, and can be manufactured by the manufacturing method of the present invention. If necessary, gettering can be applied to one main surface of the wafer. Since the device formation layer can be expanded in the depth direction of the wafer, the wafer can be used effectively.
Therefore, the present invention can be widely used in the manufacture of silicon wafers and semiconductor devices.

Claims (4)

チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面にポリシリコン層を形成する工程と、
前記ポリシリコン層を形成したウェーハにRTA処理を施す工程と、
前記RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程と
を有することを特徴とするシリコンウェーハの製造方法。
Forming a polysilicon layer on the outer surface of a silicon wafer consisting of a defect-free region cut out from a silicon single crystal ingot grown by the Czochralski method;
Applying RTA treatment to the wafer on which the polysilicon layer is formed;
And a step of removing a polysilicon layer on at least one main surface of the wafer after the RTA treatment.
前記RTA処理を、窒化雰囲気または酸化性雰囲気中で行うことを特徴とする請求項1に記載のシリコンウェーハの製造方法。   The method for producing a silicon wafer according to claim 1, wherein the RTA treatment is performed in a nitriding atmosphere or an oxidizing atmosphere. チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハであって、
ウェーハの内部の酸素析出物が低減されたことを特徴とするシリコンウェーハ。
A silicon wafer consisting of a defect-free region cut out from a silicon single crystal ingot grown by the Czochralski method,
A silicon wafer characterized in that oxygen precipitates inside the wafer are reduced.
前記シリコンウェーハの一方の主面にポリシリコン層が形成されていることを特徴とする請求項3に記載のシリコンウェーハ。   The silicon wafer according to claim 3, wherein a polysilicon layer is formed on one main surface of the silicon wafer.
JP2009111240A 2009-04-30 2009-04-30 Silicon wafer manufacturing method Expired - Fee Related JP5434239B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009111240A JP5434239B2 (en) 2009-04-30 2009-04-30 Silicon wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009111240A JP5434239B2 (en) 2009-04-30 2009-04-30 Silicon wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2010263009A true JP2010263009A (en) 2010-11-18
JP5434239B2 JP5434239B2 (en) 2014-03-05

Family

ID=43360877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009111240A Expired - Fee Related JP5434239B2 (en) 2009-04-30 2009-04-30 Silicon wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP5434239B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031582A (en) * 2000-11-28 2003-01-31 Sumitomo Mitsubishi Silicon Corp Method for manufacturing silicon wafer and silicon wafer
JP2006344823A (en) * 2005-06-09 2006-12-21 Sumco Corp Silicon wafer for IGBT and method for manufacturing the same
WO2009025342A1 (en) * 2007-08-21 2009-02-26 Sumco Corporation Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031582A (en) * 2000-11-28 2003-01-31 Sumitomo Mitsubishi Silicon Corp Method for manufacturing silicon wafer and silicon wafer
JP2006344823A (en) * 2005-06-09 2006-12-21 Sumco Corp Silicon wafer for IGBT and method for manufacturing the same
WO2009025342A1 (en) * 2007-08-21 2009-02-26 Sumco Corporation Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt

Also Published As

Publication number Publication date
JP5434239B2 (en) 2014-03-05

Similar Documents

Publication Publication Date Title
CN105026624B (en) Epitaxial silicon chip and its manufacture method
US8231852B2 (en) Silicon wafer and method for producing the same
CN102396055B (en) Annealed wafer, manufacturing method of annealed wafer, and device manufacturing method
KR101822479B1 (en) Method for producing silicon wafer
KR101684873B1 (en) Method of manufacturing silicon substrate, and silicon substrate
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
US20060189169A1 (en) Method for heat treatment of silicon wafers
JP5251137B2 (en) Single crystal silicon wafer and manufacturing method thereof
JPH09199416A (en) Semiconductor substrate and manufacturing method thereof
CN103392223B (en) Manufacturing method of silicon substrate and silicon substrate
KR100847925B1 (en) Annealing Wafer Manufacturing Method and Anneal Wafer
US20120049330A1 (en) Silicon wafer and method for producing the same
JPH11204534A (en) Method for manufacturing silicon epitaxial wafer
WO2021166895A1 (en) Semiconductor silicon wafer manufacturing method
JP4035886B2 (en) Silicon epitaxial wafer and manufacturing method thereof
JP5434239B2 (en) Silicon wafer manufacturing method
CN116072514A (en) Silicon Wafer and Epitaxial Silicon Wafer
TW201909246A (en) Wafer manufacturing method and wafer
JPH11288942A (en) Method for manufacturing semiconductor device
JP3944958B2 (en) Silicon epitaxial wafer and manufacturing method thereof
JP4069554B2 (en) Epitaxial silicon wafer manufacturing method
KR20250002491A (en) Silicon wafer and method for manufacturing the same
JPH1192300A (en) Production of semiconductor substrate
CN116072515A (en) Silicon Wafer and Epitaxial Silicon Wafer
JP2010003764A (en) Production process of silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5434239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees