[go: up one dir, main page]

JP2010199318A - 配線基板及びそれを備えた実装構造体 - Google Patents

配線基板及びそれを備えた実装構造体 Download PDF

Info

Publication number
JP2010199318A
JP2010199318A JP2009042841A JP2009042841A JP2010199318A JP 2010199318 A JP2010199318 A JP 2010199318A JP 2009042841 A JP2009042841 A JP 2009042841A JP 2009042841 A JP2009042841 A JP 2009042841A JP 2010199318 A JP2010199318 A JP 2010199318A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
land
land portion
planar shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009042841A
Other languages
English (en)
Inventor
Kimihiro Yamanaka
公博 山中
Manabu Ichinose
学 一瀬
Satoshi Nakamura
中村  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009042841A priority Critical patent/JP2010199318A/ja
Priority to US12/712,034 priority patent/US8253027B2/en
Publication of JP2010199318A publication Critical patent/JP2010199318A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H10W70/635
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H10W72/90
    • H10W72/9415
    • H10W90/724
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板における電力供給線や信号線などの配線部の接続信頼性を向上させる。
【解決手段】本発明の一実施形態にかかる配線基板3は、ランド部70と、ランド部70の側部に接続された直線部72を具備するライン部71と、を有する導電層7と、ランド部70上で導電層7に接続された導体8と、を備える。ランド部70と導体8との接続部80の平面形状は、直線部72の幅方向に沿った長手方向を有する縦長形状である。ランド部70と導体8との接続部80の平面形状は、少なくとも一部が、直線部72をランド部70に向けて延出させてなる仮想領域Ra内に位置する。本発明の一実施形態にかかる実装構造体1は、配線基板3に搭載された電子部品2を備える。
【選択図】図3

Description

本発明は、電子機器(たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器及びその周辺機器)等に使用される配線基板及び実装構造体に関するものである。
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
図9に示したように、配線基板9としては、絶縁層90を介して厚み方向に離間した複数の導電層91の間を、平面方向に離間した複数のビア導体92によって電気的に接続したものがある。導電層91及びビア導体92は、配線基板9において、電力供給線及び信号線を構成している。
ここで、1つの導電層91(表層に位置する導電層91′以外)に着目した場合、導電層91には上面93及び下面94のそれぞれにビア導体92が接続されている。電流は、一例において、図中に矢印で示したようにビア導体92(厚み方向)、導電層91(平面方向)及びビア導体92(厚み方向)の順に流れる。この際、電流は導体領域において最短距離を流れるため、ビア導体92と導電層91との接続部では、一部分95(図中で円で囲った部分)に電流が集中して電流密度に偏りが生じる。そのため、電流が集中する部分においては、電子と金属原子との衝突により、ビア導体92に含まれる金属原子が移動することがある。この現象は、エレクトロマイグレーションと称されものであるが、エレクトロマイグレーションの発生によってビア導体92と導電層91との接続部の一部分95(電流が集中する部分)における金属密度が低下する。その結果、ビア導体92と導電層91との接続部においてクラックが生じ、配線基板9の信頼性が低下することがある。
エレクトロマイグレーションは、主として電力供給線において生じるが、今後、信号線が微細化されていった場合には、信号線においても生じる可能性が高まってくる。
一方、表層に位置する導電層91′に着目した場合、導電層91′に1つのビア導体92′が接続されている。この場合においても、導電層91′に接続されたビア導体92′と導電層91との接続部分では、一部分95′においてエレクトロマイグレーションが生じ、配線基板9に対する電子部品96の接続信頼性が低下することがある。
特開平8−116174号公報
本発明は、配線基板における電力供給線や信号線などの配線部の接続信頼性を向上させることを課題としている。
本発明の一実施形態にかかる配線基板は、ランド部と、該ランド部の側部に接続された直線部を具備するライン部と、を有する導電層と、前記ランド部上で前記導電層に接続された導体と、を備える。前記ランド部と前記導体との接続部の平面形状は、前記直線部の幅方向に沿った長手方向を有する縦長形状である。前記ランド部と前記導体との接続部の平面形状は、少なくとも一部が、前記直線部を前記ランド部に向けて延出させてなる仮想領域内に位置する。
本発明の一実施形態にかかる実装構造体は、前記配線基板に搭載された電子部品を備える。前記電子部品は、前記導電層及び前記導体と電気的に接続されている。
前記導電層のランド部と前記導体との接続部の平面形状は、前記ライン部の直線部の幅方向に沿った長手方向を有する縦長形状であり、少なくとも一部が、前記直線部を前記ランド部に向けて延出させてなる仮想領域内に位置する。そのため、前記ランド部と前記導体との接続部における電流を分散させることにより、前記配線基板において、前記ランド部と前記導体との間の接続信頼性を向上させることが可能となる。
本発明の一実施形態に係る実装構造体の断面図である。 図1に示した実装構造体の要部(実線で囲んだ領域)を拡大して示した断面図である。 ビア導体及び導電層を示す部分斜視図である。 導電層の平面図である。 図3のV−V線に沿う断面図である。 図6(a)から図6(e)は、導電層の他の例を示す平面図である。 図7(a)から図7(d)は、電流密度の演算対象となるビア導体と導電層との接続部を説明するための平面図及び電流密度のシミュレーション結果を示すグラフである。 シミュレーション時の電流の経路を説明するためのものであり、図7(d)に示した例の断面図である。 従来の実装構造体の一例における要部を示す断面図である。
以下に、本発明の一実施形態に係る配線基板及び実装構造体について、図面に基づいて詳細に説明する。
図1に示した実装構造体1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。この実装構造体1は、電子部品2及び配線基板3を含んでいる。
電子部品2は、たとえばIC又はLSI等の半導体素子であり、配線基板3に半田等の導電バンプ4を介してフリップチップ実装されている。電子部品2は、母材が、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等の半導体材料により形成されている。電子部品2としては、例えば厚みが0.1mm以上1mm以下のものを使用することができる。
配線基板3は、コア基板5及び一対の配線層6を含んでいる。
コア基板5は、配線基板3の強度を維持しつつ一対の配線層6間の導通を図るものであり、厚み寸法が例えば0.3mm以上1.5mm以下に形成されている。このコア基板5は、絶縁基体50、スルーホール51、スルーホール導体52、及び絶縁体53を含んでいる。
絶縁基体50は、コア基板5の主要部をなすものである。この絶縁基体50は、たとえば強化基材に熱硬化性樹脂を含浸させた複数のシートを積層し、熱硬化性樹脂を、例えば熱プレスによって硬化させることによって作製することができる。
強化基材は、例えばガラス繊維又は樹脂繊維を平織りしたものを使用することができる。樹脂繊維としては、ポリパラフェニレンベンズビスオキサゾール樹脂又は全芳香族ポリアミド樹脂により形成されたものを使用することができる。
熱硬化性樹脂としては、たとえばエポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂を使用することができる。
絶縁基体50は、強化基材を用いずに低熱膨張樹脂から作製することもできる。この場合の絶縁基体50は、低熱膨張樹脂のみから作製してもよいし、低熱膨張樹脂から成る複数のシートを、接着性樹脂を介して積層することによって作製してもよい。
絶縁基体50のための低熱膨張樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−5ppm/℃以上5ppm/℃以下と小さい。このような低熱膨張樹脂を使用すれば、コア基板5自体の熱膨張を抑制することができる。なお、熱膨張率は、ISO11359‐2:1999に準ずる。
スルーホール51は、スルーホール導体52が形成される部分であり、コア基板5を厚み方向(Z方向)に貫通している。スルーホール51は、例えば直径が0.1mm以上1mm以下の円柱状に形成されている。このようなスルーホール51は、従来周知のドリル加工などによって形成することができる。
スルーホール導体52は、コア基板5の上下の配線層6を電気的に接続するものであり、スルーホール51の内面に沿って形成されている。このスルーホール導体52は、例えば銅、銀、金、アルミニウム、ニッケル又はクロムの導電材料から成る。スルーホール導体52は、スルーホール51の内面に対して電解めっき等を行うことによって形成することができる。
絶縁体53は、スルーホール導体52によって囲まれる残存空間を埋めるためのものである。この絶縁体53は、残存空間に樹脂材料を充填した後に樹脂材料を固化させることにより形成することができる。絶縁体53のための樹脂材料としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂を使用することができる。コア基板5に絶縁体53を形成することによって、絶縁体53の直上直下に後述するビア導体8を形成することができる。そのため、スルーホール導体52から引き回す配線の距離を短くすることができるため、配線基板3の小型化を実現することができる。
一対の配線層6は、コア基板5の両面に積層されたものであり、複数の絶縁層60、複数の導電層7、及び複数のビア導体8を含んでいる。導電層7及びビア導体8は、互いに電気的に接続されており、配線部を構成している。この配線部は、電力供給用配線または信号用配線を含んでいる。
絶縁層60は、配線層6において、配線部以外の部分の絶縁性を確保するためのものであり、貫通孔61を有している。貫通孔61は、ビア導体8が形成される部分である。この貫通孔61は、例えばYAGレーザー装置、COレーザー装置又はエキシマレーザー装置を用いて、絶縁層60に対して垂直にレーザー光を照射することによって形成することができる。レーザー光の出力は、例えば1.0×10−3J以上5.0×10−1J以下のエネルギーに設定される。レーザー光の照射時間は、例えば1.0×10−3秒以上1.0秒以下とされる。このような手法によれば、レーザー光が絶縁層60の上面から垂直に照射されることから、上部よりも下部が幅狭な貫通孔61が形成される。
貫通孔61の形成後は、貫通孔61の内面に付着した焼き残りを除去するためのデスミア処理を行なってもよい。このデスミア処理は、例えばプラズマ処理あるいはエッチング処理により行なうことができる。プラズマ処理は、例えばアルゴンガス又は酸素ガス雰囲気下において、マイクロ波を用いて処理することにより行なうことができる。エッチング処理は、エッチング液を用いたウエットエッチングを採用することができる。エッチング液としては、例えば蒸留水1リットルに対して、過マンガン酸20g以上40g以下、水酸化ナトリウム35g以上45g以下を加えた過マンガン酸水溶液を用いることができる。エッチング液は、30℃以上40℃以下に温めた状態で使用するのが好ましく、その場合のエッチング時間は、例えば2分以上4分以下とされる。
絶縁層60は、電子部品2と熱膨張率が近い材料により形成するのが好ましく、乾燥後の厚みが例えば1μm以上15μm以下となるように形成されている。絶縁層60は、例えば熱硬化性樹脂又は熱可塑性樹脂により形成され、その熱膨張率は、例えば15ppm/℃以上80ppm/℃以下に設定される。
絶縁層60のための熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂を使用することができる。
絶縁層60のための熱可塑性樹脂は、電子部品2との熱膨張率が近いことに加えて、半田リフロー時の加熱に耐える耐熱性を有する必要がある。そのため、絶縁層60のための熱可塑性樹脂は、軟化温度が200℃以上であることが望ましく、例えばポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂又はポリフェニレンエーテル樹脂等を使用することができる。
絶縁層60は、フィラーを含有していても構わない。絶縁層60にフィラーを含有させることによって、絶縁層60の硬化前の粘度を調整することができるため、絶縁層60の厚み寸法の精度を向上させることが可能となる。フィラーとしては、例えば直径が0.05μm以上6μm以下の球状のものを使用することができる。フィラーを形成するための材料としては、熱膨張率が−5ppm/℃以上5ppm/℃以下のもの、例えば酸化珪素(シリカ)、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウムを用いることができる。
複数の導電層7は、後述するビア導体8とともに配線部を構成するものであり、図2に示したように厚み方向に互いに分離されている。この導電層7は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなり、ランド部70及びライン部71を含んでいる。
図2及び図3に示したように、ランド部70は、それぞれ異なるビア導体8が接続される部分であり、平面方向に互いに離間して配置されている。これらのランド部70の平面形状は、該接続部80の平面形状よりも大きい。このため、ビア導体8を形成する際に、ランド部70とビア導体8との位置合わせ精度を高め、導電層7とビア導体8との接続部分の接続信頼性を向上させることができる。
図3及び図4に示したように、ライン部71は、ランド部70の側部に接続される直線部72を具備しており、2つのランド部70を相互に接続するものである。
このような導電層7は、従来周知の成膜法によって導体膜を形成した後にパターンニングすることによって所望の形状に形成される。成膜法としては、例えば蒸着法、CVD法又はスパッタリング法を採用することができる。パターニングは、例えばフォトリソグラフィ法により行なうことができる。
図2に示したように、ビア導体8は、厚み方向に離間した導電層7同士を相互に接続するものであり、例えば銅、銀、金、アルミニウム、ニッケル又はクロムの導電材料により柱状に形成されている。ビア導体8は、上面が下面よりも大きなテーパ状に形成されており、上述のようにランド部70において導電層7に接続されている。
図2に示したように、絶縁層60の最上層に形成されたビア導体8′は、外部接続用端子として機能するものであり、電子部品2のパッド20とバンプ4を介して接続される部分である。
このようなビア導体8は、無電界めっき等によって貫通孔61の表面にめっき膜を被着させることにより形成することができる。
図3及び図4に示したように、本実施形態の実装構造体1によれば、配線基板3において、ランド部70とビア導体8との接続部80の平面形状は、直線部72の幅方向(Y方向)に沿った長手方向を有する縦長形状であり、少なくとも一部が、直線部72をランド部70に向けて延出させてなる仮想領域Ra内に位置する。このように、接続部80の平面形状が前記幅方向に伸長されることにより、直線部72、仮想領域Ra及びビア導体8を流れる電流が、ランド部70とビア導体8との接続部80において、前記長手方向に沿って分散され、エレクトロマイグレーションの発生を抑制することができる。その結果、接続部80におけるクラックの発生を抑制することが可能となるため、配線基板3において、導電層7とビア導体8との接続部分の接続信頼性を向上させることが可能となる。また、接続部80の平面形状は、前記幅方向よりも仮想領域Raの延出方向(X方向)の長さが短く形成されることにより、前記延出方向において、導電層7を縮小させることができる。その結果、配線基板3において、配線の微細化が可能となる。
接続部80の平面形状は、直線部72の幅方向に沿った1対の第1長辺81、82を有し、該1対の第1長辺81、82のうち、直線部72に近い第1長辺81が、直線部72に向かって突出する複数の凸部83を有する。この構成では、電流が各凸部83それぞれに分散されるため、接続部80における電流をより分散させることができる。なお、隣接する凸部83同士の間は、凹部84が形成される。
接続部80の平面形状は、凹部84が、凸部83よりも仮想領域Raの中央の近くに位置する。この構成では、従来において電流の集中しやすかった前記中央を避けて凸部83が形成されているため、接続部80における電流をより分散させることができる。
図4及び図5に示したように、ランド部70は、ビア導体8との接続部80に対応した第1領域Rbが導電層7の厚み方向(Z方向)に窪んでなる窪み部73を有し、窪み部73は、凹部84に対応した第2領域Rcの深さが、他の第3領域Rdよりも大きくなるように設定されており、ビア導体8の一部が、窪み部73内に充填されている。この構成では、凹部84に対応した第2領域Rcにおいて、ビア導体8の一部がランド部70に向かって突出していることにより、ランド部70とビア導体8との接着性を高め、導電層7とビア導体8との接続信頼性をより向上させることができる。なお、凹部84に対応した第2領域Rcの深さは、他の第3領域Rdの深さの1.5倍以上2倍以下に設定されていることが望ましい。
図4及び図5に示したように、本実施形態の実装構造体1によれば、配線基板3において、ビア導体8は、ランド部70との接続部80の平面形状が、直線部72の幅方向に2つの円を一部が重なるように配置した形状である。
このようなビア導体8は、例えば、YAGレーザー装置又はCOレーザー装置を用いて、絶縁層60に対して、直線部72の幅方向に沿った一部が重なる2箇所にレーザー光を照射して、ランド部70が露出した貫通孔61を形成し、該貫通孔61にめっき膜を被着させることにより形成される。ここで、貫通孔61を形成する際、レーザー光の照射により、ランド部70に窪み部73が形成される。さらに、レーザー光の照射領域の一部が重なるように、レーザー光を2箇所に対して照射するため、重畳領域である第2領域Rcがその他の領域である第3領域Rdより深く形成される。また、第2領域Rcは、第3領域Rdよりもレーザー光が長時間照射されるため、絶縁層60由来の樹脂の残滓が良好に除去される。その結果、樹脂の残滓の少ない第2領域Rcにめっき膜を被着させることにより、ランド部70とビア導体8との接着性を高めることができる。
接続部80の平面形状は、仮想領域Ra内に含まれる。すなわち、接続部80の平面形状の全てが、仮想領域Ra内に位置する。この構成では、接続部80における電流を、接続部80の長手方向全体により分散させることができる。
仮想領域Raの幅方向における両端は、ランド部70の両端に接する。この構成では、導電層7の幅の増大を抑制しつつ、接続部80における電流を、接続部80の長手方向全体により分散させることができる。
接続部80の平面形状である縦長形状は、横方向(X方向)の大きさが、縦方向(Y方向)の大きさの20%以上50%以下に設定されていることが望ましい。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、ランド部の平面形状は円形状であるとは限らず、ビア導体との接続部の平面形状と相似の形状でもよい。
また、ランド部の窪み部は、凹部に対応した領域の深さが他の領域よりも大きく設定されているとは限らず、窪み部全体が同じ深さに設定されていてもよい。
また、ビア導体とランド部との接続部の平面形状は、直線部の幅方向に2つの円を一部が重なるように配置した形状とは限らず、図6(a)から図6(d)に示した形態であってもよい。
また、ライン部は、2つのランド部間に渡って直線状とは限らず、少なくともランド部の側部に接続される直線部を有していればよい。
また、ライン部の幅は、ランド部の幅と等しいとは限らず、図6(e)に示した形態であってもよい。
ここで、図6(a)から図6(e)に示した形態について説明する。
図6(a)から図6(d)に示した接続部80A、80B、80C、80Dは、平面形状が先に説明した配線基板3における接続部80(図1から図5参照)とは異なっている。
図6(a)に示した接続部80Aの平面形状は、直線部72Aの幅方向に3つの円を一部が重なるように配置した形状となっている。このような接続部80Aでは、長手方向の長さを容易に長くすることが可能となる。その結果、接続部80Aにおける電流をより分散させることができる。このような形状の接続部80Aは、例えば、YAGレーザー装置又はCOレーザー装置を用いて、絶縁層に対して直線部72Aの幅方向に沿った一部が重なる3箇所にレーザー光を照射して貫通孔を形成し、該貫通孔にめっき膜を被着させることにより、形成することができる。
図6(b)に示した接続部80Bの平面形状は、直線部72Bの幅方向に沿った長辺を有する長方形状となっている。このような接続部80Bでは、直線部72Bに近い第1長辺81Bが、長手方向に平行な直線である。その結果、第1第1長辺81B内で電流をより均等に分散させることができ、接続部80Bにおける電流をより分散させることができる。なお、長方形状の角部は、丸みを帯びていることが望ましい。その結果、角部における熱応力の集中を分散させることができ、導電層とビア導体との接続信頼性をより向上させることができる。
図6(c)に示した接続部80Cの平面形状は、直線部72Cの幅方向に沿った一対の第1長辺81C、82Cを有する四角形状であり、直線部72Cに近い第1長辺81Cが、直線部72Cから遠い第2長辺82Cよりも長く形成されている。このような接続部80Cでは、第1長辺81Cで電流をより分散させるとともに、ランド部70Cの長辺85C側を小さく形成することができる。なお、四角形状の角部は、丸みを帯びており、曲率半径が2μm以上10μm以下に設定されていることが望ましい。
図6(d)に示した接続部80Dの平面形状は、直線部72Dの幅方向に沿った長径を有する楕円形状となっている。
図6(b)、(c)、(d)に示した接続部80B、80C、80Dは、例えば、エキシマレーザー装置を用いて、絶縁層に所望の形状の貫通孔を形成し、貫通孔にめっき膜を被着させることにより、形成することができる。また、図6(d)に示した接続部80Dは、YAGレーザー装置又はCOレーザー装置又を用いて、アパーチャにより形状が楕円形状に調整されたレーザー光を照射することにより、容易に形成することができる。
図6(e)に示したライン部71Eは、先に説明した配線基板3におけるライン部71(図1から図5参照)とは異なっている。
図6(e)に示した直線部72Eを含むライン部71Eは、その幅がランド部70Eの幅より小さい形状となっている。このようなライン部71Eでは、配線の微細化が可能となる。なお、図6(e)に示した仮想領域Raは、直線部72Eの長手方向に平行であって直線部72Eの両端部に接する仮想直線La、Lbにより囲まれた領域である。
本実施例では、ビア導体とランド部との接続部の形状が該接続部の電流密度に与える影響を検討した。
電流密度は、図7(a)から図7(d)に示した形態の接続部80A′、80B′、80C′、80D′について、それぞれシミュレーションにより演算した。
図7(a)に示したビア導体8A′は、ランド部70A′との接続部80A′の平面形状を、直線部72A′の幅方向に2つの円を一部が重なるように配置した形状に形成したものである。接続部80A′の平面形状は、直線部72の幅方向に沿った長さが88μmであり、前記円の直径が48μmである。また、導電層7A′は、ランド部70A′の直径及び直線部72A′の幅が、120μmである。
図7(b)に示したビア導体8B′は、ランド部70B′との接続部80B′の平面形状を、直線部72の幅方向に沿った第1長辺81B′を有する長方形状に形成したものである。接続部80B′の平面形状は、第1長辺81B′が88μmであり、短辺が48μmである。また、導電層7B′における各部の寸法は、図7(a)に示した導電層7A′と同様である。
図7(c)に示したビア導体8C′は、ランド部70C′との接続部80C′の平面形状を、直線部72の幅方向に沿った長径を有する楕円形状に形成したものである。接続部80C′の平面形状は、長径が88μmであり、短径が48μmである。また、導電層7C′における各部の寸法は、図7(a)に示した導電層7A′と同様である。
図7(d)に示したビア導体8D′は、ランド部70D′との接続部80D′の平面形状を、円形状に形成したものである。接続部80D′の平面形状は、直径が48μmである。また、導電層7B′における各部の寸法は、図7(D)に示した導電層7D′と同様である。このビア導体8D′は、従来のビア導体に相当するものである。
電流密度は、図8に示したように、ランド部70D′から他のランド部70D′に向けて1Aの直流電流を流した仮定して、ビア導体8D′の底部と導電層7D′のランド部70D′との接続部80D′の平面形状における周縁のものとして演算した。なお、接続部80A′、80B′、80C′についても接続部80D′と同様に演算した。電流密度の演算は、「Ansoft Q3D Extractor」という市販のソフトを用いて行い、その結果については図7(a)から図7(d)に示した。これらの図においては、接続部80A′、80B′、80C′、80D′の周縁における基準点Pからの長さLをそれぞれ横軸として電流密度の演算結果を縦軸として示した。
図7(a)から図7(d)に示したように、図7(a)から図7(c)に示した形態のビア導体8A′、8B′、8C′(接続部の平面形状が直線部の幅方向に沿った長手方向を有する形態)では、比較的に広範囲にわたって電流密度の高い部分が広がっている。これに対して、図7(d)に示した形態のビア導体8D′(接続部の平面形状が円形状である従来の形態)では、基準点Pの反対側の近傍に電流が集中している。
また、図7(a)から図7(c)に示した形態のビア導体8A′、8B′、8C′に関して演算された電流密度の最大値は、図7(d)に示した形態のビア導体8D′に関して演算された電流密度よりも小さくなった。
このように、ビア導体とランド部との接続部の平面形状が直線部の幅方向に沿った長手方向を有する形態では、ランド部とビア導体との接続部において、一箇所に電流が集中することを抑制することができる。
また、図7(a)に示したように、ビア導体8A′(接続部の平面形状が直線部の幅方向に2つの円を一部が重なるように配置した形状である形態)では、電流密度の高い部分が2つに分離しており、図7(a)に示した形態のビア導体8A′に関して演算された電流密度の最大値は、図7(c)に示した形態のビア導体8C′(接続部の平面形状が直線部の幅方向に沿った長径を有する楕円形状である形態)に関して演算された電流密度よりもさらに小さくなった。
これは、図7(a)においては、接続部80A′の平面形状は長手方向における両端それぞれに凸部83A′が形成されていることから、接続部80A′における電流を各凸部83A′それぞれに分散させることができるためである。
また、図7(b)に示したように、ビア導体8B′(接続部の平面形状が直線部の幅方向に沿った長辺を有する長方形状である形態)では、電流密度の高い部分において、電流の集中する箇所が一定の範囲に分散されており、図7(b)に示した形態のビア導体8B′に関して演算された電流密度の最大値は、図7(c)に示した形態のビア導体8C′に関して演算された電流密度よりもさらに小さくなった。
これは、図7(b)においては、接続部80B′の平面形状は第1長辺81B′が長手方向に平行な直線であることから、接続部80B′における電流を第1長辺81B′により均一に分散させることができるためである。
1 実装構造体
2 電子部品
20 パッド
3 配線基板
4 導電バンプ
5 コア基板
50 絶縁基体
51 スルーホール
52 スルーホール導体
53 絶縁体
6 配線層
60 絶縁層
61 貫通孔
7 導電層
70 ランド部
71 ライン部
72 直線部
73 窪み部
8 ビア導体
80 接続部
81 第1長辺
82 第2長辺
83 凸部
84 凹部
85 突出部
Ra 仮想領域
Rb 第1領域
Rc 第2領域
Rd 第3領域

Claims (7)

  1. ランド部と、該ランド部の側部に接続された直線部を具備するライン部と、を有する導電層と、
    前記ランド部上で前記導電層に接続された導体と、
    を備え、
    前記ランド部と前記導体との接続部の平面形状は、前記直線部の幅方向に沿った長手方向を有する縦長形状であり、少なくとも一部が、前記直線部を前記ランド部に向けて延出させてなる仮想領域内に位置することを特徴とする配線基板。
  2. 請求項1に記載の配線基板において、
    前記ランド部と前記導体との接続部の平面形状は、前記直線部の幅方向に沿った1対の長辺を有し、該1対の長辺のうち、前記直線部に近い長辺が、前記直線部に向かって突出する複数の凸部を有することを特徴とする配線基板。
  3. 請求項2に記載の配線基板において、
    前記ランド部と前記導体との接続部の平面形状は、前記直線部に近い長辺が、隣接する前記凸部同士の間に凹部を有することを特徴とする配線基板。
  4. 請求項3に記載の配線基板において、
    前記ランド部と前記導体との接続部の平面形状は、前記凹部が、前記凸部よりも前記仮想領域の中央の近くに位置することを特徴とする配線基板。
  5. 請求項3に記載の配線基板において、
    前記ランド部は、前記導体との接続部に対応した領域が前記導電層の厚み方向に窪んでなる窪み部を有し、
    前記窪み部は、前記凹部に対応した領域の深さが、他の領域よりも大きくなるように設定されており、
    前記導体の一部が、前記窪み部内に充填されていることを特徴とする配線基板。
  6. 請求項1に記載の配線基板において、
    前記ランド部と前記導体との接続部の平面形状は、前記仮想領域内に含まれることを特徴とする配線基板。
  7. 請求項1に記載の配線基板と、
    前記配線基板に搭載され、前記導電層及び前記導体に電気的に接続された電子部品と、
    を備えたことを特徴とする実装構造体。
JP2009042841A 2009-02-25 2009-02-25 配線基板及びそれを備えた実装構造体 Pending JP2010199318A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009042841A JP2010199318A (ja) 2009-02-25 2009-02-25 配線基板及びそれを備えた実装構造体
US12/712,034 US8253027B2 (en) 2009-02-25 2010-02-24 Circuit board and structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009042841A JP2010199318A (ja) 2009-02-25 2009-02-25 配線基板及びそれを備えた実装構造体

Publications (1)

Publication Number Publication Date
JP2010199318A true JP2010199318A (ja) 2010-09-09

Family

ID=42629959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009042841A Pending JP2010199318A (ja) 2009-02-25 2009-02-25 配線基板及びそれを備えた実装構造体

Country Status (2)

Country Link
US (1) US8253027B2 (ja)
JP (1) JP2010199318A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法
JPWO2020241645A1 (ja) * 2019-05-31 2020-12-03
US11848224B2 (en) 2021-03-17 2023-12-19 Shinko Electric Industries Co., Ltd. Electrostatic chuck and substrate fixing device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP5829139B2 (ja) 2012-02-03 2015-12-09 日東電工株式会社 配線回路基板およびその製造方法ならびに接続端子
US9801275B2 (en) * 2014-02-17 2017-10-24 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
KR20150139660A (ko) * 2014-06-03 2015-12-14 삼성전자주식회사 전자소자 패키지
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
TWI578416B (zh) * 2015-09-18 2017-04-11 旭德科技股份有限公司 封裝載板及其製作方法
US10026691B2 (en) * 2016-06-13 2018-07-17 Intel Corporation Package substrate having noncircular interconnects
US10887989B2 (en) * 2017-08-21 2021-01-05 Sumitomo Electric Printed Circuits, Inc. Printed wiring board
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
WO2021085181A1 (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 積層基板、電子部品モジュール、および、積層基板の製造方法
US11956898B2 (en) * 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards
US11978699B2 (en) * 2021-08-19 2024-05-07 Texas Instruments Incorporated Electronic device multilevel package substrate for improved electromigration preformance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086948A (ja) * 2000-12-14 2003-03-20 Denso Corp 多層基板の製造方法およびその製造方法によって形成される多層基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116174A (ja) 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
DE69634597T2 (de) * 1995-11-17 2006-02-09 Kabushiki Kaisha Toshiba, Kawasaki Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
JPWO2009101904A1 (ja) * 2008-02-14 2011-06-09 日本電気株式会社 半導体装置及びその製造方法
US8350161B2 (en) * 2009-01-30 2013-01-08 Kycera Corporation Circuit board and structure using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086948A (ja) * 2000-12-14 2003-03-20 Denso Corp 多層基板の製造方法およびその製造方法によって形成される多層基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法
JPWO2020241645A1 (ja) * 2019-05-31 2020-12-03
US11848224B2 (en) 2021-03-17 2023-12-19 Shinko Electric Industries Co., Ltd. Electrostatic chuck and substrate fixing device

Also Published As

Publication number Publication date
US20100212947A1 (en) 2010-08-26
US8253027B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
JP2010199318A (ja) 配線基板及びそれを備えた実装構造体
JP5066192B2 (ja) 配線基板及び実装構造体
JP6996976B2 (ja) プリント回路基板のための高速インターコネクト
US8829357B2 (en) Wiring board and method for manufacturing the same
TWI454192B (zh) 具有電子元件之印刷電路板的製造方法
US20120241205A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
CN101056501B (zh) 电路基板及电路基板的制造方法
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9736945B2 (en) Printed wiring board
JP2015126053A (ja) 配線基板、配線基板の製造方法及び電子装置
JP2015146346A (ja) 多層配線板
JP2009200212A (ja) プリント基板の放熱構造
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP2010123830A (ja) プリント配線板とその製造方法
US8350161B2 (en) Circuit board and structure using the same
JP2010199319A (ja) 配線基板及びそれを備えた実装構造体
TW201218898A (en) Wiring substrate manufacturing method
JP2012156368A (ja) 配線基板およびその実装構造体ならびに配線基板の製造方法
JP2010034260A (ja) 配線基板及びその製造方法、並びに実装構造体
JP2010177544A (ja) 配線基板およびそれを備えた実装構造体
JP5363377B2 (ja) 配線基板及びその製造方法
JP2008235783A (ja) 電子装置
JP2016100352A (ja) プリント配線板およびその製造方法
JP2016076509A (ja) 回路モジュール
JP5036295B2 (ja) 半導体素子の実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514