[go: up one dir, main page]

JP2010192544A - Method of manufacturing epitaxial silicon wafer - Google Patents

Method of manufacturing epitaxial silicon wafer Download PDF

Info

Publication number
JP2010192544A
JP2010192544A JP2009033283A JP2009033283A JP2010192544A JP 2010192544 A JP2010192544 A JP 2010192544A JP 2009033283 A JP2009033283 A JP 2009033283A JP 2009033283 A JP2009033283 A JP 2009033283A JP 2010192544 A JP2010192544 A JP 2010192544A
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
silicon
layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009033283A
Other languages
Japanese (ja)
Inventor
Hisashi Adachi
尚志 足立
Yoshiro Aoki
嘉郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009033283A priority Critical patent/JP2010192544A/en
Publication of JP2010192544A publication Critical patent/JP2010192544A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an epitaxial silicon wafer in which a slip accompanying heating during epitaxial growth is not caused and a decrease in surface roughness of an epitaxial film due to a void defect on a wafer surface can be eliminated. <P>SOLUTION: After the surface of a silicon wafer made of single crystal is ground and a processing altered layer is formed on a wafer surface layer, the altered layer is irradiated with high-energy light to be fused, and solidified. The altered layer has a higher coefficient of light absorption than single-crystal silicon and is thereby fused by light heating before the wafer is fused to be changed into an epitaxial film. Consequently, the slip due to the epitaxial growth heating is not caused and the decrease in surface roughness of the epitaxial film due to the void defect on the wafer surface can be eliminated. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明はエピタキシャルシリコンウェーハの製造方法、詳しくはシリコンウェーハの表層の高品質化が図れるエピタキシャルシリコンウェーハの製造方法に関する。   The present invention relates to an epitaxial silicon wafer manufacturing method, and more particularly to an epitaxial silicon wafer manufacturing method capable of improving the quality of the surface layer of a silicon wafer.

チョクラルスキー法によるシリコン単結晶のインゴットの引き上げ時に、過剰の空孔がこのインゴットに導入され、ボイド欠陥が生成する。
近年のデバイスの高集積化や微細化に伴い、デバイスが形成されるシリコンウェーハの表層から、ボイド欠陥などを完全に消滅させた結晶欠陥フリーのウェーハの要請がなされている。これは、結晶欠陥がデバイス形成時の歩留低下を招くためである。
When the silicon single crystal ingot is pulled up by the Czochralski method, excessive voids are introduced into the ingot and void defects are generated.
With the recent high integration and miniaturization of devices, there is a demand for a crystal defect-free wafer in which void defects and the like are completely eliminated from the surface layer of the silicon wafer on which the device is formed. This is because crystal defects cause a decrease in yield during device formation.

そこで、結晶引き上げ時の単結晶インゴットの温度勾配や引上げ速度などを制御し、点欠陥の発生を抑えてボイド欠陥や転位クラスタを縮小または消滅させる技術が、ウェーハの量産プロセスで実施されている。しかしながら、現状、結晶引き上げの制御のみでは、インゴットの一部だけしか結晶欠陥フリーのシリコン単結晶は達成されていない。しかも、表面検査装置の高感度化が進めば、今日ではボイドフリーと呼ばれる領域であっても、微小なボイド欠陥が存在する領域と判定される可能性もある。
特に、直径が300mmを超える大口径ウェーハになれば、ボイド欠陥などを含まないインゴットの引き上げがさらに困難になることから、結晶欠陥フリーのシリコンウェーハの作製は、さらに難しくなると予想される。
Therefore, a technique for controlling the temperature gradient and pulling speed of a single crystal ingot at the time of crystal pulling and suppressing the generation of point defects to reduce or eliminate void defects and dislocation clusters has been implemented in the wafer mass production process. However, at present, only a part of the ingot has achieved a crystal defect-free silicon single crystal only by controlling the crystal pulling. In addition, if the sensitivity of the surface inspection apparatus is increased, there is a possibility that even a region called void-free today is determined to be a region where minute void defects exist.
In particular, when a large-diameter wafer having a diameter exceeding 300 mm is used, it becomes more difficult to pull up an ingot that does not contain void defects and the like.

このような課題を解決する従来技術として、シリコンウェーハの表面にエピタキシャル膜を成長させる方法が知られている。
一般に、エピタキシャル成長プロセスでは、その第1ステップとして、シリコンウェーハに対して1100℃以上の高温での水素ベーキングが行われている。これにより、表面酸化膜の除去およびウェーハ表面に存在するボイド欠陥の穴埋めを行う。しかしながら、直径300mmを超える大口径ウェーハの場合では、エピタキシャル成長に伴う高温熱処理時におけるスリップの発生が懸念される。そのため、今後はエピタキシャルプロセスの低温化が必要になると予想される。
As a conventional technique for solving such a problem, a method of growing an epitaxial film on the surface of a silicon wafer is known.
Generally, in an epitaxial growth process, hydrogen baking is performed on a silicon wafer at a high temperature of 1100 ° C. or higher as the first step. This removes the surface oxide film and fills in the void defects existing on the wafer surface. However, in the case of a large-diameter wafer having a diameter exceeding 300 mm, there is a concern about the occurrence of slip during high-temperature heat treatment accompanying epitaxial growth. Therefore, it is expected that the temperature of the epitaxial process will be lowered in the future.

特開平8−181076号公報JP-A-8-181076

しかしながら、低温エピタキシャル成長用のシリコンウェーハとして、表面にボイド欠陥が存在するものを採用した場合には、水素ベーク時の加熱温度が低く、ウェーハ表面のボイド欠陥の穴埋めが不十分となる。その結果、ウェーハ表面の微小な凹凸がエピタキシャル膜の表面に転写され、またはボイド欠陥を起点としてエピタキシャル膜中に欠陥が生じることで、最終的にデバイス特性の劣化を招いてしまう。   However, when a silicon wafer having a void defect on the surface is adopted as a silicon wafer for low temperature epitaxial growth, the heating temperature at the time of hydrogen baking is low, and the filling of the void defect on the wafer surface becomes insufficient. As a result, minute irregularities on the surface of the wafer are transferred to the surface of the epitaxial film, or a defect is generated in the epitaxial film starting from a void defect, which ultimately degrades the device characteristics.

そこで、発明者は鋭意研究の結果、単結晶シリコンに比べて吸光係数が高い加工ダメージからなる加工変質層、アモルファスシリコンおよび多結晶シリコンに着目した。すなわち、単結晶シリコンからなるシリコンウェーハの表層に、研削により得られる加工変質層のみを形成するか、この加工変質層の表面にアモルファスシリコン膜または多結晶シリコン膜を成膜する。次に、レーザ光などの高エネルギ光を、(1)単結晶シリコンは溶融しないものの、シリコン単結晶より吸光係数が高い加工変質層は溶融する液相エピタキシーの熱処理条件または溶融を伴わない固相エピタキシーの熱処理条件で加熱するか、(2)単結晶シリコンは溶融しないものの、シリコン単結晶より吸光係数が高い加工変質層とこれに堆積されたアモルファスシリコン膜または多結晶シリコン膜とが溶融する液相エピタキシーの熱処理条件または溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、これを冷却して固化することで、単結晶シリコンからなるエピタキシャル膜とすれば、上述の問題は解消することを知見し、この発明を完成させた。   Therefore, as a result of earnest research, the inventor paid attention to a work-affected layer, amorphous silicon, and polycrystalline silicon, which are made of processing damage having a higher extinction coefficient than single crystal silicon. That is, only a work-affected layer obtained by grinding is formed on the surface layer of a silicon wafer made of single crystal silicon, or an amorphous silicon film or a polycrystalline silicon film is formed on the surface of the work-affected layer. Next, high energy light such as laser light is used. (1) Although the single crystal silicon does not melt, the work-affected layer having a higher extinction coefficient than the silicon single crystal melts the liquid phase epitaxy heat treatment condition or solid phase without melting Heating under the heat treatment conditions of epitaxy, or (2) Liquid that does not melt single crystal silicon, but melts the work-affected layer having a higher absorption coefficient than silicon single crystal and the deposited amorphous silicon film or polycrystalline silicon film The above-mentioned problems can be solved if the epitaxial film is made of single crystal silicon by heating under the heat treatment conditions of phase epitaxy or the heat treatment conditions of solid phase epitaxy without melting, and then cooling and solidifying it. As a result, the present invention was completed.

この発明は、エピタキシャル成長時の加熱に伴うスリップの発生を無くし、かつウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下を解消することができるエピタキシャルシリコンウェーハの製造方法を提供することを目的としている。   It is an object of the present invention to provide an epitaxial silicon wafer manufacturing method that eliminates the occurrence of slip caused by heating during epitaxial growth and eliminates the reduction in surface roughness of the epitaxial film due to void defects on the wafer surface. It is aimed.

請求項1に記載の発明は、単結晶シリコンからなるシリコンウェーハの表面を研削し、該シリコンウェーハの表層に加工ダメージによる加工変質層を形成する変質層形成工程と、前記加工変質層を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、前記高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、単結晶シリコンからなるエピタキシャル膜とする熱処理工程とを備えたエピタキシャルシリコンウェーハの製造方法である。   The invention according to claim 1 is a modified layer forming step of grinding a surface of a silicon wafer made of single crystal silicon and forming a work-affected layer due to work damage on a surface layer of the silicon wafer, Heating is performed under the liquid phase epitaxy heat treatment conditions involving melting by irradiation with energy light or the solid phase epitaxy heat treatment conditions without melting due to irradiation with high energy light, and then cooled, and then epitaxially formed of single crystal silicon. An epitaxial silicon wafer manufacturing method including a heat treatment step for forming a film.

請求項1に記載の発明によれば、単結晶シリコンからなるシリコンウェーハの表面を研削し、シリコンウェーハの表層に加工ダメージによる加工変質層を形成する(変質層形成工程)。その後、加工変質層を高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、冷却して固化する。熱処理された加工変質層が冷却されて固化する際、この加工変質層の固液界面において、シリコンウェーハの固体領域(単結晶シリコン)の結晶性を引き継ぎ、加工変質層(シリコン)が単結晶シリコンからなるエピタキシャル膜となる。単結晶シリコンに比べて加工変質層は吸光係数が高い。そのため、光加熱式のアニール炉を使用すれば、単結晶シリコンからなるシリコンウェーハが融点(1412℃)に達する前に、液相エピタキシーまたは固相エピタキシーにより、加工変質層を単結晶シリコンからなるエピタキシャル膜に改質することができる。ここでいう「結晶性を引き継ぐ」とは、シリコンウェーハの固体領域の結晶面や結晶方位を継承することをいう。   According to the first aspect of the present invention, the surface of a silicon wafer made of single crystal silicon is ground to form a work-affected layer due to processing damage on the surface layer of the silicon wafer (a deteriorated layer forming step). Thereafter, the work-affected layer is heated under liquid phase epitaxy heat treatment conditions involving melting by irradiation with high energy light or solid phase epitaxy heat treatment conditions without melting due to irradiation with high energy light, and then cooled and solidified. When the heat-processed damaged layer is solidified by cooling, the crystallinity of the solid region (single crystal silicon) of the silicon wafer is inherited at the solid-liquid interface of the processed damaged layer, and the processed damaged layer (silicon) is single crystal silicon. An epitaxial film made of The work-affected layer has a higher extinction coefficient than single crystal silicon. Therefore, if a light heating type annealing furnace is used, before the silicon wafer made of single crystal silicon reaches the melting point (1412 ° C.), the work-affected layer is epitaxially made of single crystal silicon by liquid phase epitaxy or solid phase epitaxy. It can be modified into a membrane. Here, “inheriting crystallinity” means inheriting the crystal plane and crystal orientation of the solid region of the silicon wafer.

すなわち、疑似的ながらエピタキシャル成長を可能とし、従来のエピタキシャル成長の加熱に伴うシリコンウェーハのスリップの発生を無くすことができる。しかも、仮にウェーハ表面にボイド欠陥が存在している場合でも、ウェーハ表面を研削した後の加工変質層の溶融により、表面の平坦度が高いエピタキシャル膜が得られる。その結果、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下を解消することができる。   That is, it is possible to perform epitaxial growth in a pseudo manner, and to eliminate the occurrence of slip of the silicon wafer due to heating of conventional epitaxial growth. Moreover, even if void defects exist on the wafer surface, an epitaxial film having a high surface flatness can be obtained by melting the work-affected layer after grinding the wafer surface. As a result, a reduction in the surface roughness of the epitaxial film due to void defects on the wafer surface can be eliminated.

シリコンウェーハとしては、単結晶シリコンウェーハ、あるいはSOIウェーハを採用することができる。
「シリコンウェーハの表面」とは、デバイスが形成される面をいう。
研削は、例えば表面研削装置を用いて、所定の回転速度で回転中の研削砥石をシリコンウェーハの表面に押し付けることで行われる。これにより、ウェーハ表層に加工ダメージ層である加工変質層が形成される。具体的には、♯170〜♯800の研削砥石を用いてウェーハ表面を研削したとき、厚さ(深さ)が11〜34μmの加工変質層が形成される。加工変質層の厚さは、デバイス活性層に応じて研磨砥石の番定を設計(変更)すればよい。
加工変質層は、アモルファスシリコンと同様に、単結晶シリコンに比べて吸光係数が高い。
As the silicon wafer, a single crystal silicon wafer or an SOI wafer can be employed.
The “surface of the silicon wafer” refers to a surface on which a device is formed.
The grinding is performed, for example, by pressing a rotating grinding wheel at a predetermined rotation speed against the surface of the silicon wafer using a surface grinding apparatus. Thereby, a work-affected layer that is a work damage layer is formed on the wafer surface layer. Specifically, when the wafer surface is ground using a grinding wheel of # 170 to # 800, a work-affected layer having a thickness (depth) of 11 to 34 μm is formed. The thickness of the work-affected layer may be designed (changed) according to the device active layer.
The work-affected layer has a higher extinction coefficient than single crystal silicon, as with amorphous silicon.

熱処理工程では、シリコンウェーハの表面において、融点以上に加熱されて溶融するか融点近くまで加熱された加工変質層が、単結晶シリコン構造に反映した液相エピタキシャル成長または固相エピタキシャル成長を行い、加工変質層は単結晶シリコンのエピタキシャル膜となる。   In the heat treatment process, the work-affected layer heated to the melting point or higher or heated to near the melting point on the surface of the silicon wafer is subjected to liquid phase epitaxial growth or solid-phase epitaxial growth reflected in the single crystal silicon structure. Becomes an epitaxial film of single crystal silicon.

熱処理方法は、加工変質層を溶融する条件での加熱としてもよい。このとき、加工変質層が、単結晶シリコンからなるシリコンウェーハの加工変質層との界面を基準とし、固体領域であるシリコンウェーハの加工変質層との界面を含む結晶性を引き継いで単結晶化する(液相エピタキシー)。
一方、固相エピタキシーの場合には、加工変質層を溶融させず、融点付近までの加熱に止める。これにより、加工変質層が、シリコンウェーハの加工変質層との界面を基準とし、固体領域である支持基板用ウェーハの結晶面を含む結晶性を引き継いで単結晶化する。
また、液相エピタキシャル成長または固相エピタキシャル成長されたエピタキシャル膜の比抵抗の調整は、加工変質層中に予めドーパントを規定量導入することで対応できる。
The heat treatment method may be heating under conditions that melt the work-affected layer. At this time, the work-affected layer becomes a single crystal by taking over the crystallinity including the interface with the work-affected layer of the silicon wafer, which is a solid region, based on the interface with the work-affected layer of the silicon wafer made of single crystal silicon. (Liquid phase epitaxy).
On the other hand, in the case of solid phase epitaxy, the work-affected layer is not melted, and heating is stopped to near the melting point. As a result, the work-affected layer becomes a single crystal by taking over the crystallinity including the crystal plane of the support substrate wafer, which is a solid region, with reference to the interface with the work-affected layer of the silicon wafer.
Moreover, the adjustment of the specific resistance of the epitaxial film grown by liquid phase epitaxial growth or solid phase epitaxial growth can be adjusted by introducing a specified amount of dopant into the work-affected layer in advance.

光加熱方法としては、例えば各種のランプアニール法(スパイククランプアニール法、フラッシュランプアニール法など)、レーザアニール法(レーザスパイクアニール法など)を採用することができる。
高エネルギ光としては、例えばランプ光、レーザ光などを採用することができる。高エネルギ光の照射エネルギは装置仕様により大きく変わるものの、可能な限りエネルギの高いものの方が処理時間の短縮が図れて好ましい。
As the light heating method, for example, various lamp annealing methods (spike clamp annealing method, flash lamp annealing method, etc.) and laser annealing methods (laser spike annealing method, etc.) can be employed.
As the high energy light, for example, lamp light, laser light or the like can be employed. Although the irradiation energy of high-energy light varies greatly depending on the specifications of the apparatus, it is preferable that the energy is as high as possible because the processing time can be shortened.

例えば、加工変質層を溶融させる場合には、レーザ波長に依存するがレーザエネルギ密度を1〜20J/cmとする。1J/cm未満では、溶融時間が長くなりすぎて生産性が低下する。また、20J/cmを超えれば、生産性は高まるが装置コストの問題が生じる。高エネルギ光の好ましい照射エネルギは、2〜5J/cmである。この範囲であれば、市販のレーザアニール装置を使用することができる。また、例えば、加工変質層の溶融を伴わない場合のレーザエネルギ密度は、前記溶融を伴う場合の条件から10%程度低い値とする。
また、レーザ種はエキシマレーザ、固体レーザ、半導体レーザなどシリコン内部に侵入可能な波長のレーザが適用される。また、2種類以上の波長のレーザ光をシリコン表面から照射してもよい。高エネルギ光としてランプ光を用いる場合には、例えば500℃〜1350℃に設定させ、数ミリ秒から数分間加熱すればよい。
For example, when the work-affected layer is melted, the laser energy density is 1 to 20 J / cm 2 depending on the laser wavelength. If it is less than 1 J / cm 2 , the melting time becomes too long and the productivity is lowered. On the other hand, if it exceeds 20 J / cm 2 , productivity is increased, but there is a problem of apparatus cost. A preferable irradiation energy of the high energy light is 2 to 5 J / cm 2 . If it is this range, a commercially available laser annealing apparatus can be used. In addition, for example, the laser energy density without melting the work-affected layer is set to a value that is about 10% lower than the condition with melting.
As the laser type, an excimer laser, a solid-state laser, a semiconductor laser, or the like having a wavelength that can enter the silicon is used. Further, laser light having two or more types of wavelengths may be irradiated from the silicon surface. When lamp light is used as the high energy light, for example, the temperature may be set to 500 ° C. to 1350 ° C. and heated for several milliseconds to several minutes.

請求項2に記載の発明は、前記変質層形成工程から前記熱処理工程までの間に、前記加工変質層にドーパントをイオン注入し、前記熱処理工程では、溶融した前記加工変質層に、前記ドーパントが拡散される請求項1に記載のエピタキシャルシリコンウェーハの製造方法である。   According to the second aspect of the present invention, a dopant is ion-implanted into the work-affected layer between the deteriorated layer forming step and the heat treatment step, and in the heat treatment step, the dopant is added to the melted work-affected layer. It is a manufacturing method of the epitaxial silicon wafer of Claim 1 diffused.

請求項2に記載の発明によれば、ドーパントのイオン注入量は、例えばボロンを1.33×1014〜1.46×1016atoms/cmとなるように設定すればよい。
ドーパントのイオン注入エネルギは、対象となる加工変質層の厚さ(深さ)より注入深さが浅くなるように設定すればよい。好ましくは加工変質層の表層近傍にドーパントを注入した方が、イオン注入装置に負荷をかけず、また中電流イオン注入装置などを使用することができ、イオン電流も大きくなって生産性が高まる。
According to the invention described in claim 2, the ion implantation amount of the dopant may be set so that, for example, boron is 1.33 × 10 14 to 1.46 × 10 16 atoms / cm 3 .
The ion implantation energy of the dopant may be set so that the implantation depth is smaller than the thickness (depth) of the target work-affected layer. Preferably, when the dopant is implanted in the vicinity of the surface layer of the work-affected layer, a load is not applied to the ion implantation apparatus, a medium current ion implantation apparatus or the like can be used, and the ionic current is increased to increase productivity.

請求項3に記載の発明は、単結晶シリコンからなるシリコンウェーハの表面を研削し、該シリコンウェーハの表層に加工ダメージによる加工変質層を形成する変質層形成工程と、該変質層形成工程後、前記加工変質層の表面にアモルファスシリコン膜または多結晶シリコン膜を堆積させる堆積工程と、該堆積工程後、前記加工変質層に堆積された前記アモルファスシリコン膜または多結晶シリコン膜と前記加工変質層とを、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、単結晶シリコンからなるエピタキシャル膜とする熱処理工程とを備えたエピタキシャルシリコンウェーハの製造方法である。   The invention according to claim 3 is a modified layer forming step of grinding a surface of a silicon wafer made of single crystal silicon and forming a work damaged layer due to processing damage on a surface layer of the silicon wafer, and after the deteriorated layer forming step, A deposition step of depositing an amorphous silicon film or a polycrystalline silicon film on a surface of the work-affected layer; and after the deposition step, the amorphous silicon film or polycrystalline silicon film deposited on the work-affected layer and the work-affected layer. Is heated under conditions of heat treatment for liquid phase epitaxy accompanied by melting by irradiation with high energy light or under conditions for heat treatment of solid phase epitaxy without melting due to irradiation of high energy light, and then cooled, from single crystal silicon. An epitaxial silicon wafer manufacturing method including a heat treatment step for forming an epitaxial film.

請求項3に記載の発明によれば、単結晶シリコンからなるシリコンウェーハの表面を研削し、シリコンウェーハの表層に加工ダメージによる加工変質層を形成する(変質層形成工程)。その後、加工変質層の表面にアモルファスシリコン膜または多結晶シリコン膜を、例えばCVD(化学的気相成長)法などの薄膜成長法により堆積させる(堆積工程)。次に、この堆積されたアモルファスシリコン膜または多結晶シリコン膜と加工変質層とを、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、これを冷却して固化する(熱処理工程)。熱処理されたシリコンが固化する際、この熱処理されたシリコンの固液界面において、固体領域(単結晶シリコン)の結晶性を引き継ぎ、この熱処理されたシリコンが単結晶シリコンからなるエピタキシャル膜となる。単結晶シリコンに比べて加工変質層、アモルファスシリコンおよび多結晶シリコンは吸光係数が高い。特に、アモルファスシリコンは1桁程高いと言われている。そのため、光加熱式のアニール炉を使用すれば、単結晶のシリコンウェーハが融点に達する前に、加工変質層上のアモルファスシリコン膜または多結晶シリコン膜と、加工変質層とが溶融し、その後、これを冷却、固化してエピタキシャル膜に改質することができる。   According to the third aspect of the present invention, the surface of the silicon wafer made of single crystal silicon is ground to form a work-affected layer due to processing damage on the surface layer of the silicon wafer (a deteriorated layer forming step). Thereafter, an amorphous silicon film or a polycrystalline silicon film is deposited on the surface of the work-affected layer by a thin film growth method such as a CVD (chemical vapor deposition) method (deposition step). Next, the deposited amorphous silicon film or polycrystalline silicon film and the work-affected layer are subjected to a liquid phase epitaxy heat treatment condition involving melting by irradiation with high-energy light, or solidified without melting due to irradiation with high-energy light. Heating is performed under the heat treatment conditions of phase epitaxy, and then it is cooled and solidified (heat treatment step). When the heat-treated silicon solidifies, the crystallinity of the solid region (single crystal silicon) is inherited at the solid-liquid interface of the heat-treated silicon, and the heat-treated silicon becomes an epitaxial film made of single crystal silicon. Compared to single crystal silicon, the work-affected layer, amorphous silicon, and polycrystalline silicon have a higher extinction coefficient. In particular, amorphous silicon is said to be about an order of magnitude higher. Therefore, if an optical heating type annealing furnace is used, the amorphous silicon film or polycrystalline silicon film on the work-affected layer and the work-affected layer are melted before the single crystal silicon wafer reaches the melting point, This can be cooled and solidified to be transformed into an epitaxial film.

しかも、仮にウェーハ表面にボイド欠陥が存在する場合でも、ウェーハ表面を研削しての加工変質層の形成によって、これを除去することができる。また、続く加工変質層へのシリコン膜の堆積直後、加工変質層の表面凹凸に起因した微小凹凸がシリコン膜の表面に転写された場合でも、続く熱処理工程でシリコン膜を液相エピタキシーの熱処理条件または固相エピタキシーの熱処理条件で熱処理することにより、これを溶失させることができる。その結果、表面の平坦度が高いエピタキシャル膜が得られる。
また、溶融後に液相エピタキシャル成長されたシリコン膜の比抵抗の調整は、アモルファスシリコン膜または多結晶シリコン膜中に予めドーパントを規定量導入することで対応できる。
Moreover, even if a void defect exists on the wafer surface, it can be removed by forming a work-affected layer by grinding the wafer surface. In addition, immediately after the deposition of the silicon film on the subsequent work-affected layer, even if micro unevenness due to the surface unevenness of the work-affected layer is transferred to the surface of the silicon film, the heat treatment conditions for the liquid phase epitaxy in the subsequent heat treatment process Alternatively, it can be melted away by heat treatment under the heat treatment conditions of solid phase epitaxy. As a result, an epitaxial film having a high surface flatness can be obtained.
Further, the specific resistance of the silicon film grown by liquid phase epitaxial after melting can be adjusted by introducing a specified amount of dopant in advance into the amorphous silicon film or the polycrystalline silicon film.

ここでいう「堆積」とは、エピタキシャル成長を含まないアモルファスシリコン膜または多結晶シリコンの成長をいう。
アモルファスシリコン膜または多結晶シリコン膜を堆積させる方法としては、例えば気相成長法を採用すればよい。その他、スパッタ法などでもよい。
気相成長法としては、例えば常圧気相成長法、減圧気相成長法、有機金属気相成長法等を採用することができる。
気相成長装置としては、1枚ずつシリコンウェーハを処理する枚葉型、複数枚のシリコンウェーハを同時に処理可能なパンケーキ型、バレル型、ホットウォール型、クラスタ型でもよい。
気相成長法で使用される反応ガス(ソースガス)の成分としては、例えばSiHを採用することができる。また、キャリアガスの成分としては、水素を採用することができる。
“Deposition” here refers to growth of an amorphous silicon film or polycrystalline silicon that does not include epitaxial growth.
As a method for depositing the amorphous silicon film or the polycrystalline silicon film, for example, a vapor phase growth method may be employed. In addition, sputtering may be used.
As the vapor phase growth method, for example, an atmospheric pressure vapor phase growth method, a reduced pressure vapor phase growth method, a metal organic vapor phase growth method, or the like can be employed.
The vapor phase growth apparatus may be a single wafer type that processes silicon wafers one by one, a pancake type that can process a plurality of silicon wafers simultaneously, a barrel type, a hot wall type, or a cluster type.
For example, SiH 4 can be used as a component of the reaction gas (source gas) used in the vapor phase growth method. Further, hydrogen can be employed as a component of the carrier gas.

請求項4に記載の発明は、前記堆積工程では、ドーパントガスを使用する気相成長法が採用された請求項3に記載のエピタキシャルシリコンウェーハの製造方法である。   The invention according to claim 4 is the method for producing an epitaxial silicon wafer according to claim 3, wherein a vapor phase growth method using a dopant gas is employed in the deposition step.

ドーパントガスの成分としては、n形として、例えばPH(フォスフィン),AsH(アルシン)などを採用することができる。また、p形として、例えばホウ素(B)を採用することができる。
ドーパント濃度は、顧客のデバイスに応じて仕様が異なるので一概に決められない。一般的には1Ω・cm以上100Ω・cm以下となるように、p型の場合、1.33×1014〜1.46×1016atoms/cmとする。
As a component of the dopant gas, for example, PH 3 (phosphine), AsH 3 (arsine) or the like can be employed as the n-type. Further, for example, boron (B) can be employed as the p-type.
The dopant concentration cannot be generally determined because the specifications differ depending on the customer's device. In general, in the case of the p-type, 1.33 × 10 14 to 1.46 × 10 16 atoms / cm 3 so as to be 1 Ω · cm or more and 100 Ω · cm or less.

請求項5に記載の発明は、前記堆積工程から前記熱処理工程までの間に、前記アモルファスシリコン膜または多結晶シリコン膜にドーパントをイオン注入し、前記熱処理工程では、溶融した前記アモルファスシリコン膜または多結晶シリコン膜に、前記ドーパントが拡散される請求項3または請求項4に記載のエピタキシャルシリコンウェーハの製造方法である。   According to a fifth aspect of the present invention, a dopant is ion-implanted into the amorphous silicon film or the polycrystalline silicon film between the deposition step and the heat treatment step. 5. The method for producing an epitaxial silicon wafer according to claim 3, wherein the dopant is diffused into the crystalline silicon film.

ドーパントのイオン注入量は、前述したように例えばボロンを1.33×1014〜1.46×1016atoms/cmとなるように設定すればよい。
ドーパントのイオン注入エネルギは、対象となるアモルファスシリコン膜や多結晶シリコン膜の厚さより注入深さが浅くなるように設定すればよい。好ましくはアモルファスシリコン膜や多結晶シリコン膜の表層近傍にドーパントを注入した方が、イオン注入装置に負荷をかけず、また中電流イオン注入装置などを使用することができ、イオン電流も大きくなって生産性が高まる。
As described above, the dopant ion implantation amount may be set such that, for example, boron is 1.33 × 10 14 to 1.46 × 10 16 atoms / cm 3 .
The dopant ion implantation energy may be set so that the implantation depth is shallower than the thickness of the target amorphous silicon film or polycrystalline silicon film. Preferably, when the dopant is implanted near the surface layer of the amorphous silicon film or the polycrystalline silicon film, a load is not applied to the ion implantation apparatus, and a medium current ion implantation apparatus or the like can be used, resulting in a large ion current. Productivity increases.

請求項6に記載の発明は、前記高エネルギ光がレーザ光またはランプ光である請求項1〜請求項5のうち、何れか1項に記載のエピタキシャルシリコンウェーハの製造方法である。
特に、レーザ光を採用した場合には、レーザスキャン速度や照射時間を任意に変更できるので、固化速度などを変更可能で、得られるエピタキシャル膜の品質を改善することができる。
The invention according to claim 6 is the method for producing an epitaxial silicon wafer according to any one of claims 1 to 5, wherein the high-energy light is laser light or lamp light.
In particular, when laser light is employed, the laser scan speed and irradiation time can be arbitrarily changed, so that the solidification speed and the like can be changed, and the quality of the obtained epitaxial film can be improved.

レーザ光としては、例えば、エキシマレーザやYAGレーザの第3高調波(波長355nm)のパルスレーザ光、Nd:YAGレーザ、Nd:YLFレーザ、Nd:ガラスファイバレーザ、Nd:YV04レーザ、Yb:YAGレーザなどの第2高調波、第3高調波、第4高調波などを採用することができる。また、レーザ光はパルス照射でも連続照射の何れでもよく、またビーム幅はシリコンウェーハの直径以上にした方が均一に溶融できるので好ましい。
レーザ光の照射エネルギ、レーザ光の照射パルス数、レーザ光のパルス幅は、レーザ光の種類に応じてそれぞれ選択される。
ランプ光としては、例えば、RTA(ラピッド・サーマル・アニーリング)装置やFLA装置(フラッシュ・ランプ・アニーリング)を用いることができる。また、固層エピタキシャル成長させる場合には、通常の抵抗加熱炉を用いてもよい。
As the laser light, for example, a third harmonic (wavelength 355 nm) pulse laser light of an excimer laser or YAG laser, Nd: YAG laser, Nd: YLF laser, Nd: glass fiber laser, Nd: YV04 laser, Yb: YAG A second harmonic, a third harmonic, a fourth harmonic, or the like such as a laser can be used. Further, the laser beam may be either pulsed irradiation or continuous irradiation, and it is preferable that the beam width be equal to or larger than the diameter of the silicon wafer because melting can be performed uniformly.
The irradiation energy of the laser beam, the number of irradiation pulses of the laser beam, and the pulse width of the laser beam are selected according to the type of the laser beam.
As the lamp light, for example, an RTA (rapid thermal annealing) apparatus or an FLA apparatus (flash lamp annealing) can be used. In the case of solid layer epitaxial growth, a normal resistance heating furnace may be used.

請求項7に記載の発明は、前記熱処理工程後、前記エピタキシャル膜の表面を研磨する請求項1〜請求項6のうち、何れか1項に記載のエピタキシャルシリコンウェーハの製造方法である。   The invention according to claim 7 is the method for producing an epitaxial silicon wafer according to any one of claims 1 to 6, wherein the surface of the epitaxial film is polished after the heat treatment step.

請求項7に記載の発明によれば、熱処理工程後、エピタキシャル膜の表面を研磨するので、仮にエピタキシャル膜の表面に微小な凹凸欠陥が存在しても、市販のエピタキシャルシリコンウェーハと同等の表面平坦度を得ることができる。   According to the seventh aspect of the invention, since the surface of the epitaxial film is polished after the heat treatment step, even if there are minute irregularities on the surface of the epitaxial film, the surface flatness equivalent to a commercially available epitaxial silicon wafer is obtained. You can get a degree.

エピタキシャル膜の表面の研磨量は、エピタキシャル膜の厚さより少なくするのは当然であるが、研磨により平坦度劣化を防ぐためにできるだけ少なくする。すなわち、研磨代は凹凸欠陥高さを研磨除去できるだけの大きさである。例えば5〜1000nmである。5nm未満では、現状のCMP(Crystal Originated Particle)装置では表面を均一に研磨するのが困難であり、逆に研磨代が大きいと平坦度を劣化させる可能性がある。   The amount of polishing of the surface of the epitaxial film is naturally less than the thickness of the epitaxial film, but is reduced as much as possible to prevent deterioration of flatness due to polishing. That is, the polishing allowance is large enough to polish and remove the irregular defect height. For example, it is 5 to 1000 nm. If the thickness is less than 5 nm, it is difficult to uniformly polish the surface with the current CMP (Crystal Originated Particle) apparatus. Conversely, if the polishing allowance is large, the flatness may be deteriorated.

請求項1に記載の発明によれば、単結晶のシリコンウェーハの表面を研削し、ウェーハ表層に加工変質層を形成後、加工変質層を高エネルギ光の照射により、溶融を伴う液相エピタキシーの熱処理条件か、溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却して固化する。加工変質層は、単結晶シリコンに比べて吸光係数が高いので、光加熱すれば、単結晶のシリコンウェーハが融点に達する前に加工変質層が溶融し、固化してエピタキシャル膜に改質することができる。その結果、液相エピタキシャル成長または固相エピタキシャル成長を可能とし、従来の気相エピタキシャル成長に伴う加熱時に発生していたスリップを無くすことができる。
しかも、仮にウェーハ表面にボイド欠陥が存在している場合でも、ウェーハ表面の研削およびその後の加工変質層の溶融により、表面の平坦度が高いエピタキシャル膜が得られる。その結果、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下を解消することができる。
According to the first aspect of the present invention, after the surface of a single crystal silicon wafer is ground and a work-affected layer is formed on the surface layer of the wafer, the work-affected layer is irradiated with high-energy light to cause liquid phase epitaxy with melting. Heating is performed under heat treatment conditions or heat treatment conditions for solid phase epitaxy without melting, and then cooled to solidify. Since the work-affected layer has a higher extinction coefficient than single crystal silicon, if the optically heated, the work-affected layer melts and solidifies before the single crystal silicon wafer reaches the melting point, and is transformed into an epitaxial film. Can do. As a result, liquid phase epitaxial growth or solid phase epitaxial growth can be performed, and slip generated during heating associated with conventional vapor phase epitaxial growth can be eliminated.
Moreover, even if void defects are present on the wafer surface, an epitaxial film having a high surface flatness can be obtained by grinding the wafer surface and melting the work-affected layer thereafter. As a result, a reduction in the surface roughness of the epitaxial film due to void defects on the wafer surface can be eliminated.

また、請求項3に記載の発明によれば、単結晶のシリコンウェーハの表面を研削し、ウェーハ表層に加工変質層を形成後、加工変質層の表面にアモルファスシリコン膜または多結晶シリコン膜を堆積させる。その後、堆積されたシリコン膜と加工変質層とを、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、溶融を伴わない固相エピタキシーの熱処理条件で加熱する。次に、これを冷却して固化することで、熱処理されたシリコンをエピタキシャル膜に改質することができる。その結果、エピタキシャル膜の液相エピタキシャル成長または固相エピタキシーを可能とし、従来の気相エピタキシャル成長に伴う加熱時に発生していたスリップを無くすことができる。
しかも、仮にウェーハ表面にボイド欠陥が存在する場合でも、ウェーハ表面を研削しての加工変質層の形成によって、これを除去することができる。また、続く加工変質層へのシリコン膜の堆積直後、加工変質層の表面凹凸に起因した微小凹凸がシリコン膜の表面に転写された場合でも、続く熱処理工程でシリコン膜を溶融することにより、これを溶失させることができる。その結果、表面の平坦度が高いエピタキシャル膜が得られる。
According to the invention described in claim 3, after the surface of the single crystal silicon wafer is ground and a work-affected layer is formed on the surface of the wafer, an amorphous silicon film or a polycrystalline silicon film is deposited on the surface of the work-affected layer. Let Thereafter, the deposited silicon film and the work-affected layer are heated under a liquid phase epitaxy heat treatment condition involving melting by irradiation with high energy light or a solid phase epitaxy heat treatment condition without melting. Next, by cooling and solidifying this, the heat-treated silicon can be modified into an epitaxial film. As a result, it is possible to perform liquid phase epitaxial growth or solid phase epitaxy of the epitaxial film, and to eliminate the slip that has occurred during heating accompanying conventional vapor phase epitaxial growth.
Moreover, even if a void defect exists on the wafer surface, it can be removed by forming a work-affected layer by grinding the wafer surface. In addition, immediately after the deposition of the silicon film on the subsequent work-affected layer, even if minute unevenness due to the surface unevenness of the work-affected layer is transferred to the surface of the silicon film, this is achieved by melting the silicon film in the subsequent heat treatment process. Can be dissolved. As a result, an epitaxial film having a high surface flatness can be obtained.

特に、請求項7に記載の発明によれば、熱処理工程後、前記エピタキシャル膜の表面を研磨するので、仮にエピタキシャル膜の表面に微小な凹凸欠陥が存在しても、市販のエピタキシャルシリコンウェーハと同等の表面平坦度を得ることができる。   In particular, according to the invention described in claim 7, since the surface of the epitaxial film is polished after the heat treatment step, even if minute irregularities exist on the surface of the epitaxial film, it is equivalent to a commercially available epitaxial silicon wafer. The surface flatness can be obtained.

この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法に使用されるシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer used for the manufacturing method of the epitaxial silicon wafer which concerns on Example 1 of this invention. この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法の変質層形成工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the deteriorated layer formation process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 1 of this invention. この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法の熱処理工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the heat processing process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 1 of this invention. この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法のエピタキシャル膜の成膜状態を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the film-forming state of the epitaxial film of the manufacturing method of the epitaxial silicon wafer which concerns on Example 1 of this invention. この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法のエピタキシャル膜の研磨工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the grinding | polishing process of the epitaxial film of the manufacturing method of the epitaxial silicon wafer which concerns on Example 1 of this invention. この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法に使用されるシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer used for the manufacturing method of the epitaxial silicon wafer which concerns on Example 2 of this invention. この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法のシリコンウェーハの変質層形成工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the altered layer formation process of the silicon wafer of the manufacturing method of the epitaxial silicon wafer which concerns on Example 2 of this invention. この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法の堆積工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the deposition process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 2 of this invention. この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法の熱処理工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the heat treatment process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 2 of this invention. この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法のエピタキシャル膜の成膜状態を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the film-forming state of the epitaxial film of the manufacturing method of the epitaxial silicon wafer which concerns on Example 2 of this invention. この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法の研磨工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the grinding | polishing process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 2 of this invention. この発明の実施例3に係るエピタキシャルシリコンウェーハの製造方法に使用されるシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer used for the manufacturing method of the epitaxial silicon wafer which concerns on Example 3 of this invention. この発明の実施例3に係るエピタキシャルシリコンウェーハの製造方法の変質層形成工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the deteriorated layer formation process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 3 of this invention. この発明の実施例3に係るエピタキシャルシリコンウェーハの製造方法の熱処理工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the heat processing process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 3 of this invention. この発明の実施例3に係るエピタキシャルシリコンウェーハの製造方法のエピタキシャル膜の成膜状態を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the film-forming state of the epitaxial film of the manufacturing method of the epitaxial silicon wafer which concerns on Example 3 of this invention. この発明の実施例3に係るエピタキシャルシリコンウェーハの製造方法の研磨工程を示すシリコンウェーハの縦断面図である。It is a longitudinal cross-sectional view of the silicon wafer which shows the grinding | polishing process of the manufacturing method of the epitaxial silicon wafer which concerns on Example 3 of this invention.

以下、この発明の実施例を具体的に説明する。   Examples of the present invention will be specifically described below.

この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法を説明する。
チョクラルスキー法により直径200mm、初期酸素濃度1.3×1018atoms/cmの空孔リッチなボイド欠陥が存在するシリコン単結晶インゴットを引き上げる。その際、ドーパントとしてボロンを、シリコン単結晶インゴットの比抵抗が2mΩ・cmとなるまで添加する。得られたシリコン単結晶インゴットには、ブロック切断、外径研削およびスライスの各工程が順次施される。これにより、表面にボイド欠陥が多数存在するシリコンウェーハが作製される。
A method for manufacturing an epitaxial silicon wafer according to Embodiment 1 of the present invention will be described.
A silicon single crystal ingot having a void-rich void defect having a diameter of 200 mm and an initial oxygen concentration of 1.3 × 10 18 atoms / cm 3 is pulled up by the Czochralski method. At that time, boron is added as a dopant until the specific resistance of the silicon single crystal ingot becomes 2 mΩ · cm. The resulting silicon single crystal ingot is sequentially subjected to block cutting, outer diameter grinding, and slicing steps. Thereby, a silicon wafer having a large number of void defects on the surface is produced.

次に、図1a〜図1eのフローシートを参照して、このシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造方法を説明する。
図1aに示すように、まず上述した製造方法によりシリコンウェーハ10を準備する。
次いで、シリコンウェーハ10を、枚葉式の片面研削装置20のウェーハ保持板に吸着し、シリコンウェーハ10の表面を、#800のカップ型レジノイド研削砥石20aにより研削する(図1b、研削工程)。このときのウェーハ表層の研削量は80μmである。これにより、ウェーハ表層に厚さ11μmの加工ダメージからなる加工変質層10aが形成される。
Next, an epitaxial silicon wafer manufacturing method using the silicon wafer will be described with reference to the flow sheets of FIGS.
As shown in FIG. 1a, a silicon wafer 10 is first prepared by the manufacturing method described above.
Next, the silicon wafer 10 is adsorbed to the wafer holding plate of the single-wafer single-side grinding apparatus 20, and the surface of the silicon wafer 10 is ground with a # 800 cup-type resinoid grinding wheel 20a (FIG. 1b, grinding process). The grinding amount of the wafer surface layer at this time is 80 μm. As a result, a work-affected layer 10a having a processing damage of 11 μm in thickness is formed on the wafer surface layer.

それから、研削されたシリコンウェーハ10を、真空下、あるいはヘリウムガス雰囲気またはアルゴンガス雰囲気のレーザアニール炉(パルス方式)に挿入する。ここで、加工変質層10aに、Nd:YLYレーザ光(波長527nm)を、エネルギ密度4.5J/cmで照射する(図1c、熱処理工程)。これにより、加工変質層10aが溶けて溶融シリコン層11となる。
前述したように、加工変質層10aは、単結晶シリコンに比べて吸光係数が1桁程高い加工ダメージ層である。そのため、レーザアニール炉を使用し、前述した条件でエキシマレーザ光(高エネルギ光)を照射すれば、加工変質層10aより吸光係数が低い単結晶のシリコンウェーハ10は溶けず、加工変質層10aのみが溶融する。
Then, the ground silicon wafer 10 is inserted into a laser annealing furnace (pulse system) in a vacuum or in a helium gas atmosphere or an argon gas atmosphere. Here, the work-affected layer 10a is irradiated with Nd: YLY laser light (wavelength 527 nm) at an energy density of 4.5 J / cm 2 (FIG. 1c, heat treatment step). As a result, the work-affected layer 10a is melted to form the molten silicon layer 11.
As described above, the work-affected layer 10a is a work damage layer having a light absorption coefficient that is one digit higher than that of single crystal silicon. Therefore, when a laser annealing furnace is used and excimer laser light (high energy light) is irradiated under the above-described conditions, the single crystal silicon wafer 10 having a lower absorption coefficient than the work-affected layer 10a does not melt, and only the work-affected layer 10a is melted. Melts.

その後、溶融シリコン層11を冷却し、固化することで、加工変質層10aのみが単結晶のエピタキシャル膜12に変質する(図1d)。このようにレーザアニール炉を使用すれば、単結晶のシリコンウェーハ10が融点に達する前に加工変質層10aが溶融される。その後、溶融シリコン層11が冷却され、固化されるが、溶融されたシリコン(加工変質層10a)の固液界面において、固体領域であるシリコンウェーハ10の結晶性を引き継ぎ、単結晶シリコンのエピタキシャル膜12が成長される。   Thereafter, the molten silicon layer 11 is cooled and solidified, whereby only the work-affected layer 10a is transformed into a single crystal epitaxial film 12 (FIG. 1d). If the laser annealing furnace is used in this way, the work-affected layer 10a is melted before the single crystal silicon wafer 10 reaches the melting point. Thereafter, the molten silicon layer 11 is cooled and solidified. At the solid-liquid interface of the melted silicon (processed layer 10a), the crystallinity of the silicon wafer 10 that is a solid region is taken over, and an epitaxial film of single crystal silicon is obtained. 12 is grown.

すなわち、疑似的ながらエピタキシャル成長を可能とし、従来の(気相)ピタキシャル成長の加熱に伴うシリコンウェーハのスリップの発生を無くすことができる。しかも、仮にシリコンウェーハ11の表面にボイド欠陥が存在する場合でも、ウェーハ表面を研削後、加工変質層10aを溶融させるので、表面の平坦度が高いエピタキシャル膜12が得られる。その結果、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜12の表面粗さの低下を解消することができる。
実際に、研削工程において、研削砥石の番手が#170、♯325、♯800の3種類のレジノイド研削砥石によりシリコンウェーハの表面を研削した。得られた加工変質層10aの厚さは、走査型電子顕微鏡を用いた測定の結果、#170の場合で34μm、♯325の場合で26μm、♯800の場合で11μmであった。
That is, it is possible to perform epitaxial growth in a pseudo manner, and to eliminate the occurrence of slip of the silicon wafer accompanying the heating of the conventional (vapor phase) epitaxial growth. Moreover, even if void defects exist on the surface of the silicon wafer 11, the work-affected layer 10a is melted after grinding the wafer surface, so that the epitaxial film 12 having a high surface flatness can be obtained. As a result, it is possible to eliminate the decrease in the surface roughness of the epitaxial film 12 due to the void defect on the wafer surface.
Actually, in the grinding process, the surface of the silicon wafer was ground with three types of resinoid grinding wheels of # 170, # 325, and # 800. As a result of measurement using a scanning electron microscope, the thickness of the work-affected layer 10a obtained was 34 μm in the case of # 170, 26 μm in the case of # 325, and 11 μm in the case of # 800.

次に、シリコンウェーハ10を、その溶融された部分を下に向け、キャリアプレートを介して、枚葉式の研磨装置の研磨ヘッドの下面に貼着し、ウェーハ表層を例えば研磨量0.05μm程度で化学的機械的研磨する。その結果、エピタキシャルシリコンウェーハ30が作製される(図1e)。
これにより、仮にレーザ照射後のシリコン表面に凹凸が生じたとしても、溶融時に単結晶シリコンの場合より低い温度でボイド欠陥や転位クラスタを消滅させ、ウェーハの表面粗さを小さくすることができる。しかも、このような効果が、単結晶シリコン(融点1412℃)を溶融可能な高出力の光加熱式のアニール炉に比べて低出力の光加熱式のアニール炉で得られる。そのため、アニール炉の低コスト化および光加熱源の長寿命化が図れる。
Next, the silicon wafer 10 is bonded to the lower surface of the polishing head of the single wafer type polishing apparatus via the carrier plate with the melted portion facing downward, and the wafer surface layer has a polishing amount of about 0.05 μm, for example. With chemical mechanical polishing. As a result, an epitaxial silicon wafer 30 is produced (FIG. 1e).
As a result, even if unevenness occurs on the silicon surface after laser irradiation, void defects and dislocation clusters can be eliminated at a lower temperature than in the case of single crystal silicon during melting, and the surface roughness of the wafer can be reduced. In addition, such an effect can be obtained in a low-power optical heating type annealing furnace as compared with a high-power optical heating type annealing furnace capable of melting single crystal silicon (melting point: 1412 ° C.). Therefore, the cost of the annealing furnace can be reduced and the life of the optical heating source can be extended.

次に、図2a〜図2fのフローシートを参照して、この発明の実施例2に係るエピタキシャルシリコンウェーハの製造方法を説明する。
この実施例2のエピタキシャルシリコンウェーハの製造方法は、以下の点を特徴としている。すなわち、シリコンウェーハ10(図2a)の表層に、加工変質層10aを形成し(図2b)、この加工変質層10aの表面にアモルファスシリコン膜13を、CVD(化学的気相成長)法により堆積させる(図2c、堆積工程)。その後、アモルファスシリコン膜13および加工変質層10aにエキシマレーザ光を照射し、これらを溶融して実施例1の場合に比べて厚肉な溶融シリコン層11Aを形成する(図2d、熱処理工程)。次いで、溶融シリコン層11Aを冷却し、これを固化することで、溶融シリコン層11Aを厚肉なエピタキシャル膜12Aに変質させる(図2e)。そして、変質後のエピタキシャル膜12Aの表面を化学的機械的研磨することで、エピタキシャルシリコンウェーハ30Aが作製される(図2f)。
Next, an epitaxial silicon wafer manufacturing method according to Embodiment 2 of the present invention will be described with reference to the flow sheets of FIGS.
The manufacturing method of the epitaxial silicon wafer of Example 2 is characterized by the following points. That is, a work-affected layer 10a is formed on the surface layer of the silicon wafer 10 (FIG. 2a) (FIG. 2b), and an amorphous silicon film 13 is deposited on the surface of the work-affected layer 10a by a CVD (chemical vapor deposition) method. (FIG. 2c, deposition process). Thereafter, the excimer laser light is irradiated to the amorphous silicon film 13 and the work-affected layer 10a, and these are melted to form a thick molten silicon layer 11A as compared with the case of Example 1 (FIG. 2d, heat treatment step). Next, the molten silicon layer 11A is cooled and solidified to transform the molten silicon layer 11A into a thick epitaxial film 12A (FIG. 2e). Then, the surface of the altered epitaxial film 12A is chemically and mechanically polished to produce an epitaxial silicon wafer 30A (FIG. 2f).

アモルファスシリコン膜13の堆積方法は、200〜400℃に設定されたCVD炉内に、加工変質層10aが形成されたシリコンウェーハ10を投入し、水素ガスをベースにして、シランガス、必要に応じてジボロランガスを導入し、アモルファスシリコン膜13を2μm堆積させる。
なお、アモルファスシリコン膜13に代えて多結晶シリコン膜を堆積させてもよい。多結晶シリコンの堆積方法としては、CVD装置に温度500℃〜750℃程度の温度域で、例えば減圧化によりモノシランガスを導入し、多結晶シリコンを堆積させる方法などを採用することができる。
The amorphous silicon film 13 is deposited by placing the silicon wafer 10 on which the work-affected layer 10a is formed in a CVD furnace set to 200 to 400 ° C., using hydrogen gas as a base, silane gas, and if necessary. Diborolane gas is introduced to deposit an amorphous silicon film 13 of 2 μm.
A polycrystalline silicon film may be deposited instead of the amorphous silicon film 13. As a method for depositing polycrystalline silicon, a method of depositing polycrystalline silicon by introducing a monosilane gas into the CVD apparatus in a temperature range of about 500 ° C. to 750 ° C., for example, by reducing the pressure can be employed.

なお、必要に応じて、堆積工程でアモルファスシリコン膜13にドーパントを添加してもよく、またはドーパントを添加するのではなく、堆積工程から熱処理工程までの間に、アモルファスシリコン膜13の内部に、その表面からドーパントをイオン注入してもよい。この場合には、以下のイオン注入工程が行われる。
まず、アモルファスシリコン膜13付きのシリコンウェーハ10を中電流イオン注入装置の炉内に挿入し、70keVの加速電圧で所定濃度となるようにドーパントをイオン注入する。これにより、ウェーハ表面から深さ300nm付近の位置に注入ピーク領域を有したイオン注入領域部が形成される。ドーパントのイオン注入を採用した場合、熱処理工程において、アモルファスシリコン膜13の全域にドーパントが均一に拡散される。
If necessary, a dopant may be added to the amorphous silicon film 13 in the deposition process, or the dopant may not be added, but the amorphous silicon film 13 may be added between the deposition process and the heat treatment process. The dopant may be ion-implanted from the surface. In this case, the following ion implantation process is performed.
First, the silicon wafer 10 with the amorphous silicon film 13 is inserted into a furnace of a medium current ion implantation apparatus, and a dopant is ion-implanted so as to have a predetermined concentration at an acceleration voltage of 70 keV. Thereby, an ion implantation region having an implantation peak region at a position near a depth of 300 nm from the wafer surface is formed. When dopant ion implantation is employed, the dopant is uniformly diffused throughout the amorphous silicon film 13 in the heat treatment step.

Nd:YLYレーザ光の照射条件は、波長527nm、エネルギ密度4.5J/cmで、シリコンウェーハ10の表面全域に照射する。これにより、アモルファスシリコン膜13だけでなく加工変質層10aも同時に溶融され、厚肉な溶融シリコン11Aとなる。その後、これを冷却して固化することで厚肉なエピタキシャル膜12Aが得られる。
このように構成したので、仮に堆積直後のアモルファスシリコン膜13の表面に、加工変質層10aの表面凹凸に起因した微小凹凸が転写された場合でも、その後のアモルファスシリコン膜13および加工変質層10aの溶融により、表面の平坦度が高いエピタキシャル膜12Aが得られる。こうして、エピタキシャルシリコンウェーハ30Aが作製される。
その他の構成、作用および効果は、実施例1とから推測可能な範囲であるので、説明を省略する。
Nd: irradiation conditions YLY laser light, wavelength 527 nm, at an energy density of 4.5 J / cm 2, irradiating the entire surface of the silicon wafer 10. As a result, not only the amorphous silicon film 13 but also the work-affected layer 10a is melted at the same time, resulting in a thick molten silicon 11A. Thereafter, this is cooled and solidified to obtain a thick epitaxial film 12A.
Since it comprised in this way, even when the micro unevenness | corrugation resulting from the surface unevenness | corrugation of the work-affected layer 10a is transferred to the surface of the amorphous silicon film 13 just after deposition, the subsequent amorphous silicon film 13 and the work-affected layer 10a By melting, an epitaxial film 12A having a high surface flatness is obtained. In this way, the epitaxial silicon wafer 30A is manufactured.
Other configurations, operations, and effects are in a range that can be estimated from the first embodiment, and thus description thereof is omitted.

次に、図3のフローシートを参照して、この発明の実施例3に係るエピタキシャルシリコンウェーハの製造方法を説明する。
この実施例3のエピタキシャルシリコンウェーハの製造方法は、以下の点を特徴としている。すなわち、シリコンウェーハ10(図3a)の表層に、加工変質層10aを形成し(図3b)、その後、シリコンウェーハ10をフラッシュランプ炉内に挿入する。次に、1250℃まで炉内温度を高めて、ミリ秒レベルの時間だけ加熱する。
Next, with reference to the flow sheet of FIG. 3, the manufacturing method of the epitaxial silicon wafer which concerns on Example 3 of this invention is demonstrated.
The manufacturing method of the epitaxial silicon wafer according to the third embodiment is characterized by the following points. That is, a work-affected layer 10a is formed on the surface layer of the silicon wafer 10 (FIG. 3a) (FIG. 3b), and then the silicon wafer 10 is inserted into a flash lamp furnace. Next, the furnace temperature is raised to 1250 ° C., and heating is performed for a time on the millisecond level.

これにより、加工変質層10aが、溶融を伴わないシリコン11Bとなる(図3c)。その結果、シリコンウェーハ10がその溶融を伴わないシリコン層11Bとの界面を基準とし、固体領域の結晶面を含む結晶性を引き継いで、溶融を伴わないシリコン層11Bが単結晶化する。その後、シリコンウェーハ10を炉外へ取り出す。これにより、溶融を伴わないシリコン層11Bをエピタキシャル膜12Bに変質させる(図3d)。そして、変質後のエピタキシャル膜12Bの表面を化学的機械的研磨することで、エピタキシャルシリコンウェーハ30Bが作製される(図3e)。
その他の構成、作用および効果は、実施例1とから推測可能な範囲であるので、説明を省略する。
Thereby, the work-affected layer 10a becomes silicon 11B without melting (FIG. 3c). As a result, the silicon layer 11B without melting is single-crystallized by taking over the crystallinity including the crystal plane of the solid region with reference to the interface between the silicon wafer 10 and the silicon layer 11B without melting. Thereafter, the silicon wafer 10 is taken out of the furnace. Thereby, the silicon layer 11B without melting is transformed into the epitaxial film 12B (FIG. 3d). Then, the surface of the altered epitaxial film 12B is chemically mechanically polished to produce an epitaxial silicon wafer 30B (FIG. 3e).
Other configurations, operations, and effects are in a range that can be estimated from the first embodiment, and thus description thereof is omitted.

10 シリコンウェーハ、
10a 加工変質層、
12,12A,12B エピタキシャル膜、
13 アモルファスシリコン膜、
30,30A,30B エピタキシャルシリコンウェーハ。
10 Silicon wafer,
10a Processed layer,
12, 12A, 12B epitaxial film,
13 Amorphous silicon film,
30, 30A, 30B Epitaxial silicon wafer.

Claims (7)

単結晶シリコンからなるシリコンウェーハの表面を研削し、該シリコンウェーハの表層に加工ダメージによる加工変質層を形成する変質層形成工程と、
前記加工変質層を、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、前記高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、単結晶シリコンからなるエピタキシャル膜とする熱処理工程とを備えたエピタキシャルシリコンウェーハの製造方法。
A modified layer forming step of grinding a surface of a silicon wafer made of single crystal silicon and forming a work-affected layer due to processing damage on a surface layer of the silicon wafer;
The work-affected layer is heated under a liquid phase epitaxy heat treatment condition involving melting by irradiation with high energy light or a solid phase epitaxy heat treatment condition without melting due to irradiation with high energy light, and then cooled. And a method of manufacturing an epitaxial silicon wafer comprising a heat treatment step for forming an epitaxial film made of single crystal silicon.
前記変質層形成工程から前記熱処理工程までの間に、前記加工変質層にドーパントをイオン注入し、
前記熱処理工程では、溶融した前記加工変質層に、前記ドーパントが拡散される請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
Between the deteriorated layer forming step and the heat treatment step, dopant is ion-implanted into the processed damaged layer,
The method for manufacturing an epitaxial silicon wafer according to claim 1, wherein in the heat treatment step, the dopant is diffused into the melted work-affected layer.
単結晶シリコンからなるシリコンウェーハの表面を研削し、該シリコンウェーハの表層に加工ダメージによる加工変質層を形成する変質層形成工程と、
該変質層形成工程後、前記加工変質層の表面にアモルファスシリコン膜または多結晶シリコン膜を堆積させる堆積工程と、
該堆積工程後、前記加工変質層に堆積された前記アモルファスシリコン膜または多結晶シリコン膜と前記加工変質層とを、高エネルギ光の照射による溶融を伴う液相エピタキシーの熱処理条件か、高エネルギ光の照射による溶融を伴わない固相エピタキシーの熱処理条件で加熱し、その後、冷却することで、単結晶シリコンからなるエピタキシャル膜とする熱処理工程とを備えたエピタキシャルシリコンウェーハの製造方法。
A modified layer forming step of grinding a surface of a silicon wafer made of single crystal silicon and forming a work-affected layer due to processing damage on a surface layer of the silicon wafer;
A deposition step of depositing an amorphous silicon film or a polycrystalline silicon film on the surface of the altered layer after the altered layer formation step;
After the deposition step, the amorphous silicon film or polycrystalline silicon film deposited on the work-affected layer and the work-affected layer are subjected to a heat treatment condition of liquid phase epitaxy accompanied by melting by irradiation with high energy light or high energy light. A method for producing an epitaxial silicon wafer, comprising: a heat treatment step of heating to an epitaxial film made of single crystal silicon by heating under a heat treatment condition of solid phase epitaxy without melting due to irradiation, and then cooling.
前記堆積工程では、ドーパントガスを使用する気相成長法が採用された請求項3に記載のエピタキシャルシリコンウェーハの製造方法。   The method for producing an epitaxial silicon wafer according to claim 3, wherein a vapor phase growth method using a dopant gas is employed in the deposition step. 前記堆積工程から前記熱処理工程までの間に、前記アモルファスシリコン膜または多結晶シリコン膜にドーパントをイオン注入し、
前記熱処理工程では、溶融した前記アモルファスシリコン膜または多結晶シリコン膜に、前記ドーパントが拡散される請求項3または請求項4に記載のエピタキシャルシリコンウェーハの製造方法。
During the period from the deposition step to the heat treatment step, dopant is ion-implanted into the amorphous silicon film or the polycrystalline silicon film,
5. The method of manufacturing an epitaxial silicon wafer according to claim 3, wherein, in the heat treatment step, the dopant is diffused into the melted amorphous silicon film or polycrystalline silicon film.
前記高エネルギ光がレーザ光またはランプ光である請求項1〜請求項5のうち、何れか1項に記載のエピタキシャルシリコンウェーハの製造方法。   The method for manufacturing an epitaxial silicon wafer according to any one of claims 1 to 5, wherein the high energy light is laser light or lamp light. 前記熱処理工程後、前記エピタキシャル膜の表面を研磨する請求項1〜請求項6のうち、何れか1項に記載のエピタキシャルシリコンウェーハの製造方法。   The method for manufacturing an epitaxial silicon wafer according to claim 1, wherein the surface of the epitaxial film is polished after the heat treatment step.
JP2009033283A 2009-02-16 2009-02-16 Method of manufacturing epitaxial silicon wafer Pending JP2010192544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009033283A JP2010192544A (en) 2009-02-16 2009-02-16 Method of manufacturing epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009033283A JP2010192544A (en) 2009-02-16 2009-02-16 Method of manufacturing epitaxial silicon wafer

Publications (1)

Publication Number Publication Date
JP2010192544A true JP2010192544A (en) 2010-09-02

Family

ID=42818290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009033283A Pending JP2010192544A (en) 2009-02-16 2009-02-16 Method of manufacturing epitaxial silicon wafer

Country Status (1)

Country Link
JP (1) JP2010192544A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190061513A (en) * 2017-11-28 2019-06-05 성균관대학교산학협력단 Single-crystal metal thin film and preparing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190061513A (en) * 2017-11-28 2019-06-05 성균관대학교산학협력단 Single-crystal metal thin film and preparing method thereof
KR102013299B1 (en) 2017-11-28 2019-08-22 성균관대학교 산학협력단 Single-crystal metal thin film and preparing method thereof

Similar Documents

Publication Publication Date Title
JP5561918B2 (en) Silicon wafer manufacturing method
US10233562B2 (en) Method for producing single crystal, and method for producing silicon wafer
CN106715765B (en) Manufacturing method of single crystal and manufacturing method of silicon wafer
US6375738B1 (en) Process of producing semiconductor article
KR20100014191A (en) Silicon wafer, method for manufacturing silicon wafer, and heat treatment method for silicon wafer
TW200536966A (en) Silicon wafer and method for manufacturing the same
KR101313462B1 (en) Method for heat treating silicon wafer
WO2007013189A1 (en) Silicon wafer and process for producing the same
JP6614066B2 (en) Manufacturing method of silicon bonded wafer
JP6597493B2 (en) Manufacturing method of pn junction silicon wafer
TWI334217B (en)
JP5590644B2 (en) Heat treatment method for silicon wafer
TW202113978A (en) Carbon-doped silicon single crystal wafer and manufacturing method thereof
JP2010251523A (en) Method of manufacturing partial soi wafer
JP6913729B2 (en) pn junction silicon wafer
TWI643250B (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6604300B2 (en) Manufacturing method of silicon bonded wafer
JP2012049397A (en) Method of manufacturing silicon wafer
JP2010199338A (en) Method of manufacturing laminated wafer
JP2010192544A (en) Method of manufacturing epitaxial silicon wafer
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP2022543358A (en) Fabrication of ribbons or wafers with regions of low oxygen concentration
JP2010040588A (en) Silicon wafer
JP5427636B2 (en) Heat treatment method for silicon wafer
JP2010093140A (en) Method of manufacturing epitaxial silicon wafer