JP2010191365A - 光インターコネクション実装回路 - Google Patents

Abstract

【課題】 光インターコネクション実装回路等に用いられる光モジュールにおいて、部品数及び作製工程数を低減し低価格化を実現できると共に、高密度実装された光インターコネクション実装回路を提供することにある。
【解決手段】 一部にテーパ面を有する光導波路を複数備えた基板と、前記テーパ面と対となる光素子アレイとを備え、前記テーパ面と前記光素子アレイとが対向して固定されている光インターコネクション実装回路において、前記光素子アレイを構成する光素子は、千鳥配置されている。
【選択図】 図１Ｂ

Description

本発明は、光インターコネクション実装回路に関する。

近年情報通信分野において、光を用いて大容量のデータを高速でやりとりする通信トラフィックの整備が急速に行われつつあり、これまで基幹、メトロ、アクセス系といった数ｋｍ以上の比較的長い距離について光ファイバ網が展開されてきた。今後はさらに、伝送装置間（数ｍ〜数百ｍ）、或いは装置内（数ｃｍ〜数十ｃｍ）といった極めて近距離についても、大容量データを遅延なく処理するため、信号配線を光化することが有効である。

伝送装置内の光配線化に関して、例えばルータ／スイッチ装置では、イーサなど外部から光ファイバを通して伝送された高周波信号をラインカードに入力する。このラインカードは１枚のバックプレーンに対して数枚で構成されており、各ラインカードへの入力信号はさらにバックプレーンを介してスイッチカードに集められ、スイッチカード内のＬＳＩにて処理した後、再度バックプレーンを介して各ラインカードに出力している。ここで、現状の装置では各ラインカードから現状数百Ｇｂｉｔ／ｓ以上の信号がバックプレーンを介してスイッチカードに集まる。これを従来の電気配線で伝送するには、伝播損失の関係で配線１本あたり１〜３Ｇｂｉｔ／ｓ程度に分割する必要があるため、数百本以上の配線数が必要となる。

さらに、これら高周波線路に対して波形成形実装回路や、反射、或いは配線間クロストークの対策が必要である。今後、さらにシステムの大容量化が進み、Ｔｂｉｔ／ｓ以上の情報を処理する装置になると、従来の電気配線では配線本数やクロストーク対策等の課題がますます深刻となってくる。これに対し、装置内ラインカードからスイッチカードのボード間の信号伝送線路を光化することによって、１０Ｇｂｐｓ以上の高周波信号を低損失で伝播可能となるため、少ない配線本数で高周波信号に対しても上記の対策が必要無くなるため有望である。

このような大容量の光インターコネクション実装回路を実現するためには、光素子および光配線の高密度化と、それぞれの作製方法が容易な実装技術が必要となる。光インターコネクション実装回路の高密度化に関して、多層光導波路アレイと光電変換素子アレイとを高密度で光接続した実装形態の一例が特許文献１に開示されている。これを図１２に示す。この例では、光導波路である光配線層１０１Ａ、１０１Ｂをさらに基板の厚み方向に多層積層し、これらの光配線層と基板表面に搭載した一列に並んだ面発（受）光型の光電変換素子アレイ１００と光接続している。光電変換素子アレイ１００と光配線層１０１Ａ、１０１Ｂとの間は、基板に対して垂直方向に伸びるアレイ型光結合用光導波路ユニット１０４Ａ、１０４Ｂで光接続されている。

さらに、光配線と光（光電変換）素子との接続方式として、光導波路と光電変換素子のそれぞれの対向面にレンズを備えた構造が特許文献２に開示されている。

特開２００３−１１４３６５号公報 特開２００７−１５６１１４号公報

特許文献１及び２に開示される多層光導波路アレイと光素子アレイとの光接続では、列状に並んでいるので、２次元レイアウトが効率的とはいえない。

また、高密度化するために光素子間のピッチを狭めると、光素子間における光のクロストークが生じるため限界がある。

また、特許文献１や特許文献２のように、別部品としてレンズや垂直方向のアレイ型光結合用光導波路ユニット１０４Ａ、１０４Ｂを用いると、光導波路と光電変換素子間の位置決めを行ないながら個別に実装する必要があり、部品数や作製工程が増大する。

つまり、本発明の目的は、光インターコネクション実装回路等に用いられる光モジュールにおいて、部品数及び作製工程数を低減し低価格化を実現できると共に、高密度実装された光インターコネクション実装回路を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では上記課題を解決するために、基板上に積層されたクラッドとコアから形成され、両端部又はその近傍にテーパ面を有するミラー部が具備された光導波路アレイのミラー部の片端の上面に、半導体基板の垂直方向に発光し、該半導体基板にレンズを具備した発光素子アレイをそれぞれ載置し、該光導波路アレイのミラー部のもう一方の片端の上面に、半導体基板の垂直方向から受光し、該半導体基板にレンズを具備した受光素子アレイをそれぞれ載置し、光素子アレイと光導波路アレイのコアとの光の授受が、光素子の半導体基板に具備されたレンズと光導波路層のミラー部とを介して行われるようにした光インターコネクション実装回路とする。

また、光素子アレイ、例えば発光素子アレイの発光部および発光部に対応する位置の半導体基板に具備されたレンズを、各々隣接するチャンネル間で交互に千鳥配置し、光導波路アレイのコアおよびミラー部を、各々隣接するチャンネル間で交互に千鳥配置し、発光素子アレイと光導波路アレイのコアとの光の授受が、発光素子の半導体基板に具備されたレンズと、光導波路層のミラー部とを介して行われるようにした光インターコネクション実装回路とする。

さらに、光素子アレイ、例えば発光素子アレイの発光部および発光部に対応する位置の半導体基板に具備されたレンズを、半導体基板上に直線状に配置した第一の発光素子アレイチャンネルと、第一の発光素子アレイチャンネルに隣接し、直線状に配置された第二の発光素子アレイチャンネルとを半導体基板上に設け、光導波路アレイのコアおよびミラー部を、基板上に直線状に配置した第一の光導波路アレイチャンネルと、第一の光導波路アレイチャンネルに隣接し、直線状に配置した第二の光導波路アレイチャンネルとをそれぞれ基板の厚さ方向に複数層積層し、第一の発光素子アレイチャンネルと第一の光導波路アレイチャンネルのコア、および第二の発光素子アレイチャンネルと第二の光導波路アレイチャンネルのコアとの光の授受が、発光素子の半導体基板にそれぞれ具備されたレンズと光導波路アレイのそれぞれのミラー部とを介して行われるようにした光インターコネクション実装回路とする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明によれば、光導波路アレイのミラー部の片端の上面に、同一半導体基板にレンズを具備した光素子アレイをそれぞれ載置し、光素子アレイと光導波路アレイのコアとの光の授受を、光素子の半導体基板に具備されたレンズと光導波路層のミラー部とを介して行なうことにより、光導波路と光電変換素子間の光部品実装を必要とせず、発光素子或いは光導波路からの出射光のビーム拡がりによる光接続損失を抑制できる。さらに、光素子アレイの作製過程でレンズを光素子アレイの同一半導体基板に作製することが可能であるため、従来の課題であった、部品数や作製工程の増大及び歩留まりの悪化を回避できる。

また、発光素子アレイの発光部および発光部に対応する位置の半導体基板に具備されたレンズ、および光導波路アレイのコアおよびミラー部を各々隣接するチャンネル間で交互に千鳥配置することにより、直線上に配置した場合と比較し、さらなるチャンネルの狭ピッチ化が図れ、信号線の高密度化が可能となる。

さらに、発光素子アレイの発光部および発光部に対応する位置の半導体基板に具備されたレンズを、半導体基板上に直線状に配置した第一の発光素子アレイチャンネルと、第一の発光素子アレイチャンネルに隣接し、直線状に配置された第二の発光素子アレイチャンネルとを半導体基板上に設け、光導波路アレイのコアおよびミラー部を、基板上に直線状に配置した第一の光導波路アレイチャンネルと、第一の光導波路アレイチャンネルに隣接し、直線状に配置した第二の光導波路アレイチャンネルとをそれぞれ基板の厚さ方向に複数層積層することによって、多層化によるさらなる光配線の高密度化が図れる。

上記の場合においても、光素子の半導体基板に具備されたレンズと光導波路層のミラー部とを介して光接続を行なうことにより、光導波路と光電変換素子間の光部品実装を必要としないため、少ない部品数や作製工程、且つフレキシビリティ性の高い様々なレイアウトで光配線の高密度化を可能とする。

このことから、本発明によって部品数及び作製工程数を低減し低価格化を実現できると共に、最も効率的に高密度化が可能となる光素子構造と光接続部を有する光インターコネクション実装回路を提供できる。

本発明の実施例１である光インターコネクション実装回路の概略構成を示す斜視図である。 本発明の実施例１である光インターコネクション実装回路の概略構成を示す平面図である。 図１ＢのＡ−Ａ線に沿った断面構造を示す断面図である。 図１ＢのＢ−Ｂ線に沿った断面構造を示す断面図である。 本発明の実施例１である光インターコネクション実装回路に組み込まれる発光素子アレイの製造工程（半導体基板上に結晶成長層を形成した状態）を示す断面図である。 図２Ａに続く発光素子アレイの製造工程（結晶成長層に加工プロセスを施すことによって発光部を形成した状態）を示す断面図である。 図２Ｂに続く発光素子アレイの製造工程（結晶成長層と反対側の半導体基板表面に保護膜をパターン形成した状態）を示す断面図である。 図２Ｃに続く発光素子アレイの製造工程（半導体基板にレンズを形成した状態）を示す断面図である。 本発明の実施例１である光インターコネクション実装回路に組み込まれる光導波路基板の製造工程（基板上にクラッド層を形成した状態）を示す断面図である。 図３Ａに続く光導波路基板の製造工程（クラッド層上にコアパターンを形成した状態）を示す断面図である。 図３Ｂに続く光導波路基板の製造工程（コアパターンの両端部にテーパ状のミラー部（テーパ面）を形成した状態）を示す断面図である。 図３Ｃに続く光導波路基板の製造工程（コアパターンをクラッド層で覆った状態）を示す断面図である。 本発明の実施例１である光インターコネクション実装回路の製造工程（光導波路基板に発光素子アレイを実装する工程）を示す断面図である。 本発明の実施例１である光インターコネクション実装回路の製造工程（光導波路基板に受光素子アレイを実装する工程）を示す断面図である。 本発明の実施例１の変形例である光インターコネクション実装回路の平面図（上面図）である。 本発明の実施例２である光インターコネクション実装回路の平面図（上面図）である。 本発明の実施例３である光インターコネクション実装回路の平面図（上面図）である。 図７ＡのＣ−Ｃ線に沿った断面構造を示す断面図である。 図７ＡのＤ−Ｄ線に沿った断面構造を示す断面図である。 本発明の実施例４である光インターコネクション実装回路の平面図（上面図）である。 図８ＡのＥ−Ｅ線に沿った断面構造を示す断面図である。 図８ＡのＦ−Ｆ線に沿った断面構造を示す断面図である。 本発明の実施例５である光インターコネクション実装回路の断面図である。 本発明の実施例６である光インターコネクション実装回路の断面図である。 本発明の光インターコネクション実装回路を応用した実施例７の概要を示す図である。 多層光導波路アレイと光電変換素子アレイとを高密度で光接続した実装形態の従来例を示す図である。

以下、図面を参照して本発明の実施例を詳細に説明する。

［実施例１］
図１Ａ乃至図１Ｄは、本発明の実施例１である光インターコネクション実装回路に係る図であり、
図１Ａは光インターコネクション実装回路の斜視図、
図１Ｂは平面図（上面図）、
図１Ｃは図１ＢのＡ−Ａ線に沿った断面構造を示す断面図、
図１Ｄは図１ＢのＢ−Ｂ線に沿った断面構造を示す断面図である。

図１Ａ乃至図１Ｄに示すように、本実施例１の光インターコネクション実装回路は、光素子アレイとして例えば発光素子アレイ１７及び受光素子アレイ１８と、これらの光素子アレイ間（発光素子アレイ１７−受光素子アレイ１８）を光接続するための光導波路基板３０とを備えている。

光導波路基板３０は、基板１０上に、各々が第１の方向（例えばＸ方向）に延在し、各々が同一平面内において前記第１の方向と直交する第２の方向（例えばＹ方向）に並設された複数の光導波路１３からなる多チャンネル構造の光導波路アレイを有している。基板１０は、例えばガラスエポキシ、セラミック或いは半導体等の材料で形成されている。複数の光導波路１３の各々は、基板１０上に設けられたクラッド層１１で囲まれ、クラッド層１１よりも屈折率の高い材料からなるコア１２で形成されている。また、複数の光導波路１３の各々は、互いに反対側に位置する一端側及び他端側に、光導波路１３の延在方向に対して伝播光の光路をほぼ垂直方向に変換するためのテーパ面からなるミラー部（反射鏡）１４ａ，１４ｂを有している。一端側のミラー部１４ａは、クラッド層１１若しくは基板１０の厚さ方向に対して反時計回りで略４５度の角度をもって形成され、他端側のミラー部１４ｂは、クラッド層１１若しくは基板１０の厚さ方向に対して時計回りで略４５度の角度をもって形成されている。

本実施例において、複数の光導波路１３は、光導波路１３ａ（図１Ｃ参照）と、この光導波路１３ａよりも光路の長さが長い光導波路１３ｂ（図１Ｄ参照）とを含み、この光導波路１３ａと光導波路１３ｂとが前記第２の方向に交互に繰り返し配置されている。光導波路１３ａ及び１３ｂは、光導波路１３ａの一端側のミラー部１４ａが光導波路１３ｂの一端側のミラー部１４ａよりも内側（光導波路１３ａの他端側のミラー部１４ｂ側）に位置し、光導波路１３ａの他端側のミラー部１４ｂが光導波路１３ｂの他端側のミラー部１４ｂよりも内側（光導波路１３ａの一端側のミラー部１４ａ側）に位置するように配置されている。即ち、本実施例の光導波路アレイは、前記第２の方向において、複数の光導波路１３の各々の一端側のミラー部１４ａ及び各々の他端側のミラー部１４ｂが千鳥配置されている。

発光素子アレイ１７は、光導波路１３の数に対応して複数の発光素子ＬＤを有し、この複数の発光素子ＬＤの各々は、例えば１つの共通の半導体基板１９ａ（図１Ｃ及び図１Ｄ参照）に形成されている。発光素子アレイ１７の複数の発光素子ＬＤは、複数の光導波路１３の各々の一端側のミラー部１４ａの千鳥配置に対応して千鳥配置されている（図１Ｂ参照）。 受光素子アレイ１８は、光導波路１３の数に対応して複数の受光素子ＰＤを有し、この複数の受光素子ＰＤの各々は、例えば１つの共通の半導体基板１９ｂ（図１Ｃ及び図１Ｄ参照）に形成されている。受光素子アレイ１８の複数の受光素子ＰＤは、複数の光導波路１３の各々の他端側のミラー部１４ｂの千鳥配置に対応して鳥配置されている（図１Ｂ参照）。

発光素子アレイ１７は、その複数の発光素子ＬＤが複数の光導波路１３の一端側のミラー部１４ａと平面的に重なるように、換言すれば対向するように、クラッド層１１上に配置されている（図１Ｃ及び図１Ｄ参照）。受光素子アレイ１８は、その複数の受光素子ＰＤが複数の光導波路１３の他端側のミラー部１４ｂと平面的に重なるように、換言すれば対向するように、クラッド層１１上に配置されている（図１Ｃ及び図１Ｄ参照）。

ここで、発光素子アレイ１７は、複数の光導波路１３の各々の一端側のミラー部１４ａの千鳥配置に対応して千鳥配置された複数の発光素子ＬＤを有しているが、換言すれば、発光素子アレイ１７は、受光素子アレイ１８に近い側から、第１列目の発光素子ＬＤ１と、第２列目の発光素子ＬＤ２とを有し、第１列目の発光素子ＬＤ１は、複数の光導波路１３のうちの光導波路１３ａの一端側のミラー部１４ａ（光導波路１３ｂの一端側のミラー部１４ａよりも内側）に対応して配置され、第２列目の発光素子ＬＤ２は、複数の光導波路１３のうちの光導波路１３ｂの一端側のミラー部１４ａ（光導波路１３ａの一端側のミラー部１４ａよりも外側）に対応し、第１列目の発光素子ＬＤ１に対して半ピッチずらされて配置されている。

また、受光素子アレイ１８も発光素子アレイ１７と同様に、複数の光導波路１３の各々の他端側のミラー部１４ｂの千鳥配置に対応して千鳥配置された複数の受光素子ＰＤを有しているが、換言すれば、受光素子アレイ１８は、発光素子アレイ１７に近い側から、第１列目の受光素子ＰＤ１と、第２列目の受光素子ＰＤ２とを有し、第１列目の受光素子ＰＤ１は、複数の光導波路１３のうちの光導波路１３ａの他端側のミラー部１４ｂ（光導波路１３ｂの他端側のミラー部１４ｂよりも内側）に対応して配置され、第２列目の受光素子ＰＤ２は、複数の光導波路１３のうちの光導波路１３ｂの他端側のミラー部１４ｂ（光導波路１３ａの他端側のミラー部１４ｂよりも外側）に対応し、第１列目の受光素子ＰＤ１に対して半ピッチずらされて配置されている。

即ち、本実施例の光インターコネクション実装回路は、発光素子アレイ１７の第１列目（第２列目よりも内側）の発光素子ＬＤ１と受光素子アレイ１８の第１列目（第２列目よりも内側）の受光素子ＰＤ１とを光導波路１３ｂよりも光路の長さが短い光導波路１３ａで光接続（内側−内側の光接続）し、発光素子アレイ１７の第２列目（第１列目よりも外側）の発光素子ＬＤ２と受光素子アレイ１８の第２列目（第１列目よりも外側）の受光素子ＰＤ２とを光導波路１３ａよりも光路が長い光導波路１３ｂで光接続（外側−外側の光接続）している。

発光素子アレイ１７の複数の発光素子ＬＤの各々は、半導体基板１９ａの第２の面からその反対側の第１の面に向かって窪む凹部１５ａと、この凹部１５ａの底面に設けられたレンズ１６ａと、このレンズ１６ａに対応して半導体基板１９ａの第１の面側に設けられた発光部２１とを有し、この発光部２１から半導体基板１９ａに対して垂直方向（半導体基板１９ａの厚さ方向）に発光する。

受光素子アレイ１８の複数の受光素子ＰＤの各々は、半導体基板１９ｂの第２の面からその反対側の第１の面に向かって窪む凹部１５ｂと、この凹部１５ｂの底面に設けられたレンズ１６ｂと、このレンズ１６ｂに対応して半導体基板１９ｂの第１の面側に設けられた受光部２３とを有し、この受光部２３で半導体基板１９ｂの垂直方向（厚さ方向）からの光を受光する。

発光素子アレイ１７は、その発光素子ＬＤのレンズ１６ａ及び発光部２１が光導波路１３の一端側のミラー部１４ａと対向する状態で光導波路基板３０のクラッド層１１上に導電性の接着材（例えばはんだ材）を介在して実装されている。

受光素子アレイ１８は、その受光素子ＰＤのレンズ１６ｂ及び受光部２３が光導波路１３の他端側のミラー部１４ｂと対向する状態で光導波路基板３０のクラッド層１１上に導電性の接着材（例えばはんだ材）を介在して実装されている。

本実施例の光インターコネクション実装回路において、発光素子アレイ１７から基板垂直方向に出射された光信号は、半導体基板１９ａに形成されたレンズ１６ａによって集光され、光導波路１３（１３ａ，１３ｂ）のミラー部１４ａを介して基板水平方向に光路変換され、光導波路１３内を伝播する。その後、ミラー部１４ｂで再び基板垂直方向に光路変換され、光導波路１３から出射された光信号は半導体基板１９ｂに形成されたレンズ１６ｂで集光されたのち、受光素子アレイ１８内で光電変換され、電気信号として取り出される。

これによって、発光素子アレイ１７の複数の発光素子ＬＤと光導波路アレイの複数の光導波路１３とが半導体基板１９ａに形成されたレンズ１６ａ及び光導波路１３の一端側に形成されたミラー部１４ａを介して、受光素子アレイ１８の複数の受光素子ＰＤと光導波路１３とが半導体基板１９ｂに形成されたレンズ１６ｂ及び光導波路の他端側に形成されたミラー部１４ｂを介して低損失且つ高密度に光接続可能となる。さらに、レンズ１６ａ，１６ｂは発光素子アレイ１７および受光素子アレイ１８の半導体基板（１９ａ，１９ｂ）に一体形成され、ミラー部（１４ａ，１４ｂ）は光導波路アレイ１３（１３ａ、１３ｂ）の両端に一体形成されているため、光導波路と光素子（発光素子，受光素子）間の光部品実装を必要としないため、少ない部品数や作製工程にて光インターコネクション実装回路を構成可能である。

なお、ここで使用する光素子アレイ１７、１８は、２次元アレイ配列が可能で且つフリップチップによる表面実装に好適な面発光又は面受光ダイオードが良い。

次に、本発明の実施例１である光インターコネクション実装回路の各構成部品の作製方法について簡単に説明する。

図２Ａ乃至図２Ｄは、本発明の実施例１である光インターコネクション実装回路に組み込まれる発光素子アレイの製造工程を示す断面図（発光素子アレイ１７の作製手順の一例を説明する図）である。

図２Ａは半導体基板１９ａ上に結晶成長層２０を形成した状態を示す図である。半導体基板１９ａの材料は、化合物半導体の光素子に一般的に用いられる、ガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）などが挙げられるが、前述したように、半導体基板１９ａ内を光が通過する際に損失が増大しないように、発光波長に透明な材料が望ましい。

次に、図２Ｂのように、結晶成長層２０にフォトリソグラフィやエッチングなどの加工プロセスを施すことによって、発光部２１を形成する。詳細な作製方法については特に言及しないが、発光部２１からの光が半導体基板１９ａ方向に出射するように、発光部２１内或いはその近傍にミラー構造なども具備する。

次に、図２Ｃのように、結晶成長層２０と反対側の半導体基板１９ａ表面に保護膜２２ａ、２２ｂをリソグラフィによってパターン形成する。ここで、保護膜２２ａ、２２ｂの材料は感光性レジストや酸化ケイ素膜で良いが、後述するレンズ形成する際の半導体エッチングプロセスに耐性を有する材料を選択する必要がある。また、保護膜２２ａは半導体エッチングを施した際にレンズ形状を成すように、干渉リソグラフィなどで曲面形状にすることが有効である。

次に、図２Ｄに示すように、半導体エッチングプロセスにより半導体基板１９ａにレンズ１６ａを形成し、発光素子アレイ１７を完成する。半導体エッチング方法についても特に言及しないが、プラズマとガスを用いたドライエッチングや、化学薬品によるウェットエッチング、或いは双方の組合せ等によって形成可能である。なお、ここでは発光素子アレイ１７の作製方法の一例について述べたが、本発明の光インターコネクション実装回路の他構成部品である、受光素子アレイ１８についても上述と同様の手順によって作製可能である。

図３Ａ−図３Ｄは、本発明の実施例１である光インターコネクション実装回路に組み込まれる光導波路基板の製造工程を示す断面図（光導波路基板の作製手順の一例を説明する図）である。

図３Ａは基板１０上にクラッド層１１ａを塗布または貼付けによって形成した状態を示す図である。基板１０の材料はプリント基板に一般的に使用されるガラスエポキシなどを用いる。また、クラッド層１１ａの材料として、石英系などと比較してプリント基板プロセスとの親和性が良く、リソグラフィによって簡便に作製可能な感光性ポリマ材料を用いることが好適である。

次に、図３Ｂのように、クラッド層１１ａの上面のコアパターン１２ａ、１２ｂをフォトリソグラフィによって直方体形状にパターン形成する。コアパターン１２ａ、１２ｂの材料は、クラッド層１１ａと同様の感光性ポリマ材料を用いることが好適である。

次に、図３Ｃのように、コアパターン１２ａ、１２ｂの両端部にそれぞれテーパ形状のミラー部１４ａ、１４ｂを形成する。また、ミラー部１４ａ、１４ｂの作製は、ダイシングやレーザによる物理加工、または傾斜リソグラフィなどといった手法を用いることでできる。さらに、ミラー部１４ａ、１４ｂの表面は、空壁を設け空気とコアとの屈折率差による全反射を利用した構造とするか、さらに光を高効率で反射させるためにＡｕなどの金属を蒸着やメッキなどで被覆しても良い。

次に、図３Ｄに示すように、コアパターン１２ａ、１２ｂをそれぞれクラッド層１１ｂで覆うことにより、クラッド層１１（１１ａ，１１ｂ）で囲まれ、このクラッド層１１よりも屈折率の高い材料からなるコア１２（コアパターン１２ａ，１２ｂ）で形成された複数の光導波路１３（１３ａ，１３ｂ）を有する光導波路アレイを備えた光導波路基板３０が完成される。なお、ここでは単層の光導波路アレイを備えた光導波路基板３０の作製方法の一例について述べたが、同光導波路アレイを多層積層する場合においても、上述した図３Ａ−図３Ｄの手順を繰返し実施することによって作製可能である。

図４Ａ−図４Ｂは、本発明の実施例１である光インターコネクション実装回路の製造工程を示す断面図（作製手順の一例を説明する図）である。

図４Ａは光導波路基板３０上に発光素子アレイ１７を実装する工程を示す図であり、図４Ｂは光導波路基板３０上に受光素子アレイ１８を実装する工程を示す図である。

図４Ａのように、発光素子アレイ１７にバイアス４２を印加することによって、光を出射し、基板水平（ＸＹ）方向、基板垂直（Ｚ）方向に移動しながら、光導波路１３（１３ａ，１３ｂ）のミラー部１４ａに入射するように、位置決めを行なう。この際、光導波路１３のミラー部のもう一方の片端１４ｂから出射される光をコネクタ４１を有するファイバ４０を介してモニタしながら、光強度が最大となる位置を検出したのち発光素子アレイ１７を光導波路基板３０上に固定する。

次に、図４Ｂのように、発光素子アレイ１７にバイアス４２ａを印加し光を出射した状態で、光導波路１３（１３ａ，１３ｂ）のミラー部１４ｂ上面に受光素子アレイ１８を近づける。その後、上述と同様に受光素子アレイ１８にバイアス４２ｂを印加しながら、受光素子で光電変換された電気信号４３をモニタしながら、信号強度が最大となる位置を検出したのち受光素子アレイ１８を光導波路基板３０上に固定する。

これによって、図１に示す光インターコネクション実装回路が完成される。

以上説明したように、本実施例１によれば、光導波路アレイの一方のミラー部１４ａ上に、同一半導体基板１９ａにレンズ１６ａを具備した発光素子アレイ１７、光導波路アレイの他方のミラー部１４ｂ上に、同一半導体基板１９ｂにレンズ１６ｂを具備した受光素子アレイ１８をそれぞれ載置し、発光素子アレイ１７の発光素子ＬＤと光導波路アレイの光導波路１３（コア１２）との光の授受を、発光素子ＬＤの半導体基板１９ａに具備されたレンズ１６ａと、光導波路１３のミラー部１４ａとを介して行い、受光素子アレイ１８の受光素子ＰＤと光導波路アレイの光導波路１３（コア１２）との光の授受を、受光素子ＰＤの半導体基板１９ｂに具備されたレンズ１６ｂと、光導波路１３のミラー部１４ｂとを介して行うことにより、光導波路１３と光電変換素子（発光素子ＬＤ，受光素子ＰＤ）間の光部品実装を必要とせず、発光素子ＬＤ或いは光導波路１３からの出射光のビーム拡がりによる光接続損失を抑制できる。

さらに、光素子アレイ（発光素子アレイ１７，受光素子アレイ１８）の作製過程でレンズ（１６ａ，１６ｂ）を光素子アレイ（発光素子アレイ１７，受光素子アレイ１８）の同一半導体基板（１９ａ，１９ｂ）に作製することが可能であるため、従来の課題であった、部品数や作製工程の増大及び歩留まりの悪化を回避できる。

また、光導波路アレイの複数の光導波路１３（１３ａ，１３ｂ）の各々の一端側のミラー部１４ａと発光素子アレイ１７の複数の発光素子ＬＤとを複数の光導波路１３の配列方向（例えばＹ方向）に千鳥配置し、これと同様に、光導波路アレイの複数の光導波路１３の各々の他端側のミラー部１４ｂと受光素子アレイ１８の複数の受光素子ＰＤとを複数の光導波路１３の配列方向（例えばＹ方向）に千鳥配置することにより、直線上に配置した場合と比較し、さらなるチャンネルの狭ピッチ化が図れ、信号線の高密度化が可能となる。

このことから、本実施例によって、部品数及び作製工程数を低減し低価格化を実現できると共に、最も効率的に高密度化が可能となる光素子構造と光接続部を有する光インターコネクション実装回路を提供できる。

ここで、隣接する発光素子ＬＤの間隔を狭くするためには、発光部２１から出射した光の拡がりを抑制し、光の干渉を抑える必要がある。本実施例の発光素子ＬＤはレンズ１６ａを備えていることから、光の拡がりを抑制し、光の干渉を抑えることができるため、隣接する発光素子ＬＤの間隔を狭くできる。これにより、発光素子ＬＤを高密度で千鳥配置することができる。

図５は、本発明の実施例１の変形例である光インターコネクション実装回路の概略構成を示す平面図である。

本変形例の光インターコネクション実装回路は、基本的に前述の実施例１と同様の構成になっているが、以下の構成が異なっている。

即ち、前述の実施例１では、１列目及び２列目に発光素子ＬＤが配置された発光素子アレイ１７と、１列目及び２列目に受光素子ＰＤが配置された受光素子アレイ１８とを光導波路基板３０で光接続した例について説明した。

これに対し、本変形例では、例えば１列目に発光素子ＬＤが配置され、２列目に受光素子ＰＤが配置、換言すれば発光素子ＬＤと受光素子ＰＤとが光導波路アレイの光導波路１３の配列方向に沿って交互に千鳥配置された光素子アレイ１００ａと、例えば１列目に受光素子ＰＤが配置され、２列目に発光素子ＬＤが配置、換言すれば受光素子ＰＤと発光素子ＬＤとが光導波路アレイの光導波路１３の配列方向に沿って交互に千鳥配置された光素子アレイ１００ｂとを、光導波路基板３０で光接続している。なお、当然のことではあるが、光素子アレイ１００ａの発光素子ＬＤは、光素子アレイ１００ｂの受光素子ＰＤと対をなし、光素子アレイ１００ｂの発光素子ＬＤは、光素子アレイ１００ａの受光素子ＰＤと対をなす。

本変形例においても、前述の実施例１と同様に、部品数及び作製工程数を低減し低価格化を実現できると共に、最も効率的に高密度化が可能となる光素子構造と光接続部を有する光インターコネクション実装回路を提供できる。

［実施例２］
図６は、本発明の実施例２である光インターコネクション実装回路の平面図（上面図）である。

本実施例２の光インターコネクション実装回路は、基本的に前述の実施例１と同様の構成になっており、以下の構成が異なっている。

即ち、前述の実施例１では、図１Ｂ乃至図１Ｄに示すように、光導波路１３ａと、この光導波路１３ａよりも光路の長さが長い光導波路１３ｂとを前記第２の方向（例えばＹ方向）に交互に繰り返し配置し、発光素子アレイ１７の第１列目（第２列目よりも内側）の発光素子ＬＤ１と受光素子アレイ１８の第１列目（第２列目よりも内側）の受光素子ＰＤ１とを光導波路１３ｂよりも光路が短い光導波路１３ａで光接続（内側−内側の光接続）し、発光素子アレイ１７の第２列目（第１列目よりも外側）の発光素子ＬＤ２と受光素子アレイ１８の第２列目（第１列目よりも外側）の受光素子ＰＤ２とを光導波路１３ａよりも光路が長い光導波路１３ｂで光接続（外側−外側の光接続）することで、光導波路１３（１３ａ，１３ｂ）の一端側及び他端側のミラー部（１４ａ，１４ｂ）、発光素子アレイ１７の発光素子ＬＤ、受光素子アレイ１８の受光素子ＰＤを前記第２の方向に千鳥配置している。

これに対し、本実施例２では、図６に示すように、同一長さの複数の光導波路１３を１本置きに位置を変えて配置し、発光素子アレイ１７の第１列目（第２列目よりも内側）の発光素子ＬＤ１と、受光素子アレイ１８の第２列目（第１列目よりも外側）の受光素子ＰＤ２とを光導波路１３で光接続（内側−外側の光接続）し、発光素子アレイ１７の発光素子ＬＤ２と受光素子アレイ１８の第１列目の受光素子ＰＤ１とを光導波路１３で光接続（外側−内側の光接続）することで、光導波路１３の一端側及び他端側のミラー部（１４ａ，１４ｂ）、発光素子アレイ１７の発光素子ＬＤ、受光素子アレイ１８の受光素子ＰＤを前記第２の方向に千鳥配置している。

本実施例の光インターコネクション実装回路において、実施例１と同様に、発光素子アレイ１７から基板垂直方向に出射された光信号は、半導体基板１５ａに形成されたレンズ１６ａによって集光され、光導波路１３の一端側のミラー部１４ａを介して基板水平方向に光路変換され、光導波路１３内を伝播する。その後、光導波路１３の他端側のミラー部１４ｂで再び基板垂直方向に光路変換され、光導波路１３から出射された光信号は半導体基板１５ｂに形成されたレンズ１６ｂで集光されたのち、受光素子アレイ１８内で光電変換され、電気信号として取り出される。

このように、光素子アレイ、光導波路アレイをそれぞれ直線状に配置したものと比較し、本実施例のように千鳥配置することによって、光素子、光導波路の更なる狭ピッチ化と高密度化が可能となる。

また、本実施例２では、同一長さの複数の光導波路１３を１本置きに位置を変えて配置しているため、前述の実施例１と比較して光路の長さを等しくでき、発光素子ＬＤから受光素子ＰＤまでの光信号伝達時間のばらつきを抑制することができる。

なお、本実施例２と前述の実施例１の変形例とを組み合わせて実施することも可能である。

［実施例３］
図７Ａ乃至図７Ｃは、本発明の実施例３である光インターコネクション実装回路に係る図であり、
図７Ａは光インターコネクション実装回路の概略構成を示す平面図（上面図）、
図７Ｂは図７ＡのＣ−Ｃ線に沿った断面構造を示す断面図、
図７Ｃは図７ＡのＤ−Ｄ線に沿った断面構造を示す断面図である。

本実施例３の光インターコネクション実装回路は、基本的に前述の実施例１と同様の構成になっており、以下の構成が異なっている。

即ち、前述の実施例１では、１層の光導波路アレイを有する光導波路基板３０について説明した。

これに対し、本実施例３の光導波路基板３０は、図７Ａ乃至図７Ｃに示すように、光導波路１３ａと、この光導波路１３ａよりも光路の長さが長い光導波路１３ｂとをそれぞれ別の層に形成した多層構造になっている。本実施例において、光導波路１３ｂは、第１の層に形成され、これよりも上層の第２の層に光導波路１３ａが形成され、平面的に見たときの光導波路１３ａ及び１３ｂは、図７Ａに示すように、前述の実施例１（図１Ｂ参照）と同様の配置になっている。

本実施例の光インターコネクション実装回路において、図７Ｂに示すように、発光素子アレイ１７の第１列目の発光素子ＬＤ１から基板垂直方向に出射された光信号は、半導体基板１９ａに形成されたレンズ１６ａ（１６ａ１）によって集光され、上層の光導波路１３ａの一端側のミラー部１４ａを介して基板水平方向に光路変換され、光導波路１３ａ内を伝播する。その後、光導波路１３ａの他端側のミラー部１４ｂで再び基板垂直方向に光路変換され、光導波路１３ａから出射された光信号は半導体基板１９ｂに形成されたレンズ１６ｂ（１６ｂ１）で集光されたのち、受光素子アレイ１８の第１列目の受光素子ＰＤ１で光電変換され、電気信号として取り出される。

また、図７Ｃに示すように、上記と同様に、発光素子アレイ１７の第２列目の発光素子ＬＤ２から基板垂直方向に出射された光信号は、半導体基板１９ａに形成されたレンズ１６ａ（１６ａ２）によって集光され、下層に位置する光導波路１３ｂの一端側のミラー部１４ａを介して基板水平方向に光路変換され、光導波路１３ｂ内を伝播する。その後、光導波路１３ｂの他端側のミラー部１４ｂで再び基板垂直方向に光路変換され、光導波路１３ｂから出射された光信号は半導体基板１９ｂに形成されたレンズ１６ｂ（１６ｂ２）で集光されたのち、受光素子アレイ１８の第２列目の受光素子ＰＤ２で光電変換され、電気信号として取り出される。

本構造において、図７Ｂ及び図７Ｃに示すように、発光素子アレイ１７の第１列目の発光素子ＬＤ１のレンズ１６ａ１と、発光素子アレイ１７の第２列目の発光素子ＬＤ２のレンズ１６ａ２は、それぞれ光接続する光導波路１３（１３ａ，１３ｂ）のミラー部１４ａ迄の距離が異なる。このため、それぞれのレンズ１６ａ１、１６ａ２の曲率及び曲率半径を変えることによって、光導波路１３（１３ａ、１３ｂ）迄の距離に応じた焦点位置を最適化している。具体的には、レンズ１６ａ１、１６ａ２の周囲に形成する凹部１５ａを深くすることにより曲率を小さく、溝径を大きくすることにより曲率半径を大きくできる。そこで、発光素子アレイ１７の第１列目の発光素子ＬＤに対応するレンズ１６ａ１は、第２列目の光素子ＬＤに対応するレンズ１６ａ２と比較し、光導波路１３（１３ａ，１３ｂ）のミラー部１４ａまでの距離が短いため、第１列目の発光素子ＬＤ１に対応する凹部１５ａを第２列目の発光素子ＬＤ２に対応する凹部１５ａよりも深く且つ径を小さくすることによって、レンズ１６ａ１の曲率及び曲率半径をレンズ１６ａ２よりも小さくしている。

また、上記と同様に、図７Ｂ及び図７Ｃに示すように、受光素子アレイ１８の第１列目の受光素子ＰＤ１のレンズ１６ｂ１と、受光素子アレイ１８の第２列目の受光素子ＰＤ２のレンズ１６ｂ２は、それぞれ光接続する光導波路１３（１３ａ、１３ｂ）のミラー部１４ｂ迄の距離が異なる。このため、それぞれのレンズ１６ｂ１、１６ｂ２の曲率及び曲率半径を変えることによって、光導波路１３（１３ａ、１３ｂ）迄の距離に応じた焦点位置を最適化している。具体的には、レンズ１６ｂ１、１６ｂ２の周囲に形成する凹部１５ｂを深くすることにより曲率を小さく、溝径を大きくすることにより曲率半径を大きくできる。そこで、受光素子アレイ１８の第１列目の受光素子ＰＤ１に対応するレンズ１６ｂ１は、第２列目の受光子ＰＤに対応するレンズ１６ｂ２と比較し、光導波路１３（１３ａ，１３ｂ）のミラー部１４ｂまでの距離が短いため、第１列目の受光素子ＰＤ１に対応する凹部１５ｂを第２列目の受光素子ＰＤ２に対応する凹部１５ｂよりも深く且つ径を小さくすることによって、レンズ１６ｂ１の曲率及び曲率半径をレンズ１６ｂ２よりも小さくしている。

なお、上記レンズの曲率及び、曲率半径を変化させることは、同一半導体基板上にて半導体エッチング用保護膜のパターンを変化させることで、一括且つ簡便に作製可能である。

本構造のように、光導波路アレイを多層積層し、光素子アレイと光接続した構成とすることによって、より小さい面積内で光素子、光導波路の高密度化が可能となる。

なお、本実施例では、第１の層に光導波路１３ｂが形成され、これよりも上層の第２の層に光導波路１３ａが形成された光導波路基板３０について説明したが、光導波路基板３０は、上下を入れ替えた構成、具体的には、第１の層に光導波路１３ａが形成され、これよりも上層の第２の層に光導波路１３ｂが形成された構成としてもよい。

また、本実施例３では、光導波路１３ａと、この光導波路１３ａよりも光路の長さが長い光導波路１３ｂとをそれぞれ別の層に形成した多層構造の光導波路基板３０について説明したが、本実施例３と、前述の実施例１の変形例、実施例２の各々と組み合わせて実施することも可能である。

［実施例４］
図８Ａ乃至図８Ｃは、本発明の実施例４である光インターコネクション実装回路に係る図であり、
図８Ａは平面図（上面図）、
図８Ｂは図８ＡのＥ−Ｅ線に沿った断面構造を示す断面図、
図８Ｃは図８ＡのＦ−Ｆ線に沿った断面構造を示す断面図である。

本実施例４の光インターコネクション実装回路は、基本的に前述の実施例２と同様の構成になっており、以下の構成が異なっている。

即ち、前述の実施例２では、１層の光導波路アレイを有する光導波路基板３０について説明した。

これに対し、本実施例４の光導波路基板３０は、図８Ａ乃至図８Ｃに示すように、前述の実施例２の光導波路アレイを基板１０の厚さ方向に２層に積層した構造になっている。本実施例において、第１層目（下層）の光導波路１３と第２層目（上層）の光導波路１３とは、各々のミラー部（１４ａ，１４ｂ）が平面的に重ならないように前記第１の方向に位置をずらした状態で平面的に重畳するようにして配置されている。

本実施例において、発光素子アレイ１７は、発光素子ＬＤを４列で配置し、受光素子アレイ１８においても受光素子を４列で配置している。

本実施例では、図８Ｂに示すように、発光素子アレイ１７の第１列目（受光素子アレイ１８に近い側から数えて１列目）の発光素子ＬＤ１と受光素子アレイ１８の第４列目（発光素子アレイ１７に近い側から数えて４列目）の受光素子ＰＤ４とを第２層目の光導波路１３（１３ｄ１）で光接続（第１列目−第４列目の光接続）し、
図８Ｃに示すように、発光素子アレイ１７の第２列目（受光素子アレイ１８に近い側から数えて２列目）の発光素子ＬＤ２と受光素子アレイ１８の第３列目（発光素子アレイ１７に近い側から数えて３列目）の受光素子ＰＤ３とを第２層目の光導波路１３（１３ｄ２）で光接続（第２列目−第３列目の光接続）し、
図８Ｂに示すように、発光素子アレイ１７の第３列目（受光素子アレイ１８に近い側から数えて３列目）の発光素子ＬＤ３と受光素子アレイ１８の第２列目（発光素子アレイ１７に近い側から数えて２列目）の受光素子ＰＤ２とを第１層目の光導波路１３（１３ｃ１）で光接続（第３列目−第２列目の光接続）し、
図８Ｃに示すように、発光素子アレイ１７の第４列目（受光素子アレイ１８に近い側から数えて４列目）の発光素子ＬＤ４と受光素子アレイ１８の第１列目（発光素子アレイ１７に近い側から数えて１列目）の受光素子ＰＤ１とを第１層目の光導波路１３（１３ｃ２）で光接続（第４列目−第１列目の光接続）している。

光導波路１３ｄ１（図８Ｂ参照）において、一端側のミラー部１４ａは１列目の発光素子ＬＤ１のレンズ１６ａ１と対向し、その他端側のミラー部１４ｂは４列目の受光素子ＰＤ４のレンズ１６ｂ１と対向している。

光導波路１３ｃ１（図８Ｂ参照）において、一端側のミラー部１４ａは３列目の発光素子ＬＤ３のレンズ１６ａ２と対向し、その他端側のミラー部１４ｂは２列目の受光素子ＰＤ２のレンズ１６ｂ２と対向している。

光導波路１３ｃ１と１３ｄ１とは、光導波路１３ｃ１の一端側のミラー部１４ａが光導波路１３ｄ１の一端側のミラー部１４ａよりも外側に位置し、光導波路１３ｄ１の他端側のミラー部１４ｂが光導波路１３ｃ１の他端側のミラー部１４ｂよりも外側に位置する状態で平面的に重なるようにして配置されている。

光導波路１３ｄ２（図８Ｃ参照）において、一端側のミラー部１４ａは２列目の発光素子ＬＤ２のレンズ１６ａ１と対向し、その他端側のミラー部１４ｂは３列目の受光素子ＰＤ３のレンズ１６ｂ１と対向している。

光導波路１３ｃ２（図８Ｃ参照）において、一端側のミラー部１４ａは４列目の発光素子ＬＤ４のレンズ１６ａ２と対向し、その他端側のミラー部１４ｂは１列目の受光素子ＰＤ１のレンズ１６ｂ２と対向している。

光導波路１３ｃ２と１３ｄ２とは、光導波路１３ｃ２の一端側のミラー部１４ａが光導波路１３ｄ２の一端側のミラー部１４ａよりも外側に位置し、光導波路１３ｄ２の他端側のミラー部１４ｂが光導波路１３ｃ２の他端側のミラー部１４ｂよりも外側に位置する状態で平面的に重なるようにして配置されている。

本構造のように、同平面内で交互に千鳥配置した複数の光導波路１３からなる光導波路アレイを多層積層した構成とすることによってより小さい面積内で最も効率的に配線高密度化が可能となる。

なお、本実施例では、実施例２の光導波路アレイを２層に積層した光導波路基板３０について説明したが、実施例１、実施例１の変形例の各々の光導波路アレイを２層に積層してもよい。

ここで、本実施例のように、下層の光導波路１３と上層の光導波路１３とを平面的に重ねた場合、図８Ｃに示すように、下層の光導波路１３の他端側のミラー部１４ｂで基板垂直方向に光路変換された光信号は、上層の光導波路１３を通過して対応する受光素子ＰＤ１で受光されるが、ベクトルが９０度異なる光信号同士は干渉しないため、本実施例のように光導波路を平面的に重ねて光導波路の光密度化（多チャンネル化）を図ることができる。

［実施例５］
図９は、本発明の実施例５である光インターコネクション実装回路の断面図である。ここでは実施例３の光インターコネクション実装回路で示した光素子アレイ（発光素子アレイ１７，受光素子アレイ１８）をパッケージング化し、光導波路基板上に実装した例を示す。

なお、図９は、実施例３の図７ＡのＣ−Ｃ線及びＤ−Ｄ線における２つの断面を重ねて図示している。

図９のように、発光素子アレイ１７又は受光素子アレイ１８をパッケージ８２内に実装し、同パッケージ８２に各光素子アレイを駆動するための回路とクロスバースイッチや論理回路などが組み込まれた集積回路８３ａ、８３ｂをそれぞれ搭載している。また、発光素子アレイ１７又は受光素子アレイ１８と集積回路８３ａ、８３ｂはパッケージ８２内に設けた高周波電気配線により接続されている。さらにパッケージ８２を光導波路基板３０の最上面に形成した電気配線層８５上に半田バンプ８４などを用いて実装することにより、光導波路１３（１３ａ，１３ｂ）との光接続および電源、グランドなどの電気接続が同時に成される。

本構成によって、発光素子アレイ１７又は受光素子アレイ１８および光導波路１３（１３ａ，１３ｂ）間で送受信される光信号を、基板１０上のパッケージ８２内で光電変換したのち、集積回路８３ａ、８３ｂにて信号処理することが可能である。

なお、図９に示す発光素子アレイ１７は半導体基板に対し水平方向に共振器８０を具備し、ミラー８１によって垂直方向に発光するダイオード構造としている。本構造の発光素子アレイ１７を用いることによっても、本発明の光インターコネクション実装回路を構成可能である。

なお、本実施例５では、前述の実施例３の光インターコネクション実装回路で示した光素子アレイ（発光素子アレイ１７，受光素子アレイ１８）をパッケージング化し、光導波路基板上に実装した例を示したが、前述の実施例１、その変形例、実施例２、実施例４の各々の光インターコネクション実装回路で示した光素子アレイ（発光素子アレイ１７，受光素子アレイ１８）をパッケージング化し、光導波路基板３０上に実装した構成としてもよい。

［実施例６］
図１０は、本発明の実施例６である光インターコネクション実装回路の断面図である。ここでは、前述の実施例５の光インターコネクション実装回路で示した受光素子アレイをコネクタを有する光ファイバで構成し、光導波路基板３０上に実装した例を示す。

なお、図１０は、実施例３の図７ＡのＣ−Ｃ線及びＤ−Ｄ線における２つの断面を重ねて図示している。

図１０のように、発光素子アレイ１７から送信された光信号が、光導波路１３（１３ａ，１３ｂ）内を伝送した後、ミラー部１４ｂで基板１０の垂直方向に光路変換され、出射され、同ミラー部１４ｂ上に実装した光コネクタ４１を有する光ファイバ４０と光接続される。

本構造によって、例えば伝送装置内のドータボードとバックプレーン間を高密度に光接続する、ボード間の光インターコネクション実装回路を構成可能である。

なお、本実施例６では、前述の実施例５の光インターコネクション実装回路で示した受光素子アレイをコネクタを有する光ファイバで構成し、光導波路基板３０上に実装した例を示したが、本実施例６と、前述の実施例１、その変形例、実施例２、実施例４の各々の光インターコネクション実装回路で示した光素子アレイ（発光素子アレイ１７，受光素子アレイ１８）をパッケージング化し、光導波路基板３０上に実装した構成と組み合わせて実施することも可能である。

［実施例７］
図１１は本発明の光インターコネクション実装回路を応用した実施例７の概要を示す図である。ここでは、バックプレーン９５にそれぞれ接続されたドータボード９７に前述の実施例５および６で説明した本発明の光インターコネクション実装回路を適用した例を示す。

図１１のように基板外部に伝送される機能イーサなどボードのフロント部からファイバ４０を介して光導波路１３を伝送した光素子アレイ９０で電気信号に変換され、集積回路９２にて処理した電気信号をさらに光素子アレイ９０にて光信号に変換し、光導波路１３を介してバックプレーン側の光コネクタ９６と光接続している。さらに、各ドータボード９７からの光信号はバックプレーンのファイバ４０などを介してスイッチカード９４に集められる。さらにスイッチカード上に設けた光導波路１３を介して光素子アレイ９０と光接続され、集積回路９１で処理した信号を光素子アレイ９０を介して再度各ドータボード９７に入出力する機能をもつ。

以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

ボード間で送受信される大容量光信号を一括処理する伝送装置内において、部品数及び作製工程数を低減し低価格化を実現できると共に、最も効率的に高密度化が可能となる光素子構造と光接続部を有する光インターコネクション実装回路、およびそれを用いた装置を提供できる。

１０…基板
１１,１１ａ,１１ｂ…クラッド層
１２,１２ａ,１２ｂ…コア
１３，１３ａ,１３ｂ…光導波路
１４ａ,１４ｂ…ミラー部
１５ａ,１５ｂ…凹部
１６ａ,１６ａ１,１６ａ２,１６ｂ,１６ｂ１,１６ａ２…レンズ
１７…発光素子アレイ
１８…受光素子アレイ
１９ａ，１９ｂ…半導体基板
２０…結晶成長層
２１…発光部
２２ａ,２２ｂ…保護膜
２３…受光部
３０…光導波路基板
３１…出射光
４０…光ファイバ
４１,９６…光コネクタ
４２,４２ａ,４２ｂ…バイアス
４３…電気信号
８０…共振器
８１…ミラー
８２…パッケージ
８３ａ,８３ｂ,９１,９２…集積回路
８４…半田バンプ
８５,８６…電気配線層
９０…光素子アレイ
９４…スイッチカード
９５…バックプレーン
９７…ドータボード
１００ａ…光素子アレイ
１００ｂ…光素子アレイ
ＬＤ，ＬＤ１，ＬＤ２，ＬＳ３，ＬＤ４…発光素子
ＰＤ，ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４…受光素子

Claims (13)

1. 一部にテーパ面を有する光導波路を複数備えた基板と、
   前記テーパ面と対となる光素子アレイとを備え、
   前記テーパ面と前記光素子アレイとが対向して固定されている光インターコネクション実装回路において、
   前記光素子アレイを構成する光素子は、千鳥配置されていることを特徴とする光インターコネクション実装回路。
2. 請求項１において、
   前記光素子アレイは、発光素子アレイ、受光素子アレイ、又は発光素子の列と受光素子の列とが組合わされた光素子アレイであることを特徴とする光インターコネクション実装回路。
3. 請求項１において、
   前記光導波路は、第１のテーパ面と、第２のテーパ面を備え、
   前記第１のテーパ面に対向する光素子アレイは、発光素子アレイであり、
   前記第２のテーパ面に対向する光素子アレイは、受光素子アレイ、発光素子の列と受光素子の列とが組合わされた光素子アレイ、又はコネクタを有する光ファイバであることを特徴とする光インターコネクション実装回路。
4. 請求項１において、
   前記光導波路は、第１のテーパ面と、第２のテーパ面を備え、
   前記第１のテーパ面に対向する光素子アレイは、受光素子アレイであり、
   前記第２のテーパ面に対向する光素子アレイは、発光素子の列と受光素子の列とが組合わされた光素子アレイ、又はコネクタを有する光ファイバであることを特徴とする光インターコネクション実装回路。
5. 請求項１において、
   前記光導波路は、第１層で構成された第１光導波路と、前記第１導波路の前記光素子アレイ搭載面側に積層された第２光導波路とを備えていることを特徴とする光インターコネクション実装回路。
6. 請求項５において、
   前記光素子アレイは、前記テーパ面に対向する面にレンズを備え、
   前記第１光導波路に対向するレンズと前記第２光導波路に対向するレンズとでは、その曲率が異なることを特徴とする光インターコネクション実装回路。
7. 請求項１において、
   前記光素子アレイは、前記テーパ面に対向する面にレンズを備えていることを特徴とする光インターコネクション実装回路。
8. 請求項７において、
   前記光素子アレイは、受光素子アレイと、発光素子アレイを備え、
   前記受光素子アレイに設けられたレンズと、前記発光素子に設けられたレンズとでは、その曲率が異なることを特徴とする光インターコネクション実装回路。
9. 請求項７において、
   前記レンズは、前記光素子アレイの前記光導波路に対する搭載面に設けられた溝に形成されており、
   前記光素子アレイは、受光素子アレイと、発光素子アレイを備え、
   前記受光素子アレイに設けられたレンズと、前記発光素子に設けられたレンズとでは、その溝の深さを変えることで、前記光導波路までの光学長が変えられていることを特徴とする光インターコネクション実装回路。
10. 請求項１において、
    前記光導波路のコア、クラッドはそれぞれ感光性ポリマ材料で形成されていることを特徴とする光インターコネクション実装回路。
11. 請求項１において、
    前記光素子アレイは、前記光導波路で光接続された第１の光素子アレイ及び第２の光素子アレイを備え、
    前記第１の光素子アレイは、前記第２の光素子アレイに近い側から、第１列の光素子と、前記第１列に対して半ピッチずらされた第２列の光素子を備え、
    前記第２の光素子アレイは、前記第１の光素子アレイに近い側から、第３列の光素子と、前記第４列に対して半ピッチずらされた第２列の光素子を備え、
    前記第１列の光素子に対して前記第３列の光素子が光接続され、
    前記第２列の光素子に対して前記第４列の光素子が光接続されていることを特徴とする光インターコクション実装回路。
12. 請求項１において、
    前記光素子アレイは、前記光導波路で光接続された第１の光素子アレイ及び第２の光素子アレイを備え、
    前記第１の光素子アレイは、前記第２の光素子アレイに近い側から、第１列の光素子と、前記第１列に対して半ピッチずらされた第２列の光素子を備え、
    前記第２の光素子アレイは、前記第１の光素子アレイに近い側から、第３列の光素子と、前記第４列に対して半ピッチずらされた第２列の光素子を備え、
    前記第１列の光素子に対して前記第４列の光素子が光接続され、
    前記第２列の光素子に対して前記第３列の光素子が光接続されていることを特徴とする光インターコネクション実装回路。
13. 請求項１２において、
    前記光導波路は、第１層で構成された第１光導波路と、前記第１光導波路の前記光素子アレイ搭載面側に積層された第２光導波路とを備え、
    前記第１列の光素子と前記第４列の光素子との光接続は、前記第１光導波路でなされ、
    前記第２列の光素子と前記第３列の光素子とを光接続は、前記第２光導波路でなされていることを特徴とする光インターコネクション実装回路。
    
    

Images