JP2010169470A - Visual inspection method of semiconductor wafer, and visual examination assistance device - Google Patents
Visual inspection method of semiconductor wafer, and visual examination assistance device Download PDFInfo
- Publication number
- JP2010169470A JP2010169470A JP2009010915A JP2009010915A JP2010169470A JP 2010169470 A JP2010169470 A JP 2010169470A JP 2009010915 A JP2009010915 A JP 2009010915A JP 2009010915 A JP2009010915 A JP 2009010915A JP 2010169470 A JP2010169470 A JP 2010169470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element region
- appearance
- semiconductor wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】 本発明は、半導体ウエハの下面の外観異常箇所が、何れの半導体素子領域に存在しているかを正確に識別することができる外観検査方法を提供することを目的とする。
【解決手段】 複数の半導体素子領域５２が形成された半導体ウエハ５０の下面５０ｂの外観異常を検査する方法であって、半導体ウエハ５０の下面５０ｂに各半導体素子領域５２を示す映像を投影した状態で、半導体ウエハ５０の下面５０ｂの外観異常箇所５６を目視で特定する検査工程を有する外観検査方法。
【選択図】図２PROBLEM TO BE SOLVED: To provide an appearance inspection method capable of accurately identifying in which semiconductor element region an appearance abnormality portion on the lower surface of a semiconductor wafer exists.
A method for inspecting an appearance abnormality of a lower surface 50b of a semiconductor wafer 50 on which a plurality of semiconductor element regions 52 are formed, wherein an image showing each semiconductor element region 52 is projected on the lower surface 50b of the semiconductor wafer 50. Thus, an appearance inspection method including an inspection step of visually identifying an appearance abnormality portion 56 on the lower surface 50b of the semiconductor wafer 50.
[Selection] Figure 2
Description
本発明は、半導体ウエハの外観を検査する技術に関する。 The present invention relates to a technique for inspecting the appearance of a semiconductor wafer.
特許文献１に開示されているように、半導体素子の製造時には、目視によって半導体ウエハの外観検査が行われる。例えば、半導体ウエハの表面にキズがある箇所や、半導体ウエハの表面に異物が固着している箇所は、外観異常箇所として特定される。外観異常箇所が存在する半導体素子領域にはマーキングがされる。後にその半導体素子領域が半導体チップ（半導体素子）に分離されたときには、マーキングの有無によって半導体チップが良品であるか否かが識別可能となる。
As disclosed in
一般には、外観検査は、半導体ウエハの上面（実装時にワイヤーボンディングにより接続される面）に対して行われる。しかしながら、ＩＧＢＴ等の大電流が流れる半導体素子では、電極の異常による発熱の影響が大きいため、半導体ウエハの下面（実装時に導電性ペーストやハンダにより接続される面）に対しても外観検査が行われる。半導体チップは、通常、上面が視認可能な状態で取り扱われるので、下面の外観検査において外観異常箇所を特定した場合には、外観異常箇所が存在する半導体素子領域の上面（外観検査する面と反対の面）にマーキングをする必要がある。このため、外観異常箇所が存在する半導体素子領域を正確に識別し、識別した半導体素子領域の上面にマーキングを行う必要がある。
しかしながら、半導体ウエハの下面には、通常は、略全面に亘って一様に電極が形成される。このため、半導体ウエハの下面を外観検査する際には、特定した外観異常箇所が何れの半導体素子領域に存在するのかを正確に識別することが困難である。このため、従来は、外観異常箇所の周辺の半導体素子領域を不良と判断して、これらの半導体素子領域の上面にマーキングを行っていた。このため、実際には外観異常箇所が存在していない半導体素子領域にまでマーキングが行われており、製造歩留まりが低下するという問題が生じていた。
In general, the appearance inspection is performed on the upper surface of a semiconductor wafer (surface connected by wire bonding at the time of mounting). However, in semiconductor elements such as IGBTs, in which a large current flows, the influence of heat generation due to electrode abnormalities is large, so appearance inspection is also performed on the lower surface of the semiconductor wafer (the surface connected by conductive paste or solder during mounting). Is called. Since the semiconductor chip is usually handled with the top surface visible, when an abnormal appearance location is identified in the appearance inspection of the bottom surface, the top surface of the semiconductor element region where the abnormal appearance location exists (opposite to the surface to be inspected) It is necessary to mark the surface. For this reason, it is necessary to accurately identify the semiconductor element region where the appearance abnormality portion exists and to mark the upper surface of the identified semiconductor element region.
However, the electrodes are usually formed uniformly on the lower surface of the semiconductor wafer over substantially the entire surface. For this reason, when visual inspection of the lower surface of the semiconductor wafer is performed, it is difficult to accurately identify in which semiconductor element region the specified abnormal appearance portion exists. For this reason, conventionally, the semiconductor element region around the abnormal appearance portion is determined to be defective, and the upper surface of these semiconductor element regions is marked. For this reason, marking has been performed even to the semiconductor element region where the appearance abnormality portion does not actually exist, and there has been a problem that the manufacturing yield is reduced.
本発明は、上述した実情に鑑みて創作されたものであり、半導体ウエハの下面の外観異常箇所が、何れの半導体素子領域に存在しているかを正確に識別することができる外観検査方法と、その外観検査方法に用いることが可能な外観検査補助装置を提供することを目的とする。 The present invention was created in view of the above-described circumstances, and an appearance inspection method capable of accurately identifying in which semiconductor element region the appearance abnormality portion on the lower surface of the semiconductor wafer exists, An object of the present invention is to provide a visual inspection auxiliary device that can be used in the visual inspection method.
本発明の外観検査方法は、複数の半導体素子領域が形成された半導体ウエハの下面の外観異常を検査する。この外観検査方法は、半導体ウエハの下面に各半導体素子領域を示す映像を投影した状態で、半導体ウエハの下面の外観異常箇所を目視で特定する検査工程を有する。
この外観検査方法によれば、下面に投影された映像により各半導体素子領域を視認することができる。このため、外観異常箇所を目視で特定したときに、その外観異常箇所が何れの半導体素子領域に存在しているかを正確に識別することができる。したがって、外観異常箇所が存在していない半導体素子領域を不良と判断することが防止される。これにより、半導体素子の製造歩留まりを向上させることができる。
The appearance inspection method of the present invention inspects an appearance abnormality on the lower surface of a semiconductor wafer on which a plurality of semiconductor element regions are formed. This appearance inspection method has an inspection step of visually identifying an appearance abnormality portion on the lower surface of the semiconductor wafer in a state where an image showing each semiconductor element region is projected on the lower surface of the semiconductor wafer.
According to this appearance inspection method, each semiconductor element region can be visually recognized by an image projected on the lower surface. For this reason, when an abnormal appearance portion is visually identified, it can be accurately identified in which semiconductor element region the abnormal appearance portion is present. Therefore, it is possible to prevent a semiconductor element region having no appearance abnormality from being determined as defective. Thereby, the manufacturing yield of the semiconductor element can be improved.
上述した外観検査方法は、半導体ウエハの下面の画像を撮影し、その撮影した画像に基づいて外観異常のおそれがある潜在的異常箇所を抽出する抽出工程をさらに有していることが好ましい。そして、検査工程では、潜在的異常箇所が存在する半導体素子領域と、潜在的異常箇所が存在しない半導体素子領域とを区別して、各半導体素子領域を示す映像を投影することが好ましい。
なお、「区別する」とは、各半導体素子領域が、潜在的異常箇所が存在する半導体素子領域であるのか、潜在的異常箇所が存在しない半導体素子領域であるのかを識別可能な状態で投影することを意味する。
この外観検査方法では、検査工程の前に、撮影した画像に基づいて潜在的異常箇所を抽出する抽出工程が行われる。潜在的異常箇所の抽出は、画像処理等によって短時間で行うことができる。但し、抽出工程（すなわち、画像に基づく検査）では、全ての外観異常箇所を抽出することができるが、外観異常箇所ではない箇所まで抽出されてしまう。すなわち、抽出工程で抽出される潜在的異常箇所には、外観異常箇所と、外観異常箇所でない箇所が含まれる。このため、抽出工程の後の検査工程において、作業者の目視によって、潜在的異常箇所が外観異常箇所であるか否かを最終的に判断する。検査工程においては、潜在的異常箇所が存在する半導体素子領域に他の半導体素子領域と区別した映像が投影される。このため、検査工程において、作業者は、潜在的異常箇所が存在する半導体素子領域を容易に識別することができ、潜在的異常箇所が存在する半導体素子領域だけを検査することができる。このように、この外観検査方法では、抽出工程で潜在的異常箇所を抽出し、抽出された潜在的異常箇所が存在する半導体素子領域を目視により検査する。全ての半導体素子領域を目視により検査する必要がないので、より短時間で外観検査を行うことができる。また、外観異常箇所は最終的に目視により特定するので、正確に外観異常箇所を特定することができる。
It is preferable that the appearance inspection method described above further includes an extraction step of taking an image of the lower surface of the semiconductor wafer and extracting a potential abnormality portion that may cause an appearance abnormality based on the taken image. In the inspection process, it is preferable to project an image showing each semiconductor element region by distinguishing between the semiconductor element region where the potential abnormal part exists and the semiconductor element region where the potential abnormal part does not exist.
Note that “distinguish” means that each semiconductor element region is projected in a state where it can be identified whether the semiconductor element region is a semiconductor element region where a potential abnormal portion exists or a semiconductor element region where a potential abnormal portion does not exist. Means that.
In this appearance inspection method, an extraction step of extracting a potential abnormal part based on a photographed image is performed before the inspection step. Extraction of a potential abnormal part can be performed in a short time by image processing or the like. However, in the extraction step (that is, the inspection based on the image), all the appearance abnormality portions can be extracted, but even the portions that are not the appearance abnormality portions are extracted. That is, the potential abnormal places extracted in the extraction step include an appearance abnormality place and a place that is not an appearance abnormality place. For this reason, in the inspection process after the extraction process, it is finally determined whether or not the potential abnormal part is an abnormal appearance part by visual observation of the operator. In the inspection process, an image distinguished from other semiconductor element regions is projected onto the semiconductor element region where the potential abnormal part exists. For this reason, in the inspection process, the operator can easily identify the semiconductor element region where the potential abnormal part exists, and can inspect only the semiconductor element region where the potential abnormal part exists. As described above, in this appearance inspection method, a potential abnormal part is extracted in the extraction step, and a semiconductor element region where the extracted potential abnormal part exists is visually inspected. Since it is not necessary to visually inspect all the semiconductor element regions, the appearance inspection can be performed in a shorter time. Further, since the abnormal appearance portion is finally identified visually, the abnormal appearance portion can be accurately identified.
上述した外観検査方法は、検査工程で特定された外観異常箇所が存在する半導体素子領域の上面にマーキングするマーキング工程をさらに有することが好ましい。
この方法によれば、外観異常箇所が存在する半導体素子領域の上面のみにマーキングをすることができる。
It is preferable that the appearance inspection method described above further includes a marking step of marking on the upper surface of the semiconductor element region where the abnormal appearance portion specified in the inspection step exists.
According to this method, it is possible to mark only the upper surface of the semiconductor element region where the appearance abnormality portion exists.
上述した外観検査方法では、検査工程において、外観異常箇所を特定すると、外観異常箇所が存在する半導体素子領域と、外観異常箇所が存在しない半導体素子領域とを区別して、各半導体素子領域を示す映像を投影することが好ましい。
このような構成によれば、外観異常箇所が存在する半導体素子領域を容易に識別することができる。
In the appearance inspection method described above, when an abnormal appearance location is specified in the inspection process, a semiconductor element region in which an abnormal appearance location is present is distinguished from a semiconductor element region in which no abnormal appearance location is present, and an image showing each semiconductor device region Is preferably projected.
According to such a configuration, it is possible to easily identify the semiconductor element region where the appearance abnormality portion exists.
上述した外観検査方法では、検査工程において、半導体ウエハの上面に形成されているアライメントマークを基準として位置決めして、各半導体素子領域を示す映像を投影することが好ましい。
このような構成によれば、半導体ウエハの上面に形成されている各半導体素子領域の構造に正確に対応させて、半導体ウエハの下面に各半導体素子領域を示す映像を投影することができる。
In the appearance inspection method described above, in the inspection process, it is preferable that the alignment mark formed on the upper surface of the semiconductor wafer is positioned as a reference and an image showing each semiconductor element region is projected.
According to such a configuration, it is possible to project an image showing each semiconductor element region on the lower surface of the semiconductor wafer, accurately corresponding to the structure of each semiconductor element region formed on the upper surface of the semiconductor wafer.
また、本発明は、上述した外観検査方法を好適に実施することができる外観検査補助装置を提供する。この外観検査補助装置は、複数の半導体素子領域が形成された半導体ウエハの下面の外観異常の検査を補助する。この外観検査補助装置は、半導体ウエハの下面に各半導体素子領域を示す映像を投影する投影手段を有する。
この外観検査補助装置を用いることで、外観異常箇所を特定したときに、その外観異常箇所が何れの半導体素子領域に存在しているかを正確に識別することができる。
The present invention also provides an appearance inspection auxiliary device that can suitably carry out the above-described appearance inspection method. This visual inspection auxiliary device assists in visual abnormality inspection of the lower surface of a semiconductor wafer on which a plurality of semiconductor element regions are formed. This visual inspection auxiliary device has a projection means for projecting an image showing each semiconductor element region on the lower surface of the semiconductor wafer.
By using this visual inspection auxiliary device, when an abnormal appearance location is specified, it is possible to accurately identify in which semiconductor element region the abnormal appearance location exists.
上述した外観検査補助装置は、半導体ウエハの下面の画像を撮影する撮影手段と、撮影された画像に基づいて外観異常のおそれがある潜在的異常箇所を抽出する抽出手段をさらに有することが好ましい。そして、投影手段が、潜在的異常箇所が存在する半導体素子領域と、潜在的異常箇所が存在しない半導体素子領域とを区別して、各半導体素子領域を示す映像を投影することが好ましい。
このような構成によれば、外観異常を検査する際に、潜在的異常箇所が存在する半導体素子領域に他の半導体素子領域と区別した映像を投影することができる。このため、作業者は、潜在的異常箇所が存在する半導体素子領域を容易に識別することができ、潜在的異常箇所が存在する半導体素子領域だけを検査することができる。
It is preferable that the above-described appearance inspection auxiliary device further includes an imaging unit that captures an image of the lower surface of the semiconductor wafer and an extraction unit that extracts a potential abnormality location that may cause an appearance abnormality based on the captured image. Preferably, the projecting unit distinguishes between the semiconductor element region where the potential abnormal part exists and the semiconductor element area where the potential abnormal part does not exist, and projects an image showing each semiconductor element region.
According to such a configuration, when an appearance abnormality is inspected, an image distinguished from other semiconductor element regions can be projected onto the semiconductor element region where the potential abnormality portion exists. For this reason, the operator can easily identify the semiconductor element region where the potential abnormal part exists, and can inspect only the semiconductor element region where the potential abnormal part exists.
上述した外観検査補助装置は、半導体素子領域を選択する選択手段と、半導体ウエハの上面のうち、選択された半導体素子領域にマーキングするマーキング手段をさらに有することが好ましい。
このような外観検査補助装置では、外観異常の検査において外観異常箇所を特定したときに、作業者が、外観異常箇所が存在する半導体素子領域を選択手段によって選択する。そして、選択された半導体素子領域には、マーキング手段によってマーキングがされる。このため、外観異常箇所が存在する半導体素子領域に正確にマーキングすることができる。
The visual inspection auxiliary device described above preferably further includes a selection unit that selects a semiconductor element region, and a marking unit that marks a selected semiconductor element region on the upper surface of the semiconductor wafer.
In such an appearance inspection auxiliary device, when an appearance abnormality location is specified in an appearance abnormality inspection, an operator selects a semiconductor element region in which the appearance abnormality location exists using a selection unit. The selected semiconductor element region is marked by marking means. For this reason, it is possible to accurately mark the semiconductor element region where the appearance abnormality portion exists.
上述した外観検査補助装置は、投影手段が、選択された半導体素子領域と、選択されていない半導体素子領域とを区別して、各半導体素子領域を示す映像を投影することが好ましい。
このような構成によれば、選択された半導体素子領域が半導体ウエハの下面に区別して投影されるので、例えば、誤って外観異常箇所が存在しない半導体素子領域を選択してしまった場合等に、作業者がその誤りに即座に気づくことができる。
In the above-described appearance inspection auxiliary device, it is preferable that the projection unit distinguishes the selected semiconductor element region from the non-selected semiconductor element region and projects an image showing each semiconductor element region.
According to such a configuration, since the selected semiconductor element region is projected separately on the lower surface of the semiconductor wafer, for example, when a semiconductor element region in which an abnormal appearance portion does not exist is selected by mistake, The operator can immediately notice the mistake.
上述した外観検査補助装置は、投影手段が、半導体基板の下面にアイコンを投影することが好ましい。そして、選択手段の移動操作によって、アイコンの投影位置を移動可能であり、選択手段の選択操作によって、選択操作時にアイコンが重なっている半導体素子領域が選択されることが好ましい。
このような構成によれば、作業者は、半導体ウエハから視点を動かすことなく、半導体素子領域を選択することができる。したがって、作業者が、誤って外観異常箇所が存在しない半導体素子領域を選択してしまうことが防止される。
In the appearance inspection auxiliary device described above, it is preferable that the projecting unit projects an icon on the lower surface of the semiconductor substrate. It is preferable that the projected position of the icon can be moved by the movement operation of the selection means, and the semiconductor element region where the icons overlap is selected by the selection operation of the selection means.
According to such a configuration, the operator can select the semiconductor element region without moving the viewpoint from the semiconductor wafer. Therefore, it is possible to prevent the operator from accidentally selecting a semiconductor element region where no appearance abnormality portion exists.
上述した外観検査補助装置は、半導体ウエハの上面に形成されているアライメントマークを基準として位置決めして、投影手段が各半導体素子領域を示す映像を投影する位置を調整する投影位置調整手段をさらに有していることが好ましい。
このような構成によれば、半導体ウエハの上面に形成されている各半導体素子領域の構造に正確に対応させて、半導体ウエハの下面に各半導体素子領域を示す映像を投影することができる。
The visual inspection auxiliary device described above further includes a projection position adjusting unit that positions the alignment mark formed on the upper surface of the semiconductor wafer as a reference and adjusts the position at which the projection unit projects an image showing each semiconductor element region. It is preferable.
According to such a configuration, it is possible to project an image showing each semiconductor element region on the lower surface of the semiconductor wafer, accurately corresponding to the structure of each semiconductor element region formed on the upper surface of the semiconductor wafer.
本発明によれば、半導体ウエハの下面に外観異常箇所が存在する半導体素子領域を正確に特定することができる。また、外観検査の作業効率を向上させることができるとともに、外観検査の信頼性を向上させることができる。 According to the present invention, it is possible to accurately specify a semiconductor element region in which an abnormal appearance portion exists on the lower surface of a semiconductor wafer. In addition, the work efficiency of appearance inspection can be improved, and the reliability of appearance inspection can be improved.
第１実施例に係る半導体ウエハの外観検査工程及び外観検査補助装置について説明する。図１は、外観検査補助装置１０の概略構成を示している。外観検査補助装置１０は、半導体ウエハ５０の外観検査を行う際に用いられる。図示していないが、半導体ウエハ５０の上面５０ａと下面５０ｂには、電極が形成されている。上面５０ａには、半導体素子領域ごとに区分して電極が形成されている。下面５０ｂには、全面に亘って電極が形成されている。また、上面５０ａには、２つのアライメントマークが形成されている。
図１に示すように、外観検査補助装置１０は、ステージ１２、プロジェクタ１４、位置調整機構１６、位置調整用カメラ１８ａ、１８ｂ、制御装置２０、マウス２４、記憶装置２６、ステージ２８、及び、インクジェットプリンタ３０を備えている。
The semiconductor wafer visual inspection process and visual inspection auxiliary apparatus according to the first embodiment will be described. FIG. 1 shows a schematic configuration of an appearance inspection
As shown in FIG. 1, the visual inspection
ステージ１２には、半導体ウエハ５０が載置される。図１に示すように、半導体ウエハ５０は、上面５０ａがステージ１２に接触し、下面５０ｂが上方を向くように載置される。ステージ１２には、貫通孔１２ａ、１２ｂが形成されている。半導体ウエハ５０は、上面５０ａのアライメントマークが貫通孔１２ａ、１２ｂ内に位置するように載置される。
A
位置調整用カメラ１８ａは、貫通孔１２ａを通して、半導体ウエハ５０の上面５０ａに形成されているアライメントマークの一方を撮影する。位置調整用カメラ１８ｂは、貫通孔１２ｂを通して、半導体ウエハ５０の上面５０ａに形成されているアライメントマークの他方を撮影する。位置調整用カメラ１８ａ、１８ｂで撮影された画像データは、位置調整機構１６に入力される。
The
位置調整機構１６は、ステージ１２を水平面内で平行移動、及び、回転移動させる。位置調整機構１６は、位置調整用カメラ１８ａ、１８ｂに接続されている。位置調整機構１６は、位置調整用カメラ１８ａ、１８ｂで撮影されるアライメントマークが予め定められた位置に存在するように、ステージ１２（すなわち、半導体ウエハ５０）を移動させる。
The
プロジェクタ１４は、ステージ１２の上方に設置されている。プロジェクタ１４は、ステージ１２上の半導体ウエハ５０の下面５０ｂに、映像を投影する。図２は、プロジェクタ１４により映像が投影された状態における半導体ウエハ５０の下面５０ｂの平面図を示している。なお、図２では、投影されている映像を点線で示している。図２に示すように、プロジェクタ１４は、半導体ウエハ５０の下面５０ｂに、各半導体素子領域５２の範囲を示す映像（すなわち、各半導体素子領域５２の境界を示す映像）を投影する。また、プロジェクタ１４は、半導体ウエハ５０の下面５０ｂにアイコン５４を投影する。図１に示すように、プロジェクタ１４は、制御装置２０に接続されている。プロジェクタ１４の動作は、制御装置２０により制御される。
The
ステージ２８には、半導体ウエハ５０が載置される。図３に示すように、半導体ウエハ５０は、下面５０ｂがステージ２８に接触し、上面５０ａが上方を向くように載置される。
A
インクジェットプリンタ３０は、ステージ２８の上方に設置されている。インクジェットプリンタ３０は、ステージ２８上の半導体ウエハ５０の上面５０ａにインクを塗布する。インクジェットプリンタ３０は、制御装置２０に接続されている。インクジェットプリンタ３０の動作は、制御装置２０により制御される。
The
制御装置２０は、プロジェクタ１４、インクジェットプリンタ３０、マウス２４、及び、記憶装置２６に接続されている。
制御装置２０は、プロジェクタ１４の動作を制御する。プロジェクタ１４により映像を投影している際にマウス２４が移動されると、制御装置２０は、アイコン５４の投影位置を移動させる。したがって、作業者は、マウス２４を操作してアイコン５４を移動させることができる。作業者は、半導体素子領域５２上にアイコン５４を移動させ、マウス２４をクリックすることで、その半導体素子領域５２を選択することができる。半導体素子領域５２が選択されると（すなわち、マウス２４がクリックされると）、制御装置２０は、図２に示すように、選択された半導体素子領域５２ａに特定の色（選択されていない半導体素子領域５２に投影される色と異なる色）を投影する。また、制御装置２０は、選択された半導体素子領域５２ａの位置データを、記憶装置２６に記憶させる。
また、制御装置２０は、インクジェットプリンタ３０の動作を制御する。制御装置２０は、記憶装置２６に記憶されている位置データをインクジェットプリンタ３０に入力する。インクジェットプリンタ３０は、入力された位置データに対応する半導体素子領域５２の上面５０ａにインクを塗布する。
The
The
Further, the
次に、外観検査補助装置１０を用いた外観検査方法について説明する。
最初に、図１に示すように、半導体ウエハ５０をステージ１２上に載置する。次に、位置調整用カメラ１８ａ、１８ｂで半導体ウエハ５０のアライメントマークを撮影しながら、アライメントマークが所定位置に存在するように位置調整機構１６によってステージ１２を移動させる。これによって、プロジェクタ１４と半導体ウエハ５０の相対位置関係が所定の位置関係とされる。
Next, an appearance inspection method using the appearance inspection
First, as shown in FIG. 1, the
（検査工程）
次に、プロジェクタ１４によって、半導体ウエハ５０の下面５０ｂに、図２に示す映像（半導体素子領域５２の範囲を示す映像とアイコン５４）を投影する。上述したように、半導体ウエハ５０の上面５０ａに形成されているアライメントマークを基準として半導体ウエハ５０が位置決めされているので、半導体素子領域５２の範囲を示す映像が、半導体ウエハ５０の上面５０ａ側の構造に対応した位置に正確に投影される。
半導体ウエハ５０の下面５０ｂに映像を投影したら、作業者の目視によって、半導体ウエハ５０の下面５０ｂの外観を検査する。すなわち、下面５０ｂに異物の固着やキズ等の外観異常箇所がないかを検査する。下面５０ｂに半導体素子領域５２の範囲を示す映像が投影されているので、外観異常箇所を特定した場合に、作業者は特定した外観異常箇所が何れの半導体素子領域５２に存在しているかを正確に認識することができる。このため、外観異常箇所が存在していないにもかかわらず、外観異常箇所に近い位置の半導体素子領域５２が不良として認識されることが防止される。作業者は、外観異常箇所を特定したら、マウス２４を操作することによって、特定した外観異常箇所が存在する半導体素子領域５２を選択する（すなわち、アイコン５４をその半導体素子領域５２上に移動させてマウス２４をクリックする）。これによって、選択された半導体素子領域５２に特定の色が投影される。例えば、図２に示すように、キズ５６が存在する半導体素子領域５２ａを選択すると、半導体素子領域５２ａに他の半導体素子領域５２と異なる色が投影される。このため、作業者は、外観異常箇所が存在する半導体素子領域５２が選択されたことを半導体ウエハ５０の下面５０ｂを視認することで確認することができる。また、半導体素子領域５２が選択されると、制御装置２０は、選択された半導体素子領域５２の位置データを記憶装置２６に記憶させる。全ての半導体素子領域５２の検査が終了すると、外観異常箇所が存在する全ての半導体素子領域５２の位置データが、記憶装置２６に記憶された状態となる。
(Inspection process)
Next, the
After the image is projected onto the
（マーキング工程）
検査工程が終了したら、図３に示すように、半導体ウエハ５０をステージ２８上に載置する。次に、半導体ウエハ５０の上面５０ａに形成されているアライメントマークを図示しない位置調整用カメラで撮影しながら、アライメントマークが所定位置に存在するようにステージ２８を移動させる。これによって、インクジェットプリンタ３０と半導体ウエハ５０の相対位置関係が所定の位置関係とされる。
次に、インクジェットプリンタ３０を作動させる。インクジェットプリンタ３０の作動時には、制御装置２０が、記憶装置２６に記憶されている位置データ（すなわち、外観異常箇所が存在している半導体素子領域５２の位置データ）を読み出し、インクジェットプリンタ３０に入力する。インクジェットプリンタ３０は、入力された位置データに対応する半導体素子領域５２の上面５０ａにインクを吹き付けて、マーキングを行う。これによって、下面５０ｂに外観異常箇所が存在する半導体素子領域５２の上面５０ａにマークが付される。
(Marking process)
When the inspection process is completed, the
Next, the
以上に説明したように、この外観検査方法では、半導体ウエハ５０の下面５０ｂに各半導体素子領域５２を示す映像を投影した状態で、半導体ウエハ５０の下面５０ｂの外観を目視により検査する。したがって、作業者は、特定した外観異常箇所が何れの半導体素子領域５２に存在しているかを正確に認識することができる。外観異常箇所が存在しない半導体素子領域５２が不良として認識され、その半導体素子領域５２の上面５０ａにマーキングがされることが防止される。
また、この外観検査方法では、半導体ウエハ５０の下面５０ｂにアイコン５４を投影し、マウス２４によってアイコン５４を操作することで、外観異常箇所が存在する半導体素子領域５２を選択する。作業者は、半導体ウエハ５０の下面５０ｂから視点を動かすことなく外観異常箇所が存在する半導体素子領域５２を選択することができる。これにより、作業者の作業効率が向上する。また、誤って、外観異常箇所が存在しない半導体素子領域５２を選択してしまうことが防止される。
また、この外観検査方法では、選択された半導体素子領域５２に、選択されていない半導体素子領域５２とは異なる色を投影する。このため、作業者は、半導体ウエハ５０の下面５０ｂから視点を動かすことなく、外観異常箇所が存在する半導体素子領域５２が選択されたことを確認することができる。これにより、作業者の作業効率が向上する。また、誤って、外観異常箇所が存在しない半導体素子領域５２を選択してしまうことが防止される。
As described above, in this appearance inspection method, the appearance of the
Further, in this appearance inspection method, the
In this appearance inspection method, a color different from that of the non-selected
なお、上述した外観検査方法では、マウス２４の操作によって、半導体ウエハ５０の下面５０ｂに投影したアイコン５４を移動させて、外観異常箇所が存在する半導体素子領域５２を選択した。しかしながら、半導体素子領域５２の選択は種々の方法により行うことができる。例えば、別途ディスプレイを用意し、そのディスプレイに各半導体素子領域５２と同様に区画された画像を表示し、対象の半導体素子領域５２に対応する区画をマウス等でクリックすることでその半導体素子領域５２を選択するようにしてもよい。また、作業者が目視により選択する半導体素子領域５２の位置を確認し、確認した位置をインクジェットプリンタ３０に入力するようにしてもよい。
In the appearance inspection method described above, by operating the
また、上述した外観検査方法では、半導体ウエハ５０の下面５０ｂに各半導体素子領域５２の境界を投影した。しかしながら、投影する映像は、各半導体素子領域５２の範囲を認識できる映像であれば何れの映像であってもよい。
In the appearance inspection method described above, the boundaries of the
次に、第２実施例の外観検査方法、及び、外観検査補助装置について説明する。図４は、第２実施例の外観検査補助装置１１０の概略構成を示している。第２実施例の外観検査補助装置１１０は、第１実施例の外観検査補助装置１０の構成に加えて、カメラ４０を備えている。
Next, an appearance inspection method and an appearance inspection auxiliary device according to the second embodiment will be described. FIG. 4 shows a schematic configuration of the visual inspection
第２実施例の外観検査補助装置１１０では、プロジェクタ１４が、ステージ１２の上方の投影位置とステージ１２外の待機位置の間で移動可能とされている。また、カメラ４０は、ステージ１２の上方の撮影位置とステージ１２外の待機位置の間で移動可能とされている。カメラ４０は、ステージ１２上に載置される半導体ウエハ５０の下面５０ｂの画像を撮影する。カメラ４０は、制御装置２０に接続されている。カメラ４０が撮影した画像データは、制御装置２０に入力される。
In the visual inspection
次に、第２実施例の外観検査方法について説明する。
最初に、図４に示すように、半導体ウエハ５０をステージ１２上に載置する。次に、第１実施例と同様にして、位置調整機構１６によってステージ１２の位置（すなわち、半導体ウエハ５０の位置）を調整する。
Next, the appearance inspection method of the second embodiment will be described.
First, as shown in FIG. 4, the
（抽出工程）
次に、カメラ４０を撮影位置に移動させる。そして、カメラ４０によって、半導体ウエハ５０の下面５０ｂの画像を撮影する。カメラ４０が撮影した画像データは、制御装置２０に入力される。制御装置２０は、カメラ４０から入力された画像データの中から、各画素が示す光学的特性値の分布が、正常に電極が形成されている場合に得られる分布となっていない箇所（以下では、潜在的異常箇所という）を抽出する。画像データから得られる潜在的異常箇所は、外観異常箇所である場合と、外観異常箇所でない場合（エアブロー等で除去可能な異物が付着している場合等）とがある。すなわち、潜在的異常箇所は、外観異常箇所であるおそれがある箇所である。潜在的異常箇所を抽出すると、制御装置２０は、潜在的異常箇所が存在する半導体素子領域５２を識別する。画像の撮影時に、アライメントマークを基準として半導体ウエハ５０が位置決めされているので、制御装置２０は、潜在的異常箇所が存在する半導体素子領域５２を正確に識別することができる。制御装置２０は、潜在的異常箇所が存在する半導体素子領域５２の位置データを記憶装置２６に記憶させる。
(Extraction process)
Next, the
（検査工程）
次に、カメラ４０を待機位置に移動させ、プロジェクタ１４を投影位置に移動させる。そして、プロジェクタ１４によって、半導体ウエハ５０の下面５０ｂに、映像（半導体素子領域５２の範囲を示す映像とアイコン５４）を投影する。このとき、制御装置２０は、記憶装置２６が記憶している位置データ（潜在的異常箇所が存在する半導体素子領域５２の位置データ）を用いて、潜在的異常箇所が存在する半導体素子領域５２を明るく投影し、潜在的異常箇所が存在しない半導体素子領域５２を暗く投影するようにプロジェクタ１４に指令する。したがって、半導体ウエハ５０の下面５０ｂには、例えば図５に示すように、潜在的異常箇所が存在する半導体素子領域５２ｂが他の半導体素子領域５２より明るく投影される。
半導体ウエハ５０の下面５０ｂに映像を投影したら、作業者の目視によって、半導体ウエハ５０の下面５０ｂの外観を検査する。このとき、暗く投影されている半導体素子領域５２には潜在的異常箇所が存在しない（すなわち、外観異常箇所が存在する可能性がない）ので、作業者は明るく投影されている半導体素子領域５２のみを検査すればよい。これによって、作業者の負担が軽減され、作業効率が向上する。作業者は、外観異常箇所を特定したら、第１実施例と同様にして、その外観異常箇所が存在する半導体素子領域５２を選択する。これによって、選択された半導体素子領域５２に特定の色が投影されるとともに、選択された半導体素子領域５２の位置データが記憶装置２６に記憶される。明るく投影されている半導体素子領域５２の全ての検査が終了すると、外観異常箇所が存在する全ての半導体素子領域５２の位置データが、記憶装置２６に記憶された状態となる。
(Inspection process)
Next, the
After the image is projected onto the
（マーキング工程）
目視による外観検査が終了したら、第１実施例と同様にしてマーキング工程を行う。これによって、下面５０ｂに外観異常箇所が存在する半導体素子領域５２の上面５０ａにマークが付される。
(Marking process)
When the visual inspection is completed, the marking process is performed in the same manner as in the first embodiment. As a result, a mark is given to the
以上に説明したように、第２実施例の外観検査方法では、抽出工程によって潜在的異常箇所が抽出される。そして、検査工程において、潜在的異常箇所が存在する半導体素子領域５２が、潜在的異常箇所が存在しない半導体素子領域５２とは区別して投影される。したがって、作業者は、目視による検査が必要な半導体素子領域５２を容易に認識することができる。このように、第２実施例の外観検査方法では、目視による外観検査を必要最小限の半導体素子領域５２に対してのみ行うので、作業効率を向上させることができる。また、外観異常箇所の最終的な特定は作業者の目視により行うので、確実に外観異常箇所を特定することができる。
As described above, in the appearance inspection method according to the second embodiment, a potential abnormal part is extracted by the extraction process. In the inspection process, the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
１０：外観検査補助装置
１２：ステージ
１２ａ：貫通孔
１２ｂ：貫通孔
１４：プロジェクタ
１６：位置調整機構
１８ａ：位置調整用カメラ
１８ｂ：位置調整用カメラ
２０：制御装置
２４：マウス
２６：記憶装置
２８：ステージ
３０：インクジェットプリンタ
４０：カメラ
５０：半導体ウエハ
５０ａ：上面
５０ｂ：下面
５２：半導体素子領域
５４：アイコン
５６：キズ
１１０：外観検査補助装置
10: Visual inspection auxiliary device 12:
Claims (11)
検査工程では、潜在的異常箇所が存在する半導体素子領域と、潜在的異常箇所が存在しない半導体素子領域とを区別して、各半導体素子領域を示す映像を投影することを特徴とする請求項１に記載の外観検査方法。 It further includes an extraction step of taking an image of the lower surface of the semiconductor wafer and extracting a potential abnormal portion having a possibility of appearance abnormality based on the taken image,
2. The inspection step of projecting an image showing each semiconductor element region by distinguishing between a semiconductor element region where a potential abnormal portion exists and a semiconductor element region where a potential abnormal portion does not exist. The appearance inspection method described.
半導体ウエハの下面に各半導体素子領域を示す映像を投影する投影手段を有する外観検査補助装置。 A visual inspection auxiliary device for assisting inspection of abnormal appearance of the lower surface of a semiconductor wafer on which a plurality of semiconductor element regions are formed,
A visual inspection auxiliary device having projection means for projecting an image showing each semiconductor element region on a lower surface of a semiconductor wafer.
撮影された画像に基づいて外観異常のおそれがある潜在的異常箇所を抽出する抽出手段、
をさらに有し、
投影手段が、潜在的異常箇所が存在する半導体素子領域と、潜在的異常箇所が存在しない半導体素子領域とを区別して、各半導体素子領域を示す映像を投影することを特徴とする請求項６に記載の外観検査補助装置。 Photographing means for photographing an image of the lower surface of the semiconductor wafer;
An extracting means for extracting a potential abnormal portion having a possibility of abnormal appearance based on the photographed image;
Further comprising
7. The projection means projects a video showing each semiconductor element region by distinguishing between a semiconductor element region where a potential abnormal portion exists and a semiconductor element region where a potential abnormal portion does not exist. Appearance inspection auxiliary device as described.
半導体ウエハの上面のうち、選択された半導体素子領域にマーキングするマーキング手段、
をさらに有することを特徴とする請求項６または７に記載の外観検査補助装置。 A selection means for selecting a semiconductor element region;
Marking means for marking a selected semiconductor element region on the upper surface of the semiconductor wafer,
The visual inspection auxiliary device according to claim 6 or 7, further comprising:
選択手段の移動操作によって、アイコンの投影位置を移動可能であり、
選択手段の選択操作によって、選択操作時にアイコンが重なっている半導体素子領域が選択されることを特徴とする請求項８または９に記載の外観検査補助装置。 The projection means projects an icon on the lower surface of the semiconductor substrate,
The projected position of the icon can be moved by moving the selection means,
10. The visual inspection auxiliary device according to claim 8, wherein a semiconductor element region where an icon is overlapped at the time of the selection operation is selected by a selection operation of the selection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009010915A JP2010169470A (en) | 2009-01-21 | 2009-01-21 | Visual inspection method of semiconductor wafer, and visual examination assistance device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009010915A JP2010169470A (en) | 2009-01-21 | 2009-01-21 | Visual inspection method of semiconductor wafer, and visual examination assistance device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010169470A true JP2010169470A (en) | 2010-08-05 |
Family
ID=42701771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009010915A Pending JP2010169470A (en) | 2009-01-21 | 2009-01-21 | Visual inspection method of semiconductor wafer, and visual examination assistance device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010169470A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018194378A (en) * | 2017-05-16 | 2018-12-06 | 三菱電機株式会社 | Wafer abnormality location detection apparatus and wafer abnormality location identification method |
| JP2019102742A (en) * | 2017-12-07 | 2019-06-24 | 三菱電機株式会社 | Wafer inspection method |
-
2009
- 2009-01-21 JP JP2009010915A patent/JP2010169470A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018194378A (en) * | 2017-05-16 | 2018-12-06 | 三菱電機株式会社 | Wafer abnormality location detection apparatus and wafer abnormality location identification method |
| JP2019102742A (en) * | 2017-12-07 | 2019-06-24 | 三菱電機株式会社 | Wafer inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284558B1 (en) | Probing method and probe device | |
| JP4740405B2 (en) | Alignment method and program recording medium | |
| JP5861462B2 (en) | Inspection standard registration method for solder inspection and board inspection apparatus using the method | |
| JP6975551B2 (en) | Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment | |
| JP2012234488A (en) | Reference mark model template creating method | |
| JP5154527B2 (en) | Foreign matter inspection device | |
| JP4939156B2 (en) | Re-registration method of registration object and recording medium recording the method | |
| JP2006332417A (en) | Chip pickup device and pickup method | |
| JP6387620B2 (en) | Quality control system | |
| TWI603077B (en) | Map matching device, comparison method and comparison program | |
| CN110622632B (en) | Inspection result reporting method, inspection result reporting device, and component mounting system | |
| JP2010169470A (en) | Visual inspection method of semiconductor wafer, and visual examination assistance device | |
| CN105136818B (en) | Image Inspection Method for Printed Substrates | |
| JP4156968B2 (en) | Probe apparatus and alignment method | |
| US6119337A (en) | Method of mounting conductive balls | |
| JP2005337797A (en) | Display element pixel position acquisition method and display panel inspection method | |
| JP2008186879A (en) | Board inspection method | |
| JP4423130B2 (en) | Printed circuit board visual inspection method, printed circuit board visual inspection program, and printed circuit board visual inspection apparatus | |
| JP6184746B2 (en) | Defect detection apparatus, defect correction apparatus, and defect detection method | |
| JP2010206157A (en) | Method for picking up semiconductor chip | |
| JP2014102206A (en) | Solder inspection method | |
| JP4994738B2 (en) | Mounting component inspection equipment | |
| JP3175917B2 (en) | Incorrect wiring inspection apparatus and method | |
| JP4783271B2 (en) | Wafer electrode registration method, wafer alignment method, and recording medium recording these methods | |
| JP2001284408A (en) | Component mounting equipment |