[go: up one dir, main page]

JP2010028103A - 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 - Google Patents

薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 Download PDF

Info

Publication number
JP2010028103A
JP2010028103A JP2009137866A JP2009137866A JP2010028103A JP 2010028103 A JP2010028103 A JP 2010028103A JP 2009137866 A JP2009137866 A JP 2009137866A JP 2009137866 A JP2009137866 A JP 2009137866A JP 2010028103 A JP2010028103 A JP 2010028103A
Authority
JP
Japan
Prior art keywords
film
etching
region
resist mask
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009137866A
Other languages
English (en)
Other versions
JP2010028103A5 (ja
JP5396165B2 (ja
Inventor
Hidekazu Miyairi
秀和 宮入
Tatsu Komatsu
立 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009137866A priority Critical patent/JP5396165B2/ja
Publication of JP2010028103A publication Critical patent/JP2010028103A/ja
Publication of JP2010028103A5 publication Critical patent/JP2010028103A5/ja
Application granted granted Critical
Publication of JP5396165B2 publication Critical patent/JP5396165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】従来よりも少ないマスク数で作製する薄膜トランジスタ及び表示装置の作製方法を提供する。
【解決手段】第１の導電膜と、絶縁膜と、半導体膜と、不純物半導体膜と、第２の導電膜とを積層し、この上に３段階の厚さを有するレジストマスクを形成し、第１のエッチングを行って薄膜積層体を形成し、該薄膜積層体に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、その後レジストマスクを後退させて半導体層、ソース電極及びドレイン電極層を形成することで、薄膜トランジスタを作製する。３段階の厚さを有するレジストマスクは、例えば、４階調のフォトマスクにより形成する。
【選択図】図２１

Description

本発明は、薄膜トランジスタ及びその作製方法、並びに当該薄膜トランジスタを有する表示装置及びその作製方法に関する。
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成される薄膜トランジスタが注目されている。薄膜トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイスに広く応用されている。薄膜トランジスタは、特に液晶表示装置又はＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等に代表される、画像表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、具体的には、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極と、の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。また、アクティブマトリクス型ＥＬ表示装置とは、マトリクス状に配置された画素をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用したＥＬ表示装置をいう。
上記のようなアクティブマトリクス型表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型表示装置には高い信頼性が求められ、その生産方法には高い生産性及び生産コストの低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化が挙げられる。
アクティブマトリクス型表示装置では、スイッチング素子として主に薄膜トランジスタが用いられている。薄膜トランジスタの作製において、フォトリソグラフィに用いるフォトマスクの枚数を削減することは、工程の簡略化のために重要である。例えばフォトマスクが１枚増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及び乾燥工程等が必要になる。そのため、作製工程に使用するフォトマスクが１枚増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトマスク数を低減するために、数多くの技術開発がなされている。
薄膜トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型とに大別される。ボトムゲート型薄膜トランジスタの作製工程において使用されるフォトマスク数は、トップゲート型薄膜トランジスタの作製工程において使用されるフォトマスク数よりも少ないことが知られている。ボトムゲート型薄膜トランジスタは、３枚のフォトマスクにより作製されることが一般的である。
フォトマスクの枚数を低減させる従来の技術としては、裏面露光、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下の一因になっている。また、薄膜トランジスタの電気的特性を犠牲にせざるを得ないことも多い。
薄膜トランジスタの作製工程における、フォトマスクの枚数を減らすための代表的な手段として、多階調マスク（ハーフトーンマスク又はグレートーンマスクと呼ばれるもの）を用いた技術が広く知られている。多階調マスクを用いて薄膜トランジスタの作製工程を低減する技術として、例えば特許文献１が挙げられる。
また、現在実用化されている多階調マスクは三階調のものが一般的であるが、四階調の多階調マスクについても開発が進められている（例えば、特許文献２）。
特開２００３−１７９０６９号公報 特開２００７−２４９１９８号公報
しかし、上述した多階調マスクを用いてボトムゲート型薄膜トランジスタを作製する場合であっても、少なくとも２枚のフォトマスクが必要であり、これ以上フォトマスクの枚数を低減することは困難である。このうち１枚は、ゲート電極層のパターニングのために用いられている。
ここで、本発明の一態様は、ゲート電極層のパターニングのためのフォトマスクを新たに使用することなく薄膜トランジスタが作製可能な、新しい手法を提供することを課題の一とする。すなわち、複雑な技術を用いる必要がなく、かつ１枚のフォトマスクでも作製可能な、薄膜トランジスタの作製方法が開示される。
これにより、薄膜トランジスタの作製において、用いるフォトマスクの枚数を従来よりも少なくすることができる。
また、本発明の一態様は、特に表示装置の画素に用いられる薄膜トランジスタ（画素ＴＦＴともいう。）の作製方法に適用することができる。そのため、本発明の一態様は、複雑な技術を用いることなく、フォトリソグラフィ法に用いるフォトマスクの枚数を従来よりも少なくした表示装置の作製方法の提供を課題とする。更には、フォトマスクの枚数を低減した場合であっても、良好な電気的特性を有する薄膜トランジスタを得ることを課題とする。
本発明の一態様である薄膜トランジスタの作製方法について説明する。本発明の一態様である薄膜トランジスタの作製方法においては、まず、第１の導電膜と、該第１の導電膜上に絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜をこの順に積層した薄膜積層体と、該薄膜積層体上に３段階の厚さの領域（厚さの小さい領域から、第１の領域、第２の領域及び第３の領域とする。）を有するレジストマスクと、を形成し、第１のエッチングにより前記第１の導電膜の少なくとも表面を露出させつつ、前記薄膜積層体のパターンを形成し、第２のエッチングにより第１の導電膜のパターンを形成する。そして、前記レジストマスクを後退（縮小）させつつ前記レジストマスクの前記第１の領域を除去し、前記第１の領域と重畳する第２の導電膜を露出させる。露出させた前記第２の導電膜に対して第３のエッチングを行うことにより、前記第１の領域と重畳する絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を除去する。そして、第３のエッチング後に、前記レジストマスクを後退（縮小）させつつ前記レジストマスクの第２の領域を除去し、前記第２の領域と重畳する第２の導電膜を露出させる。露出させた第２の導電膜に対して第４のエッチングを行うことにより、前記第２の領域と重畳する半導体膜の一部、不純物半導体膜及び第２の導電膜を除去する。ここで、第２のエッチングは、第１の導電膜が選択的にサイドエッチングされる条件により行う。
ここで、第１のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよいが、異方性の高いエッチング法（物理的エッチング）により行うことが好ましい。第１のエッチングに異方性の高いエッチング法を用いることで、パターンの加工精度を向上させることができる。なお、第１のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には、複数の工程により第１のエッチングを行う。従って、第１のエッチングには、ドライエッチングを用いることが好ましい。
第２のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよいが、等方性のエッチングが支配的なエッチング法（化学的エッチング）により行うことが好ましい。第２のエッチングに等方性のエッチングが支配的なエッチング法（化学的エッチング）を用いることで、第１の導電膜をサイドエッチングすることができる。従って、第２のエッチングには、ウエットエッチングを用いることが好ましい。
ここで、第２のエッチングは第１の導電膜のサイドエッチングを伴うため、第２のエッチングにより、第１の導電膜は第１のエッチングによって形成された薄膜積層体よりも内側に後退（縮小）する。従って、第２のエッチング後の第１の導電膜の側面は、薄膜積層体の側面よりも内側に存在する。第２のエッチングがサイドエッチングを伴うことにより、パターン形成された第１の導電膜の側面とパターン形成された薄膜積層体の側面との間隔は概ね等しいものとなる。
なお、第１の導電膜のパターンとは、例えば、ゲート電極及びゲート配線並びに容量電極及び容量配線、電源線等を形成する金属配線の上面レイアウトをいう。
第３のエッチングは、第１のエッチングと同様に異方性の高いエッチング法（物理的エッチング）により行うことが好ましい。また、第３のエッチングは、第１のエッチングと同様に行えばよい。第３のエッチングにおける被エッチング層は、第１のエッチングにおける被エッチング層と同一だからである。すなわち、第３のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよい。第３のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第３のエッチングをウエットエッチングにより行う場合には、複数の工程により第３のエッチングを行う。従って、第３のエッチングはドライエッチングにより行うことが好ましい。
第４のエッチングについても、第１のエッチング及び第３のエッチングと同様に異方性の高いエッチング法（物理的エッチング）により行うことが好ましい。また、第４のエッチングは、第１のエッチング及び第３のエッチングと同様に行えばよい。第４のエッチングにおける被エッチング層は、第１のエッチング及び第３のエッチングにおける被エッチング層の一部と一致するからである。すなわち、第４のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよい。第４のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第４のエッチングをウエットエッチングにより行う場合には、複数の工程により第４のエッチングを行う。従って、第４のエッチングはドライエッチングにより行うことが好ましい。
本発明の一態様は、サイドエッチングを用いてゲート電極層を形成し、３段階の厚さを有するレジストマスクを用いて前記ゲート電極層より上層に設けられる半導体層、不純物半導体層、並びにソース電極及びドレイン電極層を形成することを特徴とする薄膜トランジスタの作製方法である。
本発明の一態様は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
本発明の一態様は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
上記構成の薄膜トランジスタの作製方法において、前記第１のレジストマスクは、４階調のフォトマスクを用いて形成することができる。または、３階調のフォトマスクとレーザを用いて形成することができる。
上記構成の薄膜トランジスタの作製方法において、前記第１のエッチング、前記第３のエッチング及び前記第４のエッチングにはドライエッチングを用いて、前記第２のエッチングにはウエットエッチングを用いることが好ましい。
上記構成の薄膜トランジスタの作製方法によると、前記第１のエッチングによって素子領域が形成され、前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面が形成される。
本発明の一態様である薄膜トランジスタの前記ソース電極及びドレイン電極層に接続して画素電極を選択的に形成することで、表示装置を作製することができる。
本発明の一態様は、第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することで薄膜トランジスタを形成し、前記第３のレジストマスクを除去し、前記薄膜トランジスタを覆って第２の絶縁膜を形成し、前記ソース電極及びドレイン電極層の一部を露出するように前記第２の絶縁膜に開口部を形成し、前記開口部及び前記第２の絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法である。
本発明の一態様は、第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することで薄膜トランジスタを形成し、前記第３のレジストマスクを除去し、前記薄膜トランジスタを覆って第２の絶縁膜を形成し、前記ソース電極及びドレイン電極層の一部を露出するように前記第２の絶縁膜に開口部を形成し、前記開口部及び前記第２の絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法である。
上記構成の表示装置の作製方法において、前記第１のレジストマスクは、４階調のフォトマスクを用いて形成することができる。または、３階調のフォトマスクとレーザを用いて形成することができる。
上記構成の表示装置の作製方法において、前記第１のエッチング、前記第３のエッチング及び前記第４のエッチングにはドライエッチングを用いて、前記第２のエッチングにはウエットエッチングを用いることが好ましい。
上記構成の表示装置の作製方法によると、前記第１のエッチングによって素子領域が形成され、前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面が形成される。
上記構成の表示装置の作製方法において、前記第２の絶縁膜は、ＣＶＤ法又はスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することが好ましい。特に好ましくは窒化シリコン膜をＣＶＤ法又はスパッタリング法により形成し、有機樹脂膜をスピンコート法により形成する。第２の絶縁膜をこのように形成することで、薄膜トランジスタの電気的特性に影響を及ぼしうる不純物元素等から薄膜トランジスタを保護し、且つ画素電極の被形成面の平坦性を向上させて歩留まりの低下を防止することができる。
上記構成の表示装置の作製方法において、前記画素電極は、フォトリソグラフィ法により形成することが好ましい。
なお、エッチングは意図しないエッチングが極力生じない条件により行うことが好ましい。
なお、「ゲート配線」とは、薄膜トランジスタのゲート電極に接続される配線をいう。ゲート配線は、ゲート電極層により形成される。また、ゲート配線は走査線と呼ばれることがある。
また、「ソース配線」とは、薄膜トランジスタのソース電極及びドレイン電極の一方に接続される配線をいう。ソース配線は、ソース電極及びドレイン電極層により形成される。また、ソース配線は信号線と呼ばれることがある。
また、「電源線」とは、電源に接続された、一定の電位に保持された配線をいう。
なお、「膜が耐熱性を有する」とは、後の工程における温度によって当該膜が膜としての形態を保ち、且つ当該膜に求められる機能及び特性を保つことができることをいう。
ゲート電極のパターン形成に新たなフォトマスクを必要とせず、薄膜トランジスタの作製工程数を大幅に削減することができ、該薄膜トランジスタは表示装置に適用できるため、表示装置の作製工程を大幅に削減することもできる。
より具体的には、フォトマスクの枚数を減らすことができる。一のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することも可能である。従って、薄膜トランジスタ又は表示装置の作製工程数を大幅に削減することができる。また、一枚のフォトマスクにより薄膜トランジスタを作製することができるため、フォトマスクの位置合わせの際にずれが発生することを防止することができる。
また、フォトマスクの枚数の低減を目的とした従来の技術とは異なり、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経る必要がない。そのため、歩留まりを低下させることなく、表示装置の作製工程数を大幅に削減することができる。
また、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程数を大幅に削減することができる。そのため、表示装置の表示品質等を犠牲にすることなく、表示装置の作製工程数を大幅に削減することができる。
更には、上記効果により、薄膜トランジスタ及び表示装置の作製コストを大幅に削減することができる。
そして、本発明の一態様である薄膜トランジスタでは、半導体層の大部分がゲート電極層により遮光されている。特に、薄膜トランジスタが有する半導体層がゲート電極層により遮光されている。そのため、光リーク電流の小さい薄膜トランジスタとすることができる。従って、表示品質が良好な表示装置を作製することができる。
薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 ４階調のフォトマスクを説明する図。 アクティブマトリクス基板の接続部を説明する図。 アクティブマトリクス基板の接続部を説明する図。 アクティブマトリクス基板の接続部を説明する図。 表示装置の画素回路の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 ＥＬ表示装置の作製方法の一例を説明する図。 レジストマスクの形成方法の一例を説明する図。 レジストマスクの形成方法の一例を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、第１の絶縁膜及び第２の絶縁膜は上面図には表さないものとする。
（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法及び該薄膜トランジスタがマトリクス状に配置された表示装置の作製方法の一例について、図１乃至図３３を参照して説明する。
なお、図２１乃至図２９には本実施の形態に係る薄膜トランジスタの作製工程における上面図を示し、図２９は画素電極まで形成した完成図である。図１乃至図４は、図２１乃至図２９に示すＡ１−Ａ２における断面図である。図５乃至図８は、図２１乃至図２９に示すＢ１−Ｂ２における断面図である。図９乃至図１２は、図２１乃至図２９に示すＣ１−Ｃ２における断面図である。図１３乃至図１６は、図２１乃至図２９に示すＤ１−Ｄ２における断面図である。図１７乃至図２０は、図２１乃至図２９に示すＥ１−Ｅ２における断面図である。
まず、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらの膜は、単層で形成してもよいし、複数の膜を積層した積層膜であってもよい。
基板１００は、絶縁性基板である。表示装置に適用する場合には、基板１００としては、ガラス基板又は石英基板を用いることができる。本実施の形態においては、ガラス基板を用いる。
第１の導電膜１０２は、導電性材料により形成する。第１の導電膜１０２は、例えばチタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、ニオブ若しくはスカンジウム等の金属又はこれらを主成分とする合金等の導電性材料を用いて形成することができる。ただし、後の工程（第１の絶縁膜１０４の形成等）に耐えうる程度の耐熱性は必要であり、後の工程（第２の導電膜１１０のエッチング等）で食刻又は腐食されない材料を選択することを要する。この限りにおいて、第１の導電膜１０２は特定の材料に限定されるものではない。
なお、第１の導電膜１０２は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
また、第１の絶縁膜１０４は、ゲート絶縁膜として機能するものである。
第１の絶縁膜１０４は、絶縁性材料により形成する。第１の絶縁膜１０４は、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜又は窒化酸化シリコン膜等を用いて形成することができる。ただし、第１の導電膜１０２と同様に後の工程（半導体膜１０６の形成等）に耐えうる程度の耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、第１の絶縁膜１０４は特定の材料に限定されるものではない。
なお、第１の絶縁膜１０４は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができるが、特定の方法に限定されるものではない。
半導体膜１０６は、半導体材料により形成する。半導体膜１０６は、例えば、シランガスにより形成される非晶質シリコン等を用いて形成することができる。ただし、第１の導電膜１０２等と同様に、後の工程（第２の導電膜１１０等の形成等）に耐えうる程度の耐熱性が必要であり、後の工程にて食刻又は腐食されない材料を選択することを要する。この限りにおいて、半導体膜１０６は特定の材料に限定されるものではない。従って、ゲルマニウム等を用いても良い。なお、半導体膜１０６の結晶性についても特に限定されない。
なお、半導体膜１０６は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができる。ただし、特定の方法に限定されるものではない。
不純物半導体膜１０８は、一導電性を付与する不純物元素を含む半導体膜であり、一導電性を付与する不純物元素が添加された半導体形成のための材料ガス等により形成される。例えば、フォスフィン（化学式：ＰＨ３）又はジボラン（化学式：Ｂ２Ｈ６）を含むシランガスにより形成される、リン又はボロンを含むシリコン膜である。ただし、第１の導電膜１０２等と同様に、後の工程（第２の導電膜１１０等の形成等）に耐えうる程度の耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、不純物半導体膜１０８は、特定の材料に限定されるものではない。なお、不純物半導体膜１０８の結晶性についても特に限定されるものではない。
なお、ｎ型の薄膜トランジスタを作製する場合には、添加する一導電性の不純物元素として、リン又はヒ素等を用いればよい。すなわち、不純物半導体膜１０８の形成に用いるシランガスにはフォスフィン又はアルシン（化学式：ＡｓＨ３）等を所望の濃度で含ませればよい。または、ｐ型の薄膜トランジスタを作製する場合には、一導電性の不純物元素として、ボロン等を添加すればよい。すなわち、不純物半導体膜１０８の形成に用いるシランガスにはジボラン等を所望の濃度で含ませればよい。また、半導体膜１０６により形成される半導体層の一部にドーピング等を行って、ソース電極及びドレイン電極層とオーミック接触可能な領域を設ける場合等には、不純物半導体膜１０８を設ける必要がない。
なお、不純物半導体膜１０８は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
第２の導電膜１１０は、導電性材料（第１の導電膜１０２として列挙した材料等）であって、第１の導電膜１０２とは異なる材料により形成する。ここで、「異なる材料」とは、主成分が異なる材料をいう。具体的には、後に説明する第２のエッチングによりエッチングされにくい材料を選択すればよい。また、第１の導電膜１０２等と同様に、後の工程（第１の保護膜１２６等の形成等）に耐えうる程度の耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。従って、この限りにおいて、第２の導電膜１１０は特定の材料に限定されるものではない。
なお、第２の導電膜１１０は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
なお、上記説明した第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０に対して求められる耐熱性は、第１の導電膜１０２が最も高く、以下前記した順に続き、第２の導電膜１１０が最も低い。なお、例えば、半導体膜１０６が水素を含む非晶質半導体膜である場合には、約３００℃以上とすることで半導体膜１０６中の水素が脱離し、電気的特性が変化する。そのため、例えば半導体膜１０６を形成した後の工程では３００℃を超えない温度とするとよい。
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図１（Ａ）、図５（Ａ）、図９（Ａ）、図１３（Ａ）、図１７（Ａ）、図２１を参照）。第１のレジストマスク１１２は厚さの異なる３つの領域を有するレジストマスクである。第１のレジストマスク１１２において、最も薄い領域を第１の領域とよび、最も厚い領域を第３の領域とよび、第１の領域よりも厚く、第３の領域よりも薄い領域を第２の領域とよぶこととする。なお、図１（Ａ）、図５（Ａ）、図９（Ａ）、図１３（Ａ）、図１７（Ａ）において、第１の領域の厚さをｔ１、第２の領域の厚さをｔ２、第３の領域の厚さをｔ３と表している。
第１のレジストマスク１１２において、ソース電極及びドレイン電極層１２０が形成される領域には第３の領域が形成され、ソース電極及びドレイン電極層１２０を有さず半導体層１２４が露出して形成される領域には第２の領域が形成される。第１の領域は、ゲート電極層のパターンを形成するために設けられている。
第１のレジストマスク１１２は、４階調の多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図３０を参照して以下に説明する。
なお、多階調マスクとは、多段階の光量で露光を行うことが可能なフォトマスクをいい、露光領域、半露光領域及び未露光領域の３段階の光量（３階調）で露光を行うものが一般的である。多階調マスクを用いることで、一度の露光及び現像工程によって、複数の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
本実施の形態において、厚さの異なる３つの領域を有する第１のレジストマスク１１２は、４階調の多階調マスクを用いることで形成することができる。なお、４階調の多階調マスクについては、例えば特許文献２に開示されている。以下に、本実施の形態において用いる多階調マスクについて説明する。
図３０（Ａ）及び（Ｂ）は、４階調の多階調マスクの断面図を示す。
図３０（Ａ）に示す多階調マスク１４０は、透光性を有する基板１４１上に半透光膜により形成された第１の半透光部１４２、第１の半透光部１４２よりも透光率の低い第２の半透光部１４３、及び遮光膜により形成された遮光部１４４で構成されている。
透光性を有する基板１４１としては、石英等を用いることができる。
図３０（Ｂ）に示す多階調マスク１４５は、透光性を有する基板１４６上に半透光膜により形成された第１の半透光部１４７、第１の半透光部１４７よりも透光率の低い第２の半透光部１４８、及び遮光膜により形成された遮光部１４９で構成されている。
第１の半透光部１４２及び第１の半透光部１４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。
遮光部１４４及び遮光部１４９は、金属膜を用いて形成すればよく、好ましくはクロム、酸化クロム又は窒化クロム等により設けられる。
第２の半透光部１４３及び第２の半透光部１４８は、第１の半透光部１４２又は第１の半透光部１４７よりも透光率が小さく、且つ遮光部１４４よりも透光率が大きい膜により設ければよい。そのため、第１の半透光部１４２等と同様に半透光膜を用いて形成してもよいし、遮光部１４４と同様に金属膜を用いて形成しても良い。透光率は、膜厚を調整すること、または、膜を構成する材料の組成を適宜調整すること、若しくは、膜を構成する材料中の結晶化率を制御することなどにより、調整することができる。
多階調マスクに露光するための光を照射した場合、図３０（Ａ）及び（Ｂ）に示すように、遮光部に重畳する領域における透光率は概ね０％となり、遮光部又は半透光部（第１の半透光部及び第２の半透光部）が設けられていない領域における透光率は概ね１００％となる。また、半透光部における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。
なお、第１の半透光部と第２の半透光部の透光率は、上記範囲内で、大きく異なるものとすることが好ましい。形成されるレジストの異なる領域間における厚さの差を大きくすることで、作製工程におけるマージンを十分なものとすることができるからである。従って、第１の半透光部における透光率は、概ね１０〜２０％の範囲とし、第２の半透光部における透光率は、概ね６０〜７０％の範囲とすることが好ましい。ただし、図３０（Ｂ）においては、第１の半透光部１４７と第２の半透光部１４８とが重畳している領域があるため、第１の半透光部１４７と第２の半透光部１４８が重なることで透光率が概ね６０〜７０％となることが好ましい。
以上説明したように、４階調の多階調マスクを用いて露光して現像を行うことで、厚さの異なる３つの領域を有する第１のレジストマスク１１２を形成することができる。
なお、本実施の形態において用いる４階調の多階調マスクは上記の説明に限定されず、厚さの異なる３つの領域を有するレジストマスクを形成することが可能な４階調の多階調マスクであれば如何なる形態のフォトマスクを適用してもよい。
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングによりパターニングし、第１の薄膜積層体１１４を形成する（図１（Ｂ）、図５（Ｂ）、図９（Ｂ）、図１３（Ｂ）、図１７（Ｂ）、図２２を参照）。この工程により、少なくとも第１の導電膜１０２の表面を露出させるとよい。このエッチング工程を第１のエッチングとよぶ。ここで、第１のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよいが、異方性の高いエッチング法（物理的エッチング）により行うことが好ましい。第１のエッチングに異方性の高いエッチング法を用いることで、パターンの加工精度を向上させることができる。なお、第１のエッチングをドライエッチングにより行う場合には、一の工程にて行うことも可能であるが、第１のエッチングをウエットエッチングにより行う場合には、複数の工程により第１のエッチングを行うとよい。ウエットエッチングでは、被エッチング膜の種類によってエッチングレートが異なり、一の工程にてエッチングすることが困難だからである。従って、第１のエッチングには、ドライエッチングを用いることが好ましい。
なお、第１のエッチングは、例えば３段階のドライエッチングにより行えばよい。まず、Ｃｌ２ガスとＣＦ４ガスとＯ２ガスの混合ガス中でエッチングを行い、次に、Ｃｌ２ガスのみを用いてエッチングを行い、最後に、ＣＨＦ３ガスのみを用いてエッチングを行えばよい。
なお、第１のエッチングにより第１の導電膜１０２をエッチングしてもよいが、この場合には基板１００がエッチングされないように、基板１００上に予め下地膜を設けておくことが好ましい。
次に、第１のレジストマスク１１２を用いて第２のエッチングを行う。すなわち、第１の導電膜１０２をエッチングによりパターニングし、ゲート電極層１１６を形成する（図１（Ｃ）、図５（Ｃ）、図９（Ｃ）、図１３（Ｃ）、図１７（Ｃ）、図２３を参照）。このエッチング工程を第２のエッチングとよぶ。
なお、ゲート電極層１１６は、薄膜トランジスタのゲート電極、ゲート配線、容量素子の一方の電極、容量配線及び支持部を構成している。ゲート電極層１１６Ａと表記する場合には、ゲート配線と薄膜トランジスタのゲート電極を構成するゲート電極層を指す。ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄと表記する場合には支持部を構成するゲート電極層を指す。ゲート電極層１１６Ｃと表記する場合には容量配線と容量素子の一方の電極を構成するゲート電極層を指す。そして、これらを総括してゲート電極層１１６と呼ぶ。
第２のエッチングは、第１の導電膜１０２により形成されるゲート電極層１１６の側面が、第１の薄膜積層体１１４の側面より内側に形成されるエッチング条件により行う。換言すると、ゲート電極層１１６の側面が、第１の薄膜積層体１１４の底面に接して形成されるようにエッチングを行う（図２３及び図２４におけるＡ１−Ａ２断面においてゲート電極層１１６の幅が、第１の薄膜積層体１１４の幅より小さくなるようにエッチングを行う）。特に、第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件により行う。換言すると、第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件により行う。このような条件により第２のエッチングを行うことで、ゲート電極層１１６を形成することができる。
なお、ゲート電極層１１６の側面の形状は特に限定されない。例えば、テーパ形状であっても良い。ゲート電極層１１６の側面の形状は、第２のエッチングにおいて用いる薬液等の条件によって決められるものである。
ここで、「第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件」、又は「第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件」とは、以下の第１の要件及び第２の要件を満たすものをいう。
第１の要件は、ゲート電極層１１６が必要な箇所に残存することである。ゲート電極層１１６の必要な箇所とは、図２３等に点線で示される領域をいう。すなわち、第２のエッチング後に、ゲート電極層１１６がゲート配線、容量配線及び支持部を構成するように残存することが必要である。ゲート電極層がゲート配線及び容量配線を構成するためには、これらの配線が断線しないように第２のエッチングを行う必要がある。例えば、図１（Ｃ）及び図２３に示されるように、第２のエッチングにより第１の薄膜積層体１１４の側面から間隔ｄ１だけ内側にゲート電極層１１６の側面が形成され、間隔ｄ１は実施者がレイアウトに従って適宜設定すればよい。
第２の要件は、ゲート電極層１１６により構成されるゲート配線及び容量配線の最小幅ｄ３、並びにソース電極及びドレイン電極層１２０Ａにより構成されるソース配線の最小幅ｄ２が適切なものとなることである。第２のエッチングにより第２の導電膜１１０がエッチングされるとソース配線の最小幅ｄ２が小さくなり、ソース配線の電流密度が過大となり、電気的特性が低下するためである。そのため、第２のエッチングは、第１の導電膜１０２のエッチングレートが過大にならず、且つ第２の導電膜１１０のエッチングレートが可能な限り小さい条件で行う。
なお、ソース配線と重畳する半導体層の幅を最小幅ｄ４とする部分は、ゲート配線と、該ゲート配線と互いに隣接する容量配線との間に少なくとも一箇所あればよい。好ましくは、図２３に示すように、ゲート配線と支持部との間、及び容量配線と支持部との間の半導体層の幅を最小幅ｄ４とすればよい。なお、半導体層の最小幅ｄ４は、前記した間隔ｄ１の概ね２倍よりも小さくする。換言すると、間隔ｄ１は半導体層の最小幅ｄ４の約半分よりも大きくする。
なお、ソース電極及びドレイン電極層により形成される、画素電極層と接続される部分の電極の幅はソース配線の最小幅ｄ２とすることが好ましい。
上記説明したように、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜１０２のサイドエッチングを伴うことによって、ゲート電極層１１６により構成される、隣接するゲート配線と容量配線とを絶縁させることができるためである（図２３を参照）。ここで、第２のエッチングは、サイドエッチングを伴うエッチングであるため、エッチングは概略等方的に進行する。
ここで、サイドエッチングとは、被エッチング膜の厚さ方向（基板面に垂直な方向又はエッチングされる膜の下地の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面に平行な方向又はエッチングされる膜の下地の面に平行な方向）にも被エッチング膜が削られるエッチングをいう。サイドエッチングされた被エッチング膜の端部は、被エッチング膜に対するエッチングガス又はエッチングに用いる薬液のエッチングレートによって様々な形状となるように形成されるが、端部が曲面となるように形成されることが多い。
サイドエッチングを利用してゲート電極層１１６を形成することで、ゲート電極層１１６の形成に新たなフォトマスクを用いる必要がなくなる。
なお、図２３に示すように、第１のエッチングにより形成される第１の薄膜積層体１１４は、ゲート電極層１１６Ｂ及びゲート電極層１１６Ｄにより構成される支持部に接する部分では細くなるように設計される。このような構造とすることで、第２のエッチングによりゲート電極層１１６Ａと、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄとを分断して絶縁させることができる。
なお、図２３に示すゲート電極層１１６Ｂ及びゲート電極層１１６Ｄは、第１の薄膜積層体１１４を支える支持部として機能する。支持部を有することで、ゲート電極層より上に形成されるゲート絶縁膜等の膜剥がれを防止することができる。加えて、支持部を有することで、支持部と重畳する領域の半導体層を遮光することができる。ただし、これに限定されず、支持部を設けなくとも良い。
第２のエッチングは、ドライエッチング又はウエットエッチングのいずれかを用いればよいが、上記説明したように、等方性のエッチングが支配的なエッチング法（化学的エッチング）により行うことが好ましい。第２のエッチングに等方性のエッチングが支配的なエッチング法（化学的エッチング）を用いることで、第１の導電膜を選択的にサイドエッチングすることができる。第２のエッチングでは、第１の導電膜がサイドエッチングされる必要がある。従って、第２のエッチングには、ウエットエッチングを用いることが好ましい。
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜１０２をアルミニウム又はモリブデンにより形成し、第２の導電膜１１０をチタン又はタングステンにより形成し、エッチャントには硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜１０２をモリブデンにより形成し、第２の導電膜１１０をチタン、アルミニウム又はタングステンにより形成し、エッチャントには過酸化水素水を含む薬液を用いればよい。
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜１０２としてネオジムを添加したアルミニウム上にモリブデンを形成した積層膜を形成し、第２の導電膜１１０をタングステンにより形成し、エッチャントには硝酸を２％、酢酸を１０％、リン酸を７２％含む薬液を用いることが最も好ましい。このような組成の薬液を用いることで、第２の導電膜１１０がエッチングされることなく、第１の導電膜１０２がエッチングされる。なお、第１の導電膜１０２に添加したネオジムは、アルミニウムの低抵抗化とヒロック防止を目的として添加されたものである。
なお、図２３に示すように、上面から見たゲート電極層１１６は角（例えば、角１５１）を有する。これは、ゲート電極層１１６を形成する第２のエッチングが概略等方的であるために、ゲート電極層１１６の側面と第１の薄膜積層体１１４の側面との間隔ｄ１が概略等しくなるようにエッチングされるためである。
次に、第１のレジストマスク１１２を後退（縮小）させて、第１のレジストマスク１１２の第１の領域と重畳する領域の第２の導電膜１１０を露出させつつ、第２のレジストマスク１１７を形成する（図２（Ａ）、図６（Ａ）、図１０（Ａ）、図１４（Ａ）、図１８（Ａ）、図２４を参照）。第１のレジストマスク１１２を後退（縮小）させて、第２のレジストマスク１１７を形成する手段としては、例えば酸素プラズマを用いたアッシングが挙げられる。しかし、第１のレジストマスク１１２を後退（縮小）させて第２のレジストマスク１１７を形成する手段はこれに限定されるものではない。なお、ここでは第２のエッチングの後に第２のレジストマスク１１７を形成する場合について説明したが、これに限定されず、第２のレジストマスク１１７を形成した後に第２のエッチングを行ってもよい。
次に、第２のレジストマスク１１７を用いて、第１のレジストマスク１１２の第１の領域と重畳する領域の第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングする。このエッチング工程を第３のエッチングとよぶ。第３のエッチングは、第１のエッチングと同様に行えばよい。第３のエッチングにより、第２の薄膜積層体１１８を形成することができる（図２（Ｂ）、図６（Ｂ）、図１０（Ｂ）、図１４（Ｂ）、図１８（Ｂ）、図２５を参照）。ここでエッチング条件は、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
次に、第２のレジストマスク１１７を後退（縮小）させて、第２の領域と重畳する領域の第２の導電膜１１０を露出させつつ、第３のレジストマスク１１９を形成する（図２（Ｃ）、図６（Ｃ）、図１０（Ｃ）、図１４（Ｃ）、図１８（Ｃ）、図２６を参照）。
次に、第３のレジストマスク１１９を用いて、第２の薄膜積層体１１８の第２の導電膜１１０をエッチングし、ソース電極及びドレイン電極層１２０を形成する（図３（Ａ）、図７（Ａ）、図１１（Ａ）、図１５（Ａ）、図１９（Ａ）を参照）。ここでエッチング条件は、第２の導電膜１１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
なお、ソース電極及びドレイン電極層１２０は、薄膜トランジスタのソース電極若しくはドレイン電極、ソース配線、薄膜トランジスタと画素電極とを接続する電極、及び保持容量として機能する容量素子の他方の電極を構成している。「ソース電極及びドレイン電極層１２０Ａ」又は「ソース電極及びドレイン電極層１２０Ｄ」と表記する場合には、薄膜トランジスタのソース電極及びドレイン電極の一方、及びソース配線を構成する電極層を指す。「ソース電極及びドレイン電極層１２０Ｂ」と表記する場合には、薄膜トランジスタのソース電極及びドレイン電極の他方、及び薄膜トランジスタと画素電極とを接続する電極を構成する電極層を指す。「ソース電極及びドレイン電極層１２０Ｃ」と表記する場合には、容量素子の他方の電極を構成する電極層を指す。そして、これらを総括して「ソース電極及びドレイン電極層１２０」と呼ぶ。
なお、第２の薄膜積層体１１８における第２の導電膜１１０のエッチングは、ウエットエッチング又はドライエッチングのどちらを用いても良い。
続いて、第３のレジストマスク１１９を用いて、第２の薄膜積層体１１８の不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）をエッチングして、ソース領域及びドレイン領域１２２を形成する（図３（Ｂ）、図７（Ｂ）、図１１（Ｂ）、図１５（Ｂ）、図１９（Ｂ）、図２７を参照）。同時に、半導体層１２４が形成される。半導体層１２４は、半導体層１２４Ａ及び半導体層１２４Ｂを有し、半導体層１２４Ａと半導体層１２４Ｂは分離されている。
ソース電極及びドレイン電極層１２０を形成する工程と、ソース領域及びドレイン領域１２２を形成する工程と、からなるエッチング工程を第４のエッチングとよぶ。第４のエッチングは、第１のエッチング及び第３のエッチングと同様に行えばよい。第４のエッチングにおける被エッチング層は、第１のエッチング及び第３のエッチングにおける被エッチング層の一部と一致するからである。ここでエッチング条件は、不純物半導体膜１０８及び半導体膜１０６以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
その後、第３のレジストマスク１１９を除去し、薄膜トランジスタが完成する（図３（Ｃ）、図７（Ｃ）、図１１（Ｃ）、図１５（Ｃ）、図１９（Ｃ）、図２８を参照）。上記説明したように、薄膜トランジスタを１枚のフォトマスク（多階調マスク）により作製することができる。
以上のようにして作製した薄膜トランジスタを覆って第２の絶縁膜を形成する。ここで、第２の絶縁膜は、第１の保護膜１２６のみで形成しても良いが、第１の保護膜１２６と第２の保護膜１２８により形成する（図４（Ａ）、図８（Ａ）、図１２（Ａ）、図１６（Ａ）、図２０（Ａ）を参照）。第１の保護膜１２６は、第１の絶縁膜１０４と同様に形成すればよい。
第２の保護膜１２８は、表面が概略平坦になる方法により形成する。第２の保護膜１２８の表面を概略平坦にすることで、第２の保護膜１２８上に形成される画素電極層１３２の断切れ等を防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
なお、第２の保護膜１２８は、例えば、感光性ポリイミド、アクリル又はエポキシ樹脂等を用いて、スピンコーティング法等により形成することができる。ただし、これらの材料又は形成方法に限定されるものではない。
次に、第２の絶縁膜に第１の開口部１３０及び第２の開口部１３１を形成する（図４（Ｂ）、図８（Ｂ）、図１２（Ｂ）、図１６（Ｂ）、図２０（Ｂ）を参照）。第１の開口部１３０及び第２の開口部１３１は、ソース電極及びドレイン電極層１２０の少なくとも表面に達するように形成する。第１の開口部１３０及び第２の開口部１３１の形成方法は、特定の方法に限定されず、第１の開口部１３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部１３０及び第２の開口部１３１を形成することができる。
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを１枚使用することになる。
次に、第２の絶縁膜上に画素電極層１３２を形成する（図４（Ｃ）、図８（Ｃ）、図１２（Ｃ）、図１６（Ｃ）、図２０（Ｃ）、図２９を参照）。画素電極層１３２は、開口部を介してソース電極及びドレイン電極層１２０に接続されるように形成する。具体的には、画素電極層１３２は、第１の開口部１３０を介してソース電極及びドレイン電極層１２０Ｂに接続され、第２の開口部１３１を介してソース電極及びドレイン電極層１２０Ｃに接続されるように形成される。画素電極層１３２は、透光性を有する導電性材料により形成することが好ましい。ここで、透光性を有する導電性材料としては、インジウム錫酸化物（以下、ＩＴＯという）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化シリコンを添加したインジウム錫酸化物等が挙げられる。透光性を有する導電性材料の膜の形成はスパッタリング法又はＣＶＤ法等により行えばよいが、特定の方法に限定されるものではない。また、画素電極層１３２についても単層で形成しても良いし、複数の膜を積層した積層膜としてもよい。
なお、本実施の形態においては、画素電極層１３２のみに透光性を有する導電性材料を用いたが、これに限定されない。第１の導電膜１０２及び第２の導電膜１１０の材料として、透光性を有する導電性材料を用いることもできる。
なお、フォトリソグラフィ法によって画素電極層１３２を形成することで、フォトマスクを１枚使用することになる。
以上説明したように、本実施の形態に係るアクティブマトリクス基板の作製（所謂アレイ工程）が完了する。本実施の形態にて説明したように、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、１枚のマスクによる薄膜トランジスタの作製が可能となる。
上記説明した作製方法を適用した薄膜トランジスタが有する半導体層１２４の大部分は、ゲート電極層１１６と重畳する。そのため、半導体層１２４の大部分はゲート電極層１１６によって遮光され、光リーク電流の発生を防止することができる。
ここで、上記の工程により作製したアクティブマトリクス基板の端子接続部について図３１乃至図３３を参照して説明する。
図３１乃至図３３は、上記の工程により作製した、アクティブマトリクス基板におけるゲート配線側の端子接続部及びソース配線側の端子接続部の上面図及び断面図を示す。
図３１は、ゲート配線側の端子接続部及びソース配線側の端子接続部における、画素部から延伸したゲート配線及びソース配線の上面図を示す。
図３２は、図３１のＸ１−Ｘ２における断面図を示す。すなわち、図３２は、ゲート配線側の端子接続部における断面図を示す。図３２では、ゲート電極層１１６のみが露出されている。このゲート電極層１１６が露出された領域に、外部入力端子の端子部が接続される。
図３３は、図３１のＹ１−Ｙ２における断面図を示す。すなわち、図３３は、ソース配線側の端子接続部における断面図を示す。図３１のＹ１−Ｙ２において、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０は画素電極層１３２を介して接続されている。図３３にはゲート電極層１１６と、ソース電極及びドレイン電極層１２０の様々な接続形態を示している。本発明の一態様である表示装置の端子接続部には、これらのいずれを用いても良いし、図３３に示すもの以外の接続形態を用いても良い。ソース電極及びドレイン電極層１２０をゲート電極層１１６に接続させることで、端子の接続部の高さを概ね等しくすることができる。
なお、開口部の数は図３３に示す開口部の数に特に限定されない。一の端子に対して一の開口部を設けるのみならず、一の端子に対して複数の開口部を設けても良い。一の端子に対して複数の開口部を設けることで、開口部を形成するエッチング工程が不十分である等の理由で開口部が良好に形成されなかったとしても、他の開口部により電気的接続を実現することができる。更には、全ての開口部が問題なく開口された場合であっても、接触面積を広くすることができるため、コンタクト抵抗を低減することができ、好ましい。
図３３（Ａ）では、第１の保護膜１２６及び第２の保護膜１２８の端部がエッチング等により除去され、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現することができる。図３３（Ａ）は、図３１のＹ１−Ｙ２における断面図に相当する。
なお、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
図３３（Ｂ）では、第１の保護膜１２６及び第２の保護膜１２８に第３の開口部１６０Ａが設けられ、第１の保護膜１２６及び第２の保護膜１２８の端部がエッチング等により除去されることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。
なお、第３の開口部１６０Ａの形成、及びゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
図３３（Ｃ）では、第１の保護膜１２６及び第２の保護膜１２８に第３の開口部１６０Ｂ及び第４の開口部１６１が設けられることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。ここで、図３３（Ａ）及び（Ｂ）と同様に、第１の保護膜１２６及び第２の保護膜１２８の端部はエッチング等により除去されているが、この領域は端子の接続部として用いられる。
なお、第３の開口部１６０Ｂ及び第４の開口部１６１の形成、並びにゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
次に、上記で説明した工程により作製した、表示装置のアクティブマトリクス基板を用いて液晶表示装置を作製する方法について説明する。すなわち、セル工程及びモジュール工程について説明する。ただし、本実施の形態に係る表示装置の作製方法において、セル工程及びモジュール工程は以下の説明に限定されない。
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）とを貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、特に説明しない場合であっても、対向基板上に形成する膜は単層でも良いし、積層して形成しても良い。
まず、基板上に遮光層を形成し、遮光層上に赤、緑、青のいずれかのカラーフィルター層を形成し、カラーフィルター層上に画素電極層を選択的に形成し、画素電極層上にリブを形成する。
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、クロムを主成分とする材料膜の積層膜を用いても良い。クロムを主成分とする材料膜とは、クロム、酸化クロム又は窒化クロムをいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するにはフォトリソグラフィ法等を用いる。
カラーフィルター層は、バックライトから白色光が照射されると、赤、緑、青のいずれかの光のみを透過させることができる有機樹脂膜により選択的に形成すればよい。カラーフィルター層の形成は、形成時に塗り分けを行うことで、選択的に行うことができる。カラーフィルターの配列は、ストライプ配列、デルタ配列又は正方配列を用いればよい。
対向基板上の画素電極層は、アクティブマトリクス基板が有する画素電極層１３２と同様に形成することができる。ただし、選択的に形成する必要がないため、対向基板の全面に形成すればよい。
画素電極層上に形成するリブは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。特に必要のない場合には形成しなくてもよい。
なお、対向基板の作製方法としては、他にも様々な態様が考えられる。例えば、カラーフィルター層を形成後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極層の被形成面の平坦性を向上させることができるため、歩留まりが向上する。また、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂又はエポキシ樹脂をベースとした熱硬化性材料が用いられる。
また、リブの形成前又は形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成しても良い。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくても良い。
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂等を有機溶剤に溶かし、これを印刷法又はスピンコーティング法等により塗布し、有機溶媒を溜去した後基板を焼成することにより行う。形成される配向膜の膜厚は、一般に、約５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベット等の毛足の長い布により配向膜を擦ることで行う。
次に、アクティブマトリクス基板と、対向基板をシール材により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
次に、貼り合わせられたアクティブマトリクス基板と、対向基板との間に、滴下等により液晶材料を注入する。液晶材料を注入した後、注入口は紫外線硬化樹脂等で封止する。または、液晶材料を滴下した後に、アクティブマトリクス基板と対向基板とを貼り合わせても良い。
次に、アクティブマトリクス基板と対向基板とを貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
次に、モジュール工程として、端子部の入力端子（図３３において、ゲート電極層１１６の露出された領域）に外部入力端子として、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続される。ＡＣＰは接着剤として機能するペーストと、金等がメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層と、に接触することで、電気的な接続を実現する。なお、ＦＰＣの接続後にアクティブマトリクス基板と対向基板に偏光板を貼り付けてもよい。以上のように、表示装置に用いる液晶パネルを作製することができる。
以上のように、表示装置に用いる画素トランジスタを有するアクティブマトリクス基板を３枚のフォトマスクにより作製することができる。
上記説明したように、ゲート電極のパターン形成に新たなフォトマスクを必要とせず、薄膜トランジスタの作製工程数を大幅に削減することができ、該薄膜トランジスタは表示装置に適用できるため、表示装置の作製工程を大幅に削減することもできる。また、一のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することも可能である。従って、薄膜トランジスタ又は表示装置の作製工程数を大幅に削減することができる。また、一枚のフォトマスクにより薄膜トランジスタを作製することができるため、フォトマスクの位置合わせの際にずれが発生することを防止することができる。
また、フォトマスクの枚数の低減を目的とした従来の技術とは異なり、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経る必要がない。そのため、歩留まりを低下させることなく、表示装置の作製工程数を大幅に削減することができる。
また、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程を大幅に削減することができる。そのため、表示装置の表示品質等を犠牲にすることなく、表示装置の作製工程数を大幅に削減することができる。
更には、上記効果により、薄膜トランジスタ及び表示装置の作製コストを大幅に削減することができる。
また、本発明の一態様である薄膜トランジスタでは、半導体層の大部分がゲート電極層により遮光されている。特に、薄膜トランジスタが有する半導体層がゲート電極層により遮光されている。そのため、光リーク電流の小さい薄膜トランジスタとすることができる。従って、表示品質が良好な表示装置を作製することができる。
（実施の形態２）
本実施の形態では、薄膜トランジスタ及び表示装置の作製方法であって、実施の形態１とは異なるものについて説明する。
実施の形態１では、４階調の多階調マスクを用いることで、厚さの異なる３つの領域を有するレジストマスクを形成する形態について説明したが、本実施の形態では４階調の多階調マスクを用いることなく厚さの異なる３つの領域を有するレジストマスクを形成する方法について説明する。
図５２は、厚さの違いによりハッチパターンを異なるものとした第１のレジストマスク１１２（図２１を参照）を示す。第１のレジストマスク１１２は、最も薄い第１の領域１７１と、最も厚い第３の領域１７３と、第１の領域１７１よりも厚く、第３の領域１７３よりも薄い第２の領域１７２と、により構成される。なお、ここでは基板上に、モリブデン膜、窒化シリコン膜、半導体膜、不純物半導体膜、及びタングステン膜が積層して形成されており、該タングステン膜上に第１のレジストマスク１１２が形成されている。なお、第１のレジストマスク１１２としては、ポジ型レジストを用いるものとする。
まず、全面に形成したレジストを、３階調の多階調マスクにより露光して現像することで、露光領域と、半露光領域と、遮光領域を形成する。ここで、露光領域は、レジストが完全に除去される領域（第１の領域１７１、第２の領域１７２、第３の領域１７３のいずれにも該当しない領域）となる。半露光領域は、第１の領域１７１を形成する。遮光領域は、第２の領域１７２と第３の領域１７３を形成する。この段階では、第２の領域１７２と第３の領域１７３は概略等しい厚さを有する。
次に、上記した遮光領域であって第２の領域１７２となる部分のみに対してレーザ照射を行うことで、第２の領域１７２となる部分のレジストを露光する。ここで、レーザとしては、例えばＨｅＣｄレーザを用いることができる。照射するレーザの出力は、形成する厚さに応じて適宜設定すればよい。その後、現像を行うことで、第２の領域１７２を有するレジストマスクを形成することができる。
なお、上記説明では現像を２回行ったが、３階調の多階調マスクによる露光の直後に現像を行うことなくレーザ照射を行い、その後現像することで第２の領域１７２を有するレジストマスクを形成してもよい。
ここで、一例として、第３の領域１７３の厚さが約１．５μｍであるときに、照射するレーザの出力を変化させ、形成される第２の領域１７２の厚さについて図５３を参照しつつ説明する。
ここで、レジストには、高感度レジストであるＴＦＲ−Ｈ（東京応化工業株式会社製）を用いて、現像には現像液ＮＭＤ３（東京応化工業株式会社製）を用いた。厚さ１．５μｍで均一に形成したレジストに対して、最大出力７０ｍＷのＨｅＣｄレーザを用いてレーザ照射を行った。図５３は、（Ａ）レーザ照射領域に対して最大出力の２０％（すなわち、１４ｍＷ）でレーザを照射した後現像したレジストのＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像、（Ｂ）レーザ照射領域に対して最大出力の２５％（すなわち、１７．５ｍＷ）でレーザを照射した後現像したレジストのＳＴＥＭ像、（Ｃ）レーザ照射領域に対して最大出力の３０％（すなわち、２１ｍＷ）でレーザを照射した後現像したレジストのＳＴＥＭ像、（Ｄ）レーザ照射領域に対して最大出力の３５％（すなわち、２４．５ｍＷ）でレーザを照射した後現像したレジストのＳＴＥＭ像を示す。
図５３（Ａ）では、レーザ照射領域（第２の領域１７２）の厚さが１．０μｍであり、図５３（Ｂ）では、レーザ照射領域の厚さが０．９μｍであり、図５３（Ｃ）では、レーザ照射領域の厚さが０．８μｍであり、図５３（Ｄ）では、レーザ照射領域の厚さが０．６μｍである。このようにレーザの出力を調整することで、レジストの厚さを調整することができる。
以上説明したように、４階調の多階調マスクを用いることなく厚さの異なる３つの領域を有するレジストマスクを形成することができる。すなわち、実施の形態１にて説明した薄膜トランジスタの作製方法は４階調の多階調マスクを用いることなく可能であり、本実施の形態にて説明したように、レーザの出力を調整することで、所望の厚さを有する第１のレジストマスク１１２を形成することができる。
なお、上記説明ではポジ型レジストを用いて説明したが、ネガ型レジストを用いても同様に形成することが可能である。
なお、上記説明では最初に３階調の多階調マスクを用いた露光を行ったが、これに限定されず、２階調のフォトマスクを用いて露光を行い、その後、各領域の厚さに応じてレーザの出力を調整することで、厚さの異なるレジストマスクを形成してもよい。または、フォトマスクを用いることなく、各領域に応じてレーザの出力を調整して厚さの異なるレジストマスクを形成してもよい。
ただし、本実施の形態にて説明した方法ではフォトマスクを用いて露光した場合と比較してレジストの厚さを均一にすることが困難であるため、可能な限り狭い領域（図５２では第２の領域１７２）に対して上記説明した方法を適用することが好ましい。
なお、本実施の形態は、実施の形態１にて説明した薄膜トランジスタ及びその作製方法に限定されず、様々な薄膜トランジスタの作製方法に適用することができる。
（実施の形態３）
本発明の一態様である薄膜トランジスタは、ＥＬ表示装置に適用することもできる。本実施の形態では、薄膜トランジスタ及び該薄膜トランジスタがマトリクス状に配置されたＥＬ表示装置を作製する方法の一例について、図３４乃至図４７を参照して説明する。
薄膜トランジスタをスイッチング素子として用いるＥＬ表示装置（アクティブ型ＥＬ表示装置）の画素回路としては、様々なものが検討されている。本実施の形態では、単純な画素回路の一例を、図３４に示し、この画素回路を適用した画素構造の作製方法について説明する。ただし、ＥＬ表示装置の画素回路は図３４に示す構成に限定されるものではない。
図３４に示すＥＬ表示装置の画素構造において、画素１９１は、第１のトランジスタ１８１、第２のトランジスタ１８２、第３のトランジスタ１８３、容量素子１８４及び発光素子１８５を有する。第１乃至第３のトランジスタはｎ型トランジスタである。第１のトランジスタ１８１のゲート電極は、ゲート配線１８６に接続され、ソース電極及びドレイン電極の一方（第１の電極とする。）は、ソース配線１８８に接続され、ソース電極及びドレイン電極の他方（第２の電極とする。）は、第２のトランジスタ１８２のゲート電極、及び容量素子１８４の一方の電極（第１の電極とする。）に接続されている。容量素子１８４の他方の電極（第２の電極とする。）は、第２のトランジスタ１８２のソース電極及びドレイン電極の一方（第１の電極とする。）、第３のトランジスタ１８３のソース電極及びドレイン電極の一方（第１の電極とする。）、並びに発光素子１８５の一方の電極（第１の電極とする。）に接続されている。第２のトランジスタ１８２のソース電極及びドレイン電極の他方（第２の電極とする。）は、第２の電源線１８９に接続されている。第３のトランジスタ１８３のソース電極及びドレイン電極の他方（第２の電極とする。）は、第１の電源線１８７に接続され、ゲート電極はゲート配線１８６に接続されている。発光素子１８５の他方の電極（第２の電極とする。）は、共通電極１９０に接続されている。なお、第１の電源線１８７と第２の電源線１８９の電位は異なるものとする。
画素１９１の動作について説明する。ゲート配線１８６の信号によって第３のトランジスタ１８３がオンすると、第２のトランジスタ１８２の第１の電極、発光素子１８５の第１の電極、及び容量素子１８４の第２の電極の電位が、第１の電源線１８７の電位（Ｖ１８７）と等しくなる。ここで、第１の電源線１８７の電位（Ｖ１８７）は一定とするため、第２のトランジスタ１８２の第１の電極等の電位は一定（Ｖ１８７）である。
ゲート配線１８６の信号によって第１のトランジスタ１８１が選択されてオンすると、ソース配線１８８からの信号の電位（Ｖ１８８）が第１のトランジスタ１８１を介して第２のトランジスタ１８２のゲート電極に入力される。このとき、第２の電源線１８９の電位（Ｖ１８９）が第１の電源線１８７の電位（Ｖ１８７）よりも高ければＶｇｓ＝Ｖ１８８−Ｖ１８７となる。そして、Ｖｇｓが第２のトランジスタ１８２のしきい値電圧よりも大きければ、第２のトランジスタ１８２はオンする。
従って、第２のトランジスタ１８２を線形領域で動作させるときには、ソース配線１８８の電位（Ｖ１８８）を変化させること（例えば、２値）で、第２のトランジスタ１８２のオンとオフとを制御することができる。つまり、発光素子１８５が有するＥＬ層に、電圧を印加するかしないかを制御することができる。
また、第２のトランジスタ１８２を飽和領域で動作させるときには、ソース配線１８８の電位（Ｖ１８８）を変化させることで、発光素子１８５に流れる電流量を制御することができる。
以上のようにして、第２のトランジスタ１８２を線形領域で動作させる場合、発光素子１８５に電圧を印加するかしないかを制御することができ、発光素子１８５の発光状態と非発光状態とを制御することができる。このような駆動方法は、例えば、デジタル時間階調駆動に用いることができる。デジタル時間階調駆動は、１フレームを複数のサブフレームに分割し、各サブフレームにおいて発光素子１８５の発光状態と非発光状態とを制御する駆動方法である。また、第２のトランジスタ１８２を飽和領域で動作させる場合、発光素子１８５に流れる電流量を制御することができ、発光素子１８５の輝度を調整することができる。図５１は、図４７に示すＢ１−Ｂ２における断面図である。
次に、図３４に示す画素回路を適用した画素構造と、その作製方法について以下に説明する。
なお、図３９乃至図４７には本実施の形態に係る薄膜トランジスタの上面図を示し、図４７は画素電極まで形成した完成図である。図３５乃至図３８は、図３９乃至図４７に示すＡ１−Ａ２における断面図である。
まず、基板２００上に第１の導電膜２０２、第１の絶縁膜２０４、半導体膜２０６、不純物半導体膜２０８及び第２の導電膜２１０を形成する（図３５（Ａ）を参照）。
なお、基板２００には実施の形態１における基板１００と同様のものを用いることができる。第１の導電膜２０２は実施の形態１における第１の導電膜１０２と同様の材料及び同様の方法により形成することができる。第１の絶縁膜２０４は、実施の形態１における第１の絶縁膜１０４と同様の材料及び方法により形成することができる。
半導体膜２０６は、結晶性半導体膜と、非晶質半導体膜との積層膜を用いることが好ましい。結晶性半導体膜としては、多結晶半導体膜又は微結晶半導体膜等が挙げられる。
多結晶半導体膜とは、結晶粒により構成され、該結晶粒間に多くの粒界を含む半導体膜をいう。多結晶半導体膜は、例えば熱結晶化法又はレーザ結晶化法により形成される。ここで、熱結晶化法とは、基板上に非晶質半導体膜を形成し、該基板を加熱することで非晶質半導体を結晶化する結晶化法をいう。また、レーザ結晶化法とは、基板上に非晶質半導体膜を形成し、該非晶質半導体膜に対してレーザを照射して非晶質半導体を結晶化する結晶化法をいう。または、ニッケル等の結晶化促進元素を添加して結晶化する結晶化法を用いても良い。結晶化促進元素を添加して結晶化する場合には、該半導体膜に対してレーザ照射を行うことが好ましい。
多結晶半導体は、ガラス基板に歪みを生じない程度の温度と時間で結晶化を行うＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）と、より高温で結晶化を行うＨＴＰＳ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）に分類される。
微結晶半導体膜とは、粒径が概ね２ｎｍ以上１００ｎｍ以下の結晶粒を含む半導体膜をいい、膜の全面が結晶粒のみによって構成されるもの、または結晶粒間に非晶質半導体が介在するものを含む。微結晶半導体膜の形成方法としては、結晶核を形成して該結晶核を成長させる方法、非晶質半導体膜を形成して該非晶質半導体膜に接して絶縁膜と金属膜とを形成し、該金属膜に対してレーザを照射することで該金属膜に発生した熱により非晶質半導体を結晶化させる方法等を用いればよい。ただし、非晶質半導体膜に対して熱結晶化法又はレーザ結晶化法を用いて形成した結晶性半導体膜は含まないものとする。
半導体膜２０６として、例えば、結晶性半導体膜上に非晶質半導体膜を積層して形成した積層膜を用いると、ＥＬ表示装置の画素回路が有するトランジスタを高速に動作させることができる。ここで、結晶性半導体膜としては、多結晶シリコン（ＬＴＰＳ及びＨＴＰＳを含む）膜等の多結晶半導体膜を適用しても良いし、微結晶半導体膜を適用しても良い。
なお、結晶性半導体膜上に非晶質半導体膜を有することで、微結晶半導体膜の表面が酸化されることを防止することができる。また、耐圧を向上させ、オフ電流を低下させることができる。
ただし、ＥＬ表示装置の画素回路が正常に動作する限りにおいて、半導体膜２０６の結晶性については特に限定されない。
不純物半導体膜２０８は、一導電性を付与する不純物元素を含む半導体膜であり、一導電性を付与する不純物元素が添加された半導体材料形成用のガス等により形成される。本実施の形態ではｎ型の薄膜トランジスタを設けるため、例えば、フォスフィン（化学式：ＰＨ３）を含むシランガスにより形成される、リンを含むシリコン膜により設ければよい。ただし、第１の導電膜２０２等と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、不純物半導体膜２０８は、特定の材料に限定されるものではない。なお、不純物半導体膜２０８の結晶性についても特に限定されるものではない。また、半導体膜２０６により形成される半導体層の一部にドーピング等を行って、ソース電極及びドレイン電極層とオーミック接触可能な領域を設ける場合等には、不純物半導体膜２０８を設ける必要がない。
本実施の形態では、ｎ型の薄膜トランジスタを作製するため、添加する一導電性の不純物元素としてヒ素等を用いてもよく、不純物半導体膜２０８の形成に用いるシランガスにアルシン（化学式：ＡｓＨ３）を所望の濃度で含ませればよい。
なお、不純物半導体膜２０８の形成は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により行うことができる。ただし、特定の方法に限定されるものではない。
第２の導電膜２１０は、実施の形態１における第２の導電膜１１０と同様の材料及び方法により形成することができ、第１の導電膜２０２とは異なる材料により形成する。
次に、第２の導電膜２１０上に第１のレジストマスク２１２を形成する（図３５（Ａ）及び図３９を参照）。ここで、第１のレジストマスク２１２は、実施の形態１の第１のレジストマスク１１２と同様に、厚さの異なる３つの領域を有するレジストマスクである。第１のレジストマスク２１２において、最も薄い領域を第１の領域とよび、最も厚い領域を第３の領域とよび、第１の領域よりも厚く、第３の領域よりも薄い領域を第２の領域とよぶこととする。なお、図３５（Ａ）において、第１の領域の厚さをｔ１、第２の領域の厚さをｔ２、第３の領域の厚さをｔ３と表している。
第１のレジストマスク２１２において、ソース電極及びドレイン電極層２２０が形成される領域には第３の領域が形成され、ソース電極及びドレイン電極層２２０を有さず半導体層２２４が露出して形成される領域には第２の領域が形成される。第１の領域は、ゲート電極層のパターンを形成するために設けられている。
第１のレジストマスク２１２は、実施の形態１にて説明したように、４階調の多階調マスクを用いることで形成することができる。ただし、これに限定されず、厚さの異なる３つの領域を有するレジストマスクを形成することができる他の手段を用いてもよい。例えば実施の形態２にて説明した方法により厚さの異なる３つの領域を有するレジストマスクを形成してもよい。
次に、第１のレジストマスク２１２を用いて実施の形態１と同様に第１のエッチングを行う。すなわち、第１の絶縁膜２０４、半導体膜２０６、不純物半導体膜２０８及び第２の導電膜２１０をエッチングによりパターニングし、第１の薄膜積層体２１４を形成する（図３５（Ｂ）及び図４０を参照）。
次に、第１のレジストマスク２１２を用いて第２のエッチングを行う。すなわち、第１の導電膜２０２をエッチングによりパターニングし、ゲート電極層２１６を形成する（図３５（Ｃ）及び図４１を参照）。
なお、ゲート電極層２１６は、薄膜トランジスタのゲート電極、ゲート配線、容量素子の一方の電極、第１の電源線及び支持部を構成している。ゲート電極層２１６Ａと表記する場合には、ゲート配線、第１のトランジスタ１８１のゲート電極、及び第３のトランジスタ１８３のゲート電極を構成するゲート電極層を指す。ゲート電極層２１６Ｂと表記する場合には、第２のトランジスタ１８２のゲート電極、及び容量素子１８４の一方の電極を構成する電極層を指す。ゲート電極層２１６Ｃと表記する場合には、支持部を構成する電極層を指す。ゲート電極層２１６Ｄと表記する場合には、第１の電源線１８７を構成する電極層を指す。また、ゲート電極層２１６Ｅ、ゲート電極層２１６Ｆ及びゲート電極層２１６Ｇと表記する場合にはソース配線の下に設けられて支持部を構成する電極層を指す。そして、これらを総括してゲート電極層２１６と呼ぶ。
第２のエッチングは、第１の導電膜２０２により形成されるゲート電極層２１６の側面が、第１の薄膜積層体２１４の側面より内側に形成されるエッチング条件により行う。換言すると、ゲート電極層２１６の側面が、第１の薄膜積層体２１４の底面に接して形成されるようにエッチングを行う（図３５のＡ１−Ａ２断面においてゲート電極層２１６の幅が第１の薄膜積層体２１４の幅より小さくなるようにエッチングを行う）。更には、第２の導電膜２１０に対するエッチングレートが小さく、且つ第１の導電膜２０２に対するエッチングレートが大きい条件により行う。換言すると、第２の導電膜２１０に対する第１の導電膜２０２のエッチング選択比が大きい条件により行う。このような条件により第２のエッチングを行うことで、ゲート電極層２１６を形成することができる。
なお、ゲート電極層２１６の側面の形状は特に限定されない。例えば、テーパ形状であっても良い。ゲート電極層２１６の側面の形状は、第２のエッチングにおいて用いる薬液等の条件によって決められるものである。
ここで、「第２の導電膜２１０に対するエッチングレートが小さく、且つ第１の導電膜２０２に対するエッチングレートが大きい条件」、又は「第２の導電膜２１０に対する第１の導電膜２０２のエッチング選択比が大きい条件」とは、以下の第１の要件及び第２の要件を満たすものをいう。
第１の要件は、ゲート電極層２１６が必要な箇所に残存することである。ゲート電極層２１６の必要な箇所とは、図４１及び図４２等に点線で示される領域をいう。すなわち、第２のエッチング後に、ゲート電極層２１６がゲート配線、トランジスタが有するゲート電極、及び容量素子が有する一の電極を構成するように残存することが必要である。ゲート電極層がゲート配線及び容量配線を構成するためには、これらの配線が断線しないように第２のエッチングを行う必要がある。図３５（Ｃ）及び図４１に示されるように、第１の薄膜積層体２１４の側面から間隔ｄ１だけ内側にゲート電極層２１６の側面が形成されることが好ましく、間隔ｄ１は実施者がレイアウトに従って適宜設定すればよい。
第２の要件は、ゲート電極層２１６により構成されるゲート配線及び容量配線の最小幅ｄ３、並びにソース電極及びドレイン電極層２２０により構成されるソース配線の最小幅ｄ２が適切なものとなることである（図４６を参照）。第２のエッチングによりソース電極及びドレイン電極層２２０がエッチングされるとソース配線の最小幅ｄ２が小さくなり、ソース配線の電流密度が過大となり、電気的特性が低下するためである。そのため、第２のエッチングは、第１の導電膜２０２のエッチングレートが過大にならず、且つ第２の導電膜２１０のエッチングレートが可能な限り小さい条件で行う。
なお、ソース配線と重畳する半導体層の幅を最小幅ｄ４とする部分は、ゲート電極層を素子毎に分離するために必要な箇所に適宜設ければよい。なお、半導体層の最小幅ｄ４は、前記した間隔ｄ１の概ね２倍よりも小さくする。換言すると、間隔ｄ１は半導体層の最小幅ｄ４の約半分よりも大きくする。
なお、ソース電極及びドレイン電極層により形成される、画素電極層と接続される部分の電極の幅はソース配線の最小幅ｄ２とすることが好ましい。
上記説明したように、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜２０２のサイドエッチングを伴うことによって、ゲート電極層２１６により構成される、隣接するゲート配線間のみならず、画素回路内の素子の接続を所望のものとするようにパターンの形成をすることができるためである。第２のエッチングは、サイドエッチングを伴うエッチングであるため、エッチングは概略等方的に進行する。
ここで、サイドエッチングとは、被エッチング膜の厚さ方向（基板面に垂直な方向又は被エッチング膜の下地の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面に平行な方向又は被エッチング膜の下地の面に平行な方向）にも被エッチング膜が削られるエッチングをいう。サイドエッチングされた被エッチング膜の端部は、被エッチング膜に対するエッチングガス又はエッチングに用いる薬液のエッチングレートによって様々な形状となるように形成されるが、端部が曲面となるように形成されることが多い。
なお、図４１に示すゲート電極層２１６Ｃ、ゲート電極層２１６Ｆ及びゲート電極層２１６Ｇは、第１の薄膜積層体２１４を支える支持部として機能する。支持部を有することで、ゲート電極層より上に形成されるゲート絶縁膜等の膜剥がれを防止することができる。更には支持部を設けることで、第２のエッチングによりゲート電極層２１６に接して形成される、空洞の領域が必要以上に広くなることを防止できる。なお、支持部を設けることで、作製途中に第１の薄膜積層体２１４が自重によって破壊され、又は破損することをも防止することができ、歩留まりが向上するため好ましい。また、支持部により半導体層が遮光される面積が広くなるため好ましい。ただし、これに限定されず、支持部を設けなくとも良い。
以上説明したように、第２のエッチングは、ウエットエッチングにより行うことが好ましい。
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜２０２をアルミニウム又はモリブデンにより形成し、第２の導電膜２１０をチタン又はタングステンにより形成し、エッチング液（エッチャント）には硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜２０２をモリブデンにより形成し、第２の導電膜２１０をチタン、アルミニウム又はタングステンにより形成し、エッチング液（エッチャント）には過酸化水素水を含む薬液を用いればよい。
第２のエッチングをウエットエッチングによって行う場合、最も好ましくは、第１の導電膜２０２としてネオジムを添加したアルミニウム膜上にモリブデン膜を形成した積層膜を形成し、第２の導電膜２１０としてタングステン膜を形成し、エッチャントには硝酸を２％、酢酸を１０％、リン酸を７２％含む薬液を用いる。このような組成の薬液を用いることで、第２の導電膜２１０がエッチングされることなく、第１の導電膜２０２がエッチングされる。なお、第１の導電膜２０２に添加したネオジムは、アルミニウムの低抵抗化とヒロックの発生防止を目的として添加されたものである。
次に、第１のレジストマスク２１２を後退（縮小）させて、第１のレジストマスク２１２における第１の領域と重畳する領域の第２の導電膜２１０を露出させつつ、第２のレジストマスク２１７を形成する（図３６（Ａ）及び図４２を参照）。第１のレジストマスク２１２を後退（縮小）させて、第２のレジストマスク２１７を形成する手段としては、例えば酸素プラズマを用いたアッシングが挙げられる。しかし、第１のレジストマスク２１２を後退（縮小）させて第２のレジストマスク２１７を形成する手段はこれに限定されるものではない。なお、ここでは第２のエッチングの後に第２のレジストマスク２１７を形成する場合について説明したが、これに限定されず、第２のレジストマスク２１７を形成した後に第２のエッチングを行ってもよい。
なお、第１のレジストマスク２１２の形成に多階調マスクを用いない場合には、異なるフォトマスクを用いて第２のレジストマスク２１７を別途形成すればよい。
次に、第２のレジストマスク２１７を用いて、第１のレジストマスク２１２における第１の領域と重畳する領域の第１の絶縁膜２０４、半導体膜２０６、不純物半導体膜２０８及び第２の導電膜２１０をエッチングにより除去する。このエッチング工程を第３のエッチングとよぶ。第３のエッチングは、第１のエッチングと同様に行えばよい。第３のエッチングにより、第２の薄膜積層体２１８を形成することができる（図３６（Ｂ）、図４３を参照）。ここでエッチング条件は、第１の絶縁膜２０４、半導体膜２０６、不純物半導体膜２０８及び第２の導電膜２１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層２１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
次に、第２のレジストマスク２１７を後退（縮小）させて、第２の領域と重畳する領域の第２の導電膜２１０を露出させつつ、第３のレジストマスク２１９を形成する（図３６（Ｃ）、図４４を参照）。
次に、第３のレジストマスク２１９を用いて、第２の薄膜積層体２１８の第２の導電膜２１０をエッチングし、ソース電極及びドレイン電極層２２０を形成する（図３７（Ａ）、図４５、図４６を参照）。ここでエッチング条件は、第２の導電膜２１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層２１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
なお、ソース電極及びドレイン電極層２２０は、薄膜トランジスタのソース電極若しくはドレイン電極、ソース配線、第２の電源線、容量素子の他方の電極、及び薄膜トランジスタと発光素子の一の電極とを接続する電極を構成している。ソース電極及びドレイン電極層２２０Ａと表記する場合にはソース配線１８８、及び第１のトランジスタ１８１のソース電極及びドレイン電極の一方を構成する電極層を指す。ソース電極及びドレイン電極層２２０Ｂと表記する場合には容量素子１８４の他方の電極、第２のトランジスタ１８２のソース電極及びドレイン電極の一方、第３のトランジスタ１８３のソース電極及びドレイン電極の一方、並びにこれらから発光素子の一の電極に接続される電極を構成する電極層を指す。ソース電極及びドレイン電極層２２０Ｃと表記する場合には、第１のトランジスタ１８１のソース電極及びドレイン電極の他方、及び第１のトランジスタ１８１と発光素子の一の電極とを接続する電極を構成する電極層を指す。ソース電極及びドレイン電極層２２０Ｄと表記する場合には、第２の電源線１８９、及び第２のトランジスタ１８２のソース電極及びドレイン電極の他方を構成する電極層を指す。ソース電極及びドレイン電極層２２０Ｅと表記する場合には第３のトランジスタ１８３のソース電極及びドレイン電極の他方を構成する電極層を指す。
なお、第２の薄膜積層体２１８の第２の導電膜２１０のエッチングは、ウエットエッチング又はドライエッチングのどちらを用いても良い。
続いて、第３のレジストマスク２１９を用いて、第２の薄膜積層体２１８の不純物半導体膜２０８及び半導体膜２０６の上部（バックチャネル部）をエッチングして、ソース領域及びドレイン領域２２２を形成する（図３７（Ｂ）を参照）。同時に、半導体層２２４が形成される。半導体層２２４は、半導体層２２４Ａ及び半導体層２２４Ｂを有し、半導体層２２４Ａと半導体層２２４Ｂは分離されている（図３７（Ｃ）を参照）。
ソース電極及びドレイン電極層２２０を形成する工程と、ソース領域及びドレイン領域２２２を形成する工程と、からなるエッチング工程を第４のエッチングとよぶ。第４のエッチングについても、第１のエッチングと同様に行えばよい。第４のエッチングにおける被エッチング層は、第１のエッチングにおける被エッチング層の一部と一致するからである。ここでエッチング条件は、不純物半導体膜２０８及び半導体膜２０６以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層２１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
なお、第２の薄膜積層体２１８の不純物半導体膜２０８及び半導体膜２０６の上部（バックチャネル部）のエッチングはドライエッチング又はウエットエッチングにより行うことができる。
その後、第３のレジストマスク２１９を除去し、薄膜トランジスタが完成する（図３７（Ｃ）、図４６を参照）。上記説明したように、ＥＬ表示装置に適用することのできる薄膜トランジスタを１枚のフォトマスク（多階調マスク）により作製することができる。
以上のようにして形成した薄膜トランジスタを覆って第２の絶縁膜を形成する。ここで、第２の絶縁膜は、第１の保護膜２２６のみで形成しても良いが、第１の保護膜２２６と第２の保護膜２２８により形成する（図３８（Ａ）及び図５１（Ａ）を参照）。第１の保護膜２２６は、第１の絶縁膜２０４と同様に形成すればよいが、好ましくは水素を含有する窒化シリコン又は水素を含有する酸化窒化シリコンにより形成し、半導体層に金属等の不純物が侵入して拡散し、汚染されることを防止する。
第２の保護膜２２８は、表面が概略平坦になる方法により形成する。第２の保護膜２２８の表面を概略平坦にすることで、第２の保護膜２２８上に形成される第１の画素電極層２３２の断切れ等を防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
なお、第２の保護膜２２８は、例えば、感光性ポリイミド、アクリル又はエポキシ樹脂等により、スピンコーティング法等により形成することができる。ただし、これらの材料又は形成方法に限定されるものではない。
なお、第２の保護膜２２８は、表面が概略平坦になる方法により形成した上記の保護膜と、これを覆って水分の侵入や放出を防止する保護膜を積層して形成したものであることが好ましい。水分の侵入や放出を防止する保護膜は、具体的には、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム又は窒化アルミニウム等により形成されていることが好ましい。形成方法としてはスパッタリング法を用いることが好ましい。
次に、第２の絶縁膜に第１の開口部２３０及び第２の開口部２３１を形成する（図３８（Ｂ）及び図５１（Ｂ）を参照）。第１の開口部２３０は、ソース電極及びドレイン電極層の少なくとも表面に達するように形成する。第２の開口部２３１は、ゲート電極層の少なくとも表面に達するように形成する。第１の開口部２３０及び第２の開口部２３１の形成方法は、特定の方法に限定されず、第１の開口部２３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部２３０及び第２の開口部２３１を形成することができる。
第１の開口部２３０は、ソース電極及びドレイン電極層２２０に達するように設けられるものであり、図４７に示すように必要な箇所に複数個設ける。第１の開口部２３０Ａはソース電極及びドレイン電極層２２０Ｃ上に設け、第１の開口部２３０Ｂはソース電極及びドレイン電極層２２０Ｂ上に設け、第１の開口部２３０Ｃはソース電極及びドレイン電極層２２０Ｅ上に設ける。
第２の開口部２３１は、ゲート電極層２１６に達するように設けられるものであり、図４７に示すように必要な箇所に複数個設ける。すなわち、第２の開口部２３１は第２の絶縁膜のみならず、第１の絶縁膜２０４、半導体層２２４の所望の箇所も除去して設けられるものである。第２の開口部２３１Ａはゲート電極層２１６Ｂ上に設け、第２の開口部２３１Ｂはゲート電極層２１６Ｄ上に設ける。
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを一枚使用することになる。
次に、第２の絶縁膜上に第１の画素電極層２３２を形成する（図３８（Ｃ）、図５１（Ｂ）及び図４７を参照）。第１の画素電極層２３２は、第１の開口部２３０又は第２の開口部２３１を介してソース電極及びドレイン電極層２２０又はゲート電極層２１６に接続されるように形成する。具体的には、第１の画素電極層２３２は、第１の開口部２３０Ａを介してソース電極及びドレイン電極層２２０Ｃに接続され、第１の開口部２３０Ｂを介してソース電極及びドレイン電極層２２０Ｂに接続され、第１の開口部２３０Ｃを介してソース電極及びドレイン電極層２２０Ｅに接続され、第２の開口部２３１Ａを介してゲート電極層２１６Ｂに接続され、第２の開口部２３１Ｂを介してゲート電極層２１６Ｄに接続されるように形成される。
なお、フォトリソグラフィ法によって第１の画素電極層２３２を形成することで、フォトマスクを一枚使用することになる。
以上説明したように、ＥＬ表示装置の画素に適用することのできるトランジスタと、これに接続される画素電極の一方を形成することができる。この画素電極上に更にＥＬ層を形成し、ＥＬ層上に画素電極の他方を形成することでＥＬ表示装置を作製することができる。以下に、その後の工程について簡単に説明する。
画素が有する薄膜トランジスタがｎ型のトランジスタであるため、第１の画素電極層２３２は、陰極となる材料を形成することが好ましい。陰極となる材料には、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が挙げられる。ただし、これらの材料に限定されるものではない。また、第１の画素電極層２３２は、単層で形成しても良いし、複数の膜を積層した積層膜としてもよい。
次に、第１の画素電極層２３２の側面（端部）及び第２の絶縁膜上に隔壁２３３を形成する（図５１（Ｃ）を参照）。隔壁２３３は開口部を有し、該開口部において第１の画素電極層２３２が露出されるように形成する。隔壁２３３は、有機樹脂膜、無機絶縁膜又は有機ポリシロキサンを用いて形成する。具体的には、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ベンゾシクロブテン系樹脂を用いて形成するとよい。特に感光性の材料を用いて、第１の画素電極層２３２上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
次に、この隔壁２３３の開口部において第１の画素電極層２３２と接するように、ＥＬ層２３４を形成する（図５１（Ｃ）を参照）。ＥＬ層２３４は、単数の層で構成されていても、複数の層が積層されて形成された積層膜により構成されていても良い。ＥＬ層２３４は、少なくとも発光層を有する。発光層はホール輸送層を介して第２の画素電極層２３５と接続されることが好ましい。
そして、ＥＬ層を覆うように、陽極となる材料により第２の画素電極層２３５を形成する（図５１（Ｃ）を参照）。第２の画素電極層２３５は図３４における共通電極１９０に相当する。第２の画素電極層２３５は、透光性を有する導電性材料により形成することができる。ここで、透光性を有する導電性材料としては、インジウム錫酸化物（以下、ＩＴＯという）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化シリコンを添加したインジウム錫酸化物等が挙げられる。透光性を有する導電性材料の膜の形成はスパッタリング法又はＣＶＤ法等により行えばよいが、特定の方法に限定されるものではない。また、第２の画素電極層２３５についても単層で形成しても良いし、複数の膜を積層した積層膜としてもよい。
ここでは、第２の画素電極層２３５としてＩＴＯを用いる。隔壁２３３の開口部において、第１の画素電極層２３２とＥＬ層２３４と第２の画素電極層２３５が重なり合うことで、発光素子２３６が形成される。発光素子２３６は、図３４における発光素子１８５に相当する。この後、発光素子２３６に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の画素電極層２３５及び隔壁２３３上に第３の保護膜（図示しない）を形成することが好ましい。第３の保護膜は、第１の保護膜２２６と同様の材料により水分の侵入や放出を防止する機能を有するものを選択する。窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム又は窒化アルミニウム等により形成されていることが好ましい。更に、第３の保護膜を覆って窒化シリコン膜又はＤＬＣ膜等を有することが好ましい。
そして、外気に曝されないように、保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）又はカバー材によって、更なるパッケージング（封入）をすることが好ましい。保護フィルム及びカバー材は、ガス透過性が低く、脱ガスの少ない材料により設けることが好ましい。
以上説明したように、上面射出構造（トップエミッション）型ＥＬ表示装置の発光素子までを形成することができる（図５１（Ｃ）を参照）。しかし、本実施の形態は、上記の説明に限定されず、下面射出構造（ボトムエミッション）型ＥＬ表示装置、または両面射出構造（デュアルエミッション）型ＥＬ表示装置に適用することも可能である。下面射出構造及び両面射出構造では、第１の画素電極層２３２に透光性を有する導電性材料を用いればよい。なお、第１の画素電極層２３２を陽極となる材料により形成する場合には、第１の画素電極層２３２は、例えば、ＩＴＯにより形成することができる。第１の画素電極層２３２をこのような構造にすることで、ボトムエミッション型ＥＬ表示装置を作製することができる。この場合、ＥＬ層２３４を覆うように、陰極となる材料により第２の画素電極層２３５を形成するとよい。陰極となる材料には、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が挙げられる。なお、ＥＬ層２３４及び第２の画素電極層２３５は、マスクを用いた蒸着により形成することが好ましい。従って、第２の画素電極層２３５は、蒸着により形成することが可能な材料により形成するとよい。
なお、上記で説明した保護膜等は上記した材料又は形成方法に限定されず、ＥＬ層の発光を妨げず、劣化等を防止することができる膜であればよい。
または、上面射出構造において、画素回路が形成されている領域をも含むように第１の画素電極層２３２Ａを形成してもよい。この場合には、まず、第１の画素電極層２３２Ｂ及び第１の画素電極層２３２Ｃに相当する導電層のみを形成し、該導電層上に第１の開口部２３０Ｂを有する絶縁膜を形成し、第１の開口部２３０Ｂを介してソース電極及びドレイン電極層２２０Ｂに接続されるように第１の画素電極層２３２Ａを形成すればよい。画素回路が形成されている領域をも含むように第１の画素電極層２３２Ａを形成することで、発光領域を拡大することができ、より高精細な表示が可能となる。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を用いることも可能である。
なお、端子接続部については実施の形態１にて説明したものと同様である。
以上のように、ＥＬ表示装置を作製することができる。
上記説明したように、ゲート電極のパターン形成に新たなフォトマスクを必要とせず、薄膜トランジスタの作製工程数を大幅に削減することができ、該薄膜トランジスタはＥＬ表示装置に適用できるため、ＥＬ表示装置の作製工程を大幅に削減することもできる。また、一のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することも可能である。従って、薄膜トランジスタ又はＥＬ表示装置の作製工程数を大幅に削減することができる。また、一枚のフォトマスクにより薄膜トランジスタを作製することができるため、フォトマスクの位置合わせの際にずれが発生することを防止することができる。
また、フォトマスクの枚数の低減を目的とした従来の技術とは異なり、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経る必要がない。そのため、歩留まりを低下させることなく、ＥＬ表示装置の作製工程数を大幅に削減することができる。
また、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程を大幅に削減することができる。そのため、ＥＬ表示装置の表示品質等を犠牲にすることなく、ＥＬ表示装置の作製工程数を大幅に削減することができる。
更には、上記効果により、薄膜トランジスタ及びＥＬ表示装置の作製コストを大幅に削減することができる。
また、本発明の一態様である薄膜トランジスタでは、半導体層の大部分がゲート電極層により遮光されている。特に、薄膜トランジスタが有する半導体層がゲート電極層により遮光されている。そのため、光リーク電流の小さい薄膜トランジスタを用いることができ、表示品質が良好なＥＬ表示装置を作製することができる。
なお、本実施の形態は、上記説明した画素構造に限定されず、様々なＥＬ表示装置に適用することができる。
（実施の形態４）
本実施の形態は、実施の形態１乃至実施の形態３にて説明した方法により作製した表示パネル又は表示装置を表示部として組み込んだ電子機器について図４８乃至図５０を参照して説明する。このような電子機器としては、例えば、ビデオカメラ若しくはデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）が挙げられる。それらの一例を図４８に示す。
図４８（Ａ）はテレビジョン装置を示す。表示パネルを筐体に組み込むことで、図４８（Ａ）に示すテレビジョン装置を完成させることができる。実施の形態１乃至実施の形態３にて説明した作製方法を適用した表示パネルにより主画面３２３が形成され、その他付属設備としてスピーカ部３２９、操作スイッチ等が備えられている。
図４８（Ａ）に示すように、筐体３２１に実施の形態１乃至実施の形態３にて説明した作製方法を適用した表示用パネル３２２が組み込まれ、受信機３２５により一般のテレビ放送の受信をはじめ、モデム３２４を介して有線又は無線による通信ネットワークに接続することにより片方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機３２６により行うことが可能であり、このリモコン操作機３２６にも、出力する情報を表示する表示部３２７が設けられていても良い。
また、テレビジョン装置にも、主画面３２３の他にサブ画面３２８を第２の表示パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。
図４９は、テレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部３５１が形成されている。信号線駆動回路３５２と走査線駆動回路３５３は、表示パネルにＣＯＧ方式により実装されていても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ３５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３５６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３５７等を有している。コントロール回路３５７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路３５８を設け、入力デジタル信号を整数個に分割して供給する構成としても良い。
チューナ３５４で受信した信号のうち、音声信号は、音声信号増幅回路３５９に送られ、その出力は音声信号処理回路３６０を経てスピーカ３６３に供給される。制御回路３６１は受信局（受信周波数）、音量の制御情報を入力部３６２から受け、チューナ３５４及び音声信号処理回路３６０に信号を送出する。
勿論、本発明の一態様である表示装置はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港等における情報表示盤、又は街頭における広告表示盤等の大面積の表示媒体にも適用することができる。そのため、上記実施の形態の一である表示装置の作製方法を適用することで、これらの表示媒体の生産性を向上させることができる。
主画面３２３、サブ画面３２８に、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を用いることで、テレビ装置の生産性を高めることができる。
また、図４８（Ｂ）に示す携帯型のコンピュータは、本体３３１及び表示部３３２等を有する。表示部３３２に、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を用いることで、コンピュータの生産性を高めることができる。
図５０は、携帯電話の一例であり、図５０（Ａ）が正面図、図５０（Ｂ）が背面図、図５０（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話は、筐体３０１及び筐体３０２の二つの筐体で構成されている。携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
筐体３０１においては、表示部３０３、スピーカ３０４、マイクロフォン３０５、操作キー３０６、ポインティングデバイス３０７、表面カメラ用レンズ３０８、外部接続端子ジャック３０９及びイヤホン端子３１０等を備え、筐体３０２においては、キーボード３１１、外部メモリスロット３１２、裏面カメラ３１３、ライト３１４等により構成されている。また、アンテナは筐体３０１に内蔵されている。
また、携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体３０１と筐体３０２（図５０（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図５０（Ｃ）のように展開する。表示部３０３には、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部３０３と表面カメラ用レンズ３０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部３０３をファインダーとして用いることで、裏面カメラ３１３及びライト３１４で静止画及び動画の撮影が可能である。
スピーカ３０４及びマイクロフォン３０５を用いることで、携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー３０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード３１１を用いると便利である。更に、重なり合った筐体３０１と筐体３０２（図５０（Ａ））をスライドさせることで、図５０（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード３１１及びポインティングデバイス３０７を用いて、円滑な操作でカーソルの操作が可能である。外部接続端子ジャック３０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット３１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体３０２の裏面（図５０（Ｂ））には、裏面カメラ３１３及びライト３１４を備え、表示部３０３をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
本実施の形態にて説明した各種電子機器は、実施の形態１乃至実施の形態３にて説明した薄膜トランジスタ及び表示装置の作製方法を適用して作製することができるため、これらの電子機器の生産性を向上させることができる。
従って、これらの電子機器の作製コストを大幅に削減することができる。
更には、実施の形態１乃至実施の形態３にて説明したように、表示品質の高い表示装置を作製することができる。
１００ 基板
１０２ 第１の導電膜
１０４ 第１の絶縁膜
１０６ 半導体膜
１０８ 不純物半導体膜
１１０ 第２の導電膜
１１２ 第１のレジストマスク
１１４ 第１の薄膜積層体
１１６ ゲート電極層
１１６Ａ ゲート電極層
１１６Ｂ ゲート電極層
１１６Ｃ ゲート電極層
１１６Ｄ ゲート電極層
１１７ 第２のレジストマスク
１１８ 第２の薄膜積層体
１１９ 第３のレジストマスク
１２０ ソース電極及びドレイン電極層
１２０Ａ ソース電極及びドレイン電極層
１２０Ｂ ソース電極及びドレイン電極層
１２０Ｃ ソース電極及びドレイン電極層
１２０Ｄ ソース電極及びドレイン電極層
１２２ ソース領域及びドレイン領域
１２２Ａ ソース領域及びドレイン領域
１２２Ｂ ソース領域及びドレイン領域
１２２Ｃ ソース領域及びドレイン領域
１２２Ｄ ソース領域及びドレイン領域
１２４ 半導体層
１２４Ａ 半導体層
１２４Ｂ 半導体層
１２６ 第１の保護膜
１２８ 第２の保護膜
１３０ 第１の開口部
１３１ 第２の開口部
１３２ 画素電極層
１４０ 多階調マスク
１４１ 基板
１４２ 第１の半透光部
１４３ 第２の半透光部
１４４ 遮光部
１４５ 多階調マスク
１４６ 基板
１４７ 第１の半透光部
１４８ 第２の半透光部
１４９ 遮光部
１５１ 角
１６０Ａ 第３の開口部
１６０Ｂ 第３の開口部
１６１ 第４の開口部
１７１ 第１の領域
１７２ 第２の領域
１７３ 第３の領域
１８１ 第１のトランジスタ
１８２ 第２のトランジスタ
１８３ 第３のトランジスタ
１８４ 容量素子
１８５ 発光素子
１８６ ゲート配線
１８７ 第１の電源線
１８８ ソース配線
１８９ 第２の電源線
１９０ 共通電極
１９１ 画素
２００ 基板
２０２ 第１の導電膜
２０４ 第１の絶縁膜
２０６ 半導体膜
２０８ 不純物半導体膜
２１０ 第２の導電膜
２１２ 第１のレジストマスク
２１４ 第１の薄膜積層体
２１６ ゲート電極層
２１６Ａ ゲート電極層
２１６Ｂ ゲート電極層
２１６Ｃ ゲート電極層
２１６Ｄ ゲート電極層
２１６Ｅ ゲート電極層
２１６Ｆ ゲート電極層
２１６Ｇ ゲート電極層
２１７ 第２のレジストマスク
２１８ 第２の薄膜積層体
２１９ 第３のレジストマスク
２２０ ソース電極及びドレイン電極層
２２０Ａ ソース電極及びドレイン電極層
２２０Ｂ ソース電極及びドレイン電極層
２２０Ｃ ソース電極及びドレイン電極層
２２０Ｄ ソース電極及びドレイン電極層
２２０Ｅ ソース電極及びドレイン電極層
２２２ ソース領域及びドレイン領域
２２２Ａ ソース領域及びドレイン領域
２２２Ｂ ソース領域及びドレイン領域
２２２Ｃ ソース領域及びドレイン領域
２２２Ｄ ソース領域及びドレイン領域
２２４ 半導体層
２２４Ａ 半導体層
２２４Ｂ 半導体層
２２４Ｃ 半導体層
２２６ 第１の保護膜
２２８ 第２の保護膜
２３０ 第１の開口部
２３０Ａ 第１の開口部
２３０Ｂ 第１の開口部
２３０Ｃ 第１の開口部
２３１ 第２の開口部
２３１Ａ 第２の開口部
２３１Ｂ 第２の開口部
２３２ 第１の画素電極層
２３２Ａ 第１の画素電極層
２３２Ｂ 第１の画素電極層
２３２Ｃ 第１の画素電極層
２３３ 隔壁
２３４ ＥＬ層
２３５ 第２の画素電極層
２３６ 発光素子
３０１ 筐体
３０２ 筐体
３０３ 表示部
３０４ スピーカ
３０５ マイクロフォン
３０６ 操作キー
３０７ ポインティングデバイス
３０８ 表面カメラ用レンズ
３０９ 外部接続端子ジャック
３１０ イヤホン端子
３１１ キーボード
３１２ 外部メモリスロット
３１３ 裏面カメラ
３１４ ライト
３２１ 筐体
３２２ 表示用パネル
３２３ 主画面
３２４ モデム
３２５ 受信機
３２６ リモコン操作機
３２７ 表示部
３２８ サブ画面
３２９ スピーカ部
３３１ 本体
３３２ 表示部
３５１ 画素部
３５２ 信号線駆動回路
３５３ 走査線駆動回路
３５４ チューナ
３５５ 映像信号増幅回路
３５６ 映像信号処理回路
３５７ コントロール回路
３５８ 信号分割回路
３５９ 音声信号増幅回路
３６０ 音声信号処理回路
３６１ 制御回路
３６２ 入力部
３６３ スピーカ

Claims (15)

  1. 第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
    前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
    前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
    前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
    前記第２のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、
    前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、
    前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
  2. 第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
    前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
    前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
    前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
    前記第２のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、
    前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、
    前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
  3. 請求項１又は請求項２において、
    前記第１のレジストマスクは、４階調のフォトマスクを用いて形成されることを特徴とする薄膜トランジスタの作製方法。
  4. 請求項１又は請求項２において、
    前記第１のレジストマスクは、３階調のフォトマスクとレーザを用いて形成されることを特徴とする薄膜トランジスタの作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１のエッチング、前記第３のエッチング及び前記第４のエッチングにはドライエッチングを用いて、前記第２のエッチングにはウエットエッチングを用いることを特徴とする薄膜トランジスタの作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第１のエッチングによって素子領域を形成し、
    前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面を形成することを特徴とする薄膜トランジスタの作製方法。
  7. 請求項１乃至請求項６のいずれか一に記載の方法により作製した薄膜トランジスタの前記ソース電極及びドレイン電極層に接続して画素電極を選択的に形成することを特徴とする表示装置の作製方法。
  8. 第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
    前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
    前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
    前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
    前記第２のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、
    前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、
    前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することで薄膜トランジスタを形成し、
    前記第３のレジストマスクを除去し、
    前記薄膜トランジスタを覆って第２の絶縁膜を形成し、
    前記ソース電極及びドレイン電極層の一部を露出するように前記第２の絶縁膜に開口部を形成し、
    前記開口部及び前記第２の絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法。
  9. 第１の導電膜、第１の絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
    前記第２の導電膜上に第１の領域、該第１の領域より厚い第２の領域、及び該第２の領域より厚い第３の領域を有する第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
    前記第１のレジストマスクを後退させることで前記第１のレジストマスクの前記第１の領域と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
    前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
    前記第２のレジストマスクを用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第３のエッチングを行って前記第１の領域と重畳する前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜を除去し、
    前記第２のレジストマスクを後退させることで前記第２のレジストマスクの前記第２の領域と重畳する前記第２の導電膜を露出させつつ第３のレジストマスクを形成し、
    前記第３のレジストマスクを用いて、前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜に第４のエッチングを行って前記第２の領域と重畳する前記半導体膜の一部、前記不純物半導体膜及び前記第２の導電膜を除去することでソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することで薄膜トランジスタを形成し、
    前記第３のレジストマスクを除去し、
    前記薄膜トランジスタを覆って第２の絶縁膜を形成し、
    前記ソース電極及びドレイン電極層の一部を露出するように前記第２の絶縁膜に開口部を形成し、
    前記開口部及び前記第２の絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法。
  10. 請求項８又は請求項９において、
    前記第１のレジストマスクは、４階調のフォトマスクを用いて形成されることを特徴とする表示装置の作製方法。
  11. 請求項８乃至請求項１０のいずれか一において、
    前記第１のレジストマスクは、３階調のフォトマスクとレーザを用いて形成されることを特徴とする表示装置の作製方法。
  12. 請求項８乃至請求項１１のいずれか一において、
    前記第１のエッチング、前記第３のエッチング及び前記第４のエッチングにはドライエッチングを用いて、前記第２のエッチングにはウエットエッチングを用いることを特徴とする表示装置の作製方法。
  13. 請求項８乃至請求項１２のいずれか一において、
    前記第１のエッチングによって素子領域を形成し、
    前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面を形成することを特徴とする表示装置の作製方法。
  14. 請求項８乃至請求項１３のいずれか一において、
    前記第２の絶縁膜は、ＣＶＤ法又はスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することを特徴とする表示装置の作製方法。
  15. 請求項８乃至請求項１４のいずれか一において、
    前記画素電極は、フォトリソグラフィ法により形成することを特徴とする表示装置の作製方法。
JP2009137866A 2008-06-17 2009-06-09 薄膜トランジスタの作製方法及び表示装置の作製方法 Expired - Fee Related JP5396165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009137866A JP5396165B2 (ja) 2008-06-17 2009-06-09 薄膜トランジスタの作製方法及び表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008157765 2008-06-17
JP2008157765 2008-06-17
JP2009137866A JP5396165B2 (ja) 2008-06-17 2009-06-09 薄膜トランジスタの作製方法及び表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010028103A true JP2010028103A (ja) 2010-02-04
JP2010028103A5 JP2010028103A5 (ja) 2012-05-17
JP5396165B2 JP5396165B2 (ja) 2014-01-22

Family

ID=41415164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009137866A Expired - Fee Related JP5396165B2 (ja) 2008-06-17 2009-06-09 薄膜トランジスタの作製方法及び表示装置の作製方法

Country Status (4)

Country Link
US (1) US7790483B2 (ja)
JP (1) JP5396165B2 (ja)
KR (1) KR101563518B1 (ja)
TW (1) TWI496217B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
WO2015146023A1 (ja) * 2014-03-25 2015-10-01 株式会社Ｊｏｌｅｄ エッチング方法、および、これを用いた有機ｅｌ表示パネルの製造方法
JP2016507905A (ja) * 2013-02-19 2016-03-10 京東方科技集團股▲ふん▼有限公司 薄膜トランジスター及びその製作方法、表示装置
JP2016208048A (ja) * 2011-01-12 2016-12-08 株式会社半導体エネルギー研究所 半導体装置
JP2022023896A (ja) * 2010-08-06 2022-02-08 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102956550B (zh) * 2011-08-18 2015-03-25 元太科技工业股份有限公司 制造主动阵列基板的方法与主动阵列基板
CN103365005A (zh) * 2012-03-30 2013-10-23 群康科技(深圳)有限公司 阵列基板结构、阵列基板结构的制造方法与显示面板
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102210366B1 (ko) 2014-06-12 2021-02-02 삼성디스플레이 주식회사 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6484669A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2003334674A (ja) * 2002-03-13 2003-11-25 Sony Corp レーザ加工方法
JP2006285163A (ja) * 2005-04-04 2006-10-19 Quanta Display Inc 薄膜トランジスタアレイの製造方法
JP2007249198A (ja) * 2006-02-20 2007-09-27 Hoya Corp ４階調フォトマスクの製造方法、及びフォトマスクブランク
JP2008033330A (ja) * 2006-07-28 2008-02-14 Samsung Electronics Co Ltd 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法
JP2008046623A (ja) * 2006-07-21 2008-02-28 Dainippon Printing Co Ltd 階調マスク

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH07307477A (ja) 1994-03-15 1995-11-21 Sanyo Electric Co Ltd 半導体装置の製造方法
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000307118A (ja) 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
EP1958019B1 (en) * 2005-12-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
WO2008099528A1 (ja) 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6484669A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2003334674A (ja) * 2002-03-13 2003-11-25 Sony Corp レーザ加工方法
JP2006285163A (ja) * 2005-04-04 2006-10-19 Quanta Display Inc 薄膜トランジスタアレイの製造方法
JP2007249198A (ja) * 2006-02-20 2007-09-27 Hoya Corp ４階調フォトマスクの製造方法、及びフォトマスクブランク
JP2008046623A (ja) * 2006-07-21 2008-02-28 Dainippon Printing Co Ltd 階調マスク
JP2008033330A (ja) * 2006-07-28 2008-02-14 Samsung Electronics Co Ltd 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022023896A (ja) * 2010-08-06 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP7146046B2 (ja) 2010-08-06 2022-10-03 株式会社半導体エネルギー研究所 半導体装置
JP2016208048A (ja) * 2011-01-12 2016-12-08 株式会社半導体エネルギー研究所 半導体装置
JP2016507905A (ja) * 2013-02-19 2016-03-10 京東方科技集團股▲ふん▼有限公司 薄膜トランジスター及びその製作方法、表示装置
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
US10128270B2 (en) 2013-06-27 2018-11-13 Mitsubishi Electric Corporation Active matrix substrate and manufacturing method of the same
WO2015146023A1 (ja) * 2014-03-25 2015-10-01 株式会社Ｊｏｌｅｄ エッチング方法、および、これを用いた有機ｅｌ表示パネルの製造方法

Also Published As

Publication number Publication date
US7790483B2 (en) 2010-09-07
KR101563518B1 (ko) 2015-10-27
KR20090131262A (ko) 2009-12-28
JP5396165B2 (ja) 2014-01-22
US20090311809A1 (en) 2009-12-17
TWI496217B (zh) 2015-08-11
TW201007851A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
JP5396165B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP6666986B2 (ja) 表示装置
JP5371487B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5530111B2 (ja) 薄膜トランジスタの作製方法
JP5523853B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5997725B2 (ja) 表示装置
JP5460096B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5396165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees