JPH0311744A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0311744A JPH0311744A JP14742489A JP14742489A JPH0311744A JP H0311744 A JPH0311744 A JP H0311744A JP 14742489 A JP14742489 A JP 14742489A JP 14742489 A JP14742489 A JP 14742489A JP H0311744 A JPH0311744 A JP H0311744A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate metal
- patterned
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 4
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 229910052715 tantalum Inorganic materials 0.000 abstract description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004156 TaNx Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタの製造方法に関し、とくにア
クティブマトリクス方式液晶表示装置のスイッチング素
子に用いられる薄膜トランジスタの製造方法に関する。
クティブマトリクス方式液晶表示装置のスイッチング素
子に用いられる薄膜トランジスタの製造方法に関する。
液晶表示素子は低消費電力の表示装置として広く用いら
れている。なかでもスイッチング素子を各画素に配置し
、このスイッチング素子を駆動して画像表示を行な５ア
クティブマトリクス方式は大容量でかつ高品質の表示素
子としてテレビ、情報端末等に用いられている。スイッ
チング素子としては薄膜トランジスタ（以下ＴＰＴと記
す）が主に使われている。
れている。なかでもスイッチング素子を各画素に配置し
、このスイッチング素子を駆動して画像表示を行な５ア
クティブマトリクス方式は大容量でかつ高品質の表示素
子としてテレビ、情報端末等に用いられている。スイッ
チング素子としては薄膜トランジスタ（以下ＴＰＴと記
す）が主に使われている。
第２図に従来例における最も簡単な構造のＴＰＴを示す
。これはフランスのＣＮＥ’ｒグルデプが提案した２枚
のホトマスクを用いて製造するＴＰＴである。まずガラ
スからなる基板１２上に、透明導電膜である酸化インジ
ウムスズ（ｌ［Ｔｏ）からなるソース・ドレイン電極２
８と、コンタクト層２２とを１＠次形成する。その後第
１のホトマスクを用いて、感光性樹脂塗布、露光、現像
、エツチングを順次行なうホトエツチングを行ない、コ
ンタクト層２２とソース・ドレイン電極２８とをパター
ニングする。その後半導体膜からなるチャネル層２０と
ゲート絶縁膜１６とゲート金属１４とを順次形成し、第
２のホトマスクを用いたホトエツチングにより、ゲート
金属１４とゲート絶縁膜１６とチャネル層２０とコンタ
クト層２２とをパターニングする。
。これはフランスのＣＮＥ’ｒグルデプが提案した２枚
のホトマスクを用いて製造するＴＰＴである。まずガラ
スからなる基板１２上に、透明導電膜である酸化インジ
ウムスズ（ｌ［Ｔｏ）からなるソース・ドレイン電極２
８と、コンタクト層２２とを１＠次形成する。その後第
１のホトマスクを用いて、感光性樹脂塗布、露光、現像
、エツチングを順次行なうホトエツチングを行ない、コ
ンタクト層２２とソース・ドレイン電極２８とをパター
ニングする。その後半導体膜からなるチャネル層２０と
ゲート絶縁膜１６とゲート金属１４とを順次形成し、第
２のホトマスクを用いたホトエツチングにより、ゲート
金属１４とゲート絶縁膜１６とチャネル層２０とコンタ
クト層２２とをパターニングする。
この第２図に示したＴＰＴは２枚のホトマスクで製造可
能な優れた方法である。しかしながら光照射に対して弱
いとい５課題を有する。ガラスからなる基板１２側から
光照射を受けると、第２図から明らかなようにチャネル
層２０が全く光照射に対して無防備である。このため光
電流によりＴＦＴのスイッチング能力、と＜ＫＯＦＦ特
性が損なわれる。１０万ルクスに及ぶ太陽光下の屋外に
おける使用に耐えるには、ガラスからなる基板側に光照
射に対する遮光膜を設ける必要がある。
能な優れた方法である。しかしながら光照射に対して弱
いとい５課題を有する。ガラスからなる基板１２側から
光照射を受けると、第２図から明らかなようにチャネル
層２０が全く光照射に対して無防備である。このため光
電流によりＴＦＴのスイッチング能力、と＜ＫＯＦＦ特
性が損なわれる。１０万ルクスに及ぶ太陽光下の屋外に
おける使用に耐えるには、ガラスからなる基板側に光照
射に対する遮光膜を設ける必要がある。
そこで第３図に示す構造のＴＰＴが松下電器グループか
ら提案されている。この第３図に示すＴＰＴは、まずガ
ラスからなる基板１２上にゲート金属１４を形成し、第
１のホトマスクを用いたホトエツチングによりゲート金
属１４をパターニングする。その後ゲート絶縁膜１６と
半導体膜のチャネル層２０およびコンタクト層２２とを
形成する。さらにその後ゲート金属１４をマスクとして
裏面露光法によるホトエツチングにより、コンタクト層
２２とチャネル層２０とをパターニングする。その後ソ
ース・ドレイン電極２８を形成し、第２のホトマスクを
用いたホトエツチングにより、ソース・ドレイン電極２
８とコンタクト層２２とをパターニングする。この第３
図に示したＴＰＴも２枚のホトマスクで製造可能で、そ
の５えガラスからなる基板１２側からの光照射に対して
は、ゲート金属１４が光照射に対する遮光膜の役割を果
すため、光照射に起因するスイッチング能力の劣化は発
生しない。
ら提案されている。この第３図に示すＴＰＴは、まずガ
ラスからなる基板１２上にゲート金属１４を形成し、第
１のホトマスクを用いたホトエツチングによりゲート金
属１４をパターニングする。その後ゲート絶縁膜１６と
半導体膜のチャネル層２０およびコンタクト層２２とを
形成する。さらにその後ゲート金属１４をマスクとして
裏面露光法によるホトエツチングにより、コンタクト層
２２とチャネル層２０とをパターニングする。その後ソ
ース・ドレイン電極２８を形成し、第２のホトマスクを
用いたホトエツチングにより、ソース・ドレイン電極２
８とコンタクト層２２とをパターニングする。この第３
図に示したＴＰＴも２枚のホトマスクで製造可能で、そ
の５えガラスからなる基板１２側からの光照射に対して
は、ゲート金属１４が光照射に対する遮光膜の役割を果
すため、光照射に起因するスイッチング能力の劣化は発
生しない。
しかしながら第３図に示すＴＰＴにおいては、ホトマス
ク数は２枚であるが裏面露光法を用いているため、感光
性樹脂塗布、露光、現像のホトリソ工程は３回であり、
しかも裏面露光工程は制御性が難かしくそれほど簡単で
はない。
ク数は２枚であるが裏面露光法を用いているため、感光
性樹脂塗布、露光、現像のホトリソ工程は３回であり、
しかも裏面露光工程は制御性が難かしくそれほど簡単で
はない。
上記課題を解決して２枚のホトマスクを用いた製造方法
で、しかも光照射に対して大きな耐性を有するＴＰＴの
製造方法を提供することが、本発明の目的である。
で、しかも光照射に対して大きな耐性を有するＴＰＴの
製造方法を提供することが、本発明の目的である。
上記目的を達成するため本発明におけるＴＰＴは下記記
載の工程により製造する。
載の工程により製造する。
基板上にゲート金属とゲート絶縁膜と半導体膜とを順次
形成し第１のホトマスクを用いたホトエツチングにより
この半導体膜とゲート絶縁膜とゲート金属とをパターニ
ングする工程と、全面に絶縁膜を形成する工程と、異方
性イオンエツチングを行ないパターニングしたゲート金
属とゲート絶縁膜と半導体膜との側壁に絶縁膜からなる
側壁膜を形成する工程と、全面にソース・ドレイン電極
を形成し第２のホトマスクを用いたホトエツチングによ
りソース・ドレイン電極をパターニングする工程とを有
する。
形成し第１のホトマスクを用いたホトエツチングにより
この半導体膜とゲート絶縁膜とゲート金属とをパターニ
ングする工程と、全面に絶縁膜を形成する工程と、異方
性イオンエツチングを行ないパターニングしたゲート金
属とゲート絶縁膜と半導体膜との側壁に絶縁膜からなる
側壁膜を形成する工程と、全面にソース・ドレイン電極
を形成し第２のホトマスクを用いたホトエツチングによ
りソース・ドレイン電極をパターニングする工程とを有
する。
以下図面を用いて本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明におけるＴＰＴの製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
まず第１図（ａ）に示すように、基板１２上にゲート金
属１４として遮光性を有するタンタル（Ｔａ ）をスパ
ッタリング法にて５０ｎｍ〜５００ｎｍの厚さで形成す
る。ゲート金属１４としては上述のタンタル以外に、モ
リブデン（ＭＯ）などの高融点金属、あるいはモリブデ
ンシリサイド（ＭｏＳｉｘ）などの高融点金属硅化物、
あるいは窒化タンタル（ＴａＮｘ）などの高融点金属窒
化物、あるいはアルミニウム（ＡＪ）などの金属膜も適
用可能で、形成方法もスパッタリング法以外に真空蒸着
法などの物理蒸着法や化学気相成長法にて形成する。さ
らにその後ゲート絶縁膜１６として、プラズマ化学気相
成長法やスパッタリング法により、膜厚が１１００ｎ〜
５００ｎｍの窒化シリ：＋ｙ（ＳｉＮｘ）、あるいは酸
化シリコン（ＳｉＯｘ）、あるいは酸化タンタル（Ｔａ
Ｏｘ）を形成する。さらにその後半導体膜１８としてプ
ラズマ化学気相成長法により、真性すなわち不純物原子
をほとんど含まないアモルファスシリコンからなる膜厚
６０ｎｍ〜５ＱＱｎｍのチャネル層２０と、不純物原子
例えばリンを導入し低抵抗化したアモルファスシリコン
からなる膜厚５Ｑｎｍ〜１５Ｑｎｍのコンタクト層２２
とを形成する。その後感光性樹脂（図示せず）を全面に
塗布し、第１のホトマスクを用いて露光現像を行ない感
光性樹脂をパターニングする。このパターニングした感
光性樹脂をエツチングのマスクとして、反応性イオンエ
ツチング装置を用いて、コンタクト層２２とチャネル層
２０とゲート絶縁膜１６とゲート金属１４とをエツチン
グする。
属１４として遮光性を有するタンタル（Ｔａ ）をスパ
ッタリング法にて５０ｎｍ〜５００ｎｍの厚さで形成す
る。ゲート金属１４としては上述のタンタル以外に、モ
リブデン（ＭＯ）などの高融点金属、あるいはモリブデ
ンシリサイド（ＭｏＳｉｘ）などの高融点金属硅化物、
あるいは窒化タンタル（ＴａＮｘ）などの高融点金属窒
化物、あるいはアルミニウム（ＡＪ）などの金属膜も適
用可能で、形成方法もスパッタリング法以外に真空蒸着
法などの物理蒸着法や化学気相成長法にて形成する。さ
らにその後ゲート絶縁膜１６として、プラズマ化学気相
成長法やスパッタリング法により、膜厚が１１００ｎ〜
５００ｎｍの窒化シリ：＋ｙ（ＳｉＮｘ）、あるいは酸
化シリコン（ＳｉＯｘ）、あるいは酸化タンタル（Ｔａ
Ｏｘ）を形成する。さらにその後半導体膜１８としてプ
ラズマ化学気相成長法により、真性すなわち不純物原子
をほとんど含まないアモルファスシリコンからなる膜厚
６０ｎｍ〜５ＱＱｎｍのチャネル層２０と、不純物原子
例えばリンを導入し低抵抗化したアモルファスシリコン
からなる膜厚５Ｑｎｍ〜１５Ｑｎｍのコンタクト層２２
とを形成する。その後感光性樹脂（図示せず）を全面に
塗布し、第１のホトマスクを用いて露光現像を行ない感
光性樹脂をパターニングする。このパターニングした感
光性樹脂をエツチングのマスクとして、反応性イオンエ
ツチング装置を用いて、コンタクト層２２とチャネル層
２０とゲート絶縁膜１６とゲート金属１４とをエツチン
グする。
次に第１図（ｂ）に示すよりに、絶縁膜２４としてプラ
ズマ化学気相成長法あるいはスパッタリング法にて、酸
化シリコンを全面に厚さ０．５μｍ〜１．０μｍ形成す
る。絶縁膜２４としては酸化シリコン以外に窒化シリコ
ンや酸化タンタルも適用できる。
ズマ化学気相成長法あるいはスパッタリング法にて、酸
化シリコンを全面に厚さ０．５μｍ〜１．０μｍ形成す
る。絶縁膜２４としては酸化シリコン以外に窒化シリコ
ンや酸化タンタルも適用できる。
次に第１図（Ｃ）に示すように、反応性イオンエツチン
グ装置を用い、トリフロロメタンとへキサフロロエチレ
ンとを反応ガスとした異方性イオンエツチングにより、
絶縁膜２４をエツチングしてゲート金属１４とゲート絶
縁膜１６と半導体膜１８との側壁に、絶縁膜２４からな
る側壁膜２６を形成する。異方性イオンエツチングにお
いては、エツチング反応を引き起こすイオンが基板１２
に対して垂直方向に加速されながら反応する。このため
第１図（ｂ）に示す絶縁膜２４は基板１２表面に対して
垂直方向にのみエツチングされ、第１１図（Ｃ）に示す
ようにゲート金属１４とゲート絶縁膜１・６と半導体膜
１８との側壁に、側壁膜２６が形成される。
グ装置を用い、トリフロロメタンとへキサフロロエチレ
ンとを反応ガスとした異方性イオンエツチングにより、
絶縁膜２４をエツチングしてゲート金属１４とゲート絶
縁膜１６と半導体膜１８との側壁に、絶縁膜２４からな
る側壁膜２６を形成する。異方性イオンエツチングにお
いては、エツチング反応を引き起こすイオンが基板１２
に対して垂直方向に加速されながら反応する。このため
第１図（ｂ）に示す絶縁膜２４は基板１２表面に対して
垂直方向にのみエツチングされ、第１１図（Ｃ）に示す
ようにゲート金属１４とゲート絶縁膜１・６と半導体膜
１８との側壁に、側壁膜２６が形成される。
次に第１図ｔｉ）に示すように、全面にソース・ドレイ
ン電極２８を膜厚５Ｑｎｍ〜５ＱＱｎｍ形成し、第２の
ホトマスクを用いたホトエツチングによりソース・ドレ
イン電極２８と半導体膜１８のうち上層のコンタクト層
２２とをパターニングスる。ソース・ドレイン電極２８
としては、透過型表示装置では透明導電膜である酸化イ
ンジウムスズを用い、形成方法としてはスパッタリング
法あるいは真空蒸着法を用いる。コンタクト層２２はソ
ース・ドレイン電極２８のエツチング後、同一パターン
でエツチングする。このコンタクト層２２のエツチング
の際、チャネル層２０はコンタクト層２２と同じ材料で
あるアモルファスシリコンで構成されているが、両者の
不純物濃度が異なり、したがってチャネル層２０とコン
タクト層２２とではエツチング速度に大きな差があり、
コンタクト層２２を大幅にエツチングし膜減りすること
はない。側壁膜２６はソース・ドレイン電極２８とゲー
ト金属１４との間を絶縁している。
ン電極２８を膜厚５Ｑｎｍ〜５ＱＱｎｍ形成し、第２の
ホトマスクを用いたホトエツチングによりソース・ドレ
イン電極２８と半導体膜１８のうち上層のコンタクト層
２２とをパターニングスる。ソース・ドレイン電極２８
としては、透過型表示装置では透明導電膜である酸化イ
ンジウムスズを用い、形成方法としてはスパッタリング
法あるいは真空蒸着法を用いる。コンタクト層２２はソ
ース・ドレイン電極２８のエツチング後、同一パターン
でエツチングする。このコンタクト層２２のエツチング
の際、チャネル層２０はコンタクト層２２と同じ材料で
あるアモルファスシリコンで構成されているが、両者の
不純物濃度が異なり、したがってチャネル層２０とコン
タクト層２２とではエツチング速度に大きな差があり、
コンタクト層２２を大幅にエツチングし膜減りすること
はない。側壁膜２６はソース・ドレイン電極２８とゲー
ト金属１４との間を絶縁している。
以上の説明で明らかなよ５に、本発明の薄膜トランジス
タの製造方法においては２枚のホトマスクを用いた簡単
な工程でＴＰＴの製造が可能となり、さらに基板とチャ
ネル層との間に遮光性を有するゲート金属が形成されて
いるため、光照射に対して大きな耐性を有するＴＰＴが
得られる。さらにゲート金属とゲート絶縁膜と半導体膜
の側管に設ける側壁膜は肩の部分に丸みを帯びているの
で段差が緩和され、ゲート金属とゲート絶縁膜と半導体
膜とからなる段差部にてソース・ドレイン電極が断線す
ることを防止する効果を有する。
タの製造方法においては２枚のホトマスクを用いた簡単
な工程でＴＰＴの製造が可能となり、さらに基板とチャ
ネル層との間に遮光性を有するゲート金属が形成されて
いるため、光照射に対して大きな耐性を有するＴＰＴが
得られる。さらにゲート金属とゲート絶縁膜と半導体膜
の側管に設ける側壁膜は肩の部分に丸みを帯びているの
で段差が緩和され、ゲート金属とゲート絶縁膜と半導体
膜とからなる段差部にてソース・ドレイン電極が断線す
ることを防止する効果を有する。
第１図（ａ）〜（ｄ）は本発明の実施例における薄膜ト
ランジスタの製造方法を工程順に示す断面図、第２図お
よび第３図はいずれも従来例における薄膜トランジスタ
を示す断面図である。 １４・・・・・・ゲート金属、 １６・・・・・・ゲート絶縁膜、 １８・・・・・・半導体膜、 ２４・・・・・・絶縁膜、 ２６・・・・・・側壁膜。 第１図 第２図 第３＠
ランジスタの製造方法を工程順に示す断面図、第２図お
よび第３図はいずれも従来例における薄膜トランジスタ
を示す断面図である。 １４・・・・・・ゲート金属、 １６・・・・・・ゲート絶縁膜、 １８・・・・・・半導体膜、 ２４・・・・・・絶縁膜、 ２６・・・・・・側壁膜。 第１図 第２図 第３＠
Claims (2)
- （１）基板上にゲート金属とゲート絶縁膜と半導体膜と
を順次形成し第１のホトマスクを用いたホトエッチング
により該半導体膜とゲート絶縁膜とゲート金属とをパタ
ーニングする工程と、全面に絶縁膜を形成する工程と、
異方性イオンエッチングを行ないパターニングした前記
ゲート金属ゲート絶縁膜と半導体膜との側壁に該絶縁膜
からなる側壁膜を形成する工程と、全面にソース・ドレ
イン電極を形成し第２のホトマスクを用いたホトエッチ
ングにより該ソース・ドレイン電極をパターニングする
工程とを有することを特徴とする薄膜トランジスタの製
造方法。 - （２）半導体膜はチャネル層とコンタクト層とからなり
、該コンタクト層は第２のホトマスクを用いたホトエッ
チングにてソース・ドレイン電極と同時にパターニング
することを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14742489A JPH0311744A (ja) | 1989-06-09 | 1989-06-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14742489A JPH0311744A (ja) | 1989-06-09 | 1989-06-09 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311744A true JPH0311744A (ja) | 1991-01-21 |
Family
ID=15430004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14742489A Pending JPH0311744A (ja) | 1989-06-09 | 1989-06-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311744A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001043180A1 (en) * | 1999-12-10 | 2001-06-14 | Koninklijke Philips Electronics N.V. | Thin film transistor and method of manufacturing the same |
| US7749820B2 (en) | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7776664B2 (en) | 2007-10-23 | 2010-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7790483B2 (en) | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US7883943B2 (en) | 2008-03-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US7985605B2 (en) | 2008-04-17 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US7989275B2 (en) | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
| US7993991B2 (en) | 2007-12-03 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US8035107B2 (en) | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8049221B2 (en) | 2008-02-27 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8101442B2 (en) | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US8143170B2 (en) | 2009-02-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8148730B2 (en) | 2007-10-23 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2012104811A (ja) * | 2010-10-14 | 2012-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8207026B2 (en) | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US8268654B2 (en) | 2007-12-03 | 2012-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing LCD with reduced mask count |
| US9564517B2 (en) | 2007-10-23 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
1989
- 1989-06-09 JP JP14742489A patent/JPH0311744A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001043180A1 (en) * | 1999-12-10 | 2001-06-14 | Koninklijke Philips Electronics N.V. | Thin film transistor and method of manufacturing the same |
| US8148730B2 (en) | 2007-10-23 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US7776664B2 (en) | 2007-10-23 | 2010-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US9564517B2 (en) | 2007-10-23 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9006050B2 (en) | 2007-10-23 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8895333B2 (en) | 2007-12-03 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with pixel electrode over gate electrode of thin film transistor |
| US7993991B2 (en) | 2007-12-03 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US8268654B2 (en) | 2007-12-03 | 2012-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing LCD with reduced mask count |
| US8901561B2 (en) | 2008-02-26 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8035107B2 (en) | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8361820B2 (en) | 2008-02-27 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a liquid crystal display device |
| US8049221B2 (en) | 2008-02-27 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8101442B2 (en) | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US7749820B2 (en) | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7989275B2 (en) | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7883943B2 (en) | 2008-03-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US7985605B2 (en) | 2008-04-17 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| US8148723B2 (en) | 2008-04-17 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| US7790483B2 (en) | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US8207026B2 (en) | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US8143170B2 (en) | 2009-02-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8709836B2 (en) | 2009-02-16 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US8441051B2 (en) | 2009-03-11 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
| US9276124B2 (en) | 2010-10-14 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with sidewall |
| JP2012104811A (ja) * | 2010-10-14 | 2012-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0249211B1 (en) | Method of manufacturing a thin film transistor | |
| KR100759627B1 (ko) | 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| CN107871753B (zh) | 阵列基板及其制备方法 | |
| KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| KR101274708B1 (ko) | 평판 표시장치용 어레이 기판 및 그의 제조방법 | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| CN105679705A (zh) | 阵列基板的制作方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| JPH06204247A (ja) | 薄膜トランジスタの製造方法 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102830531B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| CN108899327B (zh) | 一种阵列基板及其制备方法、显示器 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| WO2021128508A1 (zh) | Tft阵列基板及其制作方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| US7932979B2 (en) | Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| JPH02304938A (ja) | 薄膜トランジスタの製造方法 |