JP2010025668A - 定抵抗制御回路 - Google Patents

Abstract

【課題】目標温度まで迅速に上昇させることができ、かつ、ロス電力の小さい定抵抗制御回路を提供する。
【解決手段】ヒータ抵抗Ｒｈが目標温度のときに平衡状態となるようにブリッジ回路２を構成する直列固定抵抗Ｒ２、一対の並列固定抵抗Ｒ３及びＲ４の抵抗値が設定されている。ブリッジ回路２と定電圧源３との間にＦＥＴＱ１が設けられている。比較回路４が、第１電圧Ｖｈが第２電圧Ｖｍからヒステリシス電圧Ｖhysを差し引いた電圧を下回ったときにＦＥＴＱ１をオンし、第１電圧Ｖｈが第２電圧Ｖｍにヒステリシス電圧Ｖhysを加算した電圧を超えたときにＦＥＴＱ１をオフするように設けられている。
【選択図】図２

Description

本発明は、定抵抗制御回路に関わり、特に、温度に応じて抵抗値が変動するヒータ抵抗と、前記ヒータ抵抗に直列接続された直列固定抵抗と、前記ヒータ抵抗及び前記直列固定抵抗に並列接続されると共に互いに直列接続された一対の並列固定抵抗と、から構成されていて、前記ヒータ抵抗が目標温度のときに平衡状態となるように前記直列固定抵抗及び前記並列固定抵抗の抵抗値が設定されたブリッジ回路を有する定抵抗制御回路に関するものである。

酸素センサ、ガスセンサなどの各種センサにおいて、ヒータ抵抗を用いて一定温度で加熱する使い方がある。このようなセンサでは、ヒータ抵抗を一定温度で加熱させる制御を行うことが必要となる。ヒータ抵抗を一定温度で加熱する装置としては、例えば、ヒータ抵抗及び３つの固定抵抗から構成されていて、ヒータ抵抗体が目標温度のときに平行状態となるように３つの固定抵抗が設けられたブリッジ回路と、ブリッジ回路の出力を得るための差動増幅器と、を備えていて、差動増幅器の出力をブリッジ回路に入力する定抵抗制御回路が提案されている（例えば特許文献１）。

この定抵抗制御回路によれば、ブリッジ回路が平衡状態になるように、即ち、ヒータ抵抗の抵抗値を一定にして目標温度で一定になるように、ヒータ抵抗に電流を供給することができる。しかしながら、上述した定抵抗制御回路は、ブリッジ回路が平衡状態に近いときはヒータに流れる電流も小さくなり、なかなか目標温度まで上昇させることができない、という問題があった。
特開平９−３１８５８４号公報

そこで、本発明は、上記のような問題点に着目し、目標温度まで迅速に上昇させることができる定抵抗制御回路を提供することを課題とする。

上記課題を解決するためになされた請求項１記載の発明は、温度に応じて抵抗値が変動するヒータ抵抗と、前記ヒータ抵抗に直列接続された直列固定抵抗と、前記ヒータ抵抗及び前記直列固定抵抗に並列接続されると共に互いに直列接続された一対の並列固定抵抗と、から構成されていて、前記ヒータ抵抗が目標温度のときに平衡状態となるように前記直列固定抵抗及び前記並列固定抵抗の抵抗値が設定されたブリッジ回路を有する定抵抗制御回路において、前記ブリッジ回路に定電圧を供給する定電圧源と、前記定電圧源−前記ブリッジ回路間に設けられたスイッチ素子と、前記ヒータ抵抗及び前記直列固定抵抗間に生じる第１電圧、及び、前記一対の並列固定抵抗間に生じる第２電圧、を比較して、前記第１電圧が前記第２電圧を下回ったときに前記スイッチ素子をオンし、前記第１電圧が前記第２電圧を超えたときに前記スイッチ素子をオフするように設けられた比較回路と、を備えたことを特徴とする定抵抗制御回路に存する。

請求項２記載の発明は、前記比較回路が、前記第１電圧が前記第２電圧から所定のヒステリシス電圧を差し引いた電圧を下回ったときに前記スイッチ素子をオンし、前記第１電圧が前記第２電圧に前記ヒステリシス電圧を加算した電圧を超えたときに前記スイッチ素子をオフするように設けられたことを特徴とする請求項１に記載の定抵抗制御回路に存する。

請求項３記載の発明は、前記比較回路が、前記第１電圧と前記第２電圧との差にゲインを乗じた電圧、及び、基準電圧、を加算した電圧を出力する差動増幅器と、前記差動増幅器の出力、及び、前記ヒステリシス電圧に前記ゲインを乗じた電圧に前記基準電圧を加算した電圧、を比較する第１コンパレータと、前記差動増幅器の出力、及び、前記基準電圧から前記ヒステリシス電圧に前記ゲインを乗じた電圧を差し引いた電圧、を比較する第２コンパレータと、を備えたことを特徴とする請求項２に記載の定抵抗制御回路に存する。

以上説明したように請求項１記載の発明によれば、比較回路が、ブリッジ回路と定電圧源との間に設けたスイッチ素子のオンオフを制御して、ヒータ抵抗が目標温度に対応する抵抗値で一定になるように制御している。よって、ヒータ抵抗が目標温度を下回っても定電圧源から供給される定電圧をブリッジ回路に供給して、目標温度まで迅速に上昇させることができる。

請求項２記載の発明によれば、単純に第１電圧と第２電圧とを比較してスイッチ素子のオンオフ制御を行うとオンオフ周期が細かくなり、スイッチ素子には常に電流が供給された状態となるため、スイッチ素子でのロス電力が高くなるが、第１電圧と第２電圧との比較にヒステリシスを設けることにより、オンオフ周期が長くなりスイッチ素子に電流が流れないオフ期間を設けることができるので、スイッチ素子でのロス電力を低減することができる。

請求項３記載の発明によれば、簡単な構成で第１電圧と第２電圧との比較にヒステリシスを設けることができる。

第１実施形態
本発明の定抵抗制御回路の第１実施形態について図１を参照して以下説明する。同図に示すように、定抵抗制御回路１は、ブリッジ回路２と、定電圧源３と、スイッチ素子としてのＦＥＴＱ１と、比較回路４と、を備えている。ブリッジ回路２は、ヒータ抵抗Ｒｈと、直列固定抵抗Ｒ２と、一対の並列固定抵抗Ｒ３及びＲ４と、から構成されている。ヒータ抵抗Ｒｈは、例えばプラチナから構成されていて、温度が上昇するに従って抵抗値が増加する。直列固定抵抗Ｒ２は、後述する定電圧源３とグランドとの間に上記ヒータ抵抗Ｒｈに直列接続されて設けられている。一対の並列固定抵抗Ｒ３及びＲ４は、後述する定電圧源３とグランドとの間に上記ヒータ抵抗Ｒｈ及び直列固定抵抗Ｒ２に並列接続されて設けられている。一対の並列固定抵抗Ｒ３及びＲ４は互いに直列に接続されている。

上記直列固定抵抗Ｒ２、一対の並列固定抵抗Ｒ３及びＲ４の抵抗値は、ヒータ抵抗Ｒｈが目標温度のときにブリッジ回路２が平衡状態（即ち、第１電圧Ｖｈ＝第２電圧Ｖｍ）となるように設定されている。なお、第１電圧Ｖｈは、ヒータ抵抗Ｒｈ−直列固定抵抗Ｒ２間に生じる電圧である。第２電圧Ｖｍは、一対の並列固定抵抗Ｒ３及びＲ４間に生じる電圧である。

例えば、ヒータ抵抗Ｒｈの目標温度を４００℃、この目標温度４００℃でのヒータ抵抗Ｒｈの抵抗値Ｒｈ_400℃を１３．３３３３Ωとする。このとき、下記の式（１）を満たすように、直列固定抵抗Ｒ２、一対の並列固定抵抗Ｒ３及びＲ４の抵抗値を設定すれば、ヒータ抵抗Ｒｈが目標温度のときにブリッジ回路２が平衡状態となる。
Ｒ２：Ｒｈ_400℃＝Ｒ３：Ｒ４
Ｒｈ_400℃×Ｒ３＝Ｒ２×Ｒ４
１３．３３３３Ω×Ｒ３＝Ｒ２×Ｒ４ …（１）

よって、例えば、直列固定抵抗Ｒ２の抵抗値が２．５Ω、並列固定抵抗Ｒ３の抵抗値が１０Ω、並列固定抵抗Ｒ４の抵抗値が５３．３３Ωに設定される。また、上述した構成のブリッジ回路２には、コンデンサＣが並列に接続されている。このコンデンサＣにより、後述するＦＥＴＱ１がオフしていてもコンデンサＣの両端電圧がブリッジ回路２に供給されて、ブリッジ回路２から第１電圧Ｖｈ、第２電圧Ｖｍが出力される。

また、上記定電圧源３は、例えば１２Ｖの定電圧Ｖｂをブリッジ回路２に供給する電源である。ＦＥＴＱ１は、定電圧源３−ブリッジ回路２間に設けられたｐチャンネル電界効果トランジスタである。ＦＥＴＱ１は、ソースＳが定電圧源３に接続され、ドレインＤがブリッジ回路２に接続されている。そして、ＦＥＴＱ１は、ソースＳとゲートＧとが抵抗Ｒｂを介して接続されている。

また、比較回路４は、インバータアンプ４１と、インバータアンプ４２と、から構成されている。インバータアンプ４１は、その−入力端に第１電圧Ｖｈが入力され、＋入力端に第２電圧Ｖｍが入力される。インバータアンプ４１は、上記第１電圧Ｖｈ及び第２電圧Ｖｍを比較して、第１電圧Ｖｈが第２電圧Ｖｍを下回ったときに（Ｖｍ＞Ｖｈ）Ｈｉレベルの信号を出力し、第１電圧Ｖｈが第２電圧Ｖｍを超えたときに（Ｖｍ＜Ｖｈ）Ｌｏレベルの信号を出力する。インバータアンプ４２は、インバータアンプ４１からの出力を反転してＦＥＴＱ１のゲートに入力する。

即ち、第１電圧Ｖｈが第２電圧Ｖｍを下回ると（Ｖｍ＞Ｖｈ）、インバータアンプ４２がＬｏレベルの信号をＦＥＴＱ１のゲートに入力する。これにより、ＦＥＴＱ１がオンして、定電圧Ｖｂがブリッジ回路２に供給される。これに対して、第１電圧Ｖｈが第２電圧Ｖｍを超えると（Ｖｍ＜Ｖｈ）、インバータアンプ４２がＨｉレベルの信号をＦＥＴＱ１のゲートに入力する。これにより、ＦＥＴＱ１がオフして、ブリッジ回路２に供給される定電圧Ｖｂが遮断される。

次に、上述した構成の定抵抗制御回路１の動作について以下説明する。まず、動作を説明する前に、４００℃のときのヒータ抵抗Ｒｈの抵抗値Ｒｈ_400℃＝１３．３３３３Ω、ヒータ抵抗Ｒｈの抵抗値温度係数を３０００ｐｐｍ／℃と仮定し、０℃のときのヒータ抵抗Ｒｈの抵抗値Ｒｈｚを下記の式から求めてみる。
Ｒｈｚ＋Ｒｈｚ×３０００×１０^-6×４００＝１３．３３３３Ω
Ｒｈｚ（１＋１．２）＝１３．３３３３
Ｒｈｚ＝６．０６０６Ω

次に、上記定抵抗制御回路１に電源を投入した時点が常温２５℃であったと仮定し、２５℃でのヒータ抵抗Ｒｈの抵抗値Ｒｈ_25℃を下記の式から求めてみる。
Ｒｈ_25℃＝Ｒｈｚ＋Ｒｈｚ×３０００×１０^-6×２５
＝６．０６０６＋６．０６０６×３０００×１０^-6×２５
＝６．５１５１Ω

電源を投入すると、コンデンサＣの両端電圧がブリッジ回路２に供給され、ブリッジ回路２から第１電圧Ｖｈ、第２電圧Ｖｍが出力される。例えば、ヒータ抵抗Ｒｈが常温２５℃で、その抵抗値が６．５１５１Ωの状態で電源をオンすると、第１電圧Ｖｈが第２電圧Ｖｍより下回った状態となる（Ｖｍ＜Ｖｈ）。よって、インバータアンプ４１がＨｉレベルの信号をインバータアンプ４２に供給し、インバータアンプ４２がＬｏレベルの信号をＦＥＴＱ１のゲートに供給して、ＦＥＴＱ１がオンする。これにより、ブリッジ回路２に定電圧Ｖｂが供給され、ヒータ抵抗Ｒｈの温度が上昇する。ヒータ抵抗Ｒｈの温度が上昇すると、正の抵抗値温度係数を持つプラチナは、その抵抗値が上昇する。

ヒータ抵抗Ｒｈの抵抗値が上昇してＲｈ_400℃＝１３．３３３３Ωを超えようとする。即ち、第１電圧Ｖｈが第２電圧Ｖｍを超えると（Ｖｈ＞Ｖｍ）、インバータアンプ４１がＬｏレベルの信号をインバータアンプ４２に供給し、インバータアンプ４２がＨｉレベルの信号をＦＥＴＱ１のゲートに供給して、ＦＥＴＱ１をオフする。これにより、ブリッジ回路２に対する定電圧Ｖｂの供給が遮断され、ヒータ抵抗Ｒｈの温度が低下して第１電圧Ｖｈが第２電圧Ｖｍより下回った状態となる。以上の動作を繰り返すことにより、ヒータ抵抗Ｒｈの抵抗値を一定に、即ちヒータ抵抗Ｒｈを目標温度で一定に制御することができる。

上述した定抵抗制御回路１によれば、比較回路４が、ブリッジ回路２と定電圧源３との間に設けたＦＥＴＱ１のオンオフを制御して、ヒータ抵抗Ｒｈが目標温度に対応する抵抗値で一定になるように制御している。

第２実施形態
次に、本発明の定抵抗制御回路１の第２実施形態について図２を参照して以下説明する。同図において、上述した第１実施形態で既に説明した図１と同等の部分には同一符号を付してその詳細な説明を省略する。同図に示すように、定抵抗制御回路１は、ブリッジ回路２と、定電圧源３と、ＦＥＴＱ１と、比較回路４と、を備えている。上記ブリッジ回路２、定電圧源３及びＦＥＴＱ１については、上述した第１実施形態と同等のため、ここでは詳細な説明は省略する。第１実施形態と第２実施形態とで大きく異なる点は、比較回路４の構成である。

上述した第１実施形態では、比較回路４は、第１電圧Ｖｈ及び第２電圧Ｖｍを比較して、第１電圧Ｖｈが第２電圧Ｖｍを下回ったときにＦＥＴＱ１をオンし、第１電圧Ｖｈが第２電圧Ｖｍを超えたときにＦＥＴＱ１をオフするように設けられていた。しかしながら、第２実施形態では、比較回路４は、第１電圧Ｖｈ及び第２電圧Ｖｍを比較して、第１電圧Ｖｈが第２電圧Ｖｍから所定のヒステリシス電圧Ｖhys（例えば５ｍＶ）を差し引いた電圧（Ｖｍ−Ｖhys）を下回ったときに（Ｖｈ＜Ｖｍ−Ｖhys）ＦＥＴＱ１をオンし、第１電圧Ｖｈが第２電圧Ｖｍにヒステリシス電圧Ｖhys＝５ｍＶを加算した電圧（Ｖｍ＋Ｖhys）を超えたときに（Ｖｈ＞Ｖｍ＋Ｖhys）ＦＥＴＱ１をオフするように設けられている。

詳しくは、比較回路４は、差動増幅器４３と、電源回路４４と、増幅器４５と、第１コンパレータ４６と、第２コンパレータ４７と、論理回路４８と、を備えている。差動増幅器４３は、＋入力端に第１電圧Ｖｈ及び後述する基準電圧Ｖｒが供給され、−入力端に第２電圧Ｖｍが供給されている。よって、差動増幅器４３は、下記の式（２）に示すような出力電圧Ｖｏを出力して、後述する第１及び第２コンパレータ４６、４７に入力する。
Ｖｏ＝（Ｖｈ−Ｖｍ）×Ｇ＋Ｖｒ …（２）
なお、Ｇは差動増幅器４３のゲインである。

電源回路４４は、差動増幅器４３の＋入力端に対して基準電圧Ｖｒを供給する。また、電源回路４４は、第１コンパレータ４６に対してヒステリシス電圧ＶhysにゲインＧを乗じた電圧に基準電圧Ｖｒを加算した電圧（Ｖｒ＋Ｇ×Ｖhys）を供給する。また、電源回路４４は、第２コンパレータ４７に対して基準電圧Ｖｒからヒステリシス電圧ＶhysにゲインＧを乗じた電圧を差し引いた電圧（Ｖｒ−Ｇ×Ｖhys）を供給する。

増幅器４５は、電源回路４４と差動増幅器４３の＋入力端との間に設けられる。第１コンパレータ４６は、その−入力端に電圧Ｖｏが入力され、＋入力端に電圧（Ｖｒ＋Ｇ×Ｖhys）が入力される。第１コンパレータ４６は、電圧Ｖｏと電圧（Ｖｒ＋Ｇ×Ｖhys）とを比較し、電圧Ｖｏが電圧（Ｖｒ＋Ｇ×Ｖhys）を下回ったときにＨｉレベルの信号を出力し、電圧Ｖｏが電圧（Ｖｒ＋Ｇ×Ｖhys）を超えたときにＬｏレベルの信号を出力する。言い換えると、第１コンパレータ４６は、図３（Ｂ）に示すように、第１電圧ＶｈがＶｍ＋Ｖhysを下回ったときにＨｉレベルの信号を出力し、第１電圧がＶｍ＋Ｖhysを超えたときにＬｏレベルの信号を出力する。

第２コンパレータ４７は、その＋入力端に電圧Ｖｏが入力され、−入力端に電圧（Ｖｒ−Ｇ×Ｖhys）が入力される。第２コンパレータ４７は、電圧Ｖｏと電圧（Ｖｒ−Ｇ×Ｖhys）とを比較し、電圧Ｖｏが電圧（Ｖｒ−Ｇ×Ｖhys）を超えたときにＨｉレベルの信号を出力し、電圧Ｖｏが電圧（Ｖｒ−Ｇ×Ｖhys）を下回ったときにＬｏレベルの信号を出力する。言い換えると、第２コンパレータ４７は、図３（Ｃ）に示すように、第１電圧ＶｈがＶｍ−Ｖhysを超えたときにＨｉレベルの信号を出力し、第１電圧ＶｈがＶｍ−Ｖhysを下回ったときにＬｏレベルの信号を出力する。

上記論理回路４８は、ＮＯＲ回路４８１と、ＮＡＮＤ回路４８２と、から構成されている。ＮＯＲ回路４８１は、一方の入力端に第１コンパレータ４６の出力が入力され、他方の入力端に後述するＮＡＮＤ回路４８２の出力が入力されている。ＮＡＮＤ回路４８２は、一方の入力端に第２コンパレータ４７の出力が入力され、他方の入力端にＮＯＲ回路４８１の出力が供給されている。よって、図３（Ｄ）及び（Ｅ）に示すように、ＮＯＲ回路４８１は、第１電圧Ｖｈが電圧（Ｖｍ−Ｖhys）を下回ったときにＬｏレベルになりＦＥＴＱ１をオンし、第１電圧Ｖｈが電圧（Ｖｍ＋Ｖhys）を超えたときにＨｉレベルになりＦＥＴＱ１をオフする。

次に、上述した構成の定抵抗制御回路１の動作について図３を参照して説明する。電源を投入すると、コンデンサＣの両端電圧がブリッジ回路２に供給され、ブリッジ回路２から第１電圧Ｖｈ、第２電圧Ｖｍが出力される。例えば、ヒータ抵抗Ｒｈが常温２５℃で、その抵抗値が６．５１５１Ωの状態で電源をオンすると、第１電圧Ｖｈが第２電圧Ｖｍより下回った状態となる（Ｖｍ＜Ｖｈ）。よって、第１コンパレータ４６がＨｉレベルの信号を論理回路４８に供給し、第２コンパレータ４７がＬｏレベルの信号を論理回路４８に出力する。これにより、論理回路４８のＮＯＲ回路４８１からはＬレベルの信号が出力されて、ＦＥＴＱ１がオンする。このＦＥＴＱ１のオンに応じて、ブリッジ回路２に定電圧Ｖｂが供給され、ヒータ抵抗Ｒｈの温度が上昇する。ヒータ抵抗Ｒｈの温度が上昇すると、正の抵抗値温度係数を持つプラチナは、その抵抗値が上昇する。

ヒータ抵抗Ｒｈの抵抗値が上昇して、第１電圧Ｖｈが第２電圧Ｖｍにヒステリシス電圧Ｖhysを加算した電圧（Ｖｍ＋Ｖhys）を超えると、第１コンパレータ４６の出力がＨｉレベルからＬｏレベルになる。これに応じて、論理回路４８のＮＯＲ回路４８１は、Ｈｉレベルの信号を出力してＦＥＴＱ１をオフする。このＦＥＴＱ１のオフに応じて、ブリッジ回路２に供給される定電圧Ｖｂが遮断され、ヒータ抵抗Ｒｈの温度が下がり、その抵抗値も下がる。抵抗値が下がった結果、第１電圧Ｖｈが電圧（Ｖｍ＋Ｖhys）を下回って、第１コンパレータ４６の出力がＬｏレベルからＨｉレベルに戻っても、ＮＯＲ回路４８１は、Ｈｉレベルの信号の出力を維持してＦＥＴＱ１をオフし続ける。

ヒータ抵抗Ｒｈの抵抗値が下がり続けて、第１電圧Ｖｈが第２電圧Ｖｍからヒステリシス電圧Ｖhyzを差し引いた電圧（Ｖｍ−Ｖhyz）を下回ると、第２コンパレータ４７の出力がＨｉレベルからＬｏレベルになる。これに応じて、ＮＯＲ回路４８１は、Ｌｏレベルの信号を出力してＦＥＴＱ１をオンする。このＦＥＴＱ１のオンに応じて、ブリッジ回路２に定電圧Ｖｂが供給され、ヒータ抵抗Ｒｈの温度が上昇する。抵抗値が上昇した結果、第１電圧Ｖｈが電圧（Ｖｍ−Ｖhys）を超えて、第２コンパレータ４７の出力がＬｏレベルからＨｉレベルに戻っても、ＮＯＲ回路４８１は、Ｌｏレベルの信号の出力を維持してＦＥＴＱ１をオンし続ける。以上の動作を繰り返すことにより、ヒータ抵抗Ｒｈの抵抗値を一定に、即ちヒータ抵抗Ｒｈを目標温度で一定に制御することができる。

ところで、第１実施形態では、定電圧Ｖｂ＝１２Ｖ、Ｒ２＝２．５Ω、Ｒｈ＝１３．３３３Ω、Ｒ３＝１０Ω、Ｒ４＝５３．３３３Ωのとき、マイクロ秒、ミリ秒の単位でみての安定度においても第１電圧Ｖｈはほぼ４Ｖ一定で推移する。即ち、第１実施形態の比較回路４は、単純に第１電圧Ｖｈと第２電圧Ｖｍとを比較してＦＥＴＱ１のオンオフ制御を行っているため、オンオフ周期が細かくなり、図４（Ａ）に示すようにＦＥＴＱ１には常に電流が流れた状態となる。これに対して、第２実施形態では、第１電圧Ｖｈを±ヒステリシス電圧Ｖhys＝±５ｍＶの変動を許すことにより、図４（Ｂ）に示すようにＦＥＴＱ１に間欠的に電流を供給して、ＦＥＴＱ１に電流が流れないオフ期間を設けることができる。

言い換えれば、第２実施形態の定抵抗制御回路１は、それなりに速い周波数での±５ｍＶの変動なら許容されるようなデバイス或いは用途になら用いる場合は有効なものとなる。これは、例えば、ヒータ抵抗Ｒｈによる加熱を必要とする、センシングデバイスにおいて、ヒータ抵抗Ｒｈの高速な微少電圧変化がセンサ出力に影響を及ぼさない、或いは、センサ出力を積分などにより、応答を遅くするなどが可能な用途には適用できることになる。

次に、上述した第２実施形態におけるＦＥＴＱ１のオンデューティについて求めてみる。ＦＥＴＱ１のオン時間ｔ_ONは、図３（Ａ）及び（Ｅ）に示すように、第１電圧Ｖｈがヒステリシス電圧Ｖhysの２倍である１０ｍＶだけ上昇する時間、即ち、コンデンサＣの両端電圧が１０ｍＶだけ上昇するような充電期間に等しい。一方、ＦＥＴＱ１のオフ時間ｔ_OFFは、第１電圧Ｖｈがヒステリシス電圧Ｖhysの２倍である１０ｍＶだけ減少する時間、即ち、コンデンサＣの両端電圧が１０ｍＶだけ減少するような放電時間に等しい。上記オン時間ｔ_ONは、定電圧Ｖｂの供給要件が関係することもあり、ここでは１０μＳと仮定する。これに対してオフ時間ｔ_OFFは、コンデンサＣの静電容量を１２００μＦとすると、下記の式（３）に示すように、４０μＳとなる。
１０ｍＶ＝０．３Ａ×ｔｄ／１２００μ
ｔｄ＝４０μＳ …（３）

第２実施形態では、差動増幅器４３のゲインＧが１０倍であり、第１コンパレータ４６、第２コンパレータ４７の比較電圧が基準電圧Ｖｒ±５０ｍＶであることから、第１電圧Ｖｈの理論上の変化は、±５０ｍＶ／１０＝±５ｍＶとなる。それ故、上述のように、オン時間ｔ_ONを１０μＳと仮定し、ｔ_OFFを４０μＳとして加算すると、周期Ｔ＝ｔ_ON＋ｔ_OFF＝５０μＳ、発振周期＝１／周期＝２０ｋＨｚが想定される。以上の原理でＦＥＴＱ１のスイッチングが行われる。このため、ＦＥＴＱ１がオンするのは、オン時間ｔ_ONのみであり、ＦＥＴＱ１のオンデューティは１０μＳ／５０μＳ＝１／５となる。

次に、第１実施形態及び第２実施形態の定抵抗制御回路１のＦＥＴＱ１でのロス電力を比較してみる。まず、図１に示す第１実施形態における定抵抗制御回路１のロス電力について考える。ヒータ抵抗Ｒｈの抵抗値を抵抗値Ｒｈ_400℃＝１３．３３３３Ωで一定にするために、即ち、抵抗値Ｒｈ_400℃＝１３．３３３３Ωのヒータ抵抗Ｒｈの温度を４００℃で一定にするために必要な直流電流が０．３Ａであるとする。上述した第１実施形態において、比較回路４は、単純に第１電圧Ｖｈと第２電圧Ｖｍとを比較してＦＥＴＱ１のオンオフ制御を行っているため、オンオフ周期が細かくなる。このため、ＦＥＴＱ１がオフしてＦＥＴＱ１に流れる電流が０になる前にオンされるため、図４（Ａ）に示すように、ＦＥＴＱ１には０．３Ａの直流電流が供給された状態とほぼ同じ状態となる。よって、ＦＥＴＱ１とブリッジ回路２との間に電圧Ｖｈｈは直列固定抵抗Ｒ２の抵抗値を２．５Ωとすると、下記の式（４）に示すように４．７５Ｖとなる。
Ｖｈｈ＝１３．３３３３×０．３Ａ＋２．５×０．３Ａ
＝４．７５Ｖ …（４）

車載機器として用いられることを想定してＶｂ＝１２Ｖとして、計算してみると、ＦＥＴＱ１のソースＳ−ドレインＤ間には、Ｖｂ−Ｖｈｈの電圧差が生じる。また、ＦＥＴＱ１には、ヒータ抵抗Ｒｈに流れる電流とほぼ等しい０．３Ａの電流が流れていると考えられる。よって、ＦＥＴＱ１のソースＳ−ドレインＤ間に生じるロス電力Ｐ_L1は、下記の式（５）に示すように、２．１７５ｗａｔｔとなる。
Ｐ_L1＝（Ｖｂ−Ｖｈｈ）×ｉｈ
＝（１２−４．７５）×０．３
＝２．１７５ｗａｔｔ …（５）

単にＦＥＴＱ１をオンした場合、ヒータ抵抗Ｒｈに流れる電流ｉｈは、下記の式（６）に示すように、０．７２Ａである。しかしながら、第１実施形態では、ヒータ抵抗Ｒｈに流れる電流ｉｈが０．３Ａになるように、ＦＥＴＱ１のオンオフが制御されている。
ｉｈ≒Ｖｂ／（Ｒon＋Ｒ２＋Ｒｈ）
＝１２／（１＋２．５＋１３．３３３３）
＝０．７２Ａ …（６）
式（６）において、ＲonはＦＥＴＱ１のオン抵抗、並列固定抵抗Ｒ３及びＲ４は直列固定抵抗Ｒ１及びヒータ抵抗Ｒｈに比べて大きいので無視している。よって、０．７２Ａから０．３Ａに抑えられた分がＦＥＴＱ１のドレインＤ−ソースＳ間のロス電力Ｐ_L1として現れる。

次に、図２に示す第２実施形態における定抵抗制御回路１のロス電力について考える。上述した第２実施形態では、比較回路４が、第１電圧Ｖｈを±ヒステリシス電圧＝±５ｍＶであえて変動を許すことにより、ＦＥＴＱ１のオンオフ周期を大きくして、図４（Ｂ）に示すように、ＦＥＴＱ１には電流が間欠的に供給し、オフ期間を設けている。そして、ヒータ抵抗Ｒｈに平均０．３Ａの電流が流れるようにＦＥＴＱ１のオンデューティが制御される。このため、ＦＥＴＱ１のソースＱ−ドレイン間に生じるロス電力Ｐ_L2は、下記の式（７）に示すように、ＦＥＴＱ１のオン抵抗Ｒon＝１Ωに上記０．３Ａが流れることにより生じる分だけとなる。
Ｐ_L2＝１×０．３Ａ＝０．３ｗａｔｔ
以上から明らかなように、第１実施形態に比べてロス電力を非常に小さく抑えることができる。

ここで、第２実施形態の場合においても、ヒータ抵抗Ｒｈに印加される平均エネルギーが第１実施形態の場合と同一値であったとしたとき、第１及び第２実施形態は、ヒータ抵抗Ｒｈへの平均供給電力は変わらない。第１実施形態の場合５０μＳの期間に供給される電流×時間積を第２実施形態の場合は、１／５のオン時間ｔ_ONに供給することになるが、その電流×時間積はヒータ抵抗体Ｒｈの平均消費電力が代わらない限り、第１及び第２実施形態に関わらず、変わらない。しかしながら、定電圧Ｖｂからの供給電力を考えると、第１実施形態では常にロスすると計算された２．１７５ｗａｔｔの発熱として消費する分は第２実施形態において発熱が低減された分だけエネルギー効率が改善される。

なお、上述した第２実施形態では、比較回路４を差動増幅器４３、第１コンパレータ４６、第２コンパレータ４７及び論理回路４８から構成していたが、本発明はこれに限ったものではない。第２実施形態の比較回路４としては、１電圧Ｖｈ及び第２電圧Ｖｍを比較して、第１電圧Ｖｈが第２電圧Ｖｍから所定のヒステリシス電圧Ｖhys（例えば５ｍＶ）を差し引いた電圧（Ｖｍ−Ｖhys）を下回ったときに（Ｖｈ＜Ｖｍ−Ｖhys）ＦＥＴＱ１をオンし、第１電圧Ｖｈが第２電圧Ｖｍにヒステリシス電圧Ｖhys＝５ｍＶを加算した電圧（Ｖｍ＋Ｖhys）を超えたときに（Ｖｈ＞Ｖｍ＋Ｖhys）ＦＥＴＱ１をオフするように設けていれば、他の構成でもよい。

また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

第１実施形態における本発明の定抵抗制御回路を示す回路図である。 第２実施形態における本発明の定抵抗制御回路を示す回路図である。 （Ａ）〜（Ｅ）は、図２に示す定抵抗制御回路における第１電圧、第１コンパレータの出力、第２コンパレータの出力、ＮＯＲ回路の出力、ＦＥＴのオンオフ状態を示すタイムチャートである。 （Ａ）は第１実施形態におけるＦＥＴに流れる電流、（Ｂ）は第２実施形態におけるＦＥＴに流れる電流を示すタイムチャートである。

符号の説明

１ 定抵抗制御回路
２ ブリッジ回路
３ 定電圧源
４ 比較回路
４３ 差動増幅器
４６ 第１コンパレータ
４７ 第２コンパレータ
Ｒｈ ヒータ抵抗
Ｒ２ 直列固定抵抗
Ｒ３ 並列固定抵抗
Ｒ４ 並列固定抵抗
Ｑ１ ＦＥＴ（スイッチ素子）
Ｖｈ 第１電圧
Ｖｍ 第２電圧

Claims (3)

1. 温度に応じて抵抗値が変動するヒータ抵抗と、前記ヒータ抵抗に直列接続された直列固定抵抗と、前記ヒータ抵抗及び前記直列固定抵抗に並列接続されると共に互いに直列接続された一対の並列固定抵抗と、から構成されていて、前記ヒータ抵抗が目標温度のときに平衡状態となるように前記直列固定抵抗及び前記並列固定抵抗の抵抗値が設定されたブリッジ回路を有する定抵抗制御回路において、
   前記ブリッジ回路に定電圧を供給する定電圧源と、
   前記定電圧源−前記ブリッジ回路間に設けられたスイッチ素子と、
   前記ヒータ抵抗及び前記直列固定抵抗間に生じる第１電圧、及び、前記一対の並列固定抵抗間に生じる第２電圧、を比較して、前記第１電圧が前記第２電圧を下回ったときに前記スイッチ素子をオンし、前記第１電圧が前記第２電圧を超えたときに前記スイッチ素子をオフするように設けられた比較回路と、
   を備えたことを特徴とする定抵抗制御回路。
2. 前記比較回路が、前記第１電圧が前記第２電圧から所定のヒステリシス電圧を差し引いた電圧を下回ったときに前記スイッチ素子をオンし、前記第１電圧が前記第２電圧に前記ヒステリシス電圧を加算した電圧を超えたときに前記スイッチ素子をオフするように設けられた
   ことを特徴とする請求項１に記載の定抵抗制御回路。
3. 前記比較回路が、前記第１電圧と前記第２電圧との差にゲインを乗じた電圧、及び、基準電圧、を加算した電圧を出力する差動増幅器と、前記差動増幅器の出力、及び、前記ヒステリシス電圧に前記ゲインを乗じた電圧に前記基準電圧を加算した電圧、を比較する第１コンパレータと、前記差動増幅器の出力、及び、前記基準電圧から前記ヒステリシス電圧に前記ゲインを乗じた電圧を差し引いた電圧、を比較する第２コンパレータと、を備えたことを特徴とする請求項２に記載の定抵抗制御回路。

Images