JP2010025668A - Constant resistance control circuit - Google Patents
Constant resistance control circuit Download PDFInfo
- Publication number
- JP2010025668A JP2010025668A JP2008185760A JP2008185760A JP2010025668A JP 2010025668 A JP2010025668 A JP 2010025668A JP 2008185760 A JP2008185760 A JP 2008185760A JP 2008185760 A JP2008185760 A JP 2008185760A JP 2010025668 A JP2010025668 A JP 2010025668A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant
- resistance
- fet
- heater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Measuring Volume Flow (AREA)
Abstract
【課題】目標温度まで迅速に上昇させることができ、かつ、ロス電力の小さい定抵抗制御回路を提供する。
【解決手段】ヒータ抵抗Rhが目標温度のときに平衡状態となるようにブリッジ回路2を構成する直列固定抵抗R2、一対の並列固定抵抗R3及びR4の抵抗値が設定されている。ブリッジ回路2と定電圧源3との間にFETQ1が設けられている。比較回路4が、第1電圧Vhが第2電圧Vmからヒステリシス電圧Vhysを差し引いた電圧を下回ったときにFETQ1をオンし、第1電圧Vhが第2電圧Vmにヒステリシス電圧Vhysを加算した電圧を超えたときにFETQ1をオフするように設けられている。
【選択図】図2A constant resistance control circuit capable of rapidly increasing to a target temperature and having low loss power is provided.
A resistance value of a series fixed resistor R2 and a pair of parallel fixed resistors R3 and R4 constituting a bridge circuit 2 is set so that a heater resistance Rh is in an equilibrium state when the heater temperature is at a target temperature. An FET Q1 is provided between the bridge circuit 2 and the constant voltage source 3. The comparison circuit 4 turns on the FET Q1 when the first voltage Vh falls below the voltage obtained by subtracting the hysteresis voltage Vhys from the second voltage Vm, and the first voltage Vh sets the voltage obtained by adding the hysteresis voltage Vhys to the second voltage Vm. It is provided to turn off the FET Q1 when exceeding.
[Selection] Figure 2
Description
本発明は、定抵抗制御回路に関わり、特に、温度に応じて抵抗値が変動するヒータ抵抗と、前記ヒータ抵抗に直列接続された直列固定抵抗と、前記ヒータ抵抗及び前記直列固定抵抗に並列接続されると共に互いに直列接続された一対の並列固定抵抗と、から構成されていて、前記ヒータ抵抗が目標温度のときに平衡状態となるように前記直列固定抵抗及び前記並列固定抵抗の抵抗値が設定されたブリッジ回路を有する定抵抗制御回路に関するものである。 The present invention relates to a constant resistance control circuit, and in particular, a heater resistor whose resistance value varies according to temperature, a series fixed resistor connected in series to the heater resistor, and a parallel connection to the heater resistor and the series fixed resistor And a pair of parallel fixed resistors connected in series with each other, and the resistance values of the series fixed resistor and the parallel fixed resistor are set so that the heater resistance is in an equilibrium state at a target temperature. The present invention relates to a constant resistance control circuit having a bridge circuit.
酸素センサ、ガスセンサなどの各種センサにおいて、ヒータ抵抗を用いて一定温度で加熱する使い方がある。このようなセンサでは、ヒータ抵抗を一定温度で加熱させる制御を行うことが必要となる。ヒータ抵抗を一定温度で加熱する装置としては、例えば、ヒータ抵抗及び3つの固定抵抗から構成されていて、ヒータ抵抗体が目標温度のときに平行状態となるように3つの固定抵抗が設けられたブリッジ回路と、ブリッジ回路の出力を得るための差動増幅器と、を備えていて、差動増幅器の出力をブリッジ回路に入力する定抵抗制御回路が提案されている(例えば特許文献1)。 In various sensors such as an oxygen sensor and a gas sensor, there is a method of heating at a constant temperature using a heater resistance. In such a sensor, it is necessary to control the heater resistance to be heated at a constant temperature. As an apparatus for heating the heater resistance at a constant temperature, for example, it is composed of a heater resistance and three fixed resistors, and three fixed resistors are provided so that the heater resistor is in a parallel state when it is at a target temperature. There has been proposed a constant resistance control circuit that includes a bridge circuit and a differential amplifier for obtaining an output of the bridge circuit, and inputs the output of the differential amplifier to the bridge circuit (for example, Patent Document 1).
この定抵抗制御回路によれば、ブリッジ回路が平衡状態になるように、即ち、ヒータ抵抗の抵抗値を一定にして目標温度で一定になるように、ヒータ抵抗に電流を供給することができる。しかしながら、上述した定抵抗制御回路は、ブリッジ回路が平衡状態に近いときはヒータに流れる電流も小さくなり、なかなか目標温度まで上昇させることができない、という問題があった。
そこで、本発明は、上記のような問題点に着目し、目標温度まで迅速に上昇させることができる定抵抗制御回路を提供することを課題とする。 In view of the above, the present invention focuses on the above-described problems, and an object thereof is to provide a constant resistance control circuit capable of quickly increasing to a target temperature.
上記課題を解決するためになされた請求項1記載の発明は、温度に応じて抵抗値が変動するヒータ抵抗と、前記ヒータ抵抗に直列接続された直列固定抵抗と、前記ヒータ抵抗及び前記直列固定抵抗に並列接続されると共に互いに直列接続された一対の並列固定抵抗と、から構成されていて、前記ヒータ抵抗が目標温度のときに平衡状態となるように前記直列固定抵抗及び前記並列固定抵抗の抵抗値が設定されたブリッジ回路を有する定抵抗制御回路において、前記ブリッジ回路に定電圧を供給する定電圧源と、前記定電圧源−前記ブリッジ回路間に設けられたスイッチ素子と、前記ヒータ抵抗及び前記直列固定抵抗間に生じる第1電圧、及び、前記一対の並列固定抵抗間に生じる第2電圧、を比較して、前記第1電圧が前記第2電圧を下回ったときに前記スイッチ素子をオンし、前記第1電圧が前記第2電圧を超えたときに前記スイッチ素子をオフするように設けられた比較回路と、を備えたことを特徴とする定抵抗制御回路に存する。
The invention according to
請求項2記載の発明は、前記比較回路が、前記第1電圧が前記第2電圧から所定のヒステリシス電圧を差し引いた電圧を下回ったときに前記スイッチ素子をオンし、前記第1電圧が前記第2電圧に前記ヒステリシス電圧を加算した電圧を超えたときに前記スイッチ素子をオフするように設けられたことを特徴とする請求項1に記載の定抵抗制御回路に存する。
According to a second aspect of the present invention, the comparison circuit turns on the switch element when the first voltage falls below a voltage obtained by subtracting a predetermined hysteresis voltage from the second voltage, and the first voltage is the first voltage. The constant resistance control circuit according to
請求項3記載の発明は、前記比較回路が、前記第1電圧と前記第2電圧との差にゲインを乗じた電圧、及び、基準電圧、を加算した電圧を出力する差動増幅器と、前記差動増幅器の出力、及び、前記ヒステリシス電圧に前記ゲインを乗じた電圧に前記基準電圧を加算した電圧、を比較する第1コンパレータと、前記差動増幅器の出力、及び、前記基準電圧から前記ヒステリシス電圧に前記ゲインを乗じた電圧を差し引いた電圧、を比較する第2コンパレータと、を備えたことを特徴とする請求項2に記載の定抵抗制御回路に存する。
According to a third aspect of the present invention, the comparison circuit outputs a voltage obtained by adding a voltage obtained by multiplying a difference between the first voltage and the second voltage by a gain and a reference voltage, and A first comparator for comparing an output of the differential amplifier and a voltage obtained by multiplying the hysteresis voltage by the gain and the reference voltage; and an output of the differential amplifier and the hysteresis from the reference voltage The constant resistance control circuit according to
以上説明したように請求項1記載の発明によれば、比較回路が、ブリッジ回路と定電圧源との間に設けたスイッチ素子のオンオフを制御して、ヒータ抵抗が目標温度に対応する抵抗値で一定になるように制御している。よって、ヒータ抵抗が目標温度を下回っても定電圧源から供給される定電圧をブリッジ回路に供給して、目標温度まで迅速に上昇させることができる。 As described above, according to the first aspect of the present invention, the comparison circuit controls on / off of the switch element provided between the bridge circuit and the constant voltage source, and the heater resistance has a resistance value corresponding to the target temperature. Is controlled to be constant. Therefore, even if the heater resistance falls below the target temperature, the constant voltage supplied from the constant voltage source can be supplied to the bridge circuit and can be quickly raised to the target temperature.
請求項2記載の発明によれば、単純に第1電圧と第2電圧とを比較してスイッチ素子のオンオフ制御を行うとオンオフ周期が細かくなり、スイッチ素子には常に電流が供給された状態となるため、スイッチ素子でのロス電力が高くなるが、第1電圧と第2電圧との比較にヒステリシスを設けることにより、オンオフ周期が長くなりスイッチ素子に電流が流れないオフ期間を設けることができるので、スイッチ素子でのロス電力を低減することができる。 According to the second aspect of the present invention, when the on / off control of the switch element is simply performed by comparing the first voltage and the second voltage, the on / off cycle becomes fine, and the current is always supplied to the switch element. Therefore, the loss power in the switch element is increased, but by providing hysteresis in the comparison between the first voltage and the second voltage, it is possible to provide an off period in which the on / off period is long and no current flows in the switch element. Therefore, the loss power at the switch element can be reduced.
請求項3記載の発明によれば、簡単な構成で第1電圧と第2電圧との比較にヒステリシスを設けることができる。
According to invention of
第1実施形態
本発明の定抵抗制御回路の第1実施形態について図1を参照して以下説明する。同図に示すように、定抵抗制御回路1は、ブリッジ回路2と、定電圧源3と、スイッチ素子としてのFETQ1と、比較回路4と、を備えている。ブリッジ回路2は、ヒータ抵抗Rhと、直列固定抵抗R2と、一対の並列固定抵抗R3及びR4と、から構成されている。ヒータ抵抗Rhは、例えばプラチナから構成されていて、温度が上昇するに従って抵抗値が増加する。直列固定抵抗R2は、後述する定電圧源3とグランドとの間に上記ヒータ抵抗Rhに直列接続されて設けられている。一対の並列固定抵抗R3及びR4は、後述する定電圧源3とグランドとの間に上記ヒータ抵抗Rh及び直列固定抵抗R2に並列接続されて設けられている。一対の並列固定抵抗R3及びR4は互いに直列に接続されている。
First Embodiment A constant resistance control circuit according to a first embodiment of the present invention will be described below with reference to FIG. As shown in FIG. 1, the constant
上記直列固定抵抗R2、一対の並列固定抵抗R3及びR4の抵抗値は、ヒータ抵抗Rhが目標温度のときにブリッジ回路2が平衡状態(即ち、第1電圧Vh=第2電圧Vm)となるように設定されている。なお、第1電圧Vhは、ヒータ抵抗Rh−直列固定抵抗R2間に生じる電圧である。第2電圧Vmは、一対の並列固定抵抗R3及びR4間に生じる電圧である。
The resistance values of the series fixed resistor R2 and the pair of parallel fixed resistors R3 and R4 are such that the
例えば、ヒータ抵抗Rhの目標温度を400℃、この目標温度400℃でのヒータ抵抗Rhの抵抗値Rh400℃を13.3333Ωとする。このとき、下記の式(1)を満たすように、直列固定抵抗R2、一対の並列固定抵抗R3及びR4の抵抗値を設定すれば、ヒータ抵抗Rhが目標温度のときにブリッジ回路2が平衡状態となる。
R2:Rh400℃=R3:R4
Rh400℃×R3=R2×R4
13.3333Ω×R3=R2×R4 …(1)
For example, the target temperature of the heater resistance Rh is 400 ° C., and the resistance value Rh 400 ° C. of the heater resistance Rh at the target temperature 400 ° C. is 13.3333Ω. At this time, if the resistance values of the series fixed resistor R2 and the pair of parallel fixed resistors R3 and R4 are set so as to satisfy the following expression (1), the
R2: Rh 400 ° C. = R3: R4
Rh 400 ° C x R3 = R2 x R4
13.3333Ω × R3 = R2 × R4 (1)
よって、例えば、直列固定抵抗R2の抵抗値が2.5Ω、並列固定抵抗R3の抵抗値が10Ω、並列固定抵抗R4の抵抗値が53.33Ωに設定される。また、上述した構成のブリッジ回路2には、コンデンサCが並列に接続されている。このコンデンサCにより、後述するFETQ1がオフしていてもコンデンサCの両端電圧がブリッジ回路2に供給されて、ブリッジ回路2から第1電圧Vh、第2電圧Vmが出力される。
Therefore, for example, the resistance value of the series fixed resistor R2 is set to 2.5Ω, the resistance value of the parallel fixed resistor R3 is set to 10Ω, and the resistance value of the parallel fixed resistor R4 is set to 53.33Ω. Further, the capacitor C is connected in parallel to the
また、上記定電圧源3は、例えば12Vの定電圧Vbをブリッジ回路2に供給する電源である。FETQ1は、定電圧源3−ブリッジ回路2間に設けられたpチャンネル電界効果トランジスタである。FETQ1は、ソースSが定電圧源3に接続され、ドレインDがブリッジ回路2に接続されている。そして、FETQ1は、ソースSとゲートGとが抵抗Rbを介して接続されている。
The
また、比較回路4は、インバータアンプ41と、インバータアンプ42と、から構成されている。インバータアンプ41は、その−入力端に第1電圧Vhが入力され、+入力端に第2電圧Vmが入力される。インバータアンプ41は、上記第1電圧Vh及び第2電圧Vmを比較して、第1電圧Vhが第2電圧Vmを下回ったときに(Vm>Vh)Hiレベルの信号を出力し、第1電圧Vhが第2電圧Vmを超えたときに(Vm<Vh)Loレベルの信号を出力する。インバータアンプ42は、インバータアンプ41からの出力を反転してFETQ1のゲートに入力する。
The comparison circuit 4 includes an
即ち、第1電圧Vhが第2電圧Vmを下回ると(Vm>Vh)、インバータアンプ42がLoレベルの信号をFETQ1のゲートに入力する。これにより、FETQ1がオンして、定電圧Vbがブリッジ回路2に供給される。これに対して、第1電圧Vhが第2電圧Vmを超えると(Vm<Vh)、インバータアンプ42がHiレベルの信号をFETQ1のゲートに入力する。これにより、FETQ1がオフして、ブリッジ回路2に供給される定電圧Vbが遮断される。
That is, when the first voltage Vh falls below the second voltage Vm (Vm> Vh), the
次に、上述した構成の定抵抗制御回路1の動作について以下説明する。まず、動作を説明する前に、400℃のときのヒータ抵抗Rhの抵抗値Rh400℃=13.3333Ω、ヒータ抵抗Rhの抵抗値温度係数を3000ppm/℃と仮定し、0℃のときのヒータ抵抗Rhの抵抗値Rhzを下記の式から求めてみる。
Rhz+Rhz×3000×10-6×400=13.3333Ω
Rhz(1+1.2)=13.3333
Rhz=6.0606Ω
Next, the operation of the constant
Rhz + Rhz × 3000 × 10 −6 × 400 = 13.3333Ω
Rhz (1 + 1.2) = 13.3333
Rhz = 6.0606Ω
次に、上記定抵抗制御回路1に電源を投入した時点が常温25℃であったと仮定し、25℃でのヒータ抵抗Rhの抵抗値Rh25℃を下記の式から求めてみる。
Rh25℃=Rhz+Rhz×3000×10-6×25
=6.0606+6.0606×3000×10-6×25
=6.5151Ω
Next, it is assumed that the constant
Rh 25 ° C. = Rhz + Rhz × 3000 × 10 −6 × 25
= 6.0606 + 6.0606 × 3000 × 10 −6 × 25
= 6.5151Ω
電源を投入すると、コンデンサCの両端電圧がブリッジ回路2に供給され、ブリッジ回路2から第1電圧Vh、第2電圧Vmが出力される。例えば、ヒータ抵抗Rhが常温25℃で、その抵抗値が6.5151Ωの状態で電源をオンすると、第1電圧Vhが第2電圧Vmより下回った状態となる(Vm<Vh)。よって、インバータアンプ41がHiレベルの信号をインバータアンプ42に供給し、インバータアンプ42がLoレベルの信号をFETQ1のゲートに供給して、FETQ1がオンする。これにより、ブリッジ回路2に定電圧Vbが供給され、ヒータ抵抗Rhの温度が上昇する。ヒータ抵抗Rhの温度が上昇すると、正の抵抗値温度係数を持つプラチナは、その抵抗値が上昇する。
When the power is turned on, the voltage across the capacitor C is supplied to the
ヒータ抵抗Rhの抵抗値が上昇してRh400℃=13.3333Ωを超えようとする。即ち、第1電圧Vhが第2電圧Vmを超えると(Vh>Vm)、インバータアンプ41がLoレベルの信号をインバータアンプ42に供給し、インバータアンプ42がHiレベルの信号をFETQ1のゲートに供給して、FETQ1をオフする。これにより、ブリッジ回路2に対する定電圧Vbの供給が遮断され、ヒータ抵抗Rhの温度が低下して第1電圧Vhが第2電圧Vmより下回った状態となる。以上の動作を繰り返すことにより、ヒータ抵抗Rhの抵抗値を一定に、即ちヒータ抵抗Rhを目標温度で一定に制御することができる。
The resistance value of the heater resistance Rh increases and tries to exceed Rh 400 ° C. = 13.3333Ω. That is, when the first voltage Vh exceeds the second voltage Vm (Vh> Vm), the
上述した定抵抗制御回路1によれば、比較回路4が、ブリッジ回路2と定電圧源3との間に設けたFETQ1のオンオフを制御して、ヒータ抵抗Rhが目標温度に対応する抵抗値で一定になるように制御している。
According to the constant
第2実施形態
次に、本発明の定抵抗制御回路1の第2実施形態について図2を参照して以下説明する。同図において、上述した第1実施形態で既に説明した図1と同等の部分には同一符号を付してその詳細な説明を省略する。同図に示すように、定抵抗制御回路1は、ブリッジ回路2と、定電圧源3と、FETQ1と、比較回路4と、を備えている。上記ブリッジ回路2、定電圧源3及びFETQ1については、上述した第1実施形態と同等のため、ここでは詳細な説明は省略する。第1実施形態と第2実施形態とで大きく異なる点は、比較回路4の構成である。
Second Embodiment Next, a second embodiment of the constant
上述した第1実施形態では、比較回路4は、第1電圧Vh及び第2電圧Vmを比較して、第1電圧Vhが第2電圧Vmを下回ったときにFETQ1をオンし、第1電圧Vhが第2電圧Vmを超えたときにFETQ1をオフするように設けられていた。しかしながら、第2実施形態では、比較回路4は、第1電圧Vh及び第2電圧Vmを比較して、第1電圧Vhが第2電圧Vmから所定のヒステリシス電圧Vhys(例えば5mV)を差し引いた電圧(Vm−Vhys)を下回ったときに(Vh<Vm−Vhys)FETQ1をオンし、第1電圧Vhが第2電圧Vmにヒステリシス電圧Vhys=5mVを加算した電圧(Vm+Vhys)を超えたときに(Vh>Vm+Vhys)FETQ1をオフするように設けられている。 In the first embodiment described above, the comparison circuit 4 compares the first voltage Vh and the second voltage Vm, and turns on the FET Q1 when the first voltage Vh falls below the second voltage Vm, and the first voltage Vh. Is provided to turn off the FET Q1 when the voltage exceeds the second voltage Vm. However, in the second embodiment, the comparison circuit 4 compares the first voltage Vh and the second voltage Vm, and the first voltage Vh is a voltage obtained by subtracting a predetermined hysteresis voltage Vhys (for example, 5 mV) from the second voltage Vm. When (Vh <Vm−Vhys) falls below (Vm−Vhys), the FET Q1 is turned on, and when the first voltage Vh exceeds the voltage (Vm + Vhys) obtained by adding the hysteresis voltage Vhys = 5 mV to the second voltage Vm ( Vh> Vm + Vhys) is provided to turn off the FET Q1.
詳しくは、比較回路4は、差動増幅器43と、電源回路44と、増幅器45と、第1コンパレータ46と、第2コンパレータ47と、論理回路48と、を備えている。差動増幅器43は、+入力端に第1電圧Vh及び後述する基準電圧Vrが供給され、−入力端に第2電圧Vmが供給されている。よって、差動増幅器43は、下記の式(2)に示すような出力電圧Voを出力して、後述する第1及び第2コンパレータ46、47に入力する。
Vo=(Vh−Vm)×G+Vr …(2)
なお、Gは差動増幅器43のゲインである。
Specifically, the comparison circuit 4 includes a
Vo = (Vh−Vm) × G + Vr (2)
G is the gain of the
電源回路44は、差動増幅器43の+入力端に対して基準電圧Vrを供給する。また、電源回路44は、第1コンパレータ46に対してヒステリシス電圧VhysにゲインGを乗じた電圧に基準電圧Vrを加算した電圧(Vr+G×Vhys)を供給する。また、電源回路44は、第2コンパレータ47に対して基準電圧Vrからヒステリシス電圧VhysにゲインGを乗じた電圧を差し引いた電圧(Vr−G×Vhys)を供給する。
The
増幅器45は、電源回路44と差動増幅器43の+入力端との間に設けられる。第1コンパレータ46は、その−入力端に電圧Voが入力され、+入力端に電圧(Vr+G×Vhys)が入力される。第1コンパレータ46は、電圧Voと電圧(Vr+G×Vhys)とを比較し、電圧Voが電圧(Vr+G×Vhys)を下回ったときにHiレベルの信号を出力し、電圧Voが電圧(Vr+G×Vhys)を超えたときにLoレベルの信号を出力する。言い換えると、第1コンパレータ46は、図3(B)に示すように、第1電圧VhがVm+Vhysを下回ったときにHiレベルの信号を出力し、第1電圧がVm+Vhysを超えたときにLoレベルの信号を出力する。
The
第2コンパレータ47は、その+入力端に電圧Voが入力され、−入力端に電圧(Vr−G×Vhys)が入力される。第2コンパレータ47は、電圧Voと電圧(Vr−G×Vhys)とを比較し、電圧Voが電圧(Vr−G×Vhys)を超えたときにHiレベルの信号を出力し、電圧Voが電圧(Vr−G×Vhys)を下回ったときにLoレベルの信号を出力する。言い換えると、第2コンパレータ47は、図3(C)に示すように、第1電圧VhがVm−Vhysを超えたときにHiレベルの信号を出力し、第1電圧VhがVm−Vhysを下回ったときにLoレベルの信号を出力する。 The second comparator 47 receives a voltage Vo at its + input terminal and a voltage (Vr−G × Vhys) at its − input terminal. The second comparator 47 compares the voltage Vo with the voltage (Vr−G × Vhys), and outputs a Hi level signal when the voltage Vo exceeds the voltage (Vr−G × Vhys). When it falls below (Vr−G × Vhys), a Lo level signal is output. In other words, as shown in FIG. 3C, the second comparator 47 outputs a Hi level signal when the first voltage Vh exceeds Vm−Vhys, and the first voltage Vh falls below Vm−Vhys. Output a Lo level signal.
上記論理回路48は、NOR回路481と、NAND回路482と、から構成されている。NOR回路481は、一方の入力端に第1コンパレータ46の出力が入力され、他方の入力端に後述するNAND回路482の出力が入力されている。NAND回路482は、一方の入力端に第2コンパレータ47の出力が入力され、他方の入力端にNOR回路481の出力が供給されている。よって、図3(D)及び(E)に示すように、NOR回路481は、第1電圧Vhが電圧(Vm−Vhys)を下回ったときにLoレベルになりFETQ1をオンし、第1電圧Vhが電圧(Vm+Vhys)を超えたときにHiレベルになりFETQ1をオフする。
The logic circuit 48 includes a NOR
次に、上述した構成の定抵抗制御回路1の動作について図3を参照して説明する。電源を投入すると、コンデンサCの両端電圧がブリッジ回路2に供給され、ブリッジ回路2から第1電圧Vh、第2電圧Vmが出力される。例えば、ヒータ抵抗Rhが常温25℃で、その抵抗値が6.5151Ωの状態で電源をオンすると、第1電圧Vhが第2電圧Vmより下回った状態となる(Vm<Vh)。よって、第1コンパレータ46がHiレベルの信号を論理回路48に供給し、第2コンパレータ47がLoレベルの信号を論理回路48に出力する。これにより、論理回路48のNOR回路481からはLレベルの信号が出力されて、FETQ1がオンする。このFETQ1のオンに応じて、ブリッジ回路2に定電圧Vbが供給され、ヒータ抵抗Rhの温度が上昇する。ヒータ抵抗Rhの温度が上昇すると、正の抵抗値温度係数を持つプラチナは、その抵抗値が上昇する。
Next, the operation of the constant
ヒータ抵抗Rhの抵抗値が上昇して、第1電圧Vhが第2電圧Vmにヒステリシス電圧Vhysを加算した電圧(Vm+Vhys)を超えると、第1コンパレータ46の出力がHiレベルからLoレベルになる。これに応じて、論理回路48のNOR回路481は、Hiレベルの信号を出力してFETQ1をオフする。このFETQ1のオフに応じて、ブリッジ回路2に供給される定電圧Vbが遮断され、ヒータ抵抗Rhの温度が下がり、その抵抗値も下がる。抵抗値が下がった結果、第1電圧Vhが電圧(Vm+Vhys)を下回って、第1コンパレータ46の出力がLoレベルからHiレベルに戻っても、NOR回路481は、Hiレベルの信号の出力を維持してFETQ1をオフし続ける。
When the resistance value of the heater resistor Rh increases and the first voltage Vh exceeds the voltage (Vm + Vhys) obtained by adding the hysteresis voltage Vhys to the second voltage Vm, the output of the
ヒータ抵抗Rhの抵抗値が下がり続けて、第1電圧Vhが第2電圧Vmからヒステリシス電圧Vhyzを差し引いた電圧(Vm−Vhyz)を下回ると、第2コンパレータ47の出力がHiレベルからLoレベルになる。これに応じて、NOR回路481は、Loレベルの信号を出力してFETQ1をオンする。このFETQ1のオンに応じて、ブリッジ回路2に定電圧Vbが供給され、ヒータ抵抗Rhの温度が上昇する。抵抗値が上昇した結果、第1電圧Vhが電圧(Vm−Vhys)を超えて、第2コンパレータ47の出力がLoレベルからHiレベルに戻っても、NOR回路481は、Loレベルの信号の出力を維持してFETQ1をオンし続ける。以上の動作を繰り返すことにより、ヒータ抵抗Rhの抵抗値を一定に、即ちヒータ抵抗Rhを目標温度で一定に制御することができる。
When the resistance value of the heater resistor Rh continues to decrease and the first voltage Vh falls below the voltage (Vm−Vhyz) obtained by subtracting the hysteresis voltage Vhyz from the second voltage Vm, the output of the second comparator 47 changes from the Hi level to the Lo level. Become. In response to this, the NOR
ところで、第1実施形態では、定電圧Vb=12V、R2=2.5Ω、Rh=13.333Ω、R3=10Ω、R4=53.333Ωのとき、マイクロ秒、ミリ秒の単位でみての安定度においても第1電圧Vhはほぼ4V一定で推移する。即ち、第1実施形態の比較回路4は、単純に第1電圧Vhと第2電圧Vmとを比較してFETQ1のオンオフ制御を行っているため、オンオフ周期が細かくなり、図4(A)に示すようにFETQ1には常に電流が流れた状態となる。これに対して、第2実施形態では、第1電圧Vhを±ヒステリシス電圧Vhys=±5mVの変動を許すことにより、図4(B)に示すようにFETQ1に間欠的に電流を供給して、FETQ1に電流が流れないオフ期間を設けることができる。 By the way, in the first embodiment, when the constant voltage Vb = 12V, R2 = 2.5Ω, Rh = 13.333Ω, R3 = 10Ω, and R4 = 53.333Ω, the stability in units of microseconds and milliseconds. The first voltage Vh also remains constant at approximately 4V. That is, since the comparison circuit 4 of the first embodiment simply compares the first voltage Vh and the second voltage Vm to perform the on / off control of the FET Q1, the on / off cycle becomes fine, and FIG. As shown, a current always flows through the FET Q1. On the other hand, in the second embodiment, by allowing the first voltage Vh to vary by ± hysteresis voltage Vhys = ± 5 mV, current is intermittently supplied to the FET Q1 as shown in FIG. An off period during which no current flows through the FET Q1 can be provided.
言い換えれば、第2実施形態の定抵抗制御回路1は、それなりに速い周波数での±5mVの変動なら許容されるようなデバイス或いは用途になら用いる場合は有効なものとなる。これは、例えば、ヒータ抵抗Rhによる加熱を必要とする、センシングデバイスにおいて、ヒータ抵抗Rhの高速な微少電圧変化がセンサ出力に影響を及ぼさない、或いは、センサ出力を積分などにより、応答を遅くするなどが可能な用途には適用できることになる。
In other words, the constant
次に、上述した第2実施形態におけるFETQ1のオンデューティについて求めてみる。FETQ1のオン時間tONは、図3(A)及び(E)に示すように、第1電圧Vhがヒステリシス電圧Vhysの2倍である10mVだけ上昇する時間、即ち、コンデンサCの両端電圧が10mVだけ上昇するような充電期間に等しい。一方、FETQ1のオフ時間tOFFは、第1電圧Vhがヒステリシス電圧Vhysの2倍である10mVだけ減少する時間、即ち、コンデンサCの両端電圧が10mVだけ減少するような放電時間に等しい。上記オン時間tONは、定電圧Vbの供給要件が関係することもあり、ここでは10μSと仮定する。これに対してオフ時間tOFFは、コンデンサCの静電容量を1200μFとすると、下記の式(3)に示すように、40μSとなる。
10mV=0.3A×td/1200μ
td=40μS …(3)
Next, the on-duty of the FET Q1 in the second embodiment described above will be obtained. As shown in FIGS. 3A and 3E, the on-time t ON of the FET Q1 is a time for the first voltage Vh to rise by 10 mV, which is twice the hysteresis voltage Vhys, that is, the voltage across the capacitor C is 10 mV. It is equal to a charging period that only rises. On the other hand, the off time t OFF of the FET Q1 is equal to the time for the first voltage Vh to decrease by 10 mV, which is twice the hysteresis voltage Vhys, that is, the discharge time for the voltage across the capacitor C to decrease by 10 mV. The on-time t ON may be related to the supply requirement of the constant voltage Vb, and is assumed to be 10 μS here. On the other hand, when the capacitance of the capacitor C is 1200 μF, the off time t OFF is 40 μS as shown in the following equation (3).
10mV = 0.3A × td / 1200μ
td = 40 μS (3)
第2実施形態では、差動増幅器43のゲインGが10倍であり、第1コンパレータ46、第2コンパレータ47の比較電圧が基準電圧Vr±50mVであることから、第1電圧Vhの理論上の変化は、±50mV/10=±5mVとなる。それ故、上述のように、オン時間tONを10μSと仮定し、tOFFを40μSとして加算すると、周期T=tON+tOFF=50μS、発振周期=1/周期=20kHzが想定される。以上の原理でFETQ1のスイッチングが行われる。このため、FETQ1がオンするのは、オン時間tONのみであり、FETQ1のオンデューティは10μS/50μS=1/5となる。
In the second embodiment, the gain G of the
次に、第1実施形態及び第2実施形態の定抵抗制御回路1のFETQ1でのロス電力を比較してみる。まず、図1に示す第1実施形態における定抵抗制御回路1のロス電力について考える。ヒータ抵抗Rhの抵抗値を抵抗値Rh400℃=13.3333Ωで一定にするために、即ち、抵抗値Rh400℃=13.3333Ωのヒータ抵抗Rhの温度を400℃で一定にするために必要な直流電流が0.3Aであるとする。上述した第1実施形態において、比較回路4は、単純に第1電圧Vhと第2電圧Vmとを比較してFETQ1のオンオフ制御を行っているため、オンオフ周期が細かくなる。このため、FETQ1がオフしてFETQ1に流れる電流が0になる前にオンされるため、図4(A)に示すように、FETQ1には0.3Aの直流電流が供給された状態とほぼ同じ状態となる。よって、FETQ1とブリッジ回路2との間に電圧Vhhは直列固定抵抗R2の抵抗値を2.5Ωとすると、下記の式(4)に示すように4.75Vとなる。
Vhh=13.3333×0.3A+2.5×0.3A
=4.75V …(4)
Next, the loss power in the FET Q1 of the constant
Vhh = 13.3333 × 0.3A + 2.5 × 0.3A
= 4.75V (4)
車載機器として用いられることを想定してVb=12Vとして、計算してみると、FETQ1のソースS−ドレインD間には、Vb−Vhhの電圧差が生じる。また、FETQ1には、ヒータ抵抗Rhに流れる電流とほぼ等しい0.3Aの電流が流れていると考えられる。よって、FETQ1のソースS−ドレインD間に生じるロス電力PL1は、下記の式(5)に示すように、2.175wattとなる。
PL1=(Vb−Vhh)×ih
=(12−4.75)×0.3
=2.175watt …(5)
Assuming that it is used as an in-vehicle device and assuming that Vb = 12V, a voltage difference of Vb−Vhh occurs between the source S and drain D of the FET Q1. Further, it is considered that a current of 0.3 A, which is substantially equal to the current flowing through the heater resistor Rh, flows through the FET Q1. Therefore, the loss power P L1 generated between the source S and the drain D of the FET Q1 is 2.175 watts as shown in the following formula (5).
P L1 = (Vb−Vhh) × ih
= (12-4.75) x 0.3
= 2.175 watt (5)
単にFETQ1をオンした場合、ヒータ抵抗Rhに流れる電流ihは、下記の式(6)に示すように、0.72Aである。しかしながら、第1実施形態では、ヒータ抵抗Rhに流れる電流ihが0.3Aになるように、FETQ1のオンオフが制御されている。
ih≒Vb/(Ron+R2+Rh)
=12/(1+2.5+13.3333)
=0.72A …(6)
式(6)において、RonはFETQ1のオン抵抗、並列固定抵抗R3及びR4は直列固定抵抗R1及びヒータ抵抗Rhに比べて大きいので無視している。よって、0.72Aから0.3Aに抑えられた分がFETQ1のドレインD−ソースS間のロス電力PL1として現れる。
When the FET Q1 is simply turned on, the current ih flowing through the heater resistor Rh is 0.72 A as shown in the following equation (6). However, in the first embodiment, the on / off of the FET Q1 is controlled so that the current ih flowing through the heater resistor Rh is 0.3A.
ih≈Vb / (Ron + R2 + Rh)
= 12 / (1 + 2.5 + 13.3333)
= 0.72A (6)
In Expression (6), Ron is ignored because it is larger than the on-resistance of the FET Q1, and the parallel fixed resistors R3 and R4 are larger than the series fixed resistor R1 and the heater resistor Rh. Therefore, the amount suppressed from 0.72 A to 0.3 A appears as the loss power P L1 between the drain D and the source S of the FET Q1.
次に、図2に示す第2実施形態における定抵抗制御回路1のロス電力について考える。上述した第2実施形態では、比較回路4が、第1電圧Vhを±ヒステリシス電圧=±5mVであえて変動を許すことにより、FETQ1のオンオフ周期を大きくして、図4(B)に示すように、FETQ1には電流が間欠的に供給し、オフ期間を設けている。そして、ヒータ抵抗Rhに平均0.3Aの電流が流れるようにFETQ1のオンデューティが制御される。このため、FETQ1のソースQ−ドレイン間に生じるロス電力PL2は、下記の式(7)に示すように、FETQ1のオン抵抗Ron=1Ωに上記0.3Aが流れることにより生じる分だけとなる。
PL2=1×0.3A=0.3watt
以上から明らかなように、第1実施形態に比べてロス電力を非常に小さく抑えることができる。
Next, the loss power of the constant
P L2 = 1 × 0.3A = 0.3watt
As is apparent from the above, the loss power can be suppressed to a very small value compared to the first embodiment.
ここで、第2実施形態の場合においても、ヒータ抵抗Rhに印加される平均エネルギーが第1実施形態の場合と同一値であったとしたとき、第1及び第2実施形態は、ヒータ抵抗Rhへの平均供給電力は変わらない。第1実施形態の場合50μSの期間に供給される電流×時間積を第2実施形態の場合は、1/5のオン時間tONに供給することになるが、その電流×時間積はヒータ抵抗体Rhの平均消費電力が代わらない限り、第1及び第2実施形態に関わらず、変わらない。しかしながら、定電圧Vbからの供給電力を考えると、第1実施形態では常にロスすると計算された2.175wattの発熱として消費する分は第2実施形態において発熱が低減された分だけエネルギー効率が改善される。
Here, also in the case of the second embodiment, when the average energy applied to the heater resistance Rh is the same value as that in the case of the first embodiment, the first and second embodiments have the same resistance to the heater resistance Rh. The average supply power is not changed. In the case of the first embodiment, the current × time product supplied during the period of 50 μS is supplied to the
なお、上述した第2実施形態では、比較回路4を差動増幅器43、第1コンパレータ46、第2コンパレータ47及び論理回路48から構成していたが、本発明はこれに限ったものではない。第2実施形態の比較回路4としては、1電圧Vh及び第2電圧Vmを比較して、第1電圧Vhが第2電圧Vmから所定のヒステリシス電圧Vhys(例えば5mV)を差し引いた電圧(Vm−Vhys)を下回ったときに(Vh<Vm−Vhys)FETQ1をオンし、第1電圧Vhが第2電圧Vmにヒステリシス電圧Vhys=5mVを加算した電圧(Vm+Vhys)を超えたときに(Vh>Vm+Vhys)FETQ1をオフするように設けていれば、他の構成でもよい。
In the second embodiment described above, the comparison circuit 4 includes the
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 Further, the above-described embodiments are merely representative forms of the present invention, and the present invention is not limited to the embodiments. That is, various modifications can be made without departing from the scope of the present invention.
1 定抵抗制御回路
2 ブリッジ回路
3 定電圧源
4 比較回路
43 差動増幅器
46 第1コンパレータ
47 第2コンパレータ
Rh ヒータ抵抗
R2 直列固定抵抗
R3 並列固定抵抗
R4 並列固定抵抗
Q1 FET(スイッチ素子)
Vh 第1電圧
Vm 第2電圧
DESCRIPTION OF
Vh 1st voltage Vm 2nd voltage
Claims (3)
前記ブリッジ回路に定電圧を供給する定電圧源と、
前記定電圧源−前記ブリッジ回路間に設けられたスイッチ素子と、
前記ヒータ抵抗及び前記直列固定抵抗間に生じる第1電圧、及び、前記一対の並列固定抵抗間に生じる第2電圧、を比較して、前記第1電圧が前記第2電圧を下回ったときに前記スイッチ素子をオンし、前記第1電圧が前記第2電圧を超えたときに前記スイッチ素子をオフするように設けられた比較回路と、
を備えたことを特徴とする定抵抗制御回路。 A heater resistor whose resistance value varies according to temperature, a series fixed resistor connected in series to the heater resistor, and a pair of parallel fixed resistors connected in series to the heater resistor and the series fixed resistor and connected to each other in series And a constant resistance control circuit having a bridge circuit in which resistance values of the series fixed resistance and the parallel fixed resistance are set so that the heater resistance is in an equilibrium state at a target temperature,
A constant voltage source for supplying a constant voltage to the bridge circuit;
A switching element provided between the constant voltage source and the bridge circuit;
The first voltage generated between the heater resistor and the series fixed resistor and the second voltage generated between the pair of parallel fixed resistors are compared, and when the first voltage falls below the second voltage, A comparison circuit provided to turn on a switch element and to turn off the switch element when the first voltage exceeds the second voltage;
A constant resistance control circuit comprising:
ことを特徴とする請求項1に記載の定抵抗制御回路。 The comparison circuit turns on the switch element when the first voltage falls below a voltage obtained by subtracting a predetermined hysteresis voltage from the second voltage, and the first voltage adds the hysteresis voltage to the second voltage. 2. The constant resistance control circuit according to claim 1, wherein the constant resistance control circuit is provided so as to turn off the switch element when a voltage exceeds a predetermined voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008185760A JP2010025668A (en) | 2008-07-17 | 2008-07-17 | Constant resistance control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008185760A JP2010025668A (en) | 2008-07-17 | 2008-07-17 | Constant resistance control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010025668A true JP2010025668A (en) | 2010-02-04 |
Family
ID=41731652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008185760A Pending JP2010025668A (en) | 2008-07-17 | 2008-07-17 | Constant resistance control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010025668A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3683556B1 (en) * | 2019-01-16 | 2021-12-15 | Delphi Technologies IP Limited | Fluid sensing system and method |
| WO2022220197A1 (en) * | 2021-04-15 | 2022-10-20 | エドワーズ株式会社 | Turbo-molecular pump |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301119A (en) * | 1988-05-28 | 1989-12-05 | Toyota Autom Loom Works Ltd | Flow velocity detector |
| JPH06109506A (en) * | 1992-09-24 | 1994-04-19 | Hitachi Ltd | Heating resistor type air flow meter |
| JPH09178688A (en) * | 1995-12-27 | 1997-07-11 | Yamatake Honeywell Co Ltd | Constant temperature drive circuit for TCD sensor |
| JP2004212103A (en) * | 2002-12-27 | 2004-07-29 | Yamatake Corp | Thermal flow meter and smoking device |
-
2008
- 2008-07-17 JP JP2008185760A patent/JP2010025668A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301119A (en) * | 1988-05-28 | 1989-12-05 | Toyota Autom Loom Works Ltd | Flow velocity detector |
| JPH06109506A (en) * | 1992-09-24 | 1994-04-19 | Hitachi Ltd | Heating resistor type air flow meter |
| JPH09178688A (en) * | 1995-12-27 | 1997-07-11 | Yamatake Honeywell Co Ltd | Constant temperature drive circuit for TCD sensor |
| JP2004212103A (en) * | 2002-12-27 | 2004-07-29 | Yamatake Corp | Thermal flow meter and smoking device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3683556B1 (en) * | 2019-01-16 | 2021-12-15 | Delphi Technologies IP Limited | Fluid sensing system and method |
| WO2022220197A1 (en) * | 2021-04-15 | 2022-10-20 | エドワーズ株式会社 | Turbo-molecular pump |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101131262B1 (en) | Current mode control type switching regulator | |
| JP5405891B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP5937050B2 (en) | Charging circuit | |
| EP2876453B1 (en) | Bi-directional current sensor | |
| CN101132152A (en) | Device and method for detecting continuous current in switching current | |
| JP4510054B2 (en) | Ultra low power RC oscillator | |
| CN114423644B (en) | Power supply control device | |
| TWI514762B (en) | System connected to inverter device and its control method | |
| CN113381386B (en) | Electrical switching system including constant power controller and related methods | |
| JP2010025668A (en) | Constant resistance control circuit | |
| EP1351061B1 (en) | Power switch with current sense circuit | |
| JP2010283999A (en) | Power supply device, control circuit, and control method for power supply device | |
| KR101207254B1 (en) | Switching regulator | |
| JP6711730B2 (en) | Power supply | |
| WO2016059965A1 (en) | Transformer device | |
| JP2015061084A (en) | Load control device | |
| US8001396B2 (en) | Feedback control device | |
| JP6635273B2 (en) | MEMS microphone with improved sensitivity | |
| TWI327408B (en) | ||
| KR101173273B1 (en) | Apparatus for controlling cooling device and cooling system | |
| JP5881664B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| WO2013027342A1 (en) | Drive device for electromagnet coil | |
| KR100760145B1 (en) | Reference voltage generating circuit, and reference current generating circuit | |
| JP4830238B2 (en) | DC / DC converter circuit | |
| JP4871003B2 (en) | Oscillator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120926 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130924 |