JP2010014576A - Semiconductor testing aapparaus - Google Patents
Semiconductor testing aapparaus Download PDFInfo
- Publication number
- JP2010014576A JP2010014576A JP2008175486A JP2008175486A JP2010014576A JP 2010014576 A JP2010014576 A JP 2010014576A JP 2008175486 A JP2008175486 A JP 2008175486A JP 2008175486 A JP2008175486 A JP 2008175486A JP 2010014576 A JP2010014576 A JP 2010014576A
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- dut
- measurement
- measurement data
- file storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、半導体試験装置に関し、詳しくは、DSP(Digital Signal Processor)で測定データの演算処理を行うように構成された半導体試験装置におけるデバッグ効率の改善に関する。 The present invention relates to a semiconductor test apparatus, and more particularly to improvement of debugging efficiency in a semiconductor test apparatus configured to perform measurement data calculation processing with a DSP (Digital Signal Processor).
従来から、半導体試験装置として、図2に示すように、被測定対象デバイス(以下DUTという)から出力される測定データの演算処理を、DSPで行うように構成されたものがある。 2. Description of the Related Art Conventionally, as a semiconductor test apparatus, as shown in FIG. 2, there is one configured to perform calculation processing of measurement data output from a device under measurement (hereinafter referred to as DUT) by a DSP.
図2において、信号発生器1は、DUT2に対して、DUT2の試験に必要な所定の試験信号を入力する。DUT2は、入力された試験信号に対して必要な信号処理を実行し、その信号処理結果を出力信号として出力する。DUT2の出力信号はデジタイザ3に入力され、デジタル信号に変換される。デジタイザ3で変換されたデジタル信号は、DUT2の良否を判定するための測定データとして、DSP4に入力される。DSP4は、デジタイザ3から変換入力される測定データに基づき、DUT2の良否を判定するために必要な所定の演算処理を行う。判定部5は、DSP4の演算結果に基づき、DUT2の良否判定を行う。
In FIG. 2, the
たとえばDUT2がカラー液晶ドライバの場合には、信号発生器1は、DUT2の回路方式に応じた階調駆動用の試験信号を出力する。これにより、DUT2の各出力端子は、R,G,Bの3系統について所定の多段諧調電圧を出力する。デジタイザ3は、これら各出力端子から出力される各諧調電圧をたとえば図示しないスキャナを介して取り込むことによりそれぞれデジタル信号に変換し、測定データとしてDSP4に送出する。これにより、DSP4には階調数に応じた各出力系統の複数の測定データが取り込まれる。
For example, when the
DSP4は、このようにして取り込まれた測定データに基づいて各種の演算処理を実行する。演算処理の種類は、大きくは測定データ自体の平均化やヒストグラム化などの統計的処理に関係するものと、統計的処理結果による測定データをとるDUT2の特性評価に関係するものに分けられる。これら特性評価項目としては、各出力系統の断線の有無、各出力系統間の階調出力電圧のバラツキ、積分直線性(INL)、微分直線性(DNL)、γ補正量、切り換えに伴う立ち上がりや立ち下がり特性などがある。
The
判定部5には、DUT2の各特性評価項目の良否判定を行うための許容範囲データが予め格納されていて、DSP4で演算された測定結果が許容範囲内か否かでDUT2の良否を判定することができる。
The
ところで、DSP4における演算処理は、それぞれの演算項目に応じたテストプログラムに基づいて実行されるが、演算実行動作用の設定パラメータは実際の測定データに合わせて微調整する必要がある。
By the way, the arithmetic processing in the
特許文献1には、DSPを用いてカラー液晶ドライバの良否判定を行うように構成されたICテスト装置が記載されている。
しかし、半導体試験装置ではテストプログラムのデバッグ環境として仮想環境が用意されているが、DSPのデバッグにあたっては実際の測定データを必要とするために有効に活用できていないという問題がある。 However, although a virtual environment is prepared as a test program debugging environment in a semiconductor test apparatus, there is a problem that actual measurement data is required for debugging a DSP and cannot be effectively used.
本発明は、このような問題点に鑑みてなされたものであり、その目的は、DSPのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行うことができる半導体試験装置を実現することにある。 The present invention has been made in view of such problems, and an object of the present invention is to realize a semiconductor test apparatus capable of performing debugging of a DSP test program using a virtual environment whenever necessary. It is in.
このような問題を解決するため、請求項1記載の発明は、
DSPでDUTの測定データの演算処理を行うように構成された半導体試験装置において、前記DSPに前記DUTの測定データを収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定データに基づき前記DSPのデバッグを行うことを特徴とする。
In order to solve such a problem, the invention of
In a semiconductor test apparatus configured to perform calculation processing of DUT measurement data in a DSP, the DSP is provided with measurement file storage means for collecting and storing the DUT measurement data, and the measurement stored in the measurement file storage means The DSP is debugged based on the data.
請求項2記載の発明は、請求項1記載の半導体試験装置において、
前記DSPは、実機環境において前記DUTの測定データを前記測定ファイル格納手段に収集格納した後所定の演算処理を行い、仮想環境において前記測定ファイル格納手段に格納された前記DUTの測定データを読み出して測定データを再構築した後所定の演算処理を行うことを特徴とする。
According to a second aspect of the present invention, in the semiconductor test apparatus of the first aspect,
The DSP collects and stores the measurement data of the DUT in the measurement file storage means in a real machine environment, performs predetermined calculation processing, and reads the measurement data of the DUT stored in the measurement file storage means in a virtual environment. A predetermined calculation process is performed after the measurement data is reconstructed.
これにより、DSPのテストプログラムのデバッグを、いつでも必要なときに仮想環境を用いて行うことができる。 As a result, the DSP test program can be debugged using the virtual environment whenever necessary.
以下、本発明について図面を参照して説明する。図1は本発明による半導体試験装置の構成例を示すブロック図であり、(A)は実機環境モードを示し、(B)は仮想環境モードを示していて、図2と共通する部分には同一の符号を付けている。図1と図2の相違点は、図1では、DSP4にDUT2の測定データを収集格納する測定ファイル格納部6が設けられていることである。
The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a semiconductor test apparatus according to the present invention. (A) shows a real machine environment mode, (B) shows a virtual environment mode, and the same parts as in FIG. The sign is attached. The difference between FIG. 1 and FIG. 2 is that, in FIG. 1, the
まず、(A)に示す実機環境モードにおいて、信号発生器1は、DUT2に対して、DUT2の試験に必要な所定の試験信号を入力する。DUT2は、入力された試験信号に対して必要な信号処理を実行し、その信号処理結果を出力信号として出力する。DUT2の出力信号はデジタイザ3に入力され、デジタル信号に変換される。デジタイザ3で変換されたデジタル信号は、DUT2の良否を判定するための測定データとして、DSP4に入力される。
First, in the real machine environment mode shown in (A), the
DSP4は、デジタイザ3から変換入力される測定データを収集してデータ数やサンプリングクロック周波数などを含む測定条件データとともにファイル化し、測定ファイル格納部6に格納する。その後、現在の実機動作モードにおける測定データや測定条件を用いて、DUT2の良否を判定するために必要な所定の演算処理を行う。判定部5は、DSP4の演算結果に基づき、DUT2の良否判定を行う。
The
一方、(B)に示す仮想環境モードにおいて、破線で示す信号発生器1とDUT2とデジタイザ3は動作せず、DSP4と判定部5と測定ファイル格納部6が動作する。
On the other hand, in the virtual environment mode shown in (B), the
すなわち、仮想環境モードにおけるDSP4は、デバッグのために測定ファイル格納部6に格納されている測定ファイルを読み出し、実機環境モードと同等になるように測定データを測定条件とともに再構築する。そして、これら再構築された測定データや測定条件を用いてDUT2の良否を判定するために必要な所定の演算処理を行う。判定部5は、DSP4の演算結果に基づき、DUT2の良否判定を行う。
That is, the
このように構成することにより、仮想環境においても実機環境と同等の測定データや測定条件を用いて所定の演算処理を行えるため、DSP4のテストプログラムのデバッグ効率を大幅に改善でき、半導体製造ラインにおける半導体試験装置の製品に対するテスト効率を高めることができる。
By configuring in this way, it is possible to perform predetermined arithmetic processing using measurement data and measurement conditions equivalent to the actual machine environment even in the virtual environment, so that the debugging efficiency of the test program of the
なお、上記実施例では、DUTが液晶ドライバの例について説明したが、これに限るものではなく、その他のDUTの場合にも適用できる。 In the above-described embodiment, the example in which the DUT is a liquid crystal driver has been described.
以上説明したように、本発明によれば、DSPのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行える半導体試験装置を実現することができ、半導体製造ラインにおける半導体試験装置の稼働率を高めることができる。 As described above, according to the present invention, it is possible to realize a semiconductor test apparatus that can perform debugging of a DSP test program at any time using a virtual environment. Can be increased.
1 信号発生器
2 DUT
3 デジタイザ
4 DSP4
5 判定部
6 測定ファイル格納部
1
3 Digitizer 4 DSP 4
5
Claims (2)
前記DSPに前記DUTの測定データを測定条件とともに収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定ファイルに基づき前記DSPのデバッグを行うことを特徴とする半導体試験装置。 In a semiconductor test apparatus configured to perform calculation processing of DUT measurement data by a DSP,
A semiconductor test apparatus characterized in that the DSP is provided with measurement file storage means for collecting and storing the measurement data of the DUT together with measurement conditions, and debugging the DSP based on the measurement file stored in the measurement file storage means.
実機環境において前記DUTの測定データを前記測定ファイル格納手段に収集格納した後所定の演算処理を行い、仮想環境において前記測定ファイル格納手段に格納された前記DUTの測定ファイルを読み出して測定データを測定条件とともに再構築した後所定の演算処理を行うことを特徴とする請求項1記載の半導体試験装置。 The DSP
Collect and store the DUT measurement data in the measurement file storage means in a real machine environment, perform predetermined calculation processing, and read the DUT measurement file stored in the measurement file storage means in a virtual environment to measure the measurement data 2. The semiconductor test apparatus according to claim 1, wherein predetermined arithmetic processing is performed after reconstruction with conditions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008175486A JP2010014576A (en) | 2008-07-04 | 2008-07-04 | Semiconductor testing aapparaus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008175486A JP2010014576A (en) | 2008-07-04 | 2008-07-04 | Semiconductor testing aapparaus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010014576A true JP2010014576A (en) | 2010-01-21 |
Family
ID=41700816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008175486A Withdrawn JP2010014576A (en) | 2008-07-04 | 2008-07-04 | Semiconductor testing aapparaus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010014576A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278633A (en) * | 1985-10-02 | 1987-04-10 | Hitachi Electronics Eng Co Ltd | Load testing method |
| JPH09189750A (en) * | 1995-08-01 | 1997-07-22 | Schlumberger Technol Inc | Analog channel for mixed signal VLSI tester |
| JP2008122213A (en) * | 2006-11-13 | 2008-05-29 | Yokogawa Electric Corp | IC test system |
-
2008
- 2008-07-04 JP JP2008175486A patent/JP2010014576A/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278633A (en) * | 1985-10-02 | 1987-04-10 | Hitachi Electronics Eng Co Ltd | Load testing method |
| JPH09189750A (en) * | 1995-08-01 | 1997-07-22 | Schlumberger Technol Inc | Analog channel for mixed signal VLSI tester |
| JP2008122213A (en) * | 2006-11-13 | 2008-05-29 | Yokogawa Electric Corp | IC test system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12140631B2 (en) | Measurement system for identifying aggressor signals | |
| US9383766B2 (en) | Chip performance monitoring system and method | |
| JP2012222815A (en) | Automatic test system for digital display systems | |
| JP6998781B2 (en) | Failure diagnosis system | |
| JPWO2010061523A1 (en) | Test method and program product used therefor | |
| KR20090046463A (en) | Distributed control system I / O module test equipment | |
| JP2010014576A (en) | Semiconductor testing aapparaus | |
| JP6644577B2 (en) | Testing system | |
| TWI408375B (en) | Current measuring device and computer system utilizing the same | |
| US12467943B2 (en) | Configuration method of configuring a measurement instrument | |
| JP4819386B2 (en) | Measuring circuit and method for serially merging and analyzing single-ended signals | |
| JPWO2019049199A1 (en) | Data display system, display device, and data display method | |
| JP7580210B2 (en) | Premonition determination device, premonition determination method, and program | |
| KR100725553B1 (en) | Electrical equipment signal abnormality diagnosis apparatus and method | |
| JP2018092310A (en) | Fault diagnosis system | |
| CN104101855A (en) | Probe card electric leakage monitoring method and probe card electric leakage monitoring system | |
| JP2004163194A (en) | IC tester and test module | |
| JP2014109531A (en) | Semiconductor inspection device and semiconductor inspection method | |
| JP2013058027A (en) | Plant monitoring system, method, and program | |
| JP4853055B2 (en) | Waveform inspection device | |
| JP2019095405A (en) | Data processing device, measurement system and data processing-purpose program | |
| JP2004030201A (en) | General-purpose inspection system | |
| JP2007248200A (en) | Maintenance system and method of semiconductor testing device | |
| JP6320862B2 (en) | Inspection apparatus and inspection method | |
| JP2014169914A (en) | Signal quality evaluation device and evaluation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120912 |