JP2010011370A - Distortion compensation amplifier - Google Patents
Distortion compensation amplifier Download PDFInfo
- Publication number
- JP2010011370A JP2010011370A JP2008171265A JP2008171265A JP2010011370A JP 2010011370 A JP2010011370 A JP 2010011370A JP 2008171265 A JP2008171265 A JP 2008171265A JP 2008171265 A JP2008171265 A JP 2008171265A JP 2010011370 A JP2010011370 A JP 2010011370A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- compensation
- distortion
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 86
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000014509 gene expression Effects 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000002194 synthesizing effect Effects 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000003786 synthesis reaction Methods 0.000 claims 3
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000002238 attenuated effect Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、無線通信に用いられ時分割で無線信号を送信するための大電力増幅回路において、特にＦＦ（フィードフォワード）方式またはＰＤ（プレディストーション）方式の増幅特性における非線形歪みまたは位相歪みを補償する歪補償増幅器に関する。 The present invention compensates for nonlinear distortion or phase distortion in an amplification characteristic of a FF (feed forward) method or a PD (predistortion) method, particularly in a high power amplifier circuit used for wireless communication to transmit a radio signal in a time division manner. The present invention relates to a distortion compensation amplifier.
ＰＨＳ携帯電話などの無線装置の送信部に用いられている電力増幅器は、高周波信号をアンテナを介して空中に放射させるために、入力される送信信号を十分大きな電力レベルまでに増幅する回路である。
無線信号を時分割で送信する通信システムでは、電力増幅器の線形性と通過位相が伝送信号の信頼性に関係してくる。ディジタル線形変調方式によって変調された送信信号の位相及び振幅はディジタル信号を伝えることとから、受信側に情報を正確に伝送する送信部の電力増幅器に対して、振幅または位相特性の線形性が特に厳しく要求される。
A power amplifier used in a transmission unit of a wireless device such as a PHS mobile phone is a circuit that amplifies an input transmission signal to a sufficiently large power level in order to radiate a high-frequency signal into the air via an antenna. .
In a communication system that transmits radio signals in a time division manner, the linearity and pass phase of the power amplifier are related to the reliability of the transmission signal. Since the phase and amplitude of the transmission signal modulated by the digital linear modulation system conveys the digital signal, the linearity of the amplitude or phase characteristic is particularly significant for the power amplifier of the transmission unit that accurately transmits information to the reception side. Strictly required.
従来は、電力増幅器の線形性を改善するために種々の方式が提案されている。これらの方式には、ＰＤ（プレディストーション）方式やＦＦ（フィードフォワード）方式がある。
例えば、特許文献１には、フィードフォワード方式の電力増幅器が開示されている。このフィードフォワード電力増幅器は、２つの信号経路で構成され、第１の信号経路は経路ＩＮ−分岐器−ベクトル調整器−主増幅器−第７方向性結合器−Ａで構成され、第２の信号経路は経路ＩＮ−分岐器−フィードフォワード経路−方向性結合器−Ａで構成される。
Conventionally, various schemes have been proposed to improve the linearity of a power amplifier. These methods include a PD (pre-distortion) method and an FF (feed forward) method.
For example,
入力端子に接続された分岐器により、第１の信号経路の主増幅器へ供給される入力信号の一部が第２の信号経路（フィードフォワード経路）に分岐される。分岐信号は、このフィードフォワード経路に設けられた遅延線によって遅延された後、第１の信号経路の主増幅器の後段に設けられた方向性結合器により主増幅器の出力信号の一部と逆位相で合成され、歪信号が導出される。
主増幅器と遅延線の各出力の信号振幅が等しくかつその信号の位相を逆にすることにより、遅延線の後段に接続された補助増幅器から主増幅器の歪成分のみが歪信号として取り出される。その結果、歪信号は補助増幅器によって増幅された後、方向性結合器において主増幅器の出力信号から減算され、主成分のみが導出されて主増幅器の線形歪は改善される。
A branching device connected to the input terminal branches a part of the input signal supplied to the main amplifier of the first signal path to the second signal path (feed forward path). The branched signal is delayed by a delay line provided in the feedforward path, and then is antiphased with a part of the output signal of the main amplifier by a directional coupler provided at the subsequent stage of the main amplifier in the first signal path. And a distortion signal is derived.
By making the signal amplitudes of the outputs of the main amplifier and the delay line equal and reversing the phases of the signals, only the distortion component of the main amplifier is extracted as a distortion signal from the auxiliary amplifier connected to the subsequent stage of the delay line. As a result, after the distortion signal is amplified by the auxiliary amplifier, it is subtracted from the output signal of the main amplifier in the directional coupler, and only the main component is derived to improve the linear distortion of the main amplifier.
また、特許文献２には、プレディストーション方式の歪補償電力増幅器が開示されている。この歪補償電力増幅器は、２つの信号経路で構成され、第１の信号経路は入力端子−分岐手段−ベクトル調整器−結合手段−主増幅器−結合手段で構成され、第２の信号経路は、入力端子−分岐手段−参照経路−結合手段−歪増幅器−結合手段（主増幅器前段）で構成される。主増幅器の後段に設けられた結合器で主増幅器と歪増幅器からの出力信号の信号振幅を同一としかつ位相を逆にすることにより、主増幅器の歪成分のみを取り出す。
取り出した歪信号を歪増幅器で増幅して主増幅器の入力側に供給することによって予め入力信号を逆補正する。逆補正された入力信号は、主増幅器で増幅されて相互変調歪成分がキャンセルされる。その結果、送信信号の主成分のみが導出されて主増幅器の非線形特性に起因する特性を改善している。 The extracted distortion signal is amplified by a distortion amplifier and supplied to the input side of the main amplifier to reversely correct the input signal in advance. The inversely corrected input signal is amplified by the main amplifier to cancel the intermodulation distortion component. As a result, only the main component of the transmission signal is derived, and the characteristics resulting from the nonlinear characteristics of the main amplifier are improved.
上記引用文献１〜２には、信号の減算により増幅器の歪みを補償する回路構成を開示してあるが、その歪を補償するための制御方法を開示してない。歪補償するための制御方法として、一般に筐体温度を用いて温度の変化に応じてトランジスタのバイアス点、利得などを制御する。
The above cited
たとえば、ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）など間欠的にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：無線周波数）信号を送信する電力増幅器に温度を用いて歪補償する例がある。しかしながら、この場合、電力増幅器のトランジスタの内部温度が急激に変動するので、トランジスタのバイアス点、利得、通過位相などもこれに追随して変動し、設定値が最適点からずれるために歪が増加して電気的特性が劣化するという欠点があった。
例えば、電力増幅器において、連続送信状態でトランジスタのバイアス点などの歪補償量を最適化した場合、送信の時間比率が下がってくるとトランジスタの発熱量が減るためにＴｊ（トランジスタジャンクション温度）が低下してドレイン電流が変動し、その結果、歪が劣化するといった不具合がある。
For example, there is an example in which distortion is compensated using temperature for a power amplifier that intermittently transmits an RF (Radio Frequency) signal such as TDD (Time Division Duplex). However, in this case, since the internal temperature of the power amplifier transistor fluctuates rapidly, the bias point, gain, pass phase, etc. of the transistor fluctuate accordingly, and the set value deviates from the optimum point, resulting in increased distortion. As a result, the electrical characteristics deteriorate.
For example, in a power amplifier, when the amount of distortion compensation such as the bias point of a transistor is optimized in a continuous transmission state, the amount of heat generated by the transistor decreases as the transmission time ratio decreases, so that T j (transistor junction temperature) decreases. As a result, the drain current fluctuates and the distortion deteriorates as a result.
また一般的に電力増幅器の筐体の熱抵抗はトランジスタ内部の熱抵抗に比べて低いため、トランジスタの内部温度上昇があっても筐体温度の上昇はわずかにとどまり、筐体温度の上昇で内部温度上昇を推定するのは困難であること、また筐体の熱時定数はトランジスタのそれに比べて大きく、トランジスタの内部の温度上昇よりはるかに遅れて温度が上昇するので筐体温度を検出して歪補償するのでは間に合わないなど、時間遅れが発生するので筐体温度だけで歪補償量を決めるには限界がある。 In general, the thermal resistance of the power amplifier housing is lower than the thermal resistance inside the transistor, so even if the internal temperature of the transistor rises, the housing temperature rises only slightly. It is difficult to estimate the temperature rise, and the thermal time constant of the case is larger than that of the transistor, and the temperature rises much later than the temperature rise inside the transistor. There is a limit in determining the amount of distortion compensation only by the case temperature because a time delay occurs, such as when the distortion compensation is not in time.
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ＴＤＤなどの間欠的なＲＦ動作においても線形性のよい高周波数の電力増幅器を実現しかつ安定した線形特性を維持できる電力増幅器を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to realize a high-frequency power amplifier with good linearity and maintain stable linear characteristics even in intermittent RF operation such as TDD. It is to provide an amplifier.
本発明の歪補償増幅器は、入力信号を増幅する第１の増幅器に接続され、該第１の増幅器の特性を制御する制御手段と、前記第１の増幅器からの発熱が該第１の増幅器が実装された筺体に伝達され、温度検出器で検出した前記筺体の温度変化に対応して前記制御手段と前記第１の増幅器を制御するための補償量を算出する第１の演算手段と、前記第１の増幅器から出力される送信信号のデューティ比を検出する検出手段と、前記検出手段で検出されたデューティ比に対応して前記制御手段と前記第１の増幅器を制御するための補償量を算出する第２の演算手段と、前記第１と第２の演算手段から得られた演算結果を合成し前記制御手段と前記第１の増幅器の制御端子に供給する合成手段と、を有する。 A distortion compensation amplifier according to the present invention is connected to a first amplifier that amplifies an input signal, and controls the controller to control the characteristics of the first amplifier, and the first amplifier generates heat from the first amplifier. A first computing means for calculating a compensation amount for controlling the control means and the first amplifier in response to a temperature change of the housing, which is transmitted to the mounted housing and detected by a temperature detector; Detecting means for detecting a duty ratio of a transmission signal output from the first amplifier; and a compensation amount for controlling the control means and the first amplifier in correspondence with the duty ratio detected by the detecting means. Second calculating means for calculating, and combining means for combining calculation results obtained from the first and second calculating means and supplying the result to the control terminal of the first amplifier.
本発明の歪補償増幅器は、トランジスタバイアス電圧可変回路、可変利得器と可変位相器によって歪補償量を制御するように構成したフィードフォワードまたはプレディストーション構成の歪補償増幅器において、前記トランジスタバイアス電圧可変回路、可変利得器と可変位相器を前記歪補償増幅器が実装された筐体の温度に対応して補償する第１の補償手段と、前記歪補償増幅器の送信信号のデューティ比を検出する検出手段を有し、検出されたデューティ比に対応して補償する第２の補償手段を有し、前記第１と第２の補償手段で得られた補償量を加え合わせて総合的に歪を補償することを特徴とする。 The distortion compensation amplifier according to the present invention is a distortion compensation amplifier having a feedforward or predistortion configuration configured to control a distortion compensation amount using a transistor bias voltage variable circuit, a variable gain device, and a variable phase shifter. First compensation means for compensating the variable gain device and the variable phase shifter corresponding to the temperature of the housing in which the distortion compensation amplifier is mounted, and detection means for detecting the duty ratio of the transmission signal of the distortion compensation amplifier. A second compensation unit that compensates in accordance with the detected duty ratio, and comprehensively compensates for distortion by adding the compensation amounts obtained by the first and second compensation units. It is characterized by.
本発明の歪補償増幅器は、第１の可変利得器と第１の可変位相器が入力側に直列接続された第１の増幅器と、前記第１の可変利得器の入力側に並列に接続された遅延回路と、該遅延回路の後段に前記第１の増幅器の出力信号が供給される第２の可変利得器と第２の可変位相器とが直列に接続されて入力端子に接続される第２の増幅器と、前記第１の増幅器の第１のトランジスタバイアス、第１と第２の可変利得器と第１と第２の可変位相器の少なくとも１つを前記第１の増幅器が実装された筐体の温度に対応して補償する第１の補償手段と、上記出力信号のデューティ比を検出する検出手段を有し、検出されたデューティ比に対応して前記第１と第２の増幅器の第２のトランジスタバイアス、第１と第２の可変利得器と第１と第２の可変位相器の少なくとも１つを補償する第２の補償手段と、前記第１と第２の補償手段からの出力を合成して前記第１と第２の可変利得器、前記第１と第２の可変位相器と前記第１と第２の増幅器の制御端子に供給する制御信号合成手段と、前記第１と第２の増幅器の出力信号を合成して前記送信信号を得る合成手段と、を有する。
また、本発明の歪補償増幅器は、入力信号を遅延する遅延回路と、前記遅延回路に並列に接続され、可変利得器と可変位相器が入力側に直列接続された第１の増幅器と、前記遅延回路の出力と前記第１の増幅器の出力が合成され、該合成された信号が供給される第２の増幅器と、前記第１または第２の増幅器のトランジスタバイアス、前記可変利得器と前記可変位相器の少なくとも１つを前記第２の増幅器が実装された筐体の温度に対応して補償する第１の補償手段と、送信信号のデューティ比を検出する検出手段を有し、検出されたデューティ比に対応して前記第１または第２の増幅器のトランジスタバイアス、前記可変利得器と可変位相器の少なくとも１つを補償する第２の補償手段と、前記第１と第２の補償手段からの出力を合成して前記第１または第２の増幅器のトランジスタバイアス、前記可変利得器と可変位相器の少なくとも１つに供給し、前記第２の増幅器から出力される送信信号の歪を補償する制御信号合成手段と、を有する。
The distortion compensation amplifier of the present invention is connected in parallel to a first amplifier in which a first variable gain device and a first variable phase shifter are connected in series on the input side, and to an input side of the first variable gain device. A delay circuit, a second variable gain device to which an output signal of the first amplifier is supplied downstream of the delay circuit, and a second variable phase shifter are connected in series and connected to an input terminal. The first amplifier is mounted with at least one of two amplifiers, a first transistor bias of the first amplifier, first and second variable gain devices, and first and second variable phase shifters. First compensation means for compensating in accordance with the temperature of the housing, and detection means for detecting the duty ratio of the output signal, wherein the first and second amplifiers correspond to the detected duty ratio. Second transistor bias, first and second variable gain devices, and first and second variable phases Second compensation means for compensating at least one of the above, outputs from the first and second compensation means to combine the first and second variable gain devices, and the first and second variable phases. And a control signal combining means for supplying the control signals to the control terminals of the first and second amplifiers, and a combining means for combining the output signals of the first and second amplifiers to obtain the transmission signal.
The distortion compensation amplifier of the present invention includes a delay circuit that delays an input signal, a first amplifier that is connected in parallel to the delay circuit, and in which a variable gain device and a variable phase shifter are connected in series on the input side, The output of the delay circuit and the output of the first amplifier are combined, the second amplifier to which the combined signal is supplied, the transistor bias of the first or second amplifier, the variable gain device, and the variable A first compensator for compensating at least one of the phase shifters corresponding to a temperature of a housing in which the second amplifier is mounted; and a detector for detecting a duty ratio of the transmission signal. Corresponding to a duty ratio, the transistor bias of the first or second amplifier, second compensation means for compensating at least one of the variable gain device and the variable phase shifter, and the first and second compensation means The output of Control signal combining means for supplying a transistor bias of the first or second amplifier, at least one of the variable gain unit and the variable phase shifter, and compensating for distortion of a transmission signal output from the second amplifier; Have
本発明の歪補償増幅器は、筐体温度の補償に加えて送信信号のデューティ比を検出しこれに見合った量の補償を追加することにより周囲温度変化と送信信号の波形のデューティ比によらず最良の歪特性を得ることができる。 The distortion compensation amplifier of the present invention detects the duty ratio of the transmission signal in addition to the compensation of the casing temperature and adds a compensation corresponding to the detected duty ratio, regardless of the ambient temperature change and the duty ratio of the waveform of the transmission signal. The best distortion characteristics can be obtained.
図１（ａ）に本発明の実施形態である歪補償増幅器１００の回路構成を示す。
歪補償増幅器１００は、アンプ１０、方向性結合器１１，１５，１７，１８，２１、可変利得器１２，２２、可変位相器１３，２３、メインアンプ１４、バイアス制御回路（またはトランジスタバイアス電圧可変回路とも称する）１９，３３、サブアンプ２４、出力信号検出器（ＤＥＴ１）２５、温度検出器（図１においては温度と略記する）３０、ルックアップテーブル（ＬＵＴ１）３１，（ＬＵＴ２）４１、加算器３２−１〜３２−６、デューティ（ＤＵＴＹ）比検出器（図１においてはＤＵＴＹと略記する）４０で構成され、さらに上述したメインアンプ１４は、アンプ１４−１，１４−２で構成され、また、サブアンプ２４はアンプ２４−１，２４−２で構成される。
FIG. 1A shows a circuit configuration of a
The
次に、歪補償増幅器１００の回路接続構成について説明する。まず、送信信号を増幅する主信号経路について説明する。
入力端子がアンプ１０の入力に接続され、このアンプ１０の出力端子は方向性結合器１１の入力端子に接続され、方向性結合器１１の第１の出力端子は、可変利得器１２の入力端子に接続される。
可変利得器１２の出力端子は、可変位相器１３の入力端子に接続され、この可変位相器１３の出力端子はメインアンプ１４を構成するアンプ１４−１の入力端子に接続される。また、可変利得器１２の制御端子は加算器３２−１の出力端子に接続され、可変位相器１３の制御端子は、加算器３２−２の出力端子に接続される。
Next, a circuit connection configuration of the
The input terminal is connected to the input of the
The output terminal of the
アンプ１４−１の出力端子は、電力増幅器などで構成されるアンプ１４−２の入力端子に接続され、アンプ１４−２の出力端子は方向性結合器１５の入力端子に接続される。また、アンプ１４−２のバイアスを制御する制御端子はバイアス制御回路１９の出力端子に接続される。
方向性結合器１５の第１の出力端子は、遅延素子１６の入力端子に接続され、遅延素子１６の出力端子は、方向性結合器１７の第１の入力端子に接続される。
方向性結合器１７の出力端子は方向性結合器１８の入力端子に接続され、この方向性結合器１８の第１の出力端子から送信信号が出力される。
An output terminal of the amplifier 14-1 is connected to an input terminal of an amplifier 14-2 constituted by a power amplifier or the like, and an output terminal of the amplifier 14-2 is connected to an input terminal of the
The first output terminal of the
The output terminal of the
方向性結合器において、方向性結合器１１，１５，１８の第２の出力端子は、これらの方向性結合器の入力端子に供給された信号の結合波を出力する。この他、並行に配置された２個のマイクロストリップラインが結合されて一方のマイクロストリップから入力された信号を他方のマイクロストリップラインから信号の一部を取り出すこともできる。
方向性結合器１７，２１の第２の入力端子は、方向性結合器の入出力を逆にして異なる２信号を結合（合成）する。あるいは、並行に配置された２個のマイクロストリップラインを設け、このマイクロストリップラインのカップリング特性により一方のマイクロストリップラインから信号を入力し他方のマイクロストリップラインで２つの入力信号を合成することもできる。
In the directional coupler, the second output terminals of the
The second input terminals of the
次に、歪補償用の副信号を導出する副信号経路について説明する。
方向性結合器１１の第２の出力端子は、遅延素子２０の入力端子に接続され、この遅延素子２０の出力端子は、方向性結合器２１の第１の入力端子に接続される。方向性結合器２１の第２の入力端子は、方向性結合器１５の第２の出力端子に接続され、出力端子は、可変利得器２２の入力端子に接続される。可変利得器２２の出力端子は可変位相器２３の入力端子に接続され、利得を制御する制御端子は加算器３２−４の出力端子に接続される。
可変位相器２３の出力端子はアンプ２４−１の入力端子に接続され、位相を制御する制御端子は、加算器３２−５の出力端子に接続される。
アンプ２４−１の出力端子は、アンプ２４−２の入力端子に接続され、このアンプ２４−２の出力端子は、方向性結合器１７の第２の入力端子に接続される。
アンプ２４−２の出力端子は、方向性結合器１７の第２の入力端子に接続され、バイアスを制御する制御端子は、バイアス制御回路３３の出力端子に接続される。
Next, a sub signal path for deriving a distortion compensating sub signal will be described.
The second output terminal of the
The output terminal of the
The output terminal of the amplifier 24-1 is connected to the input terminal of the amplifier 24-2, and the output terminal of the amplifier 24-2 is connected to the second input terminal of the
The output terminal of the amplifier 24-2 is connected to the second input terminal of the
歪補償増幅器１００が収納された筐体の温度、またはその筐体に固着されて放熱するヒートシンクの熱を検出する温度センサを有する温度検出器３０の出力端子は、ルックアップテーブル（ＬＵＴ１）３１に接続され、ルックアップテーブル３１の出力端子は、加算器３２−１〜３２−６のそれぞれの入力端子に接続される。加算器３２−１の出力端子は可変利得器１２の制御端子に接続され、加算器３２−２の出力端子は、可変位相器１３の制御端子に接続され、加算器３２−３の出力端子は、バイアス制御回路１９の入力端子に接続され、加算器３２−４の出力端子は、可変利得器２２の制御端子に接続され、加算器３２−５の出力端子は、可変位相器２３の制御端子に接続され、加算器３２−６の出力端子は、バイアス制御回路３３の入力端子に接続される。
方向性結合器１８の第２の出力端子は、出力信号検出器（ＤＥＴ１）２５の入力端子に接続される。
An output terminal of the
The second output terminal of the
可変利得器１２、２２は、例えば３ｄＢ（デシベル）カプラーとＰＩＮ(ピン)ダイオードで構成され、ＰＩＮダイオードに抵抗を介して可変電圧を供給することにより抵抗値を可変し、カプラーに入力された信号を所定量減衰して減衰された信号を導出する。
可変位相器１３，２３は、例えば３ｄＢカプラーとバラクターダイオードで構成され、バラクターダイオードに抵抗を介して逆バイアスを供給して容量値を可変することにより、カプラーに入力された信号の位相を変えて出力する。
The
The
メインアンプ１４のアンプ１４−２、サブアンプ２４−２は、例えばマイクロ波帯域の高周波電力増幅用のＬＤ−ＭＯＳで構成され、それ以外のアンプ１４−１，２４−１はＬＤ−ＭＯＳに限定されず小電力用の高周波増幅トランジスタを用いる。
The amplifier 14-2 and the sub-amplifier 24-2 of the
デューティ比検出器４０は、出力波形のオン期間／（オン＋オフ）期間で得られる値のパーセント（％）値であり、この（オン＋オフ）期間は上述のＰＨＳ通信においては、１フレーム（５ｍｓｅｃ）が８スロットで構成される。
ＤＵＴＹ（デューティ）比の検出法方として具体的に２つある。
第１の例として、ＰＨＳ等の携帯端末に備えられたＣＰＵ（マイクロコンピュータ）を用いて、一定の周期（たとえば１フレーム）でＴｏｎ（送信状態）とＴｏｆｆ（非送信状態）を監視し、Ｔｏｎ期間をカウントして、デューティ比を検出する方法がある。
第２の例として、上述したＴｏｎ時間の平均電圧を検出する方法がある。例えば、ＬＶＴＴＬ（Ｌｏｗ Ｖｏｌｔａｇｅ ＴＴＬ）信号（０／３．３Ｖ）にて与えられるＴＯＮ／ＴＯＦＦ信号を、積分回路で電圧を平均化して、その平均化された電圧からデューティ比を検出する。
The
There are two specific methods for detecting the DUTY (duty) ratio.
As a first example, Ton (transmission state) and Toff (non-transmission state) are monitored at a constant cycle (for example, one frame) using a CPU (microcomputer) provided in a portable terminal such as PHS. There is a method of detecting the duty ratio by counting the period.
As a second example, there is a method of detecting the above-described average voltage of Ton time. For example, the T ON / T OFF signal given by the LVTTL (Low Voltage TTL) signal (0 / 3.3 V) is averaged by an integrating circuit, and the duty ratio is detected from the averaged voltage.
歪補償増幅器１００の動作を説明する前に、歪補償増幅器１００を構成する半導体チップとこれを搭載した筐体の構造とその温度変化について説明する。
図２に、トランジスタ（単体）７１を筐体７４に実装した模式図を示す。トランジスタ７１は、トランジスタチップ７２がフレーム７３に固着されてそれを覆うようにモールドされて構成される。そして、このトランジスタ７１は筐体７４に実装される。
トランジスタチップ７２の接合部（ジャンクション）で発生した熱は、フレーム７３を介して筐体７４に伝達する。
Before explaining the operation of the
FIG. 2 is a schematic diagram in which a transistor (single unit) 71 is mounted on a housing 74. The
Heat generated at the junction (junction) of the transistor chip 72 is transmitted to the housing 74 through the
図３に、トランジスタ７１のバーストオン（バーストＯＮ）期間に対する熱の伝達過渡特性を示す。図３において、横軸は、バーストオン時間を示し、縦軸は、筐体の温度（Ｔｃ（ＯＮ）を示す。なお、トランジスタ７１がオンする期間、具体的には、１フレーム期間でトランジスタ７１がオンするスロット期間をバーストオン時間と記載する。
FIG. 3 shows a heat transfer transient characteristic with respect to a burst-on (burst-on) period of the
例えばＰＨＳ通信の場合の１周期（１フレーム）は８スロットとし、１スロット（ＳＬＯＴ）の期間を６２５μｓ（マイクロ秒）と設定されている。
この８スロットの内、４スロットが送信期間を、残りの４スロットが受信期間を示す。送信期間の４スロット中の任意スロットでトランジスタ７１はオン（ＯＮ）／オフ（ＯＦＦ）する。このオン／オフする期間、換言するとデューティ比によりトランジスタの熱発生量が異なる。
For example, in the case of PHS communication, one cycle (one frame) is 8 slots, and the period of 1 slot (SLOT) is set to 625 μs (microseconds).
Of these 8 slots, 4 slots indicate a transmission period, and the remaining 4 slots indicate a reception period. The
図２に示したように、トランジスタ７１の熱抵抗と筐体の熱抵抗があるために、トランジスタチップ７２のジャンクションで発生した熱は急速に筐体７４に伝達することはできない。そのために、図３に示すように、バーストＯＮ時間に対して、筐体７４の温度は、ある曲線例えばイクスポーネンシャルカーブの特性に従って上昇するが、Ｔｊ（ＯＮ）の時定数より大幅に遅い。したがって、所定のバーストＯＮ期間に筐体７４で検知される温度Ｔｃ（ＯＮ）からトランジスタ７１のジャンクション温度Ｔｊ（ＯＮ）をＤＵＴＹ情報なしに推測することは困難である。なお、温度の検出は一般的な温度センサで構成され、特に限定されるものではない。
As shown in FIG. 2, because of the thermal resistance of the
図４にデューティ比を可変した時の時間経過に対するトランジスタジャンクション温度Ｔｊと筐体温度の特性を示す。
図４（ａ）に、時間経過に対するデューティ比を可変した例を示す。また図４（ｂ）に、デューティ比を可変した時の時間経過に対するトランジスタジャンクション温度Ｔｊと筐体温度の変化を示す。
図４（ａ）のデューティ比（折れ線ａ）に対応して、図４（ｂ）にトランジスタジャンクション温度Ｔｊ（曲線ｂ）が変化する様子を示す。このトランジスタジャンクション温度Ｔｊは所定の時定数により筐体へ伝達するので、筐体の温度は、図４（ｂ）の点線ｃに示すように、時間が遅れて上昇する。
そのため、トランジスタジャンクション温度Ｔｊと筐体温度とは必ずしも一致せず、ある時刻では、符号ｅに示すように温度差が生じる。特に、トランジスタ７１のデューティ比が大きく可変する時にトランジスタジャンクション温度Ｔｊと筐体温度の温度差が顕著になる。
FIG. 4 shows characteristics of the transistor junction temperature Tj and the housing temperature with respect to time when the duty ratio is varied.
FIG. 4A shows an example in which the duty ratio with respect to the passage of time is varied. FIG. 4B shows changes in the transistor junction temperature Tj and the casing temperature over time when the duty ratio is varied.
FIG. 4B shows how the transistor junction temperature T j (curve b) changes corresponding to the duty ratio (polygonal line a) in FIG. Since the transistor junction temperature Tj is transmitted to the housing with a predetermined time constant, the temperature of the housing rises with a delay as shown by the dotted line c in FIG. 4B.
For this reason, the transistor junction temperature Tj and the housing temperature do not necessarily coincide with each other, and at a certain time, a temperature difference is generated as indicated by a symbol e. In particular, when the duty ratio of the
図５（ａ）に、温度補償によるルックアップテーブル（ＬＵＴ１）の例を示す。周囲温度が−２０℃から２０℃ステップで＋８０℃まで可変したときの、各温度に対する可変利得器（Ｇ１）１２，（Ｇ２）２２、可変位相器（Ｐ１）１３，（Ｐ２）２３に出力する制御電圧とアンプ１４−２，２４−２を制御するためにバイアス制御回路（Ａ１）１９，（Ａ２）３３から出力される制御電圧を示す。この時、各２０℃毎のステップの間の温度は例えば直線補間などで補間される。 FIG. 5A shows an example of a lookup table (LUT1) based on temperature compensation. When the ambient temperature is varied from −20 ° C. to + 80 ° C. in steps of 20 ° C., output to the variable gain devices (G1) 12, (G2) 22, variable phase shifters (P1) 13, (P2) 23 for each temperature. A control voltage output from the bias control circuits (A1) 19 and (A2) 33 for controlling the control voltage and the amplifiers 14-2 and 24-2 is shown. At this time, the temperature during each step of 20 ° C. is interpolated by, for example, linear interpolation.
また図５（ｂ）に、周囲温度を２０℃とした時のデューティ（ＤＵＴＹ）比補償テーブル（ルックアップテーブルＬＵＴ２）を示す。
メインアンプ１４から出力された送信信号の一部が方向性結合器１８を介して出力信号検出器２５で検出され、検出された送信信号の波形のデューティ比に対応して制御電圧が生成されてルックアップテーブルに記憶される。なお、デューティ比は、１フレーム（８スロット）に対する送信の１〜４スロット期間の比を示し、メインアンプ１４のオン動作が連続したときデューティ比は１００％、４／８バースト（４スロット）のとき５０％、３／８バースト（３スロット）のとき３７．５％、２／８バースト（２スロット）のとき２５％、１／８バーストのとき１２．５％とし、可変利得器１２，２２、可変位相器１３，２３とアンプ１４−２，２４−２に供給する制御電圧をルックアップテーブル（ＬＵＴ２）４１に記憶する。この時、各デューティ比のステップ間は、例えば直線補間などで補間される。
なお、温度に対してデューティ比による補償値が大きく異なるときは、周囲温度が−２０℃、０℃、４０℃、６０℃、８０℃においても各デューティにおける補償電圧を求め、ルックアップテーブル４１にそれぞれ記憶する。
FIG. 5B shows a duty (DUTY) ratio compensation table (lookup table LUT2) when the ambient temperature is 20 ° C.
A part of the transmission signal output from the
When the compensation value due to the duty ratio varies greatly with respect to the temperature, the compensation voltage at each duty is obtained even when the ambient temperature is −20 ° C., 0 ° C., 40 ° C., 60 ° C., and 80 ° C. Remember each one.
次に、図１に示す歪補償増幅器１００の動作を説明する。
まず、筐体温度が２０℃でデューティ比が１２．５％のときの歪補償増幅器１００動作について説明する。
アンプ１０に入力信号としての送信信号が供給され、アンプ１０で所定量増幅して方向性結合器１１に入力される。方向性結合器１１の第１の出力端子から可変利得器１２に出力され、また第２の出力端子から遅延素子２０に出力される。
Next, the operation of the
First, the operation of the
A transmission signal as an input signal is supplied to the
温度検出器３０で、筐体温度が例えば２０℃であることを検出すると、検出した温度に対応した制御電圧をルックアップテーブル３１から読み出し、加算器３２−１〜３２−６に出力する。また、これと並列にデューティ比検出器４０で筐体温度が２０℃におけるデューティ比を検出し、例えばデューティ比を１２．５％とするとこのデューティ比に対応する制御電圧をルックアップテーブル４１から読出し、加算器３２−１〜３２−６に出力する。
When the
ルックアップテーブル３１，４１からそれぞれ出力された制御電圧が加算器３２−１で演算され、その演算結果が加算器３２−１から制御電圧として可変利得器１２に出力される。例えば、図５(ａ)の温度補償テーブルにおける２０℃のＧ１の制御電圧と図５(ｂ)のＤＵＴＹ比補償テーブルにおける１２．５％のＧ１の制御電圧が加算器３２−１で合成され、この合成された電圧が制御電圧として出力される。可変利得器（Ｇ１）１２では、減衰度が制御され、入力信号が所定量減衰されて次段の可変位相器（Ｐ１）１３に出力される。
また、温度補償テーブルにおける２０℃のＰ１の制御電圧と図５(ｂ)のＤＵＴＹ比補償テーブルにおける１２．５％のＰ１の制御電圧が加算器３２−２で合成され、この合成された電圧が制御電圧として出力される。加算器３２−２から出力された制御電圧は、可変位相器（Ｐ１）１３に供給され、位相の制御を行う。その結果、可変位相器１３では、制御電圧に応じて送信信号の位相を進みまたは遅れの処理を行う。
The control voltages output from the look-up tables 31 and 41 are calculated by the adder 32-1, and the calculation result is output from the adder 32-1 to the
Further, the control voltage of P1 of 20 ° C. in the temperature compensation table and the control voltage of P1 of 12.5% in the DUTY ratio compensation table of FIG. 5B are synthesized by the adder 32-2, and this synthesized voltage is obtained. Output as control voltage. The control voltage output from the adder 32-2 is supplied to the variable phase shifter (P1) 13 to control the phase. As a result, the
可変位相器１３で位相調整された送信信号は、メインアンプ１４を構成する初段のアンプ１４−１に供給され、ここで所定量増幅して電力増幅用の最終段のアンプ（ＴＲ１）１４−２に出力する。
アンプ１４−２では、アンテナから送信信号を放射するために送信信号を十分なレベルまでに電力増幅する必要あるので歪が生じる。アンプ１４−２のバイアスを可変するために、温度補償テーブルの２０℃のＡ１のデータとＤＵＴＹ比補償テーブルにおける１２．５％のＡ１のデータを読出し、加算器３２−３で合成し、制御電圧を発生する。そして、制御信号がバイアス制御回路１９で電圧変換されてアンプ１４−２のトランジスタにバイアス電圧として供給され、トランジスタのバイアス電流が制御され送信信号が導出される。
The transmission signal whose phase is adjusted by the
The amplifier 14-2 is distorted because it is necessary to amplify the transmission signal to a sufficient level in order to radiate the transmission signal from the antenna. In order to vary the bias of the amplifier 14-2, the data of A1 at 20 ° C. in the temperature compensation table and the data of A1 at 12.5% in the DUTY ratio compensation table are read and synthesized by the adder 32-3, and the control voltage Is generated. Then, the control signal is converted into a voltage by the
一方、アンプ（ＴＲ−１）１４−２から出力された送信信号が方向性結合器１５において送信信号の一部が導出され、方向性結合器２１の第２の入力端子に供給される。またこの方向性結合器２１の第１の入力端子には、遅延素子Ｔ１から出力された出力信号が入力信号として供給される。
方向性結合器２１の第１と第２の入力端子に供給される入力信号の位相は互いに逆位相に設定してあるので、方向性結合器２１の出力端子からは、上述した歪成分だけが抽出される。
On the other hand, a part of the transmission signal output from the amplifier (TR-1) 14-2 is derived by the
Since the phases of the input signals supplied to the first and second input terminals of the
方向性結合器２１の出力端子から導出された歪抽出信号は、可変利得器２２に供給され、ここで送信信号の振幅が制御される。すなわち、温度補償テーブルの２０℃のＧ２の制御電圧とＤＵＴＹ比補償テーブルにおける１２．５％のＧ２の制御電圧が加算器３２−４で合成され、その合成された電圧が制御得電圧として可変利得器（Ｇ２）２２に供給され、この制御電圧に応じて減衰度が設定される。
可変利得器２２で減衰された歪抽出信号は可変位相器（Ｐ２）２３に供給され、そこで位相が調整される。すなわち、すなわち、温度補償テーブルの２０℃のＰ２の制御電圧とＤＵＴＹ比補償テーブルにおける１２．５％のＰ２の制御電圧が加算器３２−５で合成され、その合成された電圧が制御得電圧として可変位相器（Ｐ２）２３に供給され、この制御電圧に応じて歪抽出信号の位相が設定される。
The distortion extraction signal derived from the output terminal of the
The distortion extraction signal attenuated by the
可変位相器２３で位相を補償された歪抽出信号は、サブアンプ２４を構成するアンプ２４−１に供給され、所定倍増幅されて次段のアンプ（ＴＲ２）２４−２に供給され、そこでさらに増幅される。なお、温度補償テーブルの２０℃のＡ２のデータとＤＵＴＹ比補償テーブルにおける１２．５％のＡ２のデータが読出され、加算器３２−６で合成されて得られた制御電圧は加算器３２−６から出力される。そして、制御電圧がバイアス制御回路３３で電圧変換されてアンプ２４−２のトランジスタにバイアス電圧として供給され、トランジスタのバイアス電流が制御されて方向性結合器の第２の入力端子に出力される。
The distortion extraction signal whose phase is compensated by the
方向性結合器１５の第１の出力端子から導出された出力信号は遅延素子１６で所定時間遅延して方向性結合器１７の第１の入力端子に出力され、また第２の入力端子からアンプ２４−２で増幅された歪抽出信号が入力される。
方向性結合器１７の第１と第２の入力端子から供給された入力信号としての歪抽出信号は、互いに位相を逆に設定することにより歪成分が削除され、基本波のみが出力端子から導出される。この結果、方向性結合器１８の出力端子からは、非線形歪みが削除または減衰されて歪が補償された送信信号が出力される。
方向性結合器１８の第２の出力端子に接続された出力信号検出器２５で、送信信号の一部を検出し、その検出した波形からディユーティ比を求め、この結果をデューティ比検出器４０に出力する。また、出力信号検出器（２５）以外からも、例えば歪補償増幅器をオン／オフ（ＯＮ／ＯＦＦ）させる外部からのＯＮ／ＯＦＦ信号からデューティ比を求めることができる。
The output signal derived from the first output terminal of the
The distortion extraction signal as the input signal supplied from the first and second input terminals of the
The
上述の説明においては、デューティ比が１２．５％の例を説明したが、デューティ比が２５％，３７．５％，５０％，１００％においても同様に、各デューティ比に対応する制御電圧をルックアップテーブル４１から読出し、加算器３２−１〜３２−６に出力する。その後の各可変利得器１２，２２、可変位相器１３，２３、アンプ１４−２，２４−２の各動作は、上述した説明と同様であるので、具体的説明は省略する。これらのデューティ比においても、アンプ１４−２から歪補償された送信信号が得られる。
In the above description, an example in which the duty ratio is 12.5% has been described, but the control voltage corresponding to each duty ratio is similarly applied when the duty ratio is 25%, 37.5%, 50%, and 100%. Read from the lookup table 41 and output to the adders 32-1 to 32-6. Since the subsequent operations of the
次に、歪補償増幅器１００における筐体温度が−２０℃、０℃、４０℃、６０℃、８０℃のときの動作も、２０℃のときと同様に、ルックアップテーブル（温度補償テーブル）３１から、それぞれの温度に対応したＧ１，Ｇ２、Ｐ１，Ｐ２、Ａ１，Ａ２の制御電圧が読み出され、これと並列してルックアップテーブル（ＤＵＴＹ比補償テーブル）４１からもそれぞれのデューティ比に対応した制御電圧が読み出される。そして、温度補償テーブルとＤＵＴＹ比補償テーブルから読み出された制御電圧を加算器３２−１〜３２−６で合成し、合成された制御電圧を上述した可変利得器１２，２２、可変位相器１３，２３、バイアス制御回路１９，３３に出力する。その後の各可変利得器１２，２２、可変位相器１３，２３、アンプ１４−２，２４−２の各動作は、上述した説明と同様であるので、具体的説明は省略する。これらの温度においても、アンプ１４−２から歪補償された送信信号が得られる。
Next, the operation of the
次に、本発明の変形例である歪補償増幅器１００Ａについて説明する。なお、以後図１と同じブロック、素子については同一の符号を付与する。
図６に歪補償増幅器１００Ａの構成例を示す。この歪補償増幅器１００Ａは、制御電圧の供給回路以降の回路構成は同じであるので、図１の歪補償増幅器１００の構成と異なる部分について主に説明する。
図６に示すように、歪補償増幅器１００Ａは、図１に対して、加算器３２−１〜３２−６とルックアップテーブル４１は省略され、加算器３２−７と係数変換器４２が新たに追加された構成である。すなわち、ルックアップテーブルは、１個のルックアップテーブル（ＬＵＴ１）３１ａで構成され、さらに加算器は、１個の加算器３２−７で構成される。
Next, a
FIG. 6 shows a configuration example of the
As shown in FIG. 6, in the
係数変換器４２は、デューティ比検出器（図６においてはＤＵＴＹと略記する）４０で検出されたデューティ比のデータが入力されると、筺体温度に対応した制御電圧に変換する。
加算器３２−７は、温度検出器（図６においては温度と略記する）３０から出力された制御電圧と、係数変換器４２から出力された各デューティ比に対応する制御電圧が入力されると両制御電圧を合成し、その合成された値に対応した制御電圧をルックアップテーブル（ＬＵＴ１）３１ａに出力する。
When the data of the duty ratio detected by the duty ratio detector (abbreviated as DUTY in FIG. 6) 40 is input to the
The adder 32-7 receives the control voltage output from the temperature detector (abbreviated as temperature in FIG. 6) 30 and the control voltage corresponding to each duty ratio output from the
次に、歪補償増幅器１００Ａの動作について説明する。
筐体温度とデューティ比が検出されると、加算器３２−７で加算された温度検出器３０とデューティ比を係数変換器４２で変換して得られた制御電圧とが加算器３２−７で合成される。この合成された制御電圧に対応した値がルックアップテーブル３１ａから読み出され、該読み出された制御電圧が、可変利得器１２，２２、可変位相器１３，２３、バイアス制御回路１９，３３に供給され、歪補償の動作が行われる。その結果、歪補償増幅器１００で歪補償された送信信号が得られる。
図６に示した歪補償増幅器１００Ａでは、加算器３２−１〜３２−６とルックアップテーブル（ＬＵＴ２）を省略したことにより、回路構成を図１と比較して簡略化できる。
Next, the operation of the
When the casing temperature and the duty ratio are detected, the
In the
次に、図７に、本発明の他の変形例である歪補償増幅器１００Ｂの回路構成を示す。歪補償増幅器１００Ｂは、図１と回路構成は同じであるが、ルックアップテーブル（ＬＵＴ３）４３が新たに追加された構成である。
方向性結合器１８の第２の出力端子から導出された送信信号は、出力信号検出器（ＤＥＴ１）２５で送信信号のパワー（電力）が検出され、この検出された送信電力に応じた制御電圧がルックアップテーブル４３に記憶される。
ルックアップテーブル４３から読み出された制御電圧は加算器３２−１〜３２−６において、ルックアップテーブル（ＬＵＴ１，２）３１，４１からそれぞれ読み出された制御電圧と合成され、合成された結果得られた制御電圧が出力される。この制御電圧が、上述した可変利得器１２，２２、可変位相器１３，２３、バイアス制御回路１９，３３に供給され、上述と同様の歪補償の処理が行われる。その結果、歪補償増幅器１００Ｂで歪補償された送信信号が得られる。
このように、筐体温度と送信信号のデューティ比による歪補償に加えて、出力信号検出器２５とルックアップテーブル４３を設け、出力電力のレベル変動に応じた歪補償も行うことにより、図１と比較してさらに高精度の歪補償を行うことができる。
Next, FIG. 7 shows a circuit configuration of a
For the transmission signal derived from the second output terminal of the
The control voltages read from the look-up table 43 are combined with the control voltages read from the look-up tables (LUT1, 2) 31, 41 in the adders 32-1 to 32-6, and the combined result is obtained. The obtained control voltage is output. This control voltage is supplied to the above-described
As described above, in addition to distortion compensation based on the casing temperature and the duty ratio of the transmission signal, the
図８に本発明の他の変形例である歪補償増幅器１００Ｃの回路構成を示す。歪補償増幅器１００Ｃは、ルックアップテーブル３１，４１に代えて、近似式を用いて制御電圧を発生する近似式発生手段（図８においては近似式１，２と図示する）４４，４５を備え、それ以外の回路構成は図１と同じである。
近似式について、図５（ｃ）に示すように、デューティ比に関連する例を示す。
例えば、線形近似式Ｇ１（バースト）は、
[数１]
Ｇ１（バースト）＝Ｇ１（連続）＊（１＋（Ｋ２＊Ｄ））
（ここで、＊印は乗算記号を表す）
と表される。なお、バーストとは、たとえば、ＰＨＳ通信において、１フレーム（８スロット）中に何個のＯＮ（送信状態）スロットが存在するかを示し、Ｋ２は比例係数を示し、“Ｄ”は、バースト動作時の送信信号のデューティ比を示す。また、Ｇ１（連続）は、１フレーム中連続してＯＮしたときの制御電圧を示す。
また、その他の線形近似式は、例えば２バーストのときは、Ｇ１（２バースト）、Ｋ２は一定、このときの“Ｄ”は、１フレーム中の２／８期間ＯＮした時の出力信号のデューティ比を表す。以下、３バースト、４バーストも同様である。
FIG. 8 shows a circuit configuration of a distortion compensation amplifier 100C which is another modification of the present invention. The distortion compensation amplifier 100C includes approximate expression generating means (shown as
As for the approximate expression, as shown in FIG. 5C, an example related to the duty ratio is shown.
For example, the linear approximation expression G1 (burst) is
[Equation 1]
G1 (burst) = G1 (continuous) * (1+ (K2 * D))
(Here, * indicates a multiplication symbol.)
It is expressed. Note that the burst indicates, for example, how many ON (transmission state) slots exist in one frame (8 slots) in PHS communication, K2 indicates a proportional coefficient, and “D” indicates a burst operation. Indicates the duty ratio of the transmission signal at the time. G1 (continuous) indicates a control voltage when the signal is continuously turned on during one frame.
In addition, other linear approximation formulas are, for example, in the case of 2 bursts, G1 (2 bursts), K2 is constant, and “D” at this time is the duty of the output signal when ON for 2/8 period in one frame Represents the ratio. The same applies to 3 bursts and 4 bursts.
次に、歪補償増幅器１００Ｃの図１と異なる回路構成の動作に関して説明する。温度検出器３０で筐体温度を検出するとこの検出したデータが近似式発生手段４４に入力され、またこれと並列してデューティ比検出器４０から検出したデータが近似式発生手段４５に入力される。この近似式発生手段４４，４５で、上述したバーストに対する可変利得器１２，２２、可変位相器１３，２３、バイアス制御回路１９，３３を制御するための近似式から制御電圧が求められる。近似式発生手段４４，４５で発生した制御電圧は、加算器３２−１〜３２−６に出力され、そこで合成されて制御電圧を発生する。加算器３２−１〜３２−６から出力された制御電圧が、可変利得器１２，２２、可変位相器１３，２３、バイアス制御回路１９，３３に出力される。その後の各可変利得器１２，２２、可変位相器１３，２３、アンプ１４−２，２４−２の各動作は、上述した説明と同様であるので、具体的説明は省略する。この結果、歪補償増幅器１００Ｃで歪補償された送信信号が得られる。
Next, the operation of the circuit configuration different from that of FIG. 1 of the distortion compensation amplifier 100C will be described. When the casing temperature is detected by the
図９にプレディストーション回路を用いた歪補償増幅器２００の回路構成を示す。
歪補償増幅器２００は、アンプ１１０、可変利得器１１１，１２４、可変位相器１２５、遅延素子１２２、方向性結合器１２１，１２３，１３４、バイアス制御回路１２７，１３３、出力信号検出器（ＤＥＴ１）１３５、アンプ１２６，１３１，１３２、温度検出器（図９においては温度と略記する）１４０、ルックアップテーブル（ＬＵＴ１，２）１４１，１５１、加算器１４２−１〜１４２−５、デューティ比検出器（図９においてはＤＵＴＹと略記する）１５０で構成される。
なお、プレディストーション回路１２０は、方向性結合器１２１，１２３、遅延素子１２２、可変利得器１２４、可変位相器１２５、アンプ１２６、バイアス制御回路１２７で構成される。メインアンプ１３０は、アンプ１３１とアンプ１３２で構成される。
FIG. 9 shows a circuit configuration of a
The
The
次に、歪補償増幅器２００の回路接続構成について説明する。入力信号としての送信信号が入力される端子がアンプ１１０の入力端子に接続され、アンプ１１０の出力端子は、可変利得器１１１の入力端子に接続される。可変利得器１１１の出力端子は、方向性結合器１２１の入力端子に接続され、制御端子は、加算器１４２−１の出力端子に接続される。方向性結合器１２１の第１の出力端子は遅延素子１２２の入力端子に接続され、第２の出力端子は、可変利得器１２４の入力端子に接続される。遅延素子１２２の出力端子は方向性結合器１２３の第１の入力端子に接続され、方向性結合器１２３の出力端子は、アンプ１３１の入力端子に接続される。アンプ１３１の出力端子は、アンプ１３２の入力端子に接続され、このアンプ１３２の出力端子は、方向性結合器１３４の入力端子に接続され、制御端子は、バイアス制御回路１３３の出力端子に接続される。
方向性結合器１３４の第１の出力端子は、送信信号を出力する出力端子ＯＵＴに接続され、第２の出力端子は、出力信号検出器１３５の入力端子に接続される。
Next, a circuit connection configuration of the
A first output terminal of the
一方、方向性結合器１２１の第２の出力端子は、可変利得器１２４の入力端子に接続され、この可変利得器１２４の出力端子は、可変位相器１２５の入力端子に接続され、制御端子は、加算器１４２−２の出力端子に接続される。可変位相器１２５の出力端子は、アンプ１２６の入力端子に接続され、制御端子は、加算器１４２−３の出力端子に接続される。
アンプ１２６の出力端子は、方向性結合器１２３の第２の入力端子に接続され、制御端子は、バイアス制御回路１２７の出力端子に接続される。
On the other hand, the second output terminal of the
The output terminal of the
温度検出器１４０の出力端子は、ルックアップテーブル（ＬＵＴ１）１４１の入力端子に接続され、このルックアップテーブル１４１の各出力は、加算器１４２−１〜１４２−５のそれぞれの第１の入力端子に接続される。
デューティ比検出器１５０の出力端子は、ルックアップテーブル（ＬＵＴ２）１５１の入力端子に接続され、このルックアップテーブル１５１の各出力は、加算器１４２−１〜１４２−５のそれぞれの第２の入力端子に接続される。
加算器１４２−１〜１４２−５のそれぞれの出力端子は、可変利得器Ｇ０（１１１），Ｇ１（１２４）、可変位相器Ｐ１（１２５）、バイアス制御回路Ａ１（１３３），Ａ２（１２７）の各入力端子に接続される。
加算器１４２−１の出力端子は可変利得器１１１の制御端子に接続され、加算器１４２−２の出力端子は、可変利得器１２４の制御端子に接続され、加算器１４２−３の出力端子は、可変位相器１２５の制御端子に接続され、加算器１４２−４の出力端子は、バイアス制御回路１２７の制御端子に接続され、加算器１４２−５の出力端子は、バイアス制御回路１３３の制御端子に接続される。
An output terminal of the
The output terminal of the
The output terminals of the adders 142-1 to 142-5 are connected to the variable gain devices G0 (111) and G1 (124), the variable phase shifter P1 (125), and the bias control circuits A1 (133) and A2 (127), respectively. Connected to each input terminal.
The output terminal of the adder 142-1 is connected to the control terminal of the
次に、図９に示す歪補償増幅器２００の動作について説明する。
入力信号としての送信信号がアンプ１１０で増幅された後、可変利得器１１１に入力される。温度検出器１４０で検出された温度に対応する制御信号がルックアップテーブル１４１に出力され、これと平行してデューティ比検出器１５０で検出されたデューティ比に対応する制御信号がルックアップテーブル１５１に出力される。ルックアップテーブル１４１，１５１からそれぞれ出力された制御電圧が加算器１４２−１で合成され、合成された制御電圧が可変利得器１１１の制御端子に出力される。
上述した加算器１４２−１から出力された制御電圧により可変利得器１１１の利得が制御され、制御電圧に応じて送信信号のレベルが減衰される。
Next, the operation of the
A transmission signal as an input signal is amplified by the
The gain of the
可変利得器１１１から出力された送信信号は、方向性結合器１２１の第１の入力端子に入力され、出力端子からの送信信号は遅延素子１２２を介してメインアンプ１３０を構成するアンプ１３１に出力される。
一方、方向性結合器１２１の第２の出力端子から導出された送信信号は、可変利得器１２４に供給され、加算器１４２−２から供給される制御電圧により、信号レベルが減衰される。この制御された送信信号は、可変位相器１２５に供給されて加算器１４２−３から供給される制御電圧に応じて位相の進みまたは遅れに関する制御が行われる。
The transmission signal output from the
On the other hand, the transmission signal derived from the second output terminal of the
位相制御された送信信号は、アンプ１２６に入力され、バイアス制御回路１２７から出力された制御電圧によりバイアス電流が制御される。アンプ１２６から出力された送信信号は、方向性結合器１２３の第２の入力端子に入力され、方向性結合器１２３の第１の入力端子に入力された送信信号と逆位相で合成され、この合成された送信信号がメインアンプ１３０のアンプ１３１に入力される。
すなわち、プレディストーション回路１２０で送信信号は予め歪ませているため、アンプ１３２の増幅動作においては歪が補償され。また、アンプ１３２は電力増幅の際、バイアス制御回路１３３から出力された制御電圧によりバイアスが制御される。
The phase-controlled transmission signal is input to the
That is, since the transmission signal is distorted in advance by the
上述したように、図９に示す歪補償増幅器２００は、メインアンプ１３０の前段にプレディストーション回路１２０を設けることにより、送信信号をメインアンプ１３０で発生する歪と逆方向に歪ませて、歪補償を行う。
その結果、歪補償増幅器２００は、筐体温度の補償に加えて送信信号のデューティ比に見合った量の補償を追加することで周囲温度変化と送信信号の波形のデューティ比によらず最少の歪特性を得ることができる。
As described above, the
As a result, the
図１０に図９の変形例である歪補償増幅器２００Ａの回路構成を示す。
この歪補償増幅器２００Ａは、制御電圧生成回路以外は図９の回路構成が同じであるので、異なる部分について主に説明する。
図１０の歪補償増幅器２００Ａは、図９と比較して加算器１４２−１〜１４２−５とルックアップテーブル（ＬＵＴ２）１５１が省略され、加算器１４２−６と係数変換手段１５２が新たに追加された構成である。
以下図９と異なる構成について説明する。温度検出器（図１０においては温度と略記する）１４０の出力端子は、加算器１４２−６の第１の入力端子に接続され、デューティ比検出器（図１０においてはＤＵＴＹと略記する）１５０の出力端子は、係数変換手段（Ｋ）１５２に出力され、この係数変換手段１５２の出力端子は、加算器１４２−６の第２の入力端子に接続される。加算器１４２−６の出力端子はルックアップテーブル（ＬＵＴ１）１４１の入力端子に接続される。
このルックアップテーブル１４１の出力端子は、可変利得器１１１，１２４、可変位相器１２５、バイアス制御回路１２７，１３３にそれぞれ接続される。その他の回路構成は、図９と同じである。
FIG. 10 shows a circuit configuration of a
The
Compared to FIG. 9, the
Hereinafter, a configuration different from FIG. 9 will be described. The output terminal of the temperature detector (abbreviated as temperature in FIG. 10) 140 is connected to the first input terminal of the adder 142-6, and the duty ratio detector (abbreviated as DUTY in FIG. 10) 150 is connected. The output terminal is output to the coefficient conversion means (K) 152, and the output terminal of the coefficient conversion means 152 is connected to the second input terminal of the adder 142-6. The output terminal of the adder 142-6 is connected to the input terminal of the lookup table (LUT1) 141.
The output terminal of the lookup table 141 is connected to the
温度検出器１４０は、検出された筐体温度に対応した制御信号を加算器１４２−６に出力する。一方、デューティ比検出器１５０でアンプ１３２から出力される送信信号の波形からデューティ比を求め、このデューティ比に対応する制御信号が係数変換手段１５２に供給される。そして、デューティ比に応じた制御信号が係数処理されて加算器１４２−６に出力される。
加算器１４２−６で、入力された制御信号が合成されてルックアップテーブル（ＬＵＴ１）１４１に出力され、この入力された制御信号に対応してルックアップテーブル１４１から制御電圧が読み出される。なお、係数変換手段１５２は、図６で説明した動作と同様である。
The
In the adder 142-6, the input control signals are combined and output to the lookup table (LUT1) 141, and the control voltage is read from the lookup table 141 corresponding to the input control signal. The coefficient converting means 152 is the same as the operation described in FIG.
次に歪補償増幅器２００Ａの動作について説明する。
温度検出器１４０から出力された制御電圧（制御信号）とデューティ比検出器１５０で検出されたデューティ比が係数変換手段を介して生成された制御電圧が加算器１４２−６で合成される。この合成された制御電圧に対応してルックアップテーブル１４１から各制御電圧が読み出され、可変利得器１１１，１２４、可変位相器１２５、バイアス制御回路１２７が制御されてプレディストーション回路１２０に入力された送信信号が予め歪む。
この歪を発生した送信信号がメインアンプ１３０の逆歪み抽出信号となり、総合的に歪が補償された出力信号を出力する。
上述したことから、歪補償増幅器２００Ａは、加算器とルックアップテーブルを少なくした回路構成で、電力増幅された送信信号の歪を補償することができる。
Next, the operation of the
The control voltage (control signal) output from the
The transmission signal in which this distortion has occurred becomes an inverse distortion extraction signal of the
As described above, the
次に図９の他の変形例である歪補償増幅器２００Ｂについて説明する。
図１１に歪補償増幅器２００Ｂの回路構成を示す。この歪補償増幅器２００Ｂは、図９の回路にさらに出力信号検出器（ＤＥＴ１）１３５とルックアップテーブル（ＬＵＴ３）１５３が追加された構成である。
Next, a
FIG. 11 shows a circuit configuration of the
次に、図１１において、新たに追加された回路構成について説明する。アンプ１３２の出力側に設けられた方向性結合器１３４の第２の出力端子が、出力信号検出器１３５の入力端子に接続され、この出力信号検出器１３５の出力端子がルックアップテーブル（ＬＵＴ３）１５３に接続される。ルックアップテーブル１５３の各出力端子は、加算器１４２−１〜１４２−５の第３の入力端子に接続される。加算器１４２−１〜１４２−５の出力端子は、可変利得器１１１，１２４、可変位相器１２５、バイアス制御回路１２７，１３３に接続される。
Next, a newly added circuit configuration will be described with reference to FIG. A second output terminal of the
歪補償増幅器２００Ｂの図９と異なる回路部分について説明する。メインアンプ１３０から出力された送信信号は、方向性結合器１３４から出力端子ＯＵＴに出力されると共に出力信号の一部が方向性結合器１３４の第２の出力端子から抽出されて、出力信号検出器１３５に出力される。出力信号検出器１３５で送信信号の電力が検出され、この検出された電力に対応した制御電圧がルックアップテーブル（ＬＵＴ３）１５３から読み出され、上述した加算器１４２−１〜１４２−５の第３の入力端子に出力される。
以下図９と同様に、各加算器１４２−１〜１４２−５から出力された制御電圧により、可変利得器１１１，１２４、可変位相器１２５、バイアス制御回路１２７，１３３が制御され、プレディストーション回路１２０で予め送信信号を歪ませ、メインアンプ１３０の逆歪抽出信号となり、歪のない送信信号が出力端子ＯＵＴから出力される。
このように、プレディストーション回路で温度、デューティ比に加えて送信信号の電力値に応じて歪量を予め設定することにより、高精度の歪補償を行うことができる。
A circuit portion different from that in FIG. 9 of the
Hereinafter, similarly to FIG. 9, the
As described above, by setting the distortion amount in advance according to the power value of the transmission signal in addition to the temperature and the duty ratio in the predistortion circuit, highly accurate distortion compensation can be performed.
次に、図１２に、図９の他の変形例である歪補償増幅器２００Ｃの回路構成を示す。この歪補償増幅器２００Ｃは、図９と比較してルックアップテーブル（ＬＵＴ１，２）１４１，１５１に代わり、近似式発生手段１４３，１５４で構成される。以下、図９と異なる回路構成について説明する。
近似式発生手段１４３，１５４は、検出された筐体温度やデューティ比の各値を、近似式を用いて変換して所望の制御電圧を発生する。この近似式発生手段１４３，１５４に関する１例として、図５（ｃ）に示す近似式を用いることにより所定の制御電圧が得られる。
Next, FIG. 12 shows a circuit configuration of a distortion compensation amplifier 200C which is another modification of FIG. The distortion compensation amplifier 200C includes approximate
The approximate expression generation means 143 and 154 convert the detected values of the casing temperature and the duty ratio using the approximate expression to generate a desired control voltage. As an example of the approximate expression generation means 143 and 154, a predetermined control voltage can be obtained by using the approximate expression shown in FIG.
歪補償増幅器２００Ｃの回路において、温度検出器（図１２においては温度と略記する）１４０の出力端子は、近似式発生手段（図１２では近似式１と略記する）１４３の入力端子に接続され、この近似式発生手段１４３の出力は、加算器１４２−１〜１４２−５のそれぞれの第１の入力端子に接続される。
一方、デューティ比検出器（図１２においてはＤＵＴＹと略記する）１５０の出力端子は、近似式発生手段（図１２では近似式２と略記する）１５４の入力端子に接続され、この近似式発生手段１５４の出力端子は、加算器１４２−１〜１４２−５のそれぞれの第２の入力端子に接続される。
加算器１４２−１の出力端子は、可変利得器１１１の制御端子に接続され、加算器１４２−２の出力端子は、可変利得器１２４の制御端子に接続され、加算器１４２−３の出力端子は、可変位相器１２５の制御端子に接続され、加算器１４２−４の出力端子は、バイアス制御回路１２７の入力端子に接続され、加算器１４２−５の出力端子は、バイアス制御回路１３３の入力端子に接続される。それ以外の回路構成は、図９と同じである。
In the circuit of the distortion compensation amplifier 200C, the output terminal of the temperature detector (abbreviated as temperature in FIG. 12) 140 is connected to the input terminal of the approximate expression generating means (abbreviated as
On the other hand, the output terminal of the duty ratio detector (abbreviated as DUTY in FIG. 12) 150 is connected to the input terminal of approximate expression generating means (abbreviated as
The output terminal of the adder 142-1 is connected to the control terminal of the
次に歪補償増幅器２００Ｃの動作について説明する。なお、図９と異なる動作を主に説明する。
温度検出器１４０で筐体の温度を検出し、検出温度に対応した制御信号を近似式発生手段１４３に出力する。一方、デューティ比検出器１５０でメインアンプ１３０から出力される送信信号の波形のデューティ比を求め、このデューティ比に対応する制御信号を近似式発生手段１５４に出力する。
近似式発生手段１４３，１５４で近似式により発生した制御電圧が加算器１４２−１〜１４２−５でそれぞれ合成される。加算器１４２−１で合成された制御電圧は、可変利得器１１１に制御電圧として出力される。加算器１４２−２から出力される制御電圧は、可変利得器１２４の制御端子に、加算器１４２−３から出力される制御電圧は、可変位相器１２５の制御端子に、加算器１４２−４から出力される制御電圧は、バイアス制御回路１２７の入力端子に、さらに、加算器１４２−５から出力される制御電圧は、バイアス制御回路１３３の入力端子に供給される。
Next, the operation of the distortion compensation amplifier 200C will be described. The operations different from those in FIG. 9 will be mainly described.
The
The control voltages generated by the approximate expression by the approximate expression generation means 143 and 154 are synthesized by the adders 142-1 to 142-5, respectively. The control voltage synthesized by the adder 142-1 is output to the
近似式発生手段１４３，１５４は、入力された筐体温度またはデューティ比に対応して、近似式で近似された制御電圧を発生する。制御電圧発生方法としては、マイクロコンピュータを用いてそれぞれの入力値に対応して、所定の近似計算式から制御電圧を発生させる。また、これ以外に、ハードウェアーを設け、入力値に応じた制御電圧を発生しても良い。 The approximate expression generating means 143 and 154 generate a control voltage approximated by an approximate expression corresponding to the input housing temperature or duty ratio. As a control voltage generation method, a control voltage is generated from a predetermined approximate calculation formula corresponding to each input value using a microcomputer. In addition to this, hardware may be provided to generate a control voltage according to the input value.
入力信号としての送信信号が、アンプ１１０に入力されると、以下図９と同様に、可変利得器１１１，１２４、可変位相器１２５、バイアス制御回路１２７，１３３は、加算器１４２−１〜１４２−５から出力される制御電圧で制御され、振幅や位相が制御される。プレディストーション回路１２０で予め送信信号を歪ませ、この送信信号がメインアンプ１３０の逆歪抽出信号となり、その結果、歪が補償された送信信号が導出される。
When a transmission signal as an input signal is input to the
このように、温度検出結果とデューティ比検出結果を、近似式発生手段でバーストや温度に対する所定の関数に基いて制御電圧を発生するので、温度変化やデューティ比の変化に対して歪の少ない送信信号を導出することができる。 As described above, the temperature detection result and the duty ratio detection result are generated based on a predetermined function with respect to burst and temperature by the approximate expression generation means, so that transmission with less distortion with respect to temperature change and duty ratio change is transmitted. A signal can be derived.
つぎに、歪補償増幅器で得られた電気的特性の結果を図１３に示す。図１３（ａ）に歪補償したときのメインアンプから出力された送信信号の周波数スペクトラムを示す。横軸は周波数を示し、縦軸は各周波数に対する電力（パワー）の相対値を示し、目盛は１０ｄＢ（デシベル）ステップである。センター周波数を２．５６ＧＨｚとし、スタート周波数を２．５４ＧＨｚとし、ストップ周波数を２．５８ＧＨｚとする。このときの、センター周波数の振幅レベルに対してオフセット周波数５．５ＭＨｚの値は、約５４ｄＢ減衰している。また、オフセット周波数１５．０ＭＨｚにおいては、センター周波数の振幅レベルに対して約６３ｄＢ減衰している。このように、本発明の歪補償増幅器は、センター周波数の２．５６ＧＨｚから５．５ＭＨｚオフセットしたオフセット周波数の送信信号の歪周波数を著しく減衰することができることから、従来例と比較して歪特性を大きく改善することができる。 Next, FIG. 13 shows the result of electrical characteristics obtained by the distortion compensation amplifier. FIG. 13A shows the frequency spectrum of the transmission signal output from the main amplifier when distortion compensation is performed. The horizontal axis indicates the frequency, the vertical axis indicates the relative value of the power with respect to each frequency, and the scale is 10 dB (decibel) steps. The center frequency is 2.56 GHz, the start frequency is 2.54 GHz, and the stop frequency is 2.58 GHz. At this time, the value of the offset frequency of 5.5 MHz with respect to the amplitude level of the center frequency is attenuated by about 54 dB. Further, at an offset frequency of 15.0 MHz, there is about 63 dB attenuation with respect to the amplitude level of the center frequency. As described above, the distortion compensation amplifier according to the present invention can significantly attenuate the distortion frequency of the transmission signal having the offset frequency offset by 5.5 MHz from the center frequency of 2.56 GHz. It can be greatly improved.
図１３（ｂ）に、センター周波数の２．５６ＧＨｚに対するオフセット周波数５．５ＭＨｚの、歪レベルの時間変動を示す。横軸は時間を示し、縦軸は電力レベルの相対値を示す。図１３（ｂ）において、フレーム中の１スロットの期間、歪補償増幅器が動作したとき、すなわち１／８バーストのオフセット周波数５．５ＭＨｚの時間経過に伴う減衰度を示す。
波形ａは歪補償増幅器の連続動作時における歪レベルを示し、波形ｂは、歪補償制御があるときの歪レベルを示し、波形ｃは歪補償制御が無い時の歪レベルを示す。
このように、歪補償制御があると、歪補償制御が無い場合と比較して、歪成分が時間経過とともに急速に減衰することができる。
FIG. 13B shows the temporal variation of the distortion level at the offset frequency of 5.5 MHz with respect to the center frequency of 2.56 GHz. The horizontal axis represents time, and the vertical axis represents the relative value of the power level. FIG. 13B shows the degree of attenuation when the distortion compensation amplifier operates during the period of one slot in the frame, that is, with the passage of time of an offset frequency of 5.5 MHz of 1/8 burst.
Waveform a indicates the distortion level during continuous operation of the distortion compensation amplifier, waveform b indicates the distortion level when there is distortion compensation control, and waveform c indicates the distortion level when there is no distortion compensation control.
Thus, with the distortion compensation control, the distortion component can be rapidly attenuated over time as compared with the case without the distortion compensation control.
以上述べたように、本発明は、温度による歪補償の他にこれと並列してデューティ比や送信信号の電力レベル等による歪補償も行うことで、電力増幅器に対して最適な歪補償が行われ、低歪の送信信号を得ることができる。 As described above, the present invention performs not only distortion compensation due to temperature but also distortion compensation based on duty ratio, power level of transmission signal, etc. in parallel with this, thereby performing optimum distortion compensation for the power amplifier. Therefore, a transmission signal with low distortion can be obtained.
本発明において、入力信号を増幅する第１の増幅器に接続され、該第１の増幅器の特性を制御する制御手段は、可変利得器、可変位相器、バイアス制御回路に対応する。前記トランジスタバイアス電圧可変回路、可変利得器と可変位相器を前記歪補償増幅器が実装された筐体の温度に対応して補償する第１の補償手段は、ルックアップテーブルまたは近似式制御手段に対応する。前記第１の増幅器から出力される送信信号のデューティ比を検出する検出手段は、デューティ比検出器に対応する。前記検出手段で検出されたデューティ比に対応して前記制御手段と前記第１の増幅器を制御して前記入力信号を制御するための補償量を算出する第２の演算手段は、ルックアップテーブルまたは近似式制御手段に対応する。前記第１と第２の演算手段から得られた演算結果を合成し前記制御手段と前記第１の増幅器の制御端子に供給する合成手段は、加算器に対応する。 In the present invention, the control means connected to the first amplifier for amplifying the input signal and controlling the characteristics of the first amplifier corresponds to a variable gain device, a variable phase shifter, and a bias control circuit. First compensation means for compensating the transistor bias voltage variable circuit, the variable gain device, and the variable phase shifter corresponding to the temperature of the housing in which the distortion compensation amplifier is mounted corresponds to a lookup table or an approximate expression control means. To do. The detecting means for detecting the duty ratio of the transmission signal output from the first amplifier corresponds to a duty ratio detector. The second calculation means for calculating the compensation amount for controlling the input signal by controlling the control means and the first amplifier corresponding to the duty ratio detected by the detection means is a lookup table or This corresponds to the approximate expression control means. Combining means for combining calculation results obtained from the first and second calculating means and supplying the result to the control terminal of the control means and the first amplifier corresponds to an adder.
１０，１４−１，１４−２，２４−１，２４−２，１１０，１２６，１３１，１３２…アンプ、１１，１５，１７，１８，２１，１２１，１２３，１３４…方向性結合器、１２，２２，１１１，１２４…可変利得器、１３，２３，１２５…可変位相器、１４，１３０…メインアンプ、１９，３３，１２７，１３３…バイアス制御回路、２４…サブアンプ、２５，１３５…出力信号検出器、３０，１４０…温度検出器、３１，３１ａ，４１，４３，１４１，１５１，１５３…ルックアップテーブル、３２−１〜３２−６，１４２−１〜１４２−６…加算器、４０，１５０…デューティ比検出器、４４，４５，１４３，１５４…近似式発生手段、７１…トランジスタ、７２…トランジスタチップ、７３…フレーム、７４…筐体、１２０…プレディストーション回路、１５２…係数変換手段。 10, 14-1, 14-2, 24-1, 24-2, 110, 126, 131, 132... Amplifier, 11, 15, 17, 18, 21, 121, 123, 134. , 22, 111, 124 ... variable gain device, 13, 23, 125 ... variable phase shifter, 14, 130 ... main amplifier, 19, 33, 127, 133 ... bias control circuit, 24 ... sub-amplifier, 25, 135 ... output signal Detector, 30, 140 ... Temperature detector, 31, 31a, 41, 43, 141, 151, 153 ... Look-up table, 32-1 to 32-6, 142-1 to 142-6 ... Adder, 40, 150 ... Duty ratio detector, 44, 45, 143, 154 ... Approximate expression generating means, 71 ... Transistor, 72 ... Transistor chip, 73 ... Frame, 74 ... Housing, 120 ... Predecessor Torsion circuit, 152 ... coefficient conversion unit.
Claims (13)
前記第１の増幅器からの発熱が該第１の増幅器が実装された筺体に伝達され、温度検出器で検出した前記筺体の温度変化に対応して前記制御手段と前記第１の増幅器を制御するための補償量を算出する第１の演算手段と、
前記第１の増幅器から出力される送信信号のデューティ比を検出する検出手段と、
前記検出手段で検出されたデューティ比に対応して前記制御手段と前記第１の増幅器を制御するための補償量を算出する第２の演算手段と、
前記第１と第２の演算手段から得られた演算結果を合成し前記制御手段と前記第１の増幅器の制御端子に供給する合成手段と、
を有する
歪補償増幅器。 Control means connected to a first amplifier for amplifying an input signal and controlling the characteristics of the first amplifier;
Heat generated from the first amplifier is transmitted to the housing in which the first amplifier is mounted, and the control means and the first amplifier are controlled in response to a temperature change of the housing detected by a temperature detector. First calculating means for calculating a compensation amount for
Detecting means for detecting a duty ratio of a transmission signal output from the first amplifier;
Second computing means for calculating a compensation amount for controlling the control means and the first amplifier corresponding to the duty ratio detected by the detecting means;
Combining means for combining calculation results obtained from the first and second calculating means and supplying the result to the control terminal and a control terminal of the first amplifier;
A distortion compensation amplifier.
請求項１記載の歪補償増幅器。 The control means has first and second control means, and has a second amplifier connected in parallel to the first amplifier and connected to the second control means on the input side, and the combining means Is supplied to the control terminals of the first and second control means and the first and second amplifiers, and the output signals of the first and second amplifiers are combined to produce the output signal. The distortion compensation amplifier according to claim 1, wherein distortion is compensated.
請求項１記載の歪補償増幅器。 A third amplifier to which third control means is connected is connected to the input of the first amplifier, and the control signal obtained by the synthesizing means is supplied to the third control terminal, the first and third amplifiers. The distortion compensation amplifier according to claim 1, wherein the distortion generated in the first amplifier is compensated for by supplying to the control terminal of the first amplifier.
請求項２または３のいずれかに記載の歪補償増幅器。 The distortion compensation amplifier according to claim 2, wherein the control unit includes a variable gain device and a variable phase shifter.
請求項１記載の歪補償増幅器。 The distortion compensation amplifier according to claim 1, wherein the distortion compensation amplifier includes coefficient conversion means connected to an output of the second calculation means and converting the duty ratio into a value corresponding to temperature and outputting the value to the synthesis means.
請求項１記載の歪補償増幅器。 The distortion compensation amplifier according to claim 1, further comprising approximate expression conversion means for converting output data from the temperature detector or duty ratio detector into an approximate expression to generate a control voltage and outputting the control voltage to the synthesizing means.
請求項１記載の歪補償増幅器。 The distortion compensation amplifier according to claim 1, further comprising third arithmetic means for detecting a signal level output from the first amplifier and supplying a control signal based on the signal level to the synthesis circuit.
前記トランジスタバイアス電圧可変回路、可変利得器と可変位相器を前記歪補償増幅器が実装された筐体の温度に対応して補償する第１の補償手段と、
前記歪補償増幅器の送信信号のデューティ比を検出する検出手段を有し、検出されたデューティ比に対応して補償する第２の補償手段を有し、
前記第１と第２の補償手段で得られた補償量を加え合わせて総合的に歪を補償することを特徴とした歪補償増幅器。 In a distortion compensation amplifier of a feedforward or predistortion configuration configured to control a distortion compensation amount by a transistor bias voltage variable circuit, a variable gain device and a variable phase shifter,
First compensation means for compensating the transistor bias voltage variable circuit, the variable gain device, and the variable phase device in accordance with a temperature of a housing in which the distortion compensation amplifier is mounted;
Having a detecting means for detecting a duty ratio of a transmission signal of the distortion compensating amplifier, and having a second compensating means for compensating in accordance with the detected duty ratio,
A distortion compensation amplifier characterized in that the distortion is comprehensively compensated by adding the compensation amounts obtained by the first and second compensation means.
請求項８記載の歪補償増幅器。 The distortion compensation amplifier according to claim 8, further comprising duty ratio-temperature conversion means for converting the duty ratio into temperature information and inputting the temperature information into a lookup table in addition to the temperature of the casing.
請求項８または９のいずれかに記載の歪補償増幅器。 10. The distortion compensation amplifier according to claim 8, wherein a detection result detected by the output power of the distortion compensation amplifier is input to the lookup table.
請求項８または９のいずれかに記載の歪補償増幅器。 10. The distortion compensation amplifier according to claim 8, wherein the control unit obtains a compensation amount by synthesizing at least one of the temperature and the duty ratio of the casing using an approximate expression.
前記第１の可変利得器の入力側に並列に接続された遅延回路と、該遅延回路の後段に前記第１の増幅器の出力信号が供給される第２の可変利得器と第２の可変位相器とが直列に接続されて入力端子に接続される第２の増幅器と、
前記第１の増幅器の第１のトランジスタバイアス、第１と第２の可変利得器と第１と第２の可変位相器の少なくとも１つを前記第１の増幅器が実装された筐体の温度に対応して補償する第１の補償手段と、
上記出力信号のデューティ比を検出する検出手段を有し、検出されたデューティ比に対応して前記第１と第２の増幅器の第２のトランジスタバイアス、第１と第２の可変利得器と第１と第２の可変位相器の少なくとも１つを補償する第２の補償手段と、
前記第１と第２の補償手段からの出力を合成して前記第１と第２の可変利得器、前記第１と第２の可変位相器と前記第１と第２の増幅器の制御端子に供給する制御信号合成手段と、
前記第１と第２の増幅器の出力信号を合成して前記送信信号を得る合成手段と、
を有する
歪補償増幅器。 A first amplifier in which a first variable gain device and a first variable phase shifter are connected in series on the input side;
A delay circuit connected in parallel to the input side of the first variable gain device; a second variable gain device to which an output signal of the first amplifier is supplied downstream of the delay circuit; and a second variable phase A second amplifier connected in series to the input terminal; and
The first transistor bias of the first amplifier, at least one of the first and second variable gain units, and the first and second variable phase shifters are set to a temperature of a casing in which the first amplifier is mounted. First compensation means correspondingly compensating;
Detecting means for detecting a duty ratio of the output signal; corresponding to the detected duty ratio; second transistor biases of the first and second amplifiers; first and second variable gain units; Second compensation means for compensating at least one of the first and second variable phase shifters;
The outputs from the first and second compensation means are combined to the control terminals of the first and second variable gain devices, the first and second variable phase shifters, and the first and second amplifiers. Control signal synthesizing means to supply;
Combining means for combining the output signals of the first and second amplifiers to obtain the transmission signal;
A distortion compensation amplifier.
前記遅延回路に並列に接続され、可変利得器と可変位相器が入力側に直列接続された第１の増幅器と、
前記遅延回路の出力と前記第１の増幅器の出力が合成され、該合成された信号が供給される第２の増幅器と、
前記第１または第２の増幅器のトランジスタバイアス、前記可変利得器と前記可変位相器の少なくとも１つを前記第２の増幅器が実装された筐体の温度に対応して補償する第１の補償手段と、
送信信号のデューティ比を検出する検出手段を有し、検出されたデューティ比に対応して前記第１または第２の増幅器のトランジスタバイアス、前記可変利得器と可変位相器の少なくとも１つを補償する第２の補償手段と、
前記第１と第２の補償手段からの出力を合成して前記第１または第２の増幅器のトランジスタバイアス、前記可変利得器と可変位相器の少なくとも１つに供給し、前記第２の増幅器から出力される送信信号の歪を補償する制御信号合成手段と、
を有する
歪補償増幅器。 A delay circuit for delaying the input signal;
A first amplifier connected in parallel to the delay circuit, wherein a variable gain device and a variable phase shifter are connected in series on the input side;
A second amplifier to which the output of the delay circuit and the output of the first amplifier are combined, and the combined signal is supplied;
First compensation means for compensating at least one of the transistor bias of the first or second amplifier, the variable gain device and the variable phase shifter in accordance with the temperature of the casing in which the second amplifier is mounted. When,
And detecting means for detecting a duty ratio of the transmission signal, and compensating for at least one of the transistor bias of the first or second amplifier and the variable gain device and the variable phase shifter in accordance with the detected duty ratio. A second compensation means;
The outputs from the first and second compensation means are combined and supplied to the transistor bias of the first or second amplifier, at least one of the variable gain device and the variable phase device, and from the second amplifier. Control signal synthesis means for compensating for distortion of the output transmission signal;
A distortion compensation amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008171265A JP2010011370A (en) | 2008-06-30 | 2008-06-30 | Distortion compensation amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008171265A JP2010011370A (en) | 2008-06-30 | 2008-06-30 | Distortion compensation amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010011370A true JP2010011370A (en) | 2010-01-14 |
Family
ID=41591255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008171265A Pending JP2010011370A (en) | 2008-06-30 | 2008-06-30 | Distortion compensation amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010011370A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011002545A1 (en) | 2010-01-21 | 2011-07-28 | Yazaki Corp. | Power supply device for a sliding panel |
| CN111164885A (en) * | 2017-10-17 | 2020-05-15 | 株式会社Kmw | Method and device for correcting performance of power amplifier |
| JP2023112825A (en) * | 2022-02-02 | 2023-08-15 | 株式会社日立国際電気 | Distortion compensation circuit, wireless device |
-
2008
- 2008-06-30 JP JP2008171265A patent/JP2010011370A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011002545A1 (en) | 2010-01-21 | 2011-07-28 | Yazaki Corp. | Power supply device for a sliding panel |
| CN111164885A (en) * | 2017-10-17 | 2020-05-15 | 株式会社Kmw | Method and device for correcting performance of power amplifier |
| JP2020534768A (en) * | 2017-10-17 | 2020-11-26 | ケイエムダブリュ インコーポレーテッドＫｍｗ Ｉｎｃ． | Power amplifier performance correction method and equipment for that purpose |
| US11177784B2 (en) | 2017-10-17 | 2021-11-16 | Kmw Inc. | Method and apparatus for compensating power amplifier performance |
| CN111164885B (en) * | 2017-10-17 | 2024-03-15 | 株式会社Kmw | Power amplifier performance correction method and device |
| JP2023112825A (en) * | 2022-02-02 | 2023-08-15 | 株式会社日立国際電気 | Distortion compensation circuit, wireless device |
| JP7780347B2 (en) | 2022-02-02 | 2025-12-04 | 株式会社国際電気 | Distortion compensation circuit, wireless equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5742186B2 (en) | Amplifier | |
| CN1326321C (en) | Calibration of Adaptive Signal Conditioning Systems | |
| US6069530A (en) | Apparatus and method for linear power amplification | |
| JP4044086B2 (en) | Transmitter for performing digital predistortion, and control method for predistortion in transmitter | |
| EP1695438B1 (en) | Amplifier linearization using non-linear predistortion | |
| US20090258611A1 (en) | Polar modulation transmission apparatus and polar modulation transmission method | |
| KR102508414B1 (en) | Rf transceiver front end module with improved linearity | |
| US9190959B2 (en) | Circuit, transceiver and mobile communication device | |
| JP2015099972A (en) | Transmitter module | |
| US20110095820A1 (en) | Method for pre-distorting a power amplifier and the circuit thereof | |
| KR101613012B1 (en) | Amplification apparatus | |
| US20040164798A1 (en) | Circuit and method for compensating for nonliner distortion of power amplifier | |
| US7848455B2 (en) | Transmission circuit comprising multistage amplifier, and communication device | |
| KR100346324B1 (en) | Distortion compensation circuit | |
| JP5049562B2 (en) | Power amplifier | |
| JP2004015769A (en) | Transmission amplifier | |
| JP5441817B2 (en) | Transmission circuit and transmission method | |
| JP2010011370A (en) | Distortion compensation amplifier | |
| CN1918798B (en) | Transmission power control device | |
| WO2010076845A1 (en) | Polar modulation apparatus and communication device | |
| JP4700623B2 (en) | Electronic circuit | |
| JP2003078359A (en) | Amplifier | |
| JP2012165124A (en) | Amplification device | |
| WO2011004557A1 (en) | Polar modulation transmission circuit and polar modulation transmission method | |
| KR100865886B1 (en) | Device for compensating for nonlinearity in high frequency amplifiers |