[go: up one dir, main page]

JP2010010644A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010010644A
JP2010010644A JP2008280132A JP2008280132A JP2010010644A JP 2010010644 A JP2010010644 A JP 2010010644A JP 2008280132 A JP2008280132 A JP 2008280132A JP 2008280132 A JP2008280132 A JP 2008280132A JP 2010010644 A JP2010010644 A JP 2010010644A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
support substrate
resin
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008280132A
Other languages
English (en)
Inventor
Takao Sato
隆夫 佐藤
Soichi Honma
荘一 本間
Shinya Shima
真也 志摩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008280132A priority Critical patent/JP2010010644A/ja
Priority to US12/471,923 priority patent/US7985663B2/en
Publication of JP2010010644A publication Critical patent/JP2010010644A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/014
    • H10P72/74
    • H10W90/00
    • H10P72/743
    • H10P72/744
    • H10W72/5522
    • H10W74/00
    • H10W74/117
    • H10W90/22
    • H10W90/722
    • H10W90/724

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】支持基板を使用して半導体装置を製造するに際し、前記支持基板を繰り返し使用でき、前記支持基板の除去を、前記半導体装置を構成する配線層等に不具合を生じることなく短時間で行うことができ、もって前記半導体装置を簡易かつ短時間で製造できる手段を提供する。
【解決手段】支持基板11上に熱可塑性樹脂からなる樹脂層12を形成し、前記樹脂層上に絶縁層13、15及び配線層14、16を順次に形成し、前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体17、18を形成する工程と、前記配線層上に半導体チップ23、24を実装する工程と、前記樹脂層を加熱させ、前記支持基板及び前記絶縁層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記絶縁層を分離することにより半導体装置30を得る。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
携帯型電話器等の小型かつ薄型の携帯型電子機器に搭載される半導体装置では、その実装面積が狭く、かつ実装高さが低いことから、複数の半導体チップを搭載する場合、単一の基板の両面に前記複数の半導体チップをそれぞれ搭載し、いわゆる両面実装型の半導体装置として構成する。このような両面実装型の半導体装置において、前記複数の半導体チップを積層する前記基板としては、樹脂やSi基板等が用いられる。
上記両面実装型の半導体装置を製造するに際しては、例えば、最初に所定の支持基板を準備し、この支持基板上に前記基板を配置し、所定の配線層を形成した後、前記配線層上に前記基板の一方の面に位置する半導体チップを実装する。次いで、前記支持基板を除去した後、前記基板の他方の面に、別途配線層を介してさらに半導体チップを追加形成することによって、目的とする両面実装型の半導体装置を得る。
なお、前記半導体装置は、必要に応じて、外部接続回路及び外部接続端子等が形成されたマザーボード等の上に実装することができる。
上述のようにして両面実装型の半導体装置を製造する際に、前記基板の厚さが約100μmと極めて薄いため、上記支持基板を除去するに際しては、単純な機械的剥離によって行うことができない。したがって、上記支持基板の除去に際しては、従来、様々な工夫がなされている。
例えば、特許文献1及び2などにおいては、前記支持基板をCu等の金属から構成し、かかる支持基板をウエットエッチングによって溶解除去する方法が開示されている。しかしながら、これらの方法では、前記支持基板を除去する際に、前記支持基板を溶解して消失させてしまうことから、上述した半導体装置を製造する度に前記支持基板を準備作製しなければならない。このため、前記半導体装置の製造コストが増大してしまうという問題があった。
また、特許文献3では、前記支持基板をガラスから構成し、前記支持基板を介してその上に位置する前記基板にレーザ光を照射してアブレーションし、前記支持基板を前記基板から剥離する技術が開示されている。
しかしながら、この方法では、使用する前記レーザ光は、前記基板を構成する材料の種類及び前記支持基板を構成するガラスの種類等に依存して決定されるので、これら材料の組み合わせによっては、上記アブレーションを適切に行うことが可能な波長領域及び強度のレーザ光を準備できない場合がある。また、本方法では、前記レーザ光を用いているため、上記アブレーションを行うには厳密な制御が要求され、半導体装置全体の製造方法が複雑化してしまうという問題がある。
さらに、特許文献4では、上記支持基板と上記基板との間に有機溶剤に溶解するシートを形成し、前記シートを溶解除去することによって、前記支持基板を前記基板から剥離して除去することが開示されている。また、特許文献5では、前記シートに代えて金属層を形成し、かかる金属層を酸又はアルカリで溶解除去し、前記支持基板を前記基板から剥離して除去することが開示されている。
しかしながら、これらの技術において、有機溶剤及び酸、アルカリは、前記シートあるいは前記金属層の露出した側面から内部に浸透させて溶解除去するものであるため、前記浸透に長時間を要し、その結果、前記シートあるいは前記金属層の溶解除去、しいては前記支持基板の前記基板からの除去に際して長時間を要してしまうという問題があった。
また、特許文献4では、上記支持基板と上記基板との間に有機バインダ等を含む層を形成し、かかる層を高温で焼失させ、それによって前記支持基板を前記基板から除去することが開示されている。しかしながら、このような高温処理を用いると、半導体装置を構成する半導体チップや配線層等が変形したり、機能不全に陥ったりしてしまう。
さらに、特許文献6では、上記支持基板と上記基板との間に接着層を形成し、かかる接着層中の発泡剤を発泡させて、前記接着層の、前記支持基板との接着面積を減少させ、これによって前記支持基板を前記基板から除去することが開示されている。しかしながら、この方法では、前記発泡剤の発泡に伴って、前記基板の上方に形成されている配線層が変形したり、前記支持基板を前記基板から除去する以前に、半導体チップを前記基板上に実装する際のリフローにおける加熱操作によって発泡してしまい、前記半導体チップの実装を実際に行うことができなくなったりしてしまうという問題がある。
特開2000−323613号 特開2004−200668号 特開2000−196243号 特開平9−18147号 特開2002−164467号 特開2007−173622号
本発明は、支持基板を使用して半導体装置を製造するに際し、前記支持基板を繰り返し使用でき、前記支持基板の除去を、前記半導体装置を構成する配線層等に不具合を生じることなく短時間で行うことができ、もって前記半導体装置を簡易かつ短時間で製造することを目的とする。
本発明の一態様は、支持基板上に熱可塑性樹脂からなる樹脂層を形成する工程と、前記樹脂層上に絶縁層及び配線層を順次に形成する工程と、前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体を形成する工程と、前記配線層上に半導体チップを実装する工程と、前記樹脂層を加熱させ、前記支持基板及び前記絶縁層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記絶縁層を分離する工程と、を具えることを特徴とする、半導体装置の製造方法に関する。
また、本発明の他の態様は、支持基板上に熱可塑性樹脂からなる樹脂層を形成する工程と、前記樹脂層上にバッファ層を形成する工程と、前記バッファ層上に絶縁層及び配線層を順次に形成する工程と、前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体を形成する工程と、前記配線層上に半導体チップを実装する工程と、前記樹脂層を加熱させ、前記支持基板及び前記バッファ層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記バッファ層を分離する工程と、を具えることを特徴とする、半導体装置の製造方法に関する。
上記態様によれば、支持基板を使用して半導体装置を製造するに際し、前記支持基板を繰り返し使用でき、前記支持基板の除去を前記半導体装置を構成する配線層等に不具合を生じることなく短時間で行うことができ、もって前記半導体装置を簡易かつ短時間で製造することができる。
以下、本発明の具体的な実施形態について説明する。
(第1の実施形態)
図1は、第1の実施形態における半導体装置の製造方法を示す工程図である。
最初に、図1(a)に示すように、支持基板11を準備し、この支持基板11上に熱可塑性樹脂からなる第1の樹脂層12を形成する。第1の樹脂層12は、スピンコート法、印刷法、及びラミネート法などの汎用の手法を用いて形成することができる。
支持基板11は特に限定されるものではないが、Si等の半導体基板の他、金属基板、ガラス基板等、目的とする半導体装置を製造するに際して行う熱処理や化学的処理等に耐えるような任意の基板から構成することができる。
第1の樹脂層12は、後に示すような加熱処理によって粘度が低下し、その上に形成される絶縁層(を含むアセンブリ)と支持基板11とをスライドさせることによって生じるせん断力が作用することによって、支持基板11が前記絶縁層から剥離できるような熱可塑性樹脂からなることが必要である。具体的には、上記加熱処理が200〜250℃の範囲で行うものであるので、これらの温度において剥離容易となるように、250℃の温度における粘度が1×10cps以下となるようなものが好ましい。
上述のような要件を満足する熱可塑性樹脂としては、ポリスチレン系、メタクリル樹脂系、ポリエチレン系、ポリプロピレン系及びセルロース系を例示することができる。しかしながら、以下に示すように、加熱処理による粘度低下及び負荷されるせん断力によって、支持基板11が、その上に形成される絶縁層(を含むアセンブリ)から容易に剥離できるものであれば、上述した具体的な熱可塑性樹脂に限定されるものではなく、任意の熱可塑性樹脂を用いることができる。
なお、第1の樹脂層12の厚さの例としては0.1μmから70μmである。
次いで、図1(b)に示すように、第1の樹脂層12上に、第1の絶縁層13、第1の配線層14、第2の絶縁層15及び第2の配線層16を順次に形成するとともに、層間接続体としてビア17及び18を形成する。ビア17は、後に絶縁層13及び15を基板として、その両面に形成する半導体チップ間を直接電気的に接続するためのものであり、ビア18は、第1の配線層14及び第2の配線層16を電気的に接続するとともに、これらで前記半導体チップを電気的に接続するためのものである。
第1の絶縁層13及び第2の絶縁層15は、例えばCVD法やスパッタリング法、あるいはスピンコート法などの公知の成膜手法を用いて形成することができる。第1の配線層14及び第2の配線層16は、メッキ法やスパッタリング法などの公知の成膜手法を用いてベタ状の金属膜を形成した後、露光現像処理によるパターニングによって得ることができる。
また、ビア17及び18は、予め第1の絶縁層13及び第2の絶縁層15に対してビアホールを形成した後、上記第1の配線層14及び第2の配線層16となる前記ベタ状の金属膜の形成と相伴って、前記ビアホールを埋設するように、絶縁層毎に形成する。なお、ビア17及び18をメッキ法によって形成する場合は、後の実施形態で示すように、例えばTi膜/Cu膜のシード膜を前記ビアとなるスルーホール内に形成しておき、前記シード膜を電極としてメッキ処理を行ってビア17及び18を形成する。
なお、本例では、絶縁層の数を2とし、配線層の数を2としているが、必要に応じて任意の数とすることができる。例えば、3以上とすることもできるし、単層とすることもできる。また、図では上層の配線上に絶縁層が図示されていないが、もちろん前記絶縁層を形成してもよい。
次いで、図1(c)に示すように、バンプ21が裏面(機能面)側に形成された第1の半導体チップ23及びバンプ22が裏面(機能面)側に形成された第2の半導体チップ24を準備し、バンプ21及び22が、それぞれ第2の配線層16及びビア17と電気的に接続するようにして第1の半導体チップ23及び24を実装する(フリップチップ実装)。第2の配線層16がCuであればCuと半導体チップ23及び24に形成したバンプで接続を行う。またあらかじめフリップチップ実装前に第2の配線層16上のパッドにバンプや金属膜を形成してもよい。バンプや金属膜はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。無電解めっきでNi/Pd/AuやNi/Auを形成してもよい。
フリップチップ実装は、フリップチップボンダーを用い、リフロー炉に入れて接続し、フラックスを洗浄液で除去するようにして実施する。またはフラックスを用いずにバンプ21及び22の酸化膜を、プラズマを用いて除去し、フリップチップボンダーを用いてパルスヒートで接続を行ってもよい。
なお、バンプ21及び22は、SnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
なお、第1の半導体チップ23及び24と第2の絶縁層15との間には、適宜アンダーフィル樹脂(図示せず)を充填し、第1の半導体チップ23及び24の固定を図るとともに、バンプ21及び22の保護を図ることができる。
次いで、同じく図1(c)に示すように、第2の配線層16、並びに第1の半導体チップ23及び24を封止するようにして、熱硬化性樹脂からなる第2の樹脂層25を形成する。前記封止の方法は、圧縮成形や、トランスファー成形、インジェクション、印刷、フィルムラミネート等の汎用の方法を用いて行うことができる。
なお、前記熱硬化性樹脂は、エポキシ系樹脂等汎用のものを用いることができる。
また、上記アンダーフィル樹脂を形成する際に、ノーフローアンダーフィルを用いれば、第1の半導体チップ23及び24のフリップチップ実装とアンダーフィルを同時に行うこともできる。
次いで、図1(c)に示すような半導体装置のアセンブリを所定温度に加熱し、図1(d)に示すように、熱可塑性樹脂からなる第1の樹脂層12の粘度を低下させ、前記アセンブリの第1の絶縁層13から第2の樹脂層15までの積層体と支持基板11とを、これらの面と略平行となるような方向に相対的に移動させ、この際に生じるせん断力を利用して前記積層体を支持基板11から分離する。この結果、図1(e)に示すように、前記積層体を半導体装置中間体30として支持基板11から分離することができる。
半導体装置中間体30は、第1の絶縁層13及び第2の絶縁層15を基板とした場合、片面のみが実装された半導体装置である。
なお、上述した略平行な移動に加えて、上下方向にも多少の割合で移動させる(引張上げる)ことによって、上記分離を促進することができる。
上述した加熱処理は、例えば200〜250℃の範囲で行う。このような温度範囲であれば、前記加熱処理によって第1の半導体チップ23及び第2の半導体チップ24の、上述したフリップチップ接合等や配線層14及び15の変形等、前記半導体アセンブリが熱的なダメージを受けることがない。
また、上述したように、前記加熱処理による前記積層体と支持基板11との分離を容易に行うようにするために、第1の樹脂層12を構成する熱可塑性樹脂は、250℃の温度における粘度が1×10cps以下となるようなものが好ましい。
なお、残存した第1の樹脂層12は、適宜溶剤等で溶解除去する。
次いで、図1(f)に示すように、半導体装置中間体30における第1の絶縁層13の、支持基板11を分離除去した側の面に、ビア17及び18を介して第1の半導体チップ23及び24と電気的に接続するようにして第2の半導体チップ28及び29を実装する。第2の半導体チップ28及び29の裏面側(機能面側)には、バンプ26及び27が形成されているので、第2の半導体チップ28及び29は、実際にはバンプ26及び27を介して第1の半導体チップ23及び24と電気的に接合されるようになる。ビア17および18がCuであればCuと半導体チップ28及び29に形成したバンプで接続を行う。またあらかじめフリップチップ実装前にビア17および18上にバンプや金属膜を形成してもよい。バンプや金属膜はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。無電解めっきでNi/Pd/AuやNi/Auを形成してもよい。
なお、バンプ26及び27は、SnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
なお、第2の半導体チップ28及び29を実装する際に、片面実装の半導体装置である半導体装置中間体30における第2の樹脂層25は、既に硬化しているため、第2の樹脂層25を搬送基材として利用することができる。
次いで、同じく図1(f)に示すように、第2の半導体チップ28及び29を、半導体装置40を形成するための封止材である、第3の樹脂層35で封止することにより、目的とする半導体装置40を得ることができる。なお、第2の半導体チップ28及び29と支持基板11を分離除去した側の面との間にアンダーフィル樹脂を形成してもよい。半導体装置40は、第1の絶縁層13及び第2の絶縁層14を基板とした場合、その両面に半導体チップが実装されてなる両面実装型の半導体装置である。
本実施形態においては、片面実装の半導体装置である半導体装置中間体30を製造する際に、支持基板11と半導体装置中間体30を構成する第1の絶縁層13との間に、熱可塑性樹脂からなる第1の樹脂層12を介在させ、この第1の樹脂層12を加熱して粘度を低下させるとともに、支持基板11及び第1の絶縁層13間を相対的に平行移動させることによって生じたせん断力を利用して、支持基板11を第1の絶縁層13から分離し、半導体装置中間体30を得るようにしている。そして、半導体装置中間体30の、支持基板11を分離した側の面に別途半導体チップ28及び29を実装して目的とする両面実装型の半導体装置40を得るようにしている。
したがって、支持基板11は、分離除去に際して消失することがないので、上述のような片面実装の半導体装置を作製する際に繰り返し使用することができる。また、支持基板11の分離除去を、第1の樹脂層12を構成する熱可塑性樹脂の加熱による粘度低下と、水平方向の相対移動による第1の樹脂層12に作用するせん断力とを利用して実施しているのみであるので、極めて簡易に短時間で行うことができる。
また、前記加熱処理は、200〜250℃程度の低い温度範囲で行っているので、半導体装置中間体30となる半導体装置アセンブリのフリップチップ接合等や配線層14及び16の変形等の熱的な不具合を防止することができる。
なお、図1(f)に示す半導体装置40は、必要に応じて個片化することができる。
(第2の実施形態)
図2は、第2の実施形態における半導体装置の製造方法を示す工程図である。本実施形態は、第1の実施形態の変形例であり、第1の絶縁層13の、第1の樹脂層12と隣接する側に溝部13Aが設けられている点で相違し、その他の点については第1の実施形態と同様である。したがって、本実施形態では、かかる相違点のみについて説明する。
本実施形態では、第1の絶縁層13の、第1の樹脂層12と隣接する側に溝部13Aが形成されているので、第1の樹脂層13を加熱する際に発生するガスを外部に放出させることができる。したがって、第1の樹脂層13の加熱処理に際して、かかる層の膨張を抑制することができ、第1の樹脂層13の膨張に起因したフリップチップ接合の不備や配線層の変形等の問題を回避することができる。
なお、本態様は、以下に述べる総ての態様に対して適用することができる。
なお、ガス放出口は、上述のような第1の絶縁層13に形成した溝部13Aのみならず、任意の形状に形成することができる。例えば、第1の絶縁層13及び第2の絶縁層15を貫通し、第2の樹脂層25で封止されていない表面に開口するような貫通孔とすることもできる。
(第3の実施形態)
図3は、第3の実施形態における半導体装置の製造方法を示す工程図である。本実施形態は、第1の実施形態の変形例であり、第1の樹脂層12と第1の絶縁層13との間に金属層19が設けられている点で相違し、その他の点については第1の実施形態と同様である。したがって、本実施形態では、かかる相違点のみについて説明する。
本実施形態では、第1の樹脂層12と第1の絶縁層13との間に金属層19が設けられている。したがって、第1の絶縁層13中にビアホールを形成する際のエッチング液や、レーザ光等が第1の樹脂層12中に浸漬したり浸透したりするのを効果的に抑制することができ、支持基板11の分離以前に第1の樹脂層12が部分的あるいは全体的に消失するようなことを防止することができる。
金属層19は、例えば耐腐食性の高い、金や白金、パラジウム等の金属やTi、TiN、Ta、TaN、Ni、Cu、Pdやこれらの複合膜などから構成することができる。
(第4の実施形態)
図4は、上述のようにして得た半導体装置40のモジュールの一例を示す図である。本例の半導体装置モジュール50では、図1(f)に示す半導体装置40の、第2の半導体チップ28及び29が第3の樹脂層35で実装される以前の状態のアセンブリ41を、マザーボード52に第1の半導体チップ23及び24が下側となるようにして実装したものである。
したがって、半導体装置モジュール50は、図4に示すように、絶縁性基板51と、この基板51の両面に実装された第1の半導体チップ23及び24、並びに第2の半導体チップ28及び29とを具えている。絶縁性基板51は、上記第1の実施形態で説明したように、例えば第1の絶縁層13、第1の配線層14、第2の絶縁層15及び第2の配線層16が順次に形成されてなるとともに、ビア17及び18を含むようにして構成する。この場合、上述したように、第1の半導体チップ23及び24と、第2の半導体チップ28及び29とは、ビア17及び18を介して電気的に接続されている。もちろん、第1の半導体チップ23及び24と絶縁層間、第2の半導体チップ28及び29と絶縁層間にアンダーフィル樹脂を形成してもよい。
アセンブリ41は、マザーボード52上に接着剤57を介して固定されている。さらにアセンブリ41は、熱硬化性樹脂からなる樹脂層56によって封止されている。
マザーボード52の主面側には電極パッド53が形成され、絶縁性基板51上に形成した図示しない電極パッドとワイヤ54で電気的に接続されている。なお、マザーボード52の裏面側には半田ボール55が形成されており、図示しない外部装置と電気的に接続されるように構成されている。
マザーボード52の裏面側には適宜配線層を形成し、マザーボード52内を貫通するようにして形成した電気プラグ52Aを介して、電極パッド53と半田ボール55とが互いに電気的に接続するように構成されている。
本例では、アセンブリ41をマザーボード52上に実装する際に、第1の半導体チップ23及び24が下側に位置するようにしている。この場合、第1の半導体チップ23及び24は、上述したように、既に熱硬化性樹脂からなる樹脂層25によって封止されているので、樹脂層25はアセンブリ41をマザーボード52上に実装する際の支持材として機能する。
上述したように、絶縁性基板51は絶縁層等から構成されるため、その厚さは約100μm以下と極めて低い。したがって、通常の操作でアセンブリ41をマザーボード52上に実装しようとすると、絶縁性基板51に上方から圧力が負荷されたような場合に、絶縁性基板51が割れてしまい、破損する場合がある。
しかしながら、本例では、絶縁性基板51の下方に樹脂層25が存在し、かかる樹脂層が支持材として機能するので、絶縁性基板51に上方から圧力が負荷されたような場合においても、絶縁性基板51の破損を防止することができる。したがって、図4に示すように、両面実装型半導体装置40をマザーボードに実装して、マザーボード実装型の半導体装置モジュールを得る場合においても、その操作性を容易にし、絶縁性基板51の破損防止による半導体装置モジュール50の製造歩留まりを向上させることができる。
(第5の実施形態)
図5及び6は、本実施形態における半導体装置の製造方法における工程を示す断面図である。
最初に、図5(a)に示すように、Si等の半導体基板(例えば8インチSiウエハ)等からなる支持基板11を準備し、この支持基板11上に熱可塑性樹脂からなる第1の樹脂層12及びバッファ層63を順次形成する。第1の樹脂層12は、上述したように、ポリスチレン系、メタクリル樹脂系、ポリエチレン系、ポリプロピレン系、セルロース系の熱可塑性樹脂から構成することができ、その厚さは例えば5μmとすることができる。
バッファ層63は、例えば熱硬化性樹脂から構成することができる。これによって以下に示す剥離行程における加熱の際に、第1の樹脂層12の軟化に伴ってバッファ層63が硬化するようになり、両者の界面における応力生成を抑制することができる。したがって、バッファ層63の割れ等を防止することができ、以下に示す剥離行程の際にその作用効果を十分に奏することができるようになる。
但し、バッファ層63が以下に詳述するような効果を奏する限りにおいて、熱硬化性樹脂以外のその他の材料をも適宜に用いることができる。
なお、バッファ層63を熱硬化性樹脂から構成する場合、ポリイミド、ザイロン、フェノール系樹脂、アクリル系樹脂等から構成することができる。また、この場合のバッファ層13の厚さは例えば3μmとすることができる。
次いで、図5(b)に示すように、バッファ層63上に第1の絶縁層13を形成する。この第1の絶縁層13は、例えば厚さ3μmのポリイミドから構成することができる。次いで、第1の絶縁層13に対して露光現像処理を行い、例えば、20μm径、40μmピッチで開口部を形成した後、前記開口部内に例えば厚さ0.1μmのTi膜及び厚さ0.3μmのCu膜をめっきのシード膜14Aとして形成する。
次いで、レジストを例えば5μmの厚さに塗布し、露光現像処理を行うことによってマスクパターンを形成し、シード膜14Aを電極として電解Cuめっきを行う。その後、レジストを除去し、シード膜14Aをエッチング除去することによって、図5(c)に示すような第1の配線層14を得ることができる。なお、上記電解Cuめっきによって、上記開口部内には層間接続体としてのビア14Cが形成される。
シード膜14AのCu膜は硫酸と過酸化水素水とを混合させた溶液を用いてウエットエッチングし、Ti膜はアンモニア水と過酸化水素水とを混合させた溶液を用いたウエットエッチングによって除去することができる。
その後、図5(c)に示すような工程を繰り返し、第1の絶縁層13上に第2の絶縁層15及び第3の絶縁層66を順次に形成し、得られた開口部内にシード膜16Aを用いて電界Cuめっきを行い、第2の配線層16を形成する。なお、上記電解Cuめっきによって、上記開口部内には層間接続体としてのビア16Cが形成される。
次いで、第3の絶縁層66を第2の配線層16のパッド部分が露出するようにして露光現像して開口部66Aを形成する(図5(d)参照)。また、開口部66Aは、例えば20μm径(40μmピッチ)とすることができる。
その後、図6(a)に示すように、バンプが形成された第1の半導体チップ23をフリップチップ実装する。フリップチップ実装は、上述したように、フリップチップボンダーを用い、リフロー炉に入れて接続し、フラックスを洗浄液で除去するようにして実施する。またはフラックスを用いずにバンプ21の酸化膜を、プラズマを用いて除去し、フリップチップボンダーを用いてパルスヒートで接続を行ってもよい。また開口部66Aにあらかじめ、バンプや金属膜を形成してもよい。バンプや金属膜はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。無電解めっきでNi/Pd/AuやNi/Auを形成してもよい。
その後、第1の半導体チップ23と第3の絶縁層66との間にアンダーフィル樹脂69を注入するとともに、このアンダーフィル樹脂69及び第1の半導体チップ23を覆うようにして封止樹脂層(第2の樹脂層)25を形成する。
バンプ21は、SnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
次いで、図6(b)に示すような構造体を例えば230℃に加熱し、樹脂層12の粘度を低下させて軟化せしめるとともに、支持基板11及びバッファ層13を、平行及び垂直方向に相対的に移動させて樹脂層12をせん断し、支持基板11及びバッファ層13を分離する。なお、バッファ層13は、上述のような温度では軟化することなく、堅固な状態を保持している。
図6(b)に示すような剥離行程において、バッファ層63が存在しないと、上述した加熱によって樹脂層12が軟化した際に、その熱膨張によって上方に位置する絶縁層13,15及び66や配線層14及び16に歪み応力が作用して変形し、配線層14及び16の剥離や位置ずれ等が生じてしまい、最終的に得た半導体装置において電気的な不良が発生し、前記半導体装置が目的とする作用効果を生じなくなってしまう場合がある。
一方、バッファ層63が存在することによって、第1の樹脂層12が軟化した際にもバッファ層63自体は軟化することなく、元の状態(形態)を保持する。したがって、バッファ層63上に位置する絶縁層13,15及び66や配線層14及び16に歪み応力が作用することがなく、配線層14及び16の剥離や位置ずれ等が生じず、最終的に得た半導体装置において電気的な不良が発生することがなくなる。結果として前記半導体装置は目的とする作用効果を生じることができるようになり、前記半導体装置の製造歩留りが向上する。
なお、上述したように、バッファ層63を熱硬化性樹脂から構成することによって、第1の樹脂層12の軟化に伴ってバッファ層63が硬化するようになるので、両者の界面における応力生成を抑制することができるようになる。したがって、上記剥離行程において、バッファ層63の割れ等をより効果的に防止することができるようになる。
次いで、図6(c)に示すように、バッファ層63に付着した第1の樹脂層12の残渣をアセトン等の溶剤で除去し、次いで、バッファ層63をエッチング液あるいはOアッシャーで除去する。
次いで、図6(d)に示すように、バッファ層63の除去等によって出現したシード膜14Aを除去する。本例では、例えばシード膜14Aを構成するTi膜をアンモニア水と過酸化水素水とを混合させた溶液を用いてウエットエッチングする。
その後、図6(e)に示すように、露出したビア14Cにバンプ26を形成した第2の半導体チップ28をフリップチップ実装する。バンプ26はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
なお、露出したビア14Cにあらかじめバンプや電極層を形成してもよい。バンプや金属膜はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。無電解めっきでNi/Pd/AuやNi/Auを形成してもよい。
図7は、上述した製造方法を用いて得た半導体装置モジュールの一例を概略的に示す断面構成図である。
図7に示す半導体装置モジュール70は、プリント配線板71の上側に第2の半導体チップ28及び29がバンプ26及び27を介して電気的に接続されており、プリント配線板71の下側には2組の第1の半導体チップ18及び19がバンプ21及び22を介して電気的に接続されている。また、プリント配線板41及び半導体チップ18、33は、上述した工程で形成された封止樹脂層(第2の樹脂層)25を介してマザーボード74上に配置固定されている。マザーボード74の下面には、外部回路と電気的な接続を行うための半田ボール75が形成されている。
さらに、プリント配線板71とマザーボード74とはAuワイヤ76で電気的に接続され、全体をモールド樹脂層(第3の樹脂層)35で封止している。
図7に示す半導体装置70において、プリント配線板71は、上述した製造方法に基づいて、絶縁層13、15、66、配線層14、16、及びビア14C、16Cから構成されている。また、バンプ26に接触して形成されている電極層67は省略している。同様に、アンダーフィル樹脂についても記載を省略している。
次いで、図7に示す半導体装置70を温度サイクル試験に供して、その信頼性を調べた。なお温度サイクル試験は−55℃(30min)〜25℃(5min)〜125℃(30min)を1サイクルとして行った。その結果3000サイクル後でも、半導体チップ23、24及び28,29の接続箇所において破断が生じることはなかった。
(第6の実施形態)
図8は、本実施形態における半導体装置の製造方法における工程を示す断面図である。図8は、第5実施形態における図7(d)に相当し、バッファ層63と第1の絶縁層13との間に金属層81が介在している点で相違する。
本態様では、バッファ層63と第1の絶縁層13との間に金属層81が設けられていることにより、金属層81は、第1の実施形態の図6(c)に関連させて説明した、第1の樹脂層12を介した支持基板11及びバッファ層63の剥離後の、バッファ層63をエッチング除去する際のエッチングストッパー膜として機能する。したがって、バッファ層63のエッチング除去の際に、その上方に位置する絶縁層13、15、66及び配線層14、16等が前記エッチングの影響を受けることなく、安定的に存在できるようになる。金属層81としては例えば耐腐食性の高い、金や白金、パラジウム等の金属やTi、TiN、Ta、TaN、Ni、Cu、Pdやこれらの複合膜などから構成することができる。
結果として、例えば図7のような形態で得られる半導体装置の特性劣化を効果的に抑制することができる。
(第7の実施形態)
図9及び10は、本実施形態における半導体装置の製造方法における工程を示す断面図である。
最初に、図9(a)に示すように、例えば8インチSiウエハからなる支持基板11を準備し、この支持基板11上に熱可塑性樹脂からなる第1の樹脂層12及びバッファ層63を順次形成する。第1の樹脂層12及びバッファ層63は、第6の実施形態と同様の材料から構成することができ、それらの厚さについても第6の実施形態と同様に設定することができる。
次いで、バッファ層63上に、例えばCVD法でSiN膜94を0.1μmの厚さに形成し、次いで、SiO膜95を0.1μmの厚さに形成する。レジストを5μm塗布し、露光現像処理によって、SiN膜94及びSiO膜95を20μm径(40μmピッチ)で開口する。
なお、本例では、SiN膜94及びSiO膜95に形成した開口部の大きさ及びピッチを上述した実施形態と同様に設定したが、本例のようにSiN等の無機膜を用いた場合は、より微細な径及びピッチとすることができる。したがって、以下に形成する配線層のパターンをより微細化することができる。
次いで、図9(b)に示すように、前記開口部内にシード膜14Aを形成し、電解Cuめっきを施す。その後、CMPを用いて形成されたCuめっき膜を平坦化し、前記開口部を埋設するとともに、SiO膜95の主面と同一平面レベルの第1の配線層14を形成する。なお、シード膜14Aは、上記態様に従って、Ti膜及びCu膜の2層構造とすることができる。
次いで、図9(c)に示すように、SiN膜94及び第1の配線層14上に第1の絶縁層13を形成する。この第1の絶縁層13は、上記形態と同様に、例えば厚さ3μmのポリイミドから構成することができる。次いで、第1の絶縁層13に対して露光現像処理を行い、例えば、20μm径、40μmピッチで、第1の配線層14に相当する箇所に開口部を形成した後、前記開口部内にシード膜16Aを形成し、電解Cuめっきを行う。これによって、前記開口部内には層間接続体としてのビア16Cが形成されるとともに、第1の絶縁層13上には第2の配線層15が形成される。
次いで、図9(d)に示すように、第1の絶縁層13上に第2の配線層16を覆うようにして第2の絶縁層15を形成し、所定のレジストをパターニングしてマスクとして用いることにより、第2の配線層16のパッドが露出するようにして開口部97Aを形成する。
次いで、図10(a)に示すように、前記開口部内にバンプ21を形成するとともに、バンプ21に対して第1の半導体チップ23をフリップチップ実装する。
なお、フリップチップ実装及びバンプ21に関しては、上述した実施形態と同様にして行うことができ、同様の材料から構成することができる。次いで、図10(b)に示すように、半導体チップ239を覆うようにして封止樹脂層(第2の樹脂層)25を形成する。また開口部97A内にあらかじめ電極層を形成してから、バンプ21を形成してもよい。前記電極層に関しては上述した実施形態と同様にして行うことができ、同様の材料から構成することができる。
次いで、上記実施形態と同様に、図10(c)に示すような構造体を例えば230℃に加熱し、第1の樹脂層12の粘度を低下させて軟化せしめるとともに、支持基板11及びバッファ層63を、平行及び垂直方向に相対的に移動させて第1の樹脂層12をせん断し、支持基板11及びバッファ層63を分離する。
本例では、バッファ層63が存在することによって、第1の樹脂層12が軟化した際にもバッファ層63自体は軟化することなく、元の状態(形態)を保持する。したがって、バッファ層63上に位置する絶縁層13及び15や配線層14及び16に歪み応力が作用することがなく、配線層14及び16の剥離や位置ずれ等が生じず、最終的に得た半導体装置において電気的な不良が発生することがなくなる。結果として前記半導体装置は目的とする作用効果を生じることができるようになり、前記半導体装置の製造歩留りが向上する。
なお、バッファ層63が存在しない場合は上記実施形態で説明したとおりである。次いで、図10(d)に示すように、バッファ層63に付着した第1の樹脂層12の残渣をアセトン等の溶剤で除去し、次いで、バッファ層63をエッチング液あるいはOアッシャーで除去する。
次いで、図10(e)に示すように、バッファ層63の除去等によって出現したシード膜14Aを上記実施形態と同様にして除去する。その後、露出した第1の配線層14にバンプ26を形成する。バンプ26はめっき法、印刷法、ボール搭載法などの手法により形成する。またバンプ26はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
次いで、バンプの形成された半導体装置中間体をダイシングして個片化する。個片化した半導体装置中間体をパッケージ基板98にフリップチップ実装する。次いで、個片化した半導体装置とパッケージ基板の間にアンダーフィル樹脂を充填する(図示せず)。次いで、パッケージ基板の裏面にはんだボールを形成し、BGAパッケージを完成する(図示せず)。なお露出した第1の配線層14に電気的に接触するように電極層を形成してから、バンプを形成してもよい。電極層としてはAu、Ag、Ni、Pd、Ptなどの金属、これらの混合層、合金、積層膜から構成することができる。無電解めっきでNi/Pd/AuやNi/Auを形成してもよい。
(第8の実施形態)
図11は、本実施形態における半導体装置の製造方法における工程を示す断面図である。本態様では、図11(a)に示すように、第7の実施形態の図10(c)の工程の終了後に、バッファ層63を除去することなく、レーザ加工等により開口部を形成している。次いで、図11(b)に示すように、バンプ26を形成する。バンプ26はめっき法、印刷法、ボール搭載法などの手法により形成する。またバンプ26はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
次いで、バンプの形成された半導体装置中間体をダイシングして個片化する。個片化した半導体装置中間体をパッケージ基板98にフリップチップ実装する。次いで、個片化した半導体装置とパッケージ基板の間にアンダーフィル樹脂を充填する(図示せず)。次いで、パッケージ基板の裏面にはんだボールを形成し、BGAパッケージを完成する(図示せず)。なお露出した第1の配線層14に電気的に接触するように電極層を形成してから、バンプを形成してもよい。電極層としてはAu、Ag、Ni、Pd、Ptなどの金属、これらの混合層、合金、積層膜から構成することができる。無電解めっきでNi/Pd/AuやNi/Auを形成してもよい。
したがって、上記第7の実施形態と比較してパッド開口部の形成の形態が異なるのみで、その他の構成は全く同じであることから、上記実施形態と同様に、バッファ層63を設けたことによる作用効果を享受することができる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記具体例では、第1の半導体チップ23,24及び第2の半導体チップ28、29をフリップチップ接合によって実装しているが、ワイヤボンディング接合によって実装することもできる。
また、上述した半導体装置40において、第2の樹脂層25で封止する際に、Cuポスト等からなる導体層を予め形成し、その後、第2の樹脂層25を適宜研削して前記Cuポストの表面を露出させることによって、前記Cuポストを介して半導体装置40を複数積層してなるようなモジュールを得ることができる。
また、上述した第7の実施形態ではバッファ層を用い、無機絶縁層及び有機絶縁層を用いて配線層を形成し、さらに半導体チップを搭載した後に、支持基板を除去して片面がフリップチップ方式の半導体装置を形成するようにしている。例えば、実施例1〜3及び5,6の構造を用いて樹脂層、配線層を形成し半導体チップを搭載した後に、支持基板を除去後、片面がフリップチップ方式の半導体装置を形成することもできる。また第7、第8の実施例において、支持基板を除去した後に、第2の半導体チップを搭載して、両面構造の半導体装置を形成することもできる。
第1の実施形態における半導体装置の製造方法を示す工程図である。 第2の実施形態における半導体装置の製造方法を示す工程図である。 第3の実施形態における半導体装置の製造方法を示す工程図である。 第4の実施形態における半導体装置の製造方法を示す工程図である。 第5の実施形態における半導体装置の製造方法を示す工程図である。 第5の実施形態における半導体装置の製造方法を示す工程図である。 実施形態における半導体装置の一例を概略的に示す断面構成図である。 第6の実施形態における半導体装置の製造方法を示す工程図である。 第7の実施形態における半導体装置の製造方法を示す工程図である。 第7の実施形態における半導体装置の製造方法を示す工程図である。 第8の実施形態における半導体装置の製造方法を示す工程図である。
符号の説明
11…支持基板、12…第1の樹脂層、13…第1の絶縁層、14…第1の配線層、15…第2の絶縁層、16…第2の配線層、17,18…ビア、19…金属膜、21,22,26,27…半田バンプ、23,24…第1の半導体チップ、25…第2の樹脂層、28,29…第2の半導体チップ、30…半導体装置中間体、35…第3の樹脂層、40…半導体装置、50、70…半導体装置モジュール、52、74…マザーボード、54,76…ワイヤ、55,75…半田ボール、63…バッファ層、66…第3の樹脂層、66At…電極層、69…アンダーフィル樹脂、71…プリント配線基板、81…金属層、98…パッケージ基板

Claims (5)

  1. 支持基板上に熱可塑性樹脂からなる樹脂層を形成する工程と、
    前記樹脂層上に絶縁層及び配線層を順次に形成する工程と、
    前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体を形成する工程と、
    前記配線層上に半導体チップを実装する工程と、
    前記樹脂層を加熱させ、前記支持基板及び前記絶縁層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記絶縁層を分離する工程と、
    を具えることを特徴とする、半導体装置の製造方法。
  2. 前記樹脂層と前記絶縁層との間に、金属層を形成する工程を具え、前記支持基板及び前記絶縁層を分離する工程の後、前記金属層を除去することを特徴とする、請求項1に記載の半導体装置の製造方法。
  3. 支持基板上に熱可塑性樹脂からなる樹脂層を形成する工程と、
    前記樹脂層上にバッファ層を形成する工程と、
    前記バッファ層上に絶縁層及び配線層を順次に形成する工程と、
    前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体を形成する工程と、
    前記配線層上に半導体チップを実装する工程と、
    前記樹脂層を加熱させ、前記支持基板及び前記バッファ層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記バッファ層を分離する工程と、
    を具えることを特徴とする、半導体装置の製造方法。
  4. 前記バッファ層と前記配線層との間に金属層を形成する工程を具え、前記支持基板及び前記絶縁層を分離する工程の後、前記金属層を除去することを特徴とする、請求項3に記載の半導体装置の製造方法。
  5. 前記絶縁層及び前記配線層の少なくとも一方に、前記樹脂層を加熱した際に生成されるガスの排出口を形成する工程を具えることを特徴とする、請求項1〜4のいずれか一に記載の半導体装置の製造方法。
JP2008280132A 2008-05-27 2008-10-30 半導体装置の製造方法 Pending JP2010010644A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008280132A JP2010010644A (ja) 2008-05-27 2008-10-30 半導体装置の製造方法
US12/471,923 US7985663B2 (en) 2008-05-27 2009-05-26 Method for manufacturing a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008138296 2008-05-27
JP2008280132A JP2010010644A (ja) 2008-05-27 2008-10-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010010644A true JP2010010644A (ja) 2010-01-14

Family

ID=41380347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008280132A Pending JP2010010644A (ja) 2008-05-27 2008-10-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7985663B2 (ja)
JP (1) JP2010010644A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
WO2013121882A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Circuit board for mounting electronic components
WO2015199030A1 (ja) * 2014-06-26 2015-12-30 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010092931A (ja) * 2008-10-03 2010-04-22 Toshiba Corp 半導体装置の製造方法及び半導体装置の製造装置
US8378230B2 (en) * 2009-07-23 2013-02-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5635247B2 (ja) * 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2011054852A (ja) * 2009-09-03 2011-03-17 Toshiba Corp 半導体装置の製造方法
DE102010000943B4 (de) * 2010-01-15 2021-02-04 Infineon Technologies Ag Leistungshalbleitermodul mit zwei miteinander verbundenen Gehäuseteilen und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit zwei miteinander verbundenen Gehäuseteilen
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
EP2553719B1 (de) * 2010-03-31 2019-12-04 Ev Group E. Thallner GmbH Verfahren zur herstellung eines mit chips bestückten wafers mit hilfe von zwei selektiv abtrennbaren trägerwafern mit ringförmigen adhäsionsschichten mit unterschiedlichen ringbreiten
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
USD689833S1 (en) * 2011-05-19 2013-09-17 Fuji Electric Co., Ltd. Semiconductor device
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
WO2011150879A2 (zh) * 2011-06-22 2011-12-08 华为终端有限公司 半导体器件封装方法及其结构
US9275877B2 (en) * 2011-09-20 2016-03-01 Stats Chippac, Ltd. Semiconductor device and method of forming semiconductor package using panel form carrier
CN103021880B (zh) * 2011-09-22 2015-07-08 株式会社东芝 半导体装置的制造方法
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
JP6579253B1 (ja) * 2018-11-09 2019-09-25 千住金属工業株式会社 ハンダボール、ハンダ継手および接合方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522007B2 (ja) 1995-06-30 2004-04-26 京セラ株式会社 積層セラミック回路基板の製造方法
JP2000196243A (ja) 1998-12-28 2000-07-14 Fujitsu Ltd フレキシブル多層回路基板の製造方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
DE10295940B4 (de) 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
JP2004200668A (ja) 2002-12-03 2004-07-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法ならびに薄板状配線部材
TWI234210B (en) 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2007173622A (ja) 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
US8293583B2 (en) 2010-08-25 2012-10-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
WO2013121882A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Circuit board for mounting electronic components
JP2013171886A (ja) * 2012-02-17 2013-09-02 Canon Inc 電子部品の実装用基板
US9414488B2 (en) 2012-02-17 2016-08-09 Canon Kabushiki Kaisha Circuit board for mounting electronic components
WO2015199030A1 (ja) * 2014-06-26 2015-12-30 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JPWO2015199030A1 (ja) * 2014-06-26 2017-05-25 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
US9735099B2 (en) 2014-06-26 2017-08-15 Toppan Printing Co., Ltd. Wiring substrate, semiconductor device and method for manufacturing semiconductor device
TWI665765B (zh) * 2014-06-26 2019-07-11 Toppan Printing Co., Ltd. 配線基板、半導體裝置及半導體裝置之製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090298228A1 (en) 2009-12-03
US7985663B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
JP2010010644A (ja) 半導体装置の製造方法
JP5808586B2 (ja) インターポーザの製造方法
US9761477B2 (en) Pre-package and methods of manufacturing semiconductor package and electronic device using the same
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
US10700034B2 (en) Protrusion bump pads for bond-on-trace processing
US8928141B2 (en) Method for fabricating two substrates connected by at least one mechanical and electrically conductive connection and structure obtained
JP4345808B2 (ja) 半導体装置の製造方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
CN110943067B (zh) 半导体装置及其制造方法
JP2013093547A (ja) 半導体装置、電子装置、半導体装置の製造方法
CN112992841A (zh) 线路基板
JP2013165087A (ja) 半導体モジュールおよび半導体モジュールの製造方法
CN111162047A (zh) 布线基板和电子装置
JP5315447B2 (ja) 配線基板及びその製造方法
JP4260672B2 (ja) 半導体装置の製造方法及び中継基板の製造方法
JP2009094235A (ja) 半導体装置及びその製造方法
JP4718305B2 (ja) 配線基板の製造方法および半導体装置の製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP2010098064A (ja) 積層配線基板及びその製造方法
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
JP2020161572A (ja) 配線基板及び配線基板の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2007305636A (ja) 部品実装モジュール
TW201828396A (zh) 新型端子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723