JP2010010644A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010010644A JP2010010644A JP2008280132A JP2008280132A JP2010010644A JP 2010010644 A JP2010010644 A JP 2010010644A JP 2008280132 A JP2008280132 A JP 2008280132A JP 2008280132 A JP2008280132 A JP 2008280132A JP 2010010644 A JP2010010644 A JP 2010010644A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- support substrate
- resin
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W74/014—
-
- H10P72/74—
-
- H10W90/00—
-
- H10P72/743—
-
- H10P72/744—
-
- H10W72/5522—
-
- H10W74/00—
-
- H10W74/117—
-
- H10W90/22—
-
- H10W90/722—
-
- H10W90/724—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】支持基板11上に熱可塑性樹脂からなる樹脂層12を形成し、前記樹脂層上に絶縁層13、15及び配線層14、16を順次に形成し、前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体17、18を形成する工程と、前記配線層上に半導体チップ23、24を実装する工程と、前記樹脂層を加熱させ、前記支持基板及び前記絶縁層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記絶縁層を分離することにより半導体装置30を得る。
【選択図】図1
Description
図1は、第1の実施形態における半導体装置の製造方法を示す工程図である。
最初に、図1(a)に示すように、支持基板11を準備し、この支持基板11上に熱可塑性樹脂からなる第1の樹脂層12を形成する。第1の樹脂層12は、スピンコート法、印刷法、及びラミネート法などの汎用の手法を用いて形成することができる。
図2は、第2の実施形態における半導体装置の製造方法を示す工程図である。本実施形態は、第1の実施形態の変形例であり、第1の絶縁層13の、第1の樹脂層12と隣接する側に溝部13Aが設けられている点で相違し、その他の点については第1の実施形態と同様である。したがって、本実施形態では、かかる相違点のみについて説明する。
図3は、第3の実施形態における半導体装置の製造方法を示す工程図である。本実施形態は、第1の実施形態の変形例であり、第1の樹脂層12と第1の絶縁層13との間に金属層19が設けられている点で相違し、その他の点については第1の実施形態と同様である。したがって、本実施形態では、かかる相違点のみについて説明する。
図4は、上述のようにして得た半導体装置40のモジュールの一例を示す図である。本例の半導体装置モジュール50では、図1(f)に示す半導体装置40の、第2の半導体チップ28及び29が第3の樹脂層35で実装される以前の状態のアセンブリ41を、マザーボード52に第1の半導体チップ23及び24が下側となるようにして実装したものである。
図5及び6は、本実施形態における半導体装置の製造方法における工程を示す断面図である。
図8は、本実施形態における半導体装置の製造方法における工程を示す断面図である。図8は、第5実施形態における図7(d)に相当し、バッファ層63と第1の絶縁層13との間に金属層81が介在している点で相違する。
図9及び10は、本実施形態における半導体装置の製造方法における工程を示す断面図である。
図11は、本実施形態における半導体装置の製造方法における工程を示す断面図である。本態様では、図11(a)に示すように、第7の実施形態の図10(c)の工程の終了後に、バッファ層63を除去することなく、レーザ加工等により開口部を形成している。次いで、図11(b)に示すように、バンプ26を形成する。バンプ26はめっき法、印刷法、ボール搭載法などの手法により形成する。またバンプ26はSnAgやAu、Sn、Ag、Cu、Bi、In、Ge、Ni、Pd、Pt、Pbなどの金属、これらの混合層、合金、積層膜から構成することができる。
Claims (5)
- 支持基板上に熱可塑性樹脂からなる樹脂層を形成する工程と、
前記樹脂層上に絶縁層及び配線層を順次に形成する工程と、
前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体を形成する工程と、
前記配線層上に半導体チップを実装する工程と、
前記樹脂層を加熱させ、前記支持基板及び前記絶縁層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記絶縁層を分離する工程と、
を具えることを特徴とする、半導体装置の製造方法。 - 前記樹脂層と前記絶縁層との間に、金属層を形成する工程を具え、前記支持基板及び前記絶縁層を分離する工程の後、前記金属層を除去することを特徴とする、請求項1に記載の半導体装置の製造方法。
- 支持基板上に熱可塑性樹脂からなる樹脂層を形成する工程と、
前記樹脂層上にバッファ層を形成する工程と、
前記バッファ層上に絶縁層及び配線層を順次に形成する工程と、
前記絶縁層を貫通し、前記配線層に電気的に導通するようにして層間接続体を形成する工程と、
前記配線層上に半導体チップを実装する工程と、
前記樹脂層を加熱させ、前記支持基板及び前記バッファ層を、平行及び垂直方向に相対的に移動させて前記樹脂層をせん断し、前記支持基板及び前記バッファ層を分離する工程と、
を具えることを特徴とする、半導体装置の製造方法。 - 前記バッファ層と前記配線層との間に金属層を形成する工程を具え、前記支持基板及び前記絶縁層を分離する工程の後、前記金属層を除去することを特徴とする、請求項3に記載の半導体装置の製造方法。
- 前記絶縁層及び前記配線層の少なくとも一方に、前記樹脂層を加熱した際に生成されるガスの排出口を形成する工程を具えることを特徴とする、請求項1〜4のいずれか一に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008280132A JP2010010644A (ja) | 2008-05-27 | 2008-10-30 | 半導体装置の製造方法 |
| US12/471,923 US7985663B2 (en) | 2008-05-27 | 2009-05-26 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008138296 | 2008-05-27 | ||
| JP2008280132A JP2010010644A (ja) | 2008-05-27 | 2008-10-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010010644A true JP2010010644A (ja) | 2010-01-14 |
Family
ID=41380347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008280132A Pending JP2010010644A (ja) | 2008-05-27 | 2008-10-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7985663B2 (ja) |
| JP (1) | JP2010010644A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069919A (ja) * | 2010-08-25 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
| WO2013121882A1 (en) * | 2012-02-17 | 2013-08-22 | Canon Kabushiki Kaisha | Circuit board for mounting electronic components |
| WO2015199030A1 (ja) * | 2014-06-26 | 2015-12-30 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
| JP2017017238A (ja) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010092931A (ja) * | 2008-10-03 | 2010-04-22 | Toshiba Corp | 半導体装置の製造方法及び半導体装置の製造装置 |
| US8378230B2 (en) * | 2009-07-23 | 2013-02-19 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP5635247B2 (ja) * | 2009-08-20 | 2014-12-03 | 富士通株式会社 | マルチチップモジュール |
| US8410376B2 (en) * | 2009-08-28 | 2013-04-02 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP2011054852A (ja) * | 2009-09-03 | 2011-03-17 | Toshiba Corp | 半導体装置の製造方法 |
| DE102010000943B4 (de) * | 2010-01-15 | 2021-02-04 | Infineon Technologies Ag | Leistungshalbleitermodul mit zwei miteinander verbundenen Gehäuseteilen und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit zwei miteinander verbundenen Gehäuseteilen |
| JP2011204765A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| EP2553719B1 (de) * | 2010-03-31 | 2019-12-04 | Ev Group E. Thallner GmbH | Verfahren zur herstellung eines mit chips bestückten wafers mit hilfe von zwei selektiv abtrennbaren trägerwafern mit ringförmigen adhäsionsschichten mit unterschiedlichen ringbreiten |
| JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
| USD689833S1 (en) * | 2011-05-19 | 2013-09-17 | Fuji Electric Co., Ltd. | Semiconductor device |
| US8514576B1 (en) * | 2011-06-14 | 2013-08-20 | Juniper Networks, Inc. | Dual sided system in a package |
| WO2011150879A2 (zh) * | 2011-06-22 | 2011-12-08 | 华为终端有限公司 | 半导体器件封装方法及其结构 |
| US9275877B2 (en) * | 2011-09-20 | 2016-03-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming semiconductor package using panel form carrier |
| CN103021880B (zh) * | 2011-09-22 | 2015-07-08 | 株式会社东芝 | 半导体装置的制造方法 |
| JP2019153619A (ja) * | 2018-02-28 | 2019-09-12 | 東芝メモリ株式会社 | 半導体装置 |
| JP6579253B1 (ja) * | 2018-11-09 | 2019-09-25 | 千住金属工業株式会社 | ハンダボール、ハンダ継手および接合方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242888A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 半導体パッケージ製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3522007B2 (ja) | 1995-06-30 | 2004-04-26 | 京セラ株式会社 | 積層セラミック回路基板の製造方法 |
| JP2000196243A (ja) | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | フレキシブル多層回路基板の製造方法 |
| JP3635219B2 (ja) | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
| DE10295940B4 (de) | 2001-01-31 | 2013-04-04 | Sony Corp. | Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock |
| JP2004200668A (ja) | 2002-12-03 | 2004-07-15 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法ならびに薄板状配線部材 |
| TWI234210B (en) | 2002-12-03 | 2005-06-11 | Sanyo Electric Co | Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet |
| JP3914239B2 (ja) * | 2005-03-15 | 2007-05-16 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
| JP2007173622A (ja) | 2005-12-22 | 2007-07-05 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
-
2008
- 2008-10-30 JP JP2008280132A patent/JP2010010644A/ja active Pending
-
2009
- 2009-05-26 US US12/471,923 patent/US7985663B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242888A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 半導体パッケージ製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069919A (ja) * | 2010-08-25 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
| US8293583B2 (en) | 2010-08-25 | 2012-10-23 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| WO2013121882A1 (en) * | 2012-02-17 | 2013-08-22 | Canon Kabushiki Kaisha | Circuit board for mounting electronic components |
| JP2013171886A (ja) * | 2012-02-17 | 2013-09-02 | Canon Inc | 電子部品の実装用基板 |
| US9414488B2 (en) | 2012-02-17 | 2016-08-09 | Canon Kabushiki Kaisha | Circuit board for mounting electronic components |
| WO2015199030A1 (ja) * | 2014-06-26 | 2015-12-30 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
| JPWO2015199030A1 (ja) * | 2014-06-26 | 2017-05-25 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
| US9735099B2 (en) | 2014-06-26 | 2017-08-15 | Toppan Printing Co., Ltd. | Wiring substrate, semiconductor device and method for manufacturing semiconductor device |
| TWI665765B (zh) * | 2014-06-26 | 2019-07-11 | Toppan Printing Co., Ltd. | 配線基板、半導體裝置及半導體裝置之製造方法 |
| JP2017017238A (ja) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090298228A1 (en) | 2009-12-03 |
| US7985663B2 (en) | 2011-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010010644A (ja) | 半導体装置の製造方法 | |
| JP5808586B2 (ja) | インターポーザの製造方法 | |
| US9761477B2 (en) | Pre-package and methods of manufacturing semiconductor package and electronic device using the same | |
| JP5084509B2 (ja) | 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法 | |
| US10700034B2 (en) | Protrusion bump pads for bond-on-trace processing | |
| US8928141B2 (en) | Method for fabricating two substrates connected by at least one mechanical and electrically conductive connection and structure obtained | |
| JP4345808B2 (ja) | 半導体装置の製造方法 | |
| JP2006019368A (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
| US20200203266A1 (en) | Substrate, method of manufacturing substrate, and electronic device | |
| CN110943067B (zh) | 半导体装置及其制造方法 | |
| JP2013093547A (ja) | 半導体装置、電子装置、半導体装置の製造方法 | |
| CN112992841A (zh) | 线路基板 | |
| JP2013165087A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| CN111162047A (zh) | 布线基板和电子装置 | |
| JP5315447B2 (ja) | 配線基板及びその製造方法 | |
| JP4260672B2 (ja) | 半導体装置の製造方法及び中継基板の製造方法 | |
| JP2009094235A (ja) | 半導体装置及びその製造方法 | |
| JP4718305B2 (ja) | 配線基板の製造方法および半導体装置の製造方法 | |
| JP2010067888A (ja) | 配線基板及びその製造方法 | |
| JP2010098064A (ja) | 積層配線基板及びその製造方法 | |
| KR100997880B1 (ko) | 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판 | |
| JP2020161572A (ja) | 配線基板及び配線基板の製造方法 | |
| TWI420989B (zh) | 印刷電路板及其製造方法 | |
| JP2007305636A (ja) | 部品実装モジュール | |
| TW201828396A (zh) | 新型端子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120330 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |