JP2010004026A5 - - Google Patents

Claims (14)

1. 光電変換素子の電流に応じた第１のダイオード素子の一方の端子の第１の電圧を出力する光電変換回路と、
   抵抗素子の電流に応じた第２のダイオード素子の一方の端子の第２の電圧を出力する基準電圧生成回路と、
   前記第１の電圧に応じた第１の信号と前記第２の電圧に応じた第２の信号との差分に応じた第３の信号を出力する演算回路と、
   前記第３の信号に応じた第３の電流を出力する出力回路と、を有することを特徴とする光電変換装置。
2. 光電変換素子の電流に応じた第１のダイオード素子の一方の端子の第１の電圧を出力する光電変換回路と、
   抵抗素子の電流に応じた第２のダイオード素子の一方の端子の第２の電圧を出力する基準電圧生成回路と、
   前記第１の電圧に応じた第１の信号が反転入力端子に入力され、前記第２の電圧に応じた第２の信号が非反転入力端子に入力され、第３の信号を出力するオペアンプを有する演算回路と、
   前記第３の信号に応じた第３の電流を出力する出力回路と、を有することを特徴とする光電変換装置。
3. 光電変換素子の電流に応じた第１のダイオード素子の一方の端子の第１の電圧を出力する光電変換回路と、
   抵抗素子の電流に応じた第２のダイオード素子の一方の端子の第２の電圧を出力する基準電圧生成回路と、
   前記第１の電圧に応じた第１の信号が反転入力端子に入力され、前記第２の電圧に応じた第２の信号が非反転入力端子に入力され、第３の信号を出力するオペアンプを有する演算回路と、
   出力回路と、を有し、
   前記出力回路は、
   カレントミラー回路と、
   ゲートに前記第３の信号が入力され、第１端子が前記カレントミラー回路に電気的に接続され、第２端子が前記オペアンプの前記反転入力端子に電気的に接続されたｎチャネル型トランジスタと、
   ゲートに前記第３の信号が入力され、第１端子が前記オペアンプの前記反転入力端子に電気的に接続され、第２端子が前記低電源電位を供給する配線に電気的に接続されたｐチャネル型トランジスタと、を有することを特徴とする光電変換装置。
4. 光電変換素子の電流に応じた第１のダイオード素子の一方の端子の第１の電圧を出力する光電変換回路と、
   抵抗素子の電流に応じた第２のダイオード素子の一方の端子の第２の電圧を出力する基準電圧生成回路と、
   前記第１の電圧を増幅する第１の増幅回路と、
   前記第２の電圧を増幅する第２の増幅回路と、
   第１の信号が反転入力端子に入力され、第２の信号が非反転入力端子に入力され、第３の信号を出力するオペアンプを有する演算回路と、
   出力回路と、を有し、
   前記第１の信号は、前記第１の電圧が前記第１の増幅回路により増幅された電圧に応じた信号であり、
   前記第２の信号は、前記第２の電圧が前記第２の増幅回路により増幅された電圧に応じた信号であり、
   前記出力回路は、
   カレントミラー回路と、
   ゲートに前記第３の信号が入力され、第１端子が前記カレントミラー回路に電気的に接続され、第２端子が前記オペアンプの前記反転入力端子に電気的に接続されたｎチャネル型トランジスタと、
   ゲートに前記第３の信号が入力され、第１端子が前記オペアンプの前記反転入力端子に電気的に接続され、第２端子が前記低電源電位を供給する配線に電気的に接続されたｐチャネル型トランジスタと、を有することを特徴とする光電変換装置。
5. 請求項４において、
   前記第１の増幅回路及び前記第２の増幅回路は、ソースフォロワ回路で構成されることを特徴とする光電変換装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記第１のダイオード素子の他方の端子及び前記第２のダイオード素子の他方の端子は、高電源電位を供給する配線に電気的に接続されていることを特徴とする光電変換装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記抵抗素子は、前記光電変換素子が検出できる照度以上の光が照射される際の電流を流す抵抗値を有するものであることを特徴とする光電変換装置。
8. 光電変換回路と、基準電圧生成回路と、演算回路と、出力回路と、を有し、
   前記光電変換回路は、
   第１の端子が第１の配線と電気的に接続された光電変換素子と、
   第１の端子が前記第１の配線と電気的に接続された第１のダイオード素子と、
   第１の端子が第２の配線と電気的に接続され、第２の端子が前記光電変換素子の第２の端子と電気的に接続され、ゲートが前記光電変換素子の第２の端子と電気的に接続された第１のトランジスタと、
   第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第１のダイオード素子の第２の端子と電気的に接続され、ゲートが前記第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、を有し、
   前記基準電圧生成回路は、
   第１の端子が前記第１の配線と電気的に接続された第１の抵抗素子と、
   第１の端子が前記第１の配線と電気的に接続された第２のダイオード素子と、
   第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第１の抵抗素子の第２の端子と電気的に接続され、ゲートが前記第１の抵抗素子の第２の端子と電気的に接続された第３のトランジスタと、
   第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第２のダイオード素子の第２の端子と電気的に接続され、ゲートが前記第３のトランジスタのゲートと電気的に接続された第４のトランジスタと、を有し、
   前記演算回路は、前記第１のダイオード素子の第２の端子の電圧に応じた第１の信号と前記第２のダイオード素子の第２の端子の電圧に応じた第２の信号との差分に応じた第３の信号を出力する機能を有し、
   前記出力回路は、前記第３の信号に応じた電流を出力する機能を有することを特徴とする光電変換装置。
9. 光電変換回路と、基準電圧生成回路と、演算回路と、出力回路と、を有し、
   前記光電変換回路は、
   第１の端子が第１の配線と電気的に接続された光電変換素子と、
   第１の端子が前記第１の配線と電気的に接続された第１のダイオード素子と、
   第１の端子が第２の配線と電気的に接続され、第２の端子が前記光電変換素子の第２の端子と電気的に接続され、ゲートが前記光電変換素子の第２の端子と電気的に接続された第１のトランジスタと、
   第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第１のダイオード素子の第２の端子と電気的に接続され、ゲートが前記第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、を有し、
   前記基準電圧生成回路は、
   第１の端子が前記第１の配線と電気的に接続された第１の抵抗素子と、
   第１の端子が前記第１の配線と電気的に接続された第２のダイオード素子と、
   第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第１の抵抗素子の第２の端子と電気的に接続され、ゲートが前記第１の抵抗素子の第２の端子と電気的に接続された第３のトランジスタと、
   第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第２のダイオード素子の第２の端子と電気的に接続され、ゲートが前記第３のトランジスタのゲートと電気的に接続された第４のトランジスタと、を有し、
   前記演算回路は、
   非反転入力端子が前記第２のダイオード素子の第２の端子と電気的に接続されたオペアンプと、
   第１の端子が前記第１のダイオード素子の第２の端子と電気的に接続され、第２の端子が前記オペアンプの反転入力端子と電気的に接続された第２の抵抗素子と、を有し、
   前記出力回路は、前記オペアンプの出力信号に応じた電流を出力する機能を有することを特徴とする光電変換装置。
10. 光電変換回路と、基準電圧生成回路と、演算回路と、出力回路と、を有し、
    前記光電変換回路は、
    第１の端子が第１の配線と電気的に接続された光電変換素子と、
    第１の端子が前記第１の配線と電気的に接続された第１のダイオード素子と、
    第１の端子が第２の配線と電気的に接続され、第２の端子が前記光電変換素子の第２の端子と電気的に接続され、ゲートが前記光電変換素子の第２の端子と電気的に接続された第１のトランジスタと、
    第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第１のダイオード素子の第２の端子と電気的に接続され、ゲートが前記第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、を有し、
    前記基準電圧生成回路は、
    第１の端子が前記第１の配線と電気的に接続された第１の抵抗素子と、
    第１の端子が前記第１の配線と電気的に接続された第２のダイオード素子と、
    第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第１の抵抗素子の第２の端子と電気的に接続され、ゲートが前記第１の抵抗素子の第２の端子と電気的に接続された第３のトランジスタと、
    第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第２のダイオード素子の第２の端子と電気的に接続され、ゲートが前記第３のトランジスタのゲートと電気的に接続された第４のトランジスタと、を有し、
    前記演算回路は、
    非反転入力端子が前記第２のダイオード素子の第２の端子と電気的に接続されたオペアンプと、
    第１の端子が前記第１のダイオード素子の第２の端子と電気的に接続され、第２の端子が前記オペアンプの反転入力端子と電気的に接続された第２の抵抗素子と、を有し、
    前記出力回路は、
    第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記オペアンプの反転入力端子と電気的に接続され、ゲートが前記オペアンプの出力端子と電気的に接続された第５のトランジスタと、
    第１の端子が前記オペアンプの反転入力端子と電気的に接続され、ゲートが前記オペアンプの出力端子と電気的に接続された第６のトランジスタと、
    第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第６のトランジスタの第２の端子と電気的に接続され、ゲートが前記第６のトランジスタの第２の端子と電気的に接続された第７のトランジスタと、
    第１の端子が前記第１の配線と電気的に接続され、ゲートが前記第７のトランジスタのゲートと電気的に接続された第８のトランジスタと、
    第１の端子が前記第２の配線と電気的に接続され、第２の端子が前記第８のトランジスタの第２の端子と電気的に接続された第３の抵抗素子と、を有することを特徴とする光電変換装置。
11. 請求項１乃至請求項１０のいずれか一において、
    前記光電変換素子は、フォトダイオードであることを特徴とする光電変換装置。
12. 請求項１乃至請求項１１のいずれか一において、
    前記第１のダイオード素子及び前記第２のダイオード素子はＰＩＮ型のダイオード素子であることを特徴とする光電変換装置。
13. 請求項１乃至請求項１２のいずれか一において、
    第１のダイオード素子及び第２のダイオード素子は隣接して設けられることを特徴とする光電変換装置。
14. 請求項１乃至請求項１３のいずれか一に記載の光電変換装置を具備することを特徴とする電子機器。