JP2010098416A - 撮像装置 - Google Patents

Abstract

【課題】 本発明は、蛍光灯によるフリッカの発生を抑止し、コマ落ちの少ない動画像の取得を行うことができる撮像装置を提供する。
【解決手段】 撮像装置は、撮像素子と、電子シャッタと、撮像素子駆動部と、露光制御部と、フリッカ検出部と、蓄積時間制御部とを備える。撮像素子は、被写体像を撮像する。電子シャッタは、複数のシャッタ機能を有する。撮像素子駆動部は、動画像を撮像素子に撮像させるとともに、フリッカ検出画像を、連続する動画像の撮像の合間を利用して撮像素子に撮像させる。露光制御部は、フリッカ検出画像の撮像時には、撮像素子の所定のラインごとに、第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する。フリッカ検出部は、第１シャッタ速度で撮像した第１画像と第２シャッタ速度で撮像した第２画像とに基づいて、フリッカの有無を検出する。蓄積時間制御部は、動画像を撮像するための撮像素子の蓄積時間を制御する。
【選択図】 図１

Description

本発明は、電子カメラなどの撮像装置に関する。

従来より、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の撮像素子を備える撮像装置において、蛍光灯下の動画撮影では、交流電源（５０Ｈｚ若しくは６０Ｈｚ）による蛍光灯（光源）の周期的な輝度変化に起因するフリッカが発生することがある。例えば、撮像素子のライブ映像を液晶モニタに表示するライブビューモードで、撮像素子のライン（画素行）ごとに順次シャッタを切るローリングシャッタ制御を行った場合を想定する。この場合、交流電源の周波数と撮像素子の蓄積時間との兼ね合いによっては、１つの画面内において、周期的にフリッカ（輝度むら）が生じる。

そこで、このフリッカを抑止する撮像装置が提案されている（例えば、特許文献１参照）。

特許文献１の撮像装置では、先ず、ローリングシャッタ使用時に、連続する動画像の撮像の合間を利用してシャッタ速度１／１００ｓｅｃと１／１２０ｓｅｃとの画像を２枚連続して取得し、共通する画像領域の輝度値を比較する。続いて、この撮像装置では、比較結果からフリッカを検出すると、全ての画素信号を一括して読み出すグローバルシャッタ制御を行う。これにより、フリッカの発生を抑止する。（なお、蛍光灯は、電源周波数の各サイクルに輝度変化を２回起こす。つまり、この輝度変化は、電源周波数の２倍の周波数に相当する周期で繰り返される。そのため、５０Ｈｚの場合は、１／１００ｓｅｃ、６０Ｈｚの場合は、１／１２０ｓｅｃの周期になる。）
特開２００７−３２９６５８号公報

しかしながら、特許文献１の撮像装置では、ローリングシャッタ使用時にフリッカ検出のために２枚の画像を連続して取得するため、フレームレートの低下に繋がる。そのため、動きのある被写体の場合には、不自然に見えるという問題が生じるおそれがある。

本発明は、上記事情に鑑み、蛍光灯によるフリッカの発生を抑止し、コマ落ちの少ない動画像の取得を行うことができる撮像装置を提供することを目的とする。

第１の発明に係る撮像装置は、撮像素子と、電子シャッタと、撮像素子駆動部と、フリッカ検出用の露光制御部と、フリッカ検出部と、蓄積時間制御部と、を備える。撮像素子は、複数の画素を２次元的に配列し、アドレス指定によりライン読み出しが可能である。電子シャッタは、撮像素子への露光を電子的に制御する複数のシャッタ機能を有する。撮像素子駆動部は、所定のフレームレートで動画像を撮像素子に撮像させるとともに、光源の周期的な輝度変化に起因するフリッカを検出するためのフリッカ検出画像を、連続する動画像の撮像の合間を利用して撮像素子に撮像させる。フリッカ検出用の露光制御部は、フリッカ検出画像の撮像時には、アドレス指定により所定のラインごとに、電子シャッタのシャッタ速度が異なる第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する。フリッカ検出部は、第１シャッタ速度で撮像した第１画像と第２シャッタ速度で撮像した第２画像とで構成されるフリッカ検出画像に基づいて、フリッカの有無を検出する。蓄積時間制御部は、フリッカ検出部の検出結果に応じて、動画像を撮像するための撮像素子の蓄積時間を電子シャッタにより制御する。

第２の発明は、第１の発明において、蓄積時間制御部は、フリッカ検出部がフリッカを検出した場合、全ての画素信号を一括して読み出すことにより蓄積時間を制御する。

第３の発明は、第１の発明において、蓄積時間制御部は、フリッカ検出部がフリッカを検出しない場合、ラインごとに順次シャッタを切り、ラインごとの画素信号を読み出すことにより、蓄積時間を制御する。

第４の発明は、第１の発明において、蓄積時間制御部は、フリッカ検出部がフリッカを検出した場合、フリッカ検出画像に基づいて光源の電源周波数を算出し、蓄積時間を電源周波数の任意の整数倍に設定するとともに、ラインごとに順次シャッタを切り、ラインごとの画素信号を読み出すことにより、蓄積時間を制御する。

第５の発明は、第１の発明において、露光制御部は、フリッカを少なくとも検出可能な予めアドレス指定された読み出しライン数に対して、所定のラインごとに、第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する。

第６の発明は、第１から第５のいずれか１の発明において、第１シャッタ速度は、ｎ／１００ｓｅｃであり、第２シャッタ速度は、ｍ／１２０ｓｅｃであり、ｎ及びｍが任意の整数である。

第７の発明は、第１から第６のいずれか１の発明において、アナログ／デジタル変換の出力信号のビット数を、動画像の撮像時と比較してフリッカ検出画像の撮像時には減らして出力させるビット数制御部をさらに備える。

本発明の撮像装置によれば、蛍光灯によるフリッカの発生を抑止し、コマ落ちの少ない動画取得を行うことができる。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。

図１は本実施形態の撮像装置である電子カメラ１の構成を説明するブロック図である。図１に示す通り電子カメラ１には、撮影光学系１１と、撮像素子１２と、タイミングジェネレータ（ＴＧ）１３と、Ａ／Ｄ変換部１４と、信号処理部１５と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１６と、記録インターフェース（記録Ｉ／Ｆ）１７と、表示部１８と、操作部１９と、ＣＰＵ（Ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２１と、バス２２とが備えられる。このうち信号処理部１５、ＲＡＭ１６、記録インターフェース（記録Ｉ／Ｆ）１７、表示部１８、ＣＰＵ２０及びＲＯＭ２１は、バス２２を介して互いに接続されている。また、操作部１９は、ＣＰＵ２０に接続されている。

撮影光学系１１は、フォーカスレンズやズームレンズを含む複数のレンズ群で構成されている。なお、簡単のため、図１では、撮影光学系１０を１枚のレンズとして図示する。

撮像素子１２は、その撮像面に形成された被写体像を光電変換することにより、画像を生成する。なお、本実施形態では、撮像素子１２は、複数の画素を２次元的に配列し、アドレス指定によりライン読み出しが可能なＣＭＯＳを用いている。

この撮像素子１２は、ラインごとに順次シャッタを切り、全ての画素信号を一括して読み出すグローバルシャッタ（不図示）と、ラインごとに画素信号を読み出すローリングシャッタ（不図示）とが選択されることにより、被写体像を撮像する。なお、グローバルシャッタやローリングシャッタの詳細は、公知技術と同様であるので説明を省略する。

タイミングジェネレータ（ＴＧ）１３は、ＣＰＵ２０からの指示に従い、撮像素子１２及びＡ／Ｄ変換部１４の各々へ向けて駆動信号を送出し、それによって両者の駆動タイミングを制御する。より具体的には、タイミングジェネレータ（ＴＧ）１３は、ＣＰＵ２０からの指示に従い、所定のフレームレートで動画像を撮像素子１２に撮像させるとともに、フリッカの検出用のフリッカ検出画像を、連続する動画像の撮像の合間を利用して撮像素子１２に撮像させる。

Ａ／Ｄ変換部１４は、撮像素子１２が生成するアナログ信号をデジタル信号に変換して出力する。このＡ／Ｄ変換部１４が出力するデジタル信号は、動画像やフリッカ検出画像として、ＲＡＭ１６のフレームメモリに一時的に記憶される。

信号処理部１５は、ＲＡＭ１６のフレームメモリに記憶されたデジタル信号（ＲＧＢ信号の分布）を読み出して所定の信号処理を行う。例えば、信号処理部１５は、必要に応じて、ＲＧＢ信号の画像データを輝度（Ｙ）と色（Ｃ）とで表されるＹＣ信号の画像データに変換する。また、その逆の変換も行う。

また、この信号処理部１５には、クランプ回路などといった、通常の信号処理に用いられる回路とは別に、画像切り替えスイッチ、画像分離回路、画像減算回路及び判別回路（不図示）が設けられている。

画像切り替えスイッチは、ＣＰＵ２０の指示に従い、所定のタイミングで、ＲＡＭ１６から読み出される動画とフリッカ検出画像とを切り替えるスイッチである。画像切り替えスイッチが動画像の設定の場合には、動画像はバス２２を介して記録媒体２３に順次記録されたり、表示部１８に動画像がスルー画像として順次表示されたりする。

一方、画像切り替えスイッチがフリッカ検出画像の設定の場合には、フリッカ検出画像は、画像分離回路に送出される。画像分離回路は、フリッカ検出画像を、第１シャッタ速度で撮像した第１画像（ＹＣ信号の画像データ）と、第２シャッタ速度で撮像した第２画像（ＹＣ信号の画像データ）とに分離する。

画像減算回路は、第１画像と第２画像との輝度値の差分を算出する（詳細は後述する）。判別回路は、第１画像と第２画像との輝度値の差分に基づいて、フリッカの有無を検出し、検出結果を後述するフリッカ検出部２０ｂに通知する。

記録インターフェース（記録Ｉ／Ｆ）１７は、動画像を記録媒体２３に記録できるように通信インターフェースを提供する。

表示部１８は、電子カメラ１の操作メニュー等を表示する。また、ライブビューモードでは撮像素子１２のライブ映像を表示する。

操作部１９は、レリーズボタン、コマンドダイヤルなどであり、ユーザによる操作内容に応じてＣＰＵ２０へ信号を与えるものである。

ＣＰＵ２０は、電子カメラ１の統括的な制御を行うプロセッサである。ＣＰＵ２０は、ＲＯＭ２１に予め格納されたシーケンスプログラムを実行することにより電子カメラ１の各部を制御する。また、本実施形態のＣＰＵ２０は、フリッカ検出用の露光制御部２０ａと、フリッカ検出部２０ｂと、蓄積時間制御部２０ｃと、ビット数制御部２０ｄとしても機能する。

露光制御部２０ａは、フリッカ検出画像の撮像時には、撮像素子１２のアドレス指定により所定のラインごとに、第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する。なお、第１シャッタ速度は、ｎ／１００ｓｅｃであり、第２シャッタ速度は、ｍ／１２０ｓｅｃであり、ｎ及びｍが任意の整数である。ここでは、説明の便宜上、ｎ＝１、ｍ＝１とする。

フリッカ検出部２０ｂは、信号処理部１５に指示を出し、画像分離回路、画像減算回路及び判別回路を用いてフリッカ検出処理を行わせて、判別回路の判定結果を受信する。なお、フリッカ検出部２０ｂのハード構成は、信号処理部１５で担っている。

蓄積時間制御部２０ｃは、フリッカ検出部２０ｂの検出結果に応じて、タイミングジェネレータ（ＴＧ）１３を介して、動画像を撮像するための撮像素子の蓄積時間を制御する。例えば、蓄積時間制御部２０ｃは、フリッカ検出部２０ｂがフリッカを検出した場合、グローバルシャッタにより蓄積時間を制御する。

また、蓄積時間制御部２０ｃは、フリッカ検出部２０ｂがフリッカを検出しない場合、ローリングシャッタにより蓄積時間を制御する。

ビット数制御部２０ｄは、Ａ／Ｄ変換部１４に指示を出し、Ａ／Ｄ変換部１４の出力信号のビット数を、動画像の撮像時と比較してフリッカ検出画像の撮像時には減らして出力させる。

次に、本実施形態の電子カメラ１において、フリッカを抑止するフリッカ抑止モードでの動作例を説明する。

図２は、フリッカ抑止モードでの動作例の一例を表すフローチャートである。この図２に示すフローチャートは、ユーザが、フリッカ抑止モードをオンに設定して、動画撮影若しくはライブビュー表示を選択すると開始される。

ステップＳ１０１：ＣＰＵ２０は、先ず、動画像の取得を行う。すなわち、ＣＰＵ２０は、タイミングジェネレータ（ＴＧ）１３を駆動させ、所定のフレームレートで動画像を撮像素子１２に撮像させる。ここで、この処理ルーチンが開始したときには、先ずローリングシャッタにより動画像が撮像されるものとする。また、ローリングシャッタによるラインの読み出しとしては、撮像素子１２のＲＧＢのＢａｙｅｒ配列を考慮して、２ラインごとに読み出すものとする。

ステップＳ１０２：ＣＰＵ２０は、フリッカ検出画像の取得を行う。すなわち、ＣＰＵ２０は、タイミングジェネレータ１３を駆動させ、フリッカ検出画像を撮像素子１２に撮像させる。この際、露光制御部２０ａは、ローリングシャッタにより、２ラインごとに、第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する。なお、フレームレートは動画像のフレームレートで規定されるので、露光制御部２０ａは、フリッカ検出画像の蓄積時間について、ブランキング時間などで時間の調節を適宜行う。

図３は、第１実施形態におけるフリッカ検出を用いた動画撮影の一例を示す図である。水平方向が経過時間を表し、垂直方向が、各水平ラインを表している。

図３（ａ）は、比較例として、フリッカ検出を行わない場合のローリングシャッタによる動画撮影を説明する図である。図３（ａ）に示すように、撮像素子１２のライン方向ごとに信号電荷の蓄積を開始する時刻がずれて撮像される。そして、所定のフレームレートで、動画像が順次取得される。

図３（ｂ）は、比較例として、特許文献１（特開２００７−３２９６５８号公報）に開示されているフリッカ検出の場合の撮像を示している。図３（ｂ）に示すように、動画像のフレームを１枚取得した後、フリッカ検出のため、シャッタ速度１／１００ｓｅｃと１／１２０ｓｅｃとの画像を２枚連続して取得している。既に、上述した通り、ローリングシャッタ使用時にフリッカ検出のために２枚の画像を連続して取得するため、フレームレートの低下に繋がる。そのため、動きのある被写体の場合には、不自然に見えるという問題が生じるおそれがある。

図３（ｃ）は、本発明の第１実施形態におけるフリッカ検出の一例を説明する図である。図３（ｃ）に示すように、動画像のフレームを１枚取得した後、フリッカ検出画像を１枚取得している。ここで、ビット数制御部２０ｄは、Ａ／Ｄ変換部１４の出力信号のビット数を、動画像の撮像時と比較してフリッカ検出画像の撮像時には減らして出力させる処理を行う。これにより、Ａ／Ｄ変換部１４は、例えば、動画像の撮像時には１２ビットの出力信号を出力し、フリッカ検出画像の撮像時には８ビットの出力信号を出力する。

図４は、図３（ｃ）に示すフリッカ検出画像の撮像の一例を示す図である。水平方向が経過時間を表し、垂直方向が、各水平ラインを表している。

露光制御部２０ａは、上述した通り、２ラインごとに、第１シャッタ速度（１／１００ｓｅｃ）と第２シャッタ速度（１／１２０ｓｅｃ）とを交互に切り替えてローリングシャッタを制御する。つまり、露光制御部２０ａの制御により、１枚の画像には、１／１００ｓｅｃと１／１２０ｓｅｃとの画像が交互に撮像されることとなる。なお、図３（ｄ）、図３（ｅ）については後述する。

ステップＳ１０３：ＣＰＵ２０は、信号処理部１５に所定のタイミング信号を送出することにより、画像切り替えスイッチにより、動画像とフリッカ検出画像とを振り分ける。信号処理部１５の画像分離回路では、フリッカ検出画像を、第１シャッタ速度（１／１００ｓｅｃ）で撮像した第１画像と、第２シャッタ速度（１／１２０ｓｅｃ）で撮像した第２画像とに分離する。

ステップＳ１０４：ＣＰＵ２０は、先ず、画像減算回路は、第１画像と第２画像との輝度値の差分を算出する。以下、具体的に説明する。

図５は、ステップＳ１０３及びステップＳ１０４の処理を概念的に示す図である。図５（ａ）は、フリッカ検出画像１００のイメージ図である。図５（ｂ）は、第１シャッタ速度（１／１００ｓｅｃ）で撮像した第１画像１０１と、第２シャッタ速度（１／１２０ｓｅｃ）で撮像した第２画像１０２のイメージ図である。図中、実線及び点線は、フリッカ成分を表している。ここで、点線の部分がフリッカ成分の濃いラインを表しており、実線がフリッカ成分の薄いラインを表している。

図５（ａ）、図５（ｂ）に示すように、第１画像１０１と第２画像１０２とは、フリッカ検出画像１００に比べて、半分のライン数で撮像された圧縮画像となる。

一例として、５０Ｈｚの蛍光灯下で撮像する場合を想定する。例えば、撮像素子１２の蓄積時間が第１シャッタ速度（１／１００ｓｅｃ）の場合、この蓄積時間は、電源周波数の２倍周波数（１／１００ｓｅｃ）の整数倍（１倍）となる。したがって、蓄積される明るさ（輝度）は、ライン単位で一定となる。そのため、フリッカは生じない。

一方、撮像素子１２の蓄積時間が第２シャッタ速度（１／１２０ｓｅｃ）の場合、この蓄積時間は、電源周波数の２倍周波数（１／１００ｓｅｃ）の整数倍とならない。したがって、蓄積される明るさ（輝度）は、ライン単位で一定とならず、フリッカ（輝度むら）として、濃淡の縞模様が発生してしまう。

そこで、信号処理部１５の画像減算回路は、第１画像１０１と第２画像１０２との差分をとることで、フリッカを抽出する。図５（ｃ）は、フリッカを抽出した画像１０３を表している。図６でさらに詳細について説明する。

図６は、フリッカの抽出の流れを説明する図である。横軸は、ラインを表しており、縦軸は、ラインごとの輝度値を表している。

図６（ａ）は、フリッカがある場合の画像（第２画像１０２）の場合を表している。図６（ｂ）は、フリッカがない場合の画像（第１画像１０１）を表している。ここで、信号処理部１５の画像減算回路は、第２画像１０２のライン方向の輝度値と第１画像１０１のライン方向の輝度値との差分を算出する。この場合、例えば、ラインの画素ごとに輝度値を求めて、その平均値の差分を算出する。なお、露光時間が異なる２つの画像の差分をとることになるので、露光時間の短い画像に対してゲインを上げるなどの補正を行う。また、第１画像１０１、第２画像１０２ともに画像が暗い場合には、適宜ゲインを上げて、フリッカが検出できるレベルにする。

図６（ｃ）は、差分の算出後の状態を表している。信号処理部１５の判別回路は、差分値がある値以上であれば、フリッカが存在すると判定する。上述したフリッカ検出の方法は、一例であって、上述した方法に限定されるものではい。

このようにして、フリッカ検出部２０ｂは、信号処理部１５の判別回路の判定結果を受信する。そして、フリッカがある場合には（ステップＳ１０４：Ｙｅｓ）、この処理ルーチンは、ステップＳ１０５に進む。

ステップＳ１０５：ＣＰＵ２０の蓄積時間制御部２０ｃは、タイミングジェネレータ（ＴＧ）１３に指示を出し、グローバルシャッタにより、全画素一括リセット処理を行う。図３（ｄ）に示すように、蓄積時間制御部２０ｃは、ローリングシャッタから、グローバルシャッタに切り替える。そして、この処理ルーチンは、ステップＳ１０７に進む。

ステップＳ１０７：ＣＰＵ２０は、ユーザ入力により、撮影終了コマンドの有無を判定する。撮影終了コマンドを受けつけない場合には（ステップＳ１０７：Ｎｏ）、ステップＳ１０１の処理に戻る。一方、撮影終了コマンドを受けつけた場合には（ステップＳ１０７：Ｙｅｓ）、この処理ルーチンは終了する。

一方、ステップＳ１０４にて、フリッカがない場合には（ステップＳ１０４：Ｎｏ）、この処理ルーチンは、ステップＳ１０６に進む。

ステップＳ１０６：蓄積時間制御部２０ｃは、タイミングジェネレータ（ＴＧ）１３に指示を出し、ローリングシャッタにより、ラインごとにリセット処理を行う。この場合は、図３（ｃ）の状態が連続して続くことになる。

このようにして、動画像の取得において、蓄積時間制御部２０ｃは、フリッカの有無に応じてグローバルシャッタとローリングシャッタとを適宜切り替える。図３（ｅ）では、一旦、グローバルシャッタに切り替わった後、フリッカを検出しないため、再度、ローリングシャッタに切り替わった様子を表している。これは、例えば、蛍光灯下での動画を撮影中、照明が蛍光灯からタングステン光になった場合などに適用される。また、例えば、蛍光灯下で部屋の中にいる被写体の動画を撮影中、被写体が部屋から庭に出て、太陽光下での動画の撮影になった場合などに適用される。

以上、第１実施形態の電子カメラ１によれば、蛍光灯によるフリッカの発生を抑止し、コマ落ちの少ない動画像の取得を行うことができる。また、第１実施形態の電子カメラ１によれば、ビット数制御部２０ｄが、Ａ／Ｄ変換部１４の出力信号のビット数を、動画像の撮像時と比較してフリッカ検出画像の撮像時には減らして出力させるため、データ処理の高速化を実現できる。

なお、フリッカ検出部２０ｂは、フリッカ検出の有無を１フレームの画像で判定したが、例えば、３フレーム分連続してフリッカを検出したら、蓄積時間制御部２０ｃが、ローリングシャッタからグローバルシャッタに切り替えるようにしてもよい。すなわち、フリッカ検出に用いるフレーム数を任意に設定してもよい。
（第１の変形例）
次に、第１の変形例について説明する。第１の変形例では、ＣＰＵ２０は、アドレス指定により所定のライン数を読み出す窓検出機能を用いて、フリッカ検出画像をローリングシャッタにより撮像する。具体的には、露光制御部２０ａは、フリッカを少なくとも検出可能な予めアドレス指定された読み出しライン数に対して、所定のラインごとに、シャッタ速度が異なる第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する。

図７は、窓読み出し機能の一例を説明する図である。図７は、例えば、シャッタ速度ｎ／１００ｓｅｃで撮像した動画像（１フレーム）を表している。この場合、上述した通り、５０Ｈｚの蛍光灯下であるとフリッカは、発生しない。しかしながら、６０Ｈｚの蛍光灯下であるとフリッカが発生する。図７では、点線の部分がフリッカ成分の濃いラインを表しており、実線がフリッカ成分の薄いラインを表している。このように、動画撮影時のフレームレートに応じて、１画面中にフリッカが複数本発生することとなる。

そこで、フリッカの有無を検出する場合、１画面分を撮像しなくても、窓読み出し機能を用いて、フリッカを少なくとも検出可能なライン数だけ撮像すればよいことがわかる。

したがって、図２に示すステップＳ１０２において、フリッカ検出画像を１画面分、撮像するのではなく、フリッカを少なくとも検出可能なライン数だけ撮像する。このライン数は、蛍光灯の周波数やフレームレートに応じて変化するが、公知の方法で算出することができる。

そして、フリッカ検出部２０ｂは、フリッカを少なくとも検出可能なライン数で撮像されたフリッカ検出画像を、第１シャッタ速度（１／１００ｓｅｃ）で撮像した画像と、第２シャッタ速度（１／１２０ｓｅｃ）で撮像した画像とに分けた後、輝度値の差分に基づいて、フリッカの有無を検出する。

図８は、第１の変形例におけるフリッカ検出を用いた動画撮影の一例を示す図である。水平方向が経過時間を表し、垂直方向が、各水平ラインを表している。

図８（ａ）に示すように、動画像を１フレーム撮像した後、フリッカを少なくとも検出可能なライン数だけ撮像したフリッカ検出画像を撮像する。ここで、フリッカを検出した場合には、図８（ｂ）に示すように蓄積時間制御部２０ｃは、グローバルシャッタに切り替える。さらに、その後、フリッカを検出しなくなった場合には、図８（ｃ）に示すように蓄積時間制御部２０ｃは、ローリングシャッタに切り替える。

以上より、第１の変形例の電子カメラ１によれば、フリッカ検出画像の撮像時間を短縮してフリッカを検出することができるので、第１実施形態の電子カメラ１に比べて、フレームレートを上げることが可能となる。そのため、第１の変形の電子カメラ１においても、蛍光灯によるフリッカの発生を抑止し、コマ落ちの少ない動画像の取得を行うことができる。

（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、本発明の第１実施形態と本発明の第２実施形態とでは、同じ要素については同じ符号を付して説明を省略する。

第２実施形態では、フリッカ検出部２０ｂがフリッカを検出した場合、先ず、蓄積時間制御部２０ｃは、フリッカ検出画像に基づいて蛍光灯の電源周波数を算出する。続いて、蓄積時間制御部２０ｃは、蓄積時間を電源周波数の任意の整数倍に設定するとともに、ローリングシャッタにより蓄積時間を制御することを特徴とする。

図９は、第２実施形態におけるフリッカ検出を用いた動画撮影の一例を示す図である。水平方向が経過時間を表し、垂直方向が、各水平ラインを表している。

説明をわかりやすくするため、５０Ｈｚの蛍光灯下で、第２シャッタ速度（１／１２０ｓｅｃ）の整数倍で動画撮影している場合を想定する。この場合、５０Ｈｚの蛍光灯下では、フリッカ検出画像において、１／１２０ｓｅｃで撮像した第２の画像にフリッカが生成することになる。この場合、第１の画像と第２の画像の差分をとった差分画像において、フリッカ成分の濃淡が周期的に変化することから、この周期より電源周波数を算出することができる。つまり、この例では電源周波数は、５０Ｈｚとなる。

そこで、図９に示すように、動画撮影のシャッタ速度を第１シャッタ速度（１／１００ｓｅｃ）の整数倍に切り替えて動画撮影を行えば、動画像のフレームには、フリッカは現れなくなる。

以上より、第２実施形態の電子カメラ１によれば、フリッカ検出画像から、蛍光灯の電源周波数を算出することができる。これにより、電子カメラ１では、動画像の撮像の蓄積時間を蛍光灯の電源周波数の整数倍に設定すれば、フリッカ検出時にグローバルシャッタに切り替える必要がなくなるため、フレームレートを第１実施形態の電子カメラ１に比べて上げることが可能となる。そのため、第２実施形態の電子カメラ１においても、蛍光灯によるフリッカの発生を抑止し、コマ落ちの少ない動画像の取得を行うことができる。

本実施形態の撮像装置である電子カメラ１の構成を説明するブロック図 フリッカ抑止モードでの動作例の一例を表すフローチャート 第１実施形態におけるフリッカ検出を用いた動画撮影の一例を示す図 図３（ｃ）に示すフリッカ検出画像の撮像の一例を示す図 ステップＳ１０３及びステップＳ１０４の処理を概念的に示す図 フリッカの抽出の流れを説明する図 窓読み出し機能の一例を説明する図 第１の変形例におけるフリッカ検出を用いた動画撮影の一例を示す図 第２実施形態におけるフリッカ検出を用いた動画撮影の一例を示す図

符号の説明

１・・・電子カメラ、１２・・・撮像素子、１５・・・信号処理部、２０ａ・・・露光制御部、２０ｂ・・・フリッカ検出部、２０ｃ・・蓄積時間制御部、２０ｄ・・・ビット数制御部

Claims (7)

1. 複数の画素を２次元的に配列し、アドレス指定によりライン読み出しが可能な撮像素子と、
   前記撮像素子への露光を電子的に制御する複数のシャッタ機能を有する電子シャッタと、
   所定のフレームレートで動画像を前記撮像素子に撮像させるとともに、光源の周期的な輝度変化に起因するフリッカを検出するためのフリッカ検出画像を、連続する前記動画像の撮像の合間を利用して前記撮像素子に撮像させる撮像素子駆動部と、
   前記フリッカ検出画像の撮像時には、前記アドレス指定により所定のラインごとに、前記電子シャッタのシャッタ速度が異なる第１シャッタ速度と第２シャッタ速度とを交互に切り替えて順次露光制御する、フリッカ検出用の露光制御部と、
   前記第１シャッタ速度で撮像した第１画像と前記第２シャッタ速度で撮像した第２画像とで構成される前記フリッカ検出画像に基づいて、前記フリッカの有無を検出するフリッカ検出部と、
   前記フリッカ検出部の検出結果に応じて、前記動画像を撮像するための前記撮像素子の蓄積時間を前記電子シャッタにより制御する蓄積時間制御部と、
   を備えることを特徴とする撮像装置。
2. 請求項１に記載の撮像装置において、
   前記蓄積時間制御部は、前記フリッカ検出部が前記フリッカを検出した場合、全ての画素信号を一括して読み出すことにより前記蓄積時間を制御することを特徴とする撮像装置。
3. 請求項１に記載の撮像装置において、
   前記蓄積時間制御部は、前記フリッカ検出部が前記フリッカを検出しない場合、前記ラインごとに順次シャッタを切り、前記ラインごとの画素信号を読み出すことにより、前記蓄積時間を制御することを特徴とする撮像装置。
4. 前記蓄積時間制御部は、前記フリッカ検出部が前記フリッカを検出した場合、前記フリッカ検出画像に基づいて前記光源の電源周波数を算出し、前記蓄積時間を前記電源周波数の任意の整数倍に設定するとともに、前記ラインごとに順次シャッタを切り、前記ラインごとの画素信号を読み出すことにより、前記蓄積時間を制御することを特徴とする撮像装置。
5. 請求項１に記載の撮像装置において、
   前記露光制御部は、予めアドレス指定された、前記フリッカを少なくとも検出可能な読み出しライン数に対して、前記所定のラインごとに、前記第１シャッタ速度と前記第２シャッタ速度とを交互に切り替えて順次露光制御することを特徴とする撮像装置。
6. 請求項１から請求項５のいずれか１項に記載の撮像装置において、
   前記第１シャッタ速度は、ｎ／１００ｓｅｃであり、前記第２シャッタ速度は、ｍ／１２０ｓｅｃであり、前記ｎ及び前記ｍが任意の整数であることを特徴とする撮像装置。
7. 請求項１から請求項６のいずれか１項に記載の撮像装置において、
   アナログ／デジタル変換の出力信号のビット数を、前記動画像の撮像時と比較してフリッカ検出画像の撮像時には減らして出力させるビット数制御部をさらに備えることを特徴とする撮像装置。
   
   

Images