JP2010093118A - 受光素子および受光装置 - Google Patents

Abstract

【課題】寄生容量の増大を最小限に抑えつつ、大きな光電流を発生させることの可能な受光素子およびそれを備えた受光装置を提供する。
【解決手段】受光素子１０において、面内方向において互いに対向するｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂを有する半導体層１４が設けられている。ｐ型半導体領域１４Ａのうちｎ型半導体領域１４Ｂとの対向部分１８Ａおよびｎ型半導体領域１４Ｂのうちｐ型半導体領域１４Ａとの対向部分１８Ｂの双方が互い違いに凹凸形状となっている。
【選択図】図２

Description

本発明は、受光光量に応じた電荷を発生させる受光素子およびそれを備えた受光装置に関する。

従来から、表示装置の表示面に接触あるいは近接する物体の位置などを検出する技術が知られている。その中でも代表的で一般に広く普及している技術として、タッチパネルを備えた表示装置が挙げられる。このタッチパネルも種々のタイプのものが存在するが、一般に普及しているものとして、静電容量を検知するタイプのものが挙げられる。このタイプのものは、指でタッチパネルに接触することでパネルの表面電荷の変化を捕らえ、物体の位置などを検出するようになっている。したがってこのようなタッチパネルを用いることで、ユーザは直感的に操作することが可能である。

また、最近では表示面上にこのようなタッチパネルを別途設けることなく、物体の位置などを検出することを可能とする技術が各種提案されている。例えば、有機ＥＬ（Electro-Luminescence）ディスプレイや液晶表示ディスプレイにおいて、表示面に配置された受光素子を周期的に動作させる技術が提案されている。このような表示装置を利用すれば、取り込んだ映像に基づいて、物体の位置などを検出することが可能である。したがって、このような表示装置を利用することで、表示面上にタッチパネルなどの部品を別途設けることなく、簡易な構成で物体の位置などを検出することが可能となる。

図８は、上述した位置検出可能な表示装置における受光装置の回路構成の一例を表したものである。図８に示した受光装置１００は、受光素子１１０と、容量素子１１１と、２つのトランジスタ１１２，１１３とを含んで構成されている。受光素子１１０は、受光光量に応じた電荷を発生させるものであり、例えば、フォトダイオード、フォトトランジスタなどにより構成されている。なお、図８には、受光素子１１０がフォトダイオードからなる場合が例示されている。また、トランジスタ１１２，１１３はそれぞれ、例えば薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などにより構成されている。

この受光装置１００では、例えば、受光素子１１０のカソードが電源電圧線ＶＤＤに接続され、受光素子１１０のアノードがリセット用のトランジスタ１１２のドレインと、容量素子１１１の一端と、増幅用のトランジスタ１１３のゲートに接続されている。トランジスタ１１２のゲートはリセット信号線ＲＳＴに接続され、トランジスタ１１２のソースは参照電圧線ＶＳＳに接続されている。容量素子１１１の他端が参照電圧線ＶＳＳに接続され、トランジスタ１１３のソースが電源電圧線ＶＤＤに接続されている。そして、トランジスタ１１３のドレインが信号出力線ＯＵＴに接続されている。

なお、静特性の向上を目的として、ｐｎ接合面を凹凸にし、ｐｎ接合面の面積を拡大したトランジスタが、例えば、特許文献１に開示されている。
特開昭５６−４２７４号公報

ところで、上記した受光装置１００において、信号出力線ＯＵＴの電圧Ｖｓは、Ｉｐ×ｔ／Ｃｓとなる。ここで、Ｉｐは受光素子１１０から出力される光電流であり、ｔは光照射時間であり、Ｃｓは受光素子１１０の容量である。上述した関係式から、受光装置１００の感度を上げるためには、（１）受光素子１１０の感度、すなわち、受光素子１１０から発生する光電流をより大きくするか、（２）光検出に時間をかけるか、（３）容量素子１１１の容量を小さくすることが考えられる。しかし、検出にかける時間はあまり大きくすることができないので、受光装置１００の感度を上げるためには、上記（１）または（３）を実践することが必要となる。

もっとも、実際の回路では、受光素子１１０から発生する電荷を蓄積する保持容量Ｃ’は、Ｃｓ＋Ｃｐである。ここで、Ｃｐは受光素子１１０の寄生容量である。従って、実際の回路において感度を上げるためには、上記（１）を実践するか、または寄生容量Ｃｐを小さくすることを実践することが必要となる。

しかし、上記（１）を実践するために、受光素子１１０のサイズを大きくすると、寄生容量Ｃｐが膨大に大きくなってしまうという問題があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、寄生容量の増大を最小限に抑えつつ、大きな光電流を発生させることの可能な受光素子およびそれを備えた受光装置を提供することにある。

本発明の第一の受光素子は、面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層を備えたものである。この第一の受光素子には、ｐ型半導体領域およびｎ型半導体領域に別個に接する電極が設けられている。また、ｐ型半導体領域のうちｎ型半導体領域との対向部分とｎ型半導体領域のうちｐ型半導体領域との対向部分とを含む部分との対向領域には、ゲート絶縁膜およびゲート電極が設けられている。そして、ｐ型半導体領域のうちｎ型半導体領域との対向部分およびｎ型半導体領域のうちｐ型半導体領域との対向部分の少なくとも一方が凹凸形状となっている。

本発明の第一の受光装置は、受光光量に応じた電荷を発生させる上記受光素子と、上記受光素子から発生した電荷を蓄積させる容量素子と、容量素子に蓄積された電荷を光電流として取り出す出力素子と、出力素子によって電荷が取り出された後に容量素子に残留する電荷を放出させる放出素子とを備えたものである。

本発明の第一の受光素子および第一の受光装置では、半導体層において、ｐ型半導体領域のうちｎ型半導体領域との対向部分およびｎ型半導体領域のうちｐ型半導体領域との対向部分の少なくとも一方が凹凸形状となっている。これにより、受光素子のサイズを大きくしなくても、ｐ型半導体領域とｎ型半導体領域との対向面積を大きくすることができる。

本発明の第二の受光素子は、面内方向において所定の間隙を介して互いに対向する一対の第一導電型半導体領域と一対の第一導電型半導体領域の間隙に設けられた第二導電型半導体領域とを有する半導体層を備えたものである。この第二の受光素子には、一対の第一導電型半導体領域および第二導電型半導体領域に別個に接する電極が設けられている。また、第一導電型半導体領域のうち第二導電型半導体領域との対向部分と第二導電型半導体領域のうち第一導電型半導体領域との対向部分とを含む部分との対向領域には、ゲート絶縁膜およびゲート電極が設けられている。そして、第一導電型半導体領域のうち第二導電型半導体領域との対向部分および第二導電型半導体領域のうち第一導電型半導体領域との対向部分の少なくとも一方が凹凸形状となっている。

本発明の第二の受光装置は、受光光量に応じた電荷を発生させる上記受光素子と、上記受光素子から発生した電荷を蓄積させる容量素子と、容量素子に蓄積された電荷を光電流として取り出す出力素子と、出力素子によって電荷が取り出された後に容量素子に残留する電荷を放出させる放出素子とを備えたものである。

本発明の第二の受光素子および第二の受光装置では、半導体層において、第一導電型半導体領域のうち第二導電型半導体領域との対向部分および第二導電型半導体領域のうち第一導電型半導体領域との対向部分の少なくとも一方が凹凸形状となっている。これにより、受光素子のサイズを大きくしなくても、第一導電型半導体領域と第二導電型半導体領域との対向面積を大きくすることができる。

本発明の第一の受光素子および第一の受光装置によれば、半導体層において、ｐ型半導体領域のうちｎ型半導体領域との対向部分およびｎ型半導体領域のうちｐ型半導体領域との対向部分の少なくとも一方を凹凸形状としたので、受光素子の寄生容量の増大を最小限に抑えつつ、受光素子から大きな光電流を発生させることができる。

本発明の第二の受光素子および第二の受光装置によれば、半導体層において、第一導電型半導体領域のうち第二導電型半導体領域との対向部分および第二導電型半導体領域のうち第一導電型半導体領域との対向部分の少なくとも一方を凹凸形状としたので、受光素子の寄生容量の増大を最小限に抑えつつ、受光素子から大きな光電流を発生させることができる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

［第一の実施の形態］
図１は、本発明の第一の実施の形態に係る受光装置１の回路構成の一例を表したものである。本実施の形態の受光装置１は、例えば、図示しないが、プラスチックフィルム基板やガラス基板などの絶縁性基板上に、有機ＥＬ素子や液晶素子と共に形成されたものである。

本実施の形態の受光装置１は、例えば、受光素子１０と、容量素子２０と、２つのトランジスタ３０，４０とを含んで構成されている。受光素子１０は、受光光量に応じた電荷を発生させるものであり、フォトダイオードにより構成されている。容量素子２０は、受光素子１０から発生した電荷を蓄積させるものであり、キャパシタにより構成されている。また、トランジスタ４０（出力素子）は、容量素子２０に蓄積された電荷を光電流として取り出すものであり、トランジスタ３０（放出素子）は、トランジスタ４０によって電荷が取り出された後に容量素子２０に残留する電荷を放出させるものである。これらトランジスタ３０，４０はそれぞれ、例えば薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などにより構成されている。

この受光装置１では、例えば、受光素子１０のカソードが電源電圧線ＶＤＤに接続され、受光素子１０のアノードがトランジスタ３０のドレインと、容量素子２０の一端と、トランジスタ４０のゲートに接続されている。トランジスタ３０のゲートはリセット信号線ＲＳＴに接続され、トランジスタ３０のソースは参照電圧線ＶＳＳに接続されている。容量素子２０の他端が参照電圧線ＶＳＳに接続され、トランジスタ４０のソースが電源電圧線ＶＤＤに接続されている。そして、トランジスタ４０のドレインが信号出力線ＯＵＴに接続されている。

図２（Ａ）は、図１の受光素子１０の断面構成の一例を表したものである。この受光素子１０は、例えば、基板１１上に、ゲート電極１２と、ゲート絶縁膜１３と、半導体層１４と、電極１５，１６とを基板１１側から順に備えたボトムゲート型のフォトダイオードである。

基板１１は、例えば、プラスチックフィルム基板やガラス基板などの絶縁性基板である。ゲート電極１２は、例えば、Ａｌによって構成されている。このゲート電極１２は、後述の接合界面１４Ｃを含む部分との対向領域に形成されており、例えば矩形状となっている。これにより、ゲート電極１２は、低抵抗の電極となっており、かつ基板１１側から入射した光が接合界面１４Ｃに入射するのを遮断する遮光膜として機能する。なお、接合界面１４Ｃを含む部分とは、具体的には、ｐ型半導体領域１４Ａのうちｎ型半導体領域１４Ｂとの対向部分１８Ａ（後述）と、ｎ型半導体領域１４Ｂのうちｐ型半導体領域１４Ａとの対向部分１８Ｂ（後述）とを含む部分を指している。

ゲート絶縁膜１３は、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。このゲート絶縁膜１３は、少なくとも接合界面１４Ｃを含む部分との対向領域に形成されており、例えば、ゲート電極１２を覆うように形成されている。なお、図２（Ａ）には、ゲート絶縁膜１３が、ゲート電極１２を含む基板１１の表面全体に渡って形成されている場合が例示されている。

半導体層１４は、ゲート電極１２との対向領域を横切るように形成されており、電極１５，１６の対向方向（後述）に延在して形成されている。この半導体層１４の上面は、電極１５，１６とのコンタクト部分を除いて、保護膜１７によって覆われている。この保護膜１７の上面のうち接合界面１４Ｃを含む部分との対向領域が外部からの光が入射する光入射面となる。なお、保護膜１７は、入射光に対して透明な材料からなり、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。

上記した半導体層１４は、例えば、図２（Ａ），（Ｂ）に示したように、面内方向において互いに対向するｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂを有している。なお、図２（Ｂ）は、半導体層１４を光入射側から見たときの平面構成を表したものである。ｐ型半導体領域１４Ａは、例えば、ｐ型不純物を含有するシリコン薄膜からなり、ｎ型半導体領域１４Ｂは、例えば、ｎ型不純物を含有するシリコン薄膜からなる。

ｐ型半導体領域１４Ａのうちｎ型半導体領域１４Ｂとの対向部分１８Ａおよびｎ型半導体領域１４Ｂのうちｐ型半導体領域１４Ａとの対向部分１８Ｂの少なくとも一方が凹凸形状となっている。なお、本実施の形態では、対向部分１８Ａ，１８Ｂが互いに直接接触しており、対向部分１８Ａと対向部分１８Ｂとの間に接合界面１４Ｃが形成されている。そのため、対向部分１８Ａ，１８Ｂの双方に、互い違いに凹凸形状が形成されており、接合界面１４Ｃは、クランク状にジグザクとうねっている。

ここで、接合界面１４Ｃの面積Ｓは、半導体層１４の幅（接合界面１４Ｃの延在方向の長さ）をＷとし、接合界面１４Ｃのうねりの振幅をｄとし、うねりの数をｎとし、半導体層１４の厚さをｈとすると、面積Ｓは、おおよそ、（Ｗ＋２ｎｄ）ｈとなる。つまり、接合界面１４Ｃが仮に平坦な面であった場合の面積（Ｗｈ）と比べると、おおよそ、２ｎｄｈだけ大きくなっている。なお、図２（Ｂ）に例示したように、接合界面１４Ｃのうねりが矩形状となっており、かつ、うねりの数ｎが２となっている場合には、面積Ｓが、おおよそ、４ｄｈだけ大きくなっている。

電極１５，１６は、例えば、Ａｌによって構成されている。電極１５，１６は、保護膜１７に形成された開口内に形成されると共に、その上面が保護膜１７から露出している。ここで、電極１５はｐ型半導体領域１４Ａと電気的に接続されており、電極１６はｎ型半導体領域１４Ｂと電気的に接続されている。

本実施の形態の受光装置１では、受光素子１０のＩ−Ｖ特性がゲート電極１２で制御された状態で、受光素子１０に対して外部から光が入射すると、受光素子１０から光電流Ｉｐが発生する。発生した光電流Ｉｐは容量素子２０に流れ込み、容量素子２０に電荷が蓄積され、トランジスタ４０のゲート電位が変位すると、その変位量に応じた電流がトランジスタ４０のソース−ドレイン間に流れ、信号出力線ＯＵＴに出力される。

ところで、受光装置１において、信号出力線ＯＵＴの電圧Ｖｓは、Ｉｐ×ｔ／Ｃｓとなる。ここで、Ｉｐは受光素子１０から出力される光電流であり、ｔは光照射時間であり、Ｃｓは受光素子１０の容量である。上述した関係式から、受光装置１の感度を上げるためには、（１）受光素子１０の感度、すなわち、受光素子１０から発生する光電流Ｉｐをより大きくするか、（２）光検出に時間をかけるか、（３）容量素子２０の容量を小さくすることが考えられる。しかし、検出にかける時間はあまり大きくすることができないので、受光装置１の感度を上げるためには、上記（１）または（３）を実践することが必要となる。

もっとも、実際の回路では、受光素子１０から発生する電荷を蓄積する保持容量Ｃ’は、Ｃｓ＋Ｃｐである。ここで、Ｃｐは受光素子１０の寄生容量である。従って、実際の回路において感度を上げるためには、上記（１）を実践するか、または寄生容量Ｃｐを小さくすることを実践することが必要となる。しかし、上記（１）を実践するために、受光素子１０のサイズを大きくすると、寄生容量Ｃｐが膨大に大きくなってしまう。

一方、本実施の形態では、半導体層１４において、ｐ型半導体領域１４Ａのうちｎ型半導体領域１４Ｂとの対向部分１８Ａおよびｎ型半導体領域１４Ｂのうちｐ型半導体領域１４Ａとの対向部分１８Ｂの双方が互い違いに凹凸形状となっている。これにより、受光素子１０のサイズを大きくしなくても、ｐ型半導体領域１４Ａとｎ型半導体領域１４Ｂとの対向面積（接合界面１４Ｃの面積）を大きくすることができる。その結果、受光素子１０の寄生容量Ｃｐの増大を最小限に抑えつつ、受光素子１０から大きな光電流Ｉｐを発生させることができる。

［変形例］
上記実施の形態では、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂが互いに直接接触していたが、例えば、図３（Ａ），（Ｂ）に示したように、ｐ型半導体領域１４Ａとｎ型半導体領域１４Ｂとの間に、真性半導体領域１４Ｄが設けられていてもよい。この場合には、対向部分１８Ａおよび対向部分１８Ｂは互いに直接接触せず、真性半導体領域１４Ｄを介して配置されることになる。したがって、この場合には、図示しないが、対向部分１８Ａおよび対向部分１８Ｂのいずれか一方にだけ凹凸形状を設けることが可能である。また、図３（Ｂ）に示したように、対向部分１８Ａおよび対向部分１８Ｂの双方に互い違いに凹凸形状を設けたりすることも、もちろん可能である。

なお、図３（Ｂ）に示したように、対向部分１８Ａおよび対向部分１８Ｂの双方に互い違いに凹凸形状を設けた場合には、対向部分５２Ａと、真性半導体領域１４Ｄのうちｐ型半導体領域１４Ａとの対向部分１８Ｃとが互いに直接接触しており、対向部分１８Ａと対向部分１８Ｃとの間に接合界面１４Ｅが形成されている。そのため、対向部分１８Ａ，１８Ｃの双方に、互い違いに凹凸形状が形成されており、接合界面１４Ｅは、クランク状にジグザクとうねっている。さらに、対向部分１８Ｂと、真性半導体領域１４Ｄのうちｎ型半導体領域１４Ｂとの対向部分１８Ｄとが互いに直接接触しており、対向部分１８Ｂと対向部分１８Ｄとの間に接合界面１４Ｆが形成されている。そのため、対向部分１８Ｂ，１８Ｄの双方に、互い違いに凹凸形状が形成されており、接合界面１４Ｆは、クランク状にジグザクとうねっている。

ここで、接合界面１４Ｅの面積Ｓ１は、接合界面１４Ｅのうねりの振幅をｄ１とし、うねりの数をｎ１とすると、面積Ｓ１は、おおよそ、（Ｗ＋２×ｎ１×ｄ１）ｈとなる。つまり、接合界面１４Ｅが仮に平坦な面であった場合の面積（Ｗｈ）と比べると、おおよそ、２×ｎ１×ｄ１×ｈだけ大きくなっている。一方、接合界面１４Ｆの面積Ｓ２についても、接合界面１４Ｆのうねりの振幅をｄ２とし、うねりの数をｎ２とすると、面積Ｓ２は、おおよそ、（Ｗ＋２×ｎ２×ｄ２）ｈとなる。つまり、接合界面１４Ｆが仮に平坦な面であった場合の面積（Ｗｈ）と比べると、おおよそ、２×ｎ２×ｄ２×ｈだけ大きくなっている。これにより、上記実施の形態と同様、受光素子１０の寄生容量Ｃｐの増大を最小限に抑えつつ、受光素子１０から大きな光電流Ｉｐを発生させることができる。

なお、上記変形例において、真性半導体領域１４Ｄの代わりに、ｐ型半導体領域１４Ａのｐ型不純物濃度よりも低いｐ型不純物濃度の領域を設けたり、ｎ型半導体領域１４Ｂのｎ型不純物濃度よりも低いｎ型不純物濃度の領域を設けたりしてもよい。

また、上記実施の形態では、受光素子１０がボトムゲート型のフォトダイオードである場合について説明したが、受光素子１０は、例えば、図４に示したように、基板１１上に、遮光膜２１と、バッファ絶縁膜２２と、半導体層１４と、ゲート絶縁膜２３と、ゲート電極２４とを基板１１側から順に備えたトップゲート型のフォトダイオードであってもよい。

なお、上記において、遮光膜２１は、上記実施の形態のゲート電極１２と同様、接合界面１４Ｃを含む部分との対向領域に形成されており、例えば矩形状となっている。これにより、遮光膜２１は、基板１１側から入射した光が接合界面１４Ｃに入射するのを遮断する機能を有している。また、バッファ絶縁膜２２は、上記実施の形態のゲート絶縁膜１３と同様、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。このバッファ絶縁膜２２は、ゲート電極１２を含む基板１１の表面全体に渡って形成されており、平坦化膜の役割を有している。

［第二の実施の形態］
図５は、本発明の第二の実施の形態に係る受光装置２の回路構成の一例を表したものである。本実施の形態の受光装置２は、上記実施の形態と同様、例えば、図示しないが、プラスチックフィルム基板やガラス基板などの絶縁性基板上に、有機ＥＬ素子や液晶素子と共に形成されたものである。

本実施の形態の受光装置２は、受光素子１０の代わりに、受光素子５０を設けた点で、上記実施の形態の受光装置１の構成と相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点については適宜省略するものとする。

図６（Ａ）は、図５の受光素子５０の断面構成の一例を表したものである。この受光素子５０は、例えば、基板１１上に、ゲート電極１２と、ゲート絶縁膜１３と、半導体層５１と、電極１５，１６とを基板１１側から順に備えたボトムゲート型のフォトダイオードである。

半導体層５１は、ゲート電極１２との対向領域を横切るように形成されており、電極１５，１６の対向方向（後述）に延在して形成されている。この半導体層５１の上面は、電極１５，１６とのコンタクト部分を除いて、保護膜１７によって覆われている。

上記した半導体層５１は、例えば、図６（Ａ），（Ｂ）に示したように、面内方向において所定の間隙を介して互いに対向する一対のｎ型半導体領域５１Ａ，５１Ｂ（第一導電型半導体領域）を有しており、さらに、一対のｎ型半導体領域５１Ａ，５１Ｂの間隙にｐ型半導体領域５１Ｃ（第二導電型半導体領域）を有している。なお、図６（Ｂ）は、半導体層５１を光入射側から見たときの平面構成を表したものである。ｐ型半導体領域５１Ｃは、例えば、ｐ型不純物を含有するシリコン薄膜からなり、ｎ型半導体領域５１Ａ，５１Ｂは、例えば、ｎ型不純物を含有するシリコン薄膜からなる。

ｎ型半導体領域５１Ａのうちｐ型半導体領域５１Ｃとの対向部分５２Ａ、ｐ型半導体領域５１Ｃのうちｎ型半導体領域５１Ａとの対向部分５２Ｂ、ｐ型半導体領域５１Ｃのうちｎ型半導体領域５１Ｂとの対向部分５２Ｃ、およびｎ型半導体領域５１Ｂのうちｐ型半導体領域５１Ｃとの対向部分５２Ｄの少なくとも一つが、凹凸形状となっている。なお、本実施の形態では、対向部分５２Ａ，５２Ｂが互いに直接接触しており、対向部分５２Ａと対向部分５２Ｂとの間に接合界面５１Ｄが形成されている。そのため、対向部分５２Ａ，５２Ｂの双方に、互い違いに凹凸形状が形成されており、接合界面５１Ｄは、クランク状にジグザクとうねっている。さらに、対向部分５２Ｃ，５２Ｄが互いに直接接触しており、対向部分５２Ｃと対向部分５２Ｄとの間に接合界面５１Ｅが形成されている。そのため、対向部分５２Ｃ，５２Ｄの双方に、互い違いに凹凸形状が形成されており、接合界面５１Ｅは、クランク状にジグザクとうねっている。

ここで、接合界面５１Ｄの面積Ｓ３は、接合界面５１Ｄのうねりの振幅をｄ３とし、うねりの数をｎ３とすると、面積Ｓ３は、おおよそ、（Ｗ＋２×ｎ３×ｄ３）ｈとなる。つまり、接合界面５１Ｄが仮に平坦な面であった場合の面積（Ｗｈ）と比べると、おおよそ、２×ｎ３×ｄ３×ｈだけ大きくなっている。一方、接合界面５１Ｅの面積Ｓ４についても、接合界面５１Ｅのうねりの振幅をｄ４とし、うねりの数をｎ４とすると、面積Ｓ４は、おおよそ、（Ｗ＋２×ｎ４×ｄ４）ｈとなる。つまり、接合界面５１Ｅが仮に平坦な面であった場合の面積（Ｗｈ）と比べると、おおよそ、２×ｎ４×ｄ４×ｈだけ大きくなっている。これにより、上記実施の形態と同様、受光素子５０の寄生容量Ｃｐの増大を最小限に抑えつつ、受光素子５０から大きな光電流Ｉｐを発生させることができる。

本実施の形態の受光装置２では、受光素子５０のＩ−Ｖ特性がゲート電極１２で制御された状態で、受光素子５０に対して外部から光が入射すると、受光素子５０から光電流Ｉｐが発生する。発生した光電流Ｉｐは容量素子２０に流れ込み、容量素子２０に電荷が蓄積され、トランジスタ４０のゲート電位が変位すると、その変位量に応じた電流がトランジスタ４０のソース−ドレイン間に流れ、信号出力線ＯＵＴに出力される。

本実施の形態では、半導体層５１において、対向部分５２Ａ，５２Ｂの双方が互い違いに凹凸形状となっており、さらに、対向部分５２Ｃ，５２Ｄの双方が互い違いに凹凸形状となっている。これにより、受光素子５０のサイズを大きくしなくても、ｎ型半導体領域５１Ａとｐ型半導体領域５１Ｃとの対向面積（接合界面５１Ｄの面積）と、ｎ型半導体領域５１Ｂとｐ型半導体領域５１Ｃとの対向面積（接合界面５１Ｅの面積）とを大きくすることができる。その結果、受光素子５０の寄生容量Ｃｐの増大を最小限に抑えつつ、受光素子５０から大きな光電流Ｉｐを発生させることができる。

［変形例］
上記第二の実施の形態では、受光素子５０がボトムゲート型のフォトダイオードである場合について説明したが、受光素子５０は、例えば、図７に示したように、基板１１上に、遮光膜２１と、バッファ絶縁膜２２と、半導体層５１と、ゲート絶縁膜２３と、ゲート電極２４とを基板１１側から順に備えたトップゲート型のフォトダイオードであってもよい。

また、上記第二の実施の形態では、半導体層５１は、一対のｎ型半導体領域５１Ａ，５１Ｂの間隙にｐ型半導体領域５１Ｂを形成したｎｐｎ構造となっていたが、ｐｎｐ構造となっていてもよい。

また、上記第二の実施の形態において、ｎ型半導体領域５１Ａとｐ型半導体領域５１Ｃとの間に、ｐ型半導体領域５１Ｃのｐ型不純物濃度よりも低いｐ型不純物濃度の領域を設けたり、ｎ型半導体領域５１Ａのｎ型不純物濃度よりも低いｎ型不純物濃度の領域を設けたりしてもよい。また、ｎ型半導体領域５１Ｂとｐ型半導体領域５１Ｃとの間に、ｐ型半導体領域５１Ｃのｐ型不純物濃度よりも低いｐ型不純物濃度の領域を設けたり、ｎ型半導体領域５１Ｂのｎ型不純物濃度よりも低いｎ型不純物濃度の領域を設けたりしてもよい。

以上、実施の形態およびその変形例を挙げて本発明の受光素子および受光装置について説明したが、本発明は上記各実施の形態等に限定されるものではなく、本発明の受光素子および受光装置の構成は、上記各実施の形態等と同様の効果を得ることが可能な限りにおいて自由に変形可能である。

例えば、上記各実施の形態では、受光素子１０，５０は、ＴＦＴ構造となっていたが、例えば、図示しないが、ＦｉｎＦＥＴ構造となっていてもよい。また、受光素子１０，５０において、基板１１として、ガラス基板などの代わりに、ＳＯＩ基板を用いることも可能である。

本発明の第一の実施の形態に係る受光装置の回路図である。 図１の受光素子の断面図と、受光素子内の半導体層の上面図である。 図１の受光素子の一変形例の断面図と、その受光素子内の半導体層の上面図である。 図１の受光素子の他の変形例の断面図である。 本発明の第二の実施の形態に係る受光装置の回路図である。 図５の受光素子の断面図と、受光素子内の半導体層の上面図である。 図５の受光素子の一変形例の断面図である。 従来の受光装置の回路図である。

符号の説明

１…受光装置、１０，５０…受光素子、１１…基板、１２，２４…ゲート電極、１３，２３…ゲート絶縁膜、１４，５１…半導体層、１４Ａ，５１Ｃ…ｐ型半導体領域、１４Ｂ，５１Ａ，５１Ｂ…ｎ型半導体領域、１４Ｃ，１４Ｅ，１４Ｆ，５１Ｄ，５１Ｅ…接合界面、１４Ｄ…真性半導体領域、１５，１６…電極、１７…保護膜、１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ，５２Ａ，５２Ｂ，５２Ｃ，５２Ｄ…対向部分、２０…容量素子、２１…遮光膜、２２…バッファ絶縁膜、３０，４０…トランジスタ、Ｃｓ…寄生容量、Ｉｐ…電流、ＯＵＴ…信号出力線、ＲＳＴ…リセット信号線、Ｖｓ…電圧、ＶＤＤ…電源電圧線、ＶＳＳ…参照電圧線。

Claims (5)

1. 面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
   前記ｐ型半導体領域および前記ｎ型半導体領域に別個に接する電極と、
   前記ｐ型半導体領域のうち前記ｎ型半導体領域との対向部分と前記ｎ型半導体領域のうち前記ｐ型半導体領域との対向部分とを含む部分との対向領域に形成されたゲート絶縁膜およびゲート電極と
   を備え、
   前記ｐ型半導体領域のうち前記ｎ型半導体領域との対向部分および前記ｎ型半導体領域のうち前記ｐ型半導体領域との対向部分の少なくとも一方が凹凸形状となっている受光素子。
2. 前記半導体層は、前記ｐ型半導体領域と前記ｎ型半導体領域との間に真性半導体領域を有する請求項１に記載の受光素子。
3. 面内方向において所定の間隙を介して互いに対向する一対の第一導電型半導体領域と前記一対の第一導電型半導体領域の間隙に設けられた第二導電型半導体領域とを有する半導体層と、
   前記一対の第一導電型半導体領域および前記第二導電型半導体領域に別個に接する電極と、
   前記第一導電型半導体領域のうち前記第二導電型半導体領域との対向部分と前記第二導電型半導体領域のうち前記第一導電型半導体領域との対向部分とを含む部分との対向領域に形成されたゲート絶縁膜およびゲート電極と
   を備え、
   前記第一導電型半導体領域のうち前記第二導電型半導体領域との対向部分および前記第二導電型半導体領域のうち前記第一導電型半導体領域との対向部分の少なくとも一方が凹凸形状となっている受光素子。
4. 受光光量に応じた電荷を発生させる受光素子と、
   前記受光素子から発生した電荷を蓄積させる容量素子と、
   前記容量素子に蓄積された電荷を光電流として取り出す出力素子と、
   前記出力素子によって電荷が取り出された後に前記容量素子に残留する電荷を放出させる放出素子と
   を備え、
   前記受光素子は、
   面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
   前記ｐ型半導体領域および前記ｎ型半導体領域に別個に接する電極と、
   前記ｐ型半導体領域のうち前記ｎ型半導体領域との対向部分と前記ｎ型半導体領域のうち前記ｐ型半導体領域との対向部分とを含む部分との対向領域に形成されたゲート絶縁膜およびゲート電極と
   を備え、
   前記ｐ型半導体領域のうち前記ｎ型半導体領域との対向部分および前記ｎ型半導体領域のうち前記ｐ型半導体領域との対向部分の少なくとも一方が凹凸形状となっている受光装置。
5. 受光光量に応じた電荷を発生させる受光素子と、
   前記受光素子から発生した電荷を蓄積させる容量素子と、
   前記容量素子に蓄積された電荷を光電流として取り出す出力素子と、
   前記出力素子によって電荷が取り出された後に前記容量素子に残留する電荷を放出させる放出素子と
   を備え、
   前記受光素子は、
   面内方向において所定の間隙を介して互いに対向する一対の第一導電型半導体領域と前記一対の第一導電型半導体領域の間隙に設けられた第二導電型半導体領域とを有する半導体層と、
   前記一対の第一導電型半導体領域および前記第二導電型半導体領域に別個に接する電極と、
   前記第一導電型半導体領域のうち前記第二導電型半導体領域との対向部分と前記第二導電型半導体領域のうち前記第一導電型半導体領域との対向部分とを含む部分との対向領域に形成されたゲート絶縁膜およびゲート電極と
   を備え、
   前記第一導電型半導体領域のうち前記第二導電型半導体領域との対向部分および前記第二導電型半導体領域のうち前記第一導電型半導体領域との対向部分の少なくとも一方が凹凸形状となっている受光装置。

Images