[go: up one dir, main page]

JP2010087403A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010087403A
JP2010087403A JP2008257367A JP2008257367A JP2010087403A JP 2010087403 A JP2010087403 A JP 2010087403A JP 2008257367 A JP2008257367 A JP 2008257367A JP 2008257367 A JP2008257367 A JP 2008257367A JP 2010087403 A JP2010087403 A JP 2010087403A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bond pad
semiconductor device
wire
wire bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008257367A
Other languages
English (en)
Inventor
Satoru Itaya
哲 板谷
Masaru Sasaki
大 佐々木
Mitsuaki Katagiri
光昭 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008257367A priority Critical patent/JP2010087403A/ja
Priority to US12/572,326 priority patent/US8378507B2/en
Publication of JP2010087403A publication Critical patent/JP2010087403A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10W72/01
    • H10W72/073
    • H10W72/075
    • H10W72/07521
    • H10W72/07553
    • H10W72/50
    • H10W72/531
    • H10W72/5449
    • H10W72/5453
    • H10W72/5473
    • H10W72/59
    • H10W72/884
    • H10W72/932
    • H10W72/9445
    • H10W72/952
    • H10W74/00
    • H10W90/231
    • H10W90/734
    • H10W90/754
    • H10W90/756
    • H10W99/00

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】配線基板上に実装された半導体チップと配線基板上のワイヤボンドパッドとを接続するボンディングワイヤが半導体チップに干渉することを回避しつつ、半導体チップとワイヤボンドパッドまでの距離が小さい半導体装置を提供する。
【解決手段】配線基板2上に半導体チップ1が実装され、配線基板2上のワイヤボンドパッド5と半導体チップ1上の電極パッド4とがボンディングワイヤを介して接続された半導体装置8であって、電極パッド4よりも半導体チップ1の端部に近接した位置にワイヤボンドパッドを有する中継基板10が設けられ、半導体チップ1上の電極パッド4と中継基板10上のワイヤボンドパッドとが第1のボンディングワイヤ3Aを介して接続され、中継基板10上のワイヤボンドパッドと配線基板2上のワイヤボンドパッド5とが第2のボンディングワイヤ3Bを介して接続されている。
【選択図】図1

Description

本発明は、配線基板上に半導体チップが実装された半導体装置に関するものである。
半導体チップの集積度は年々向上している。半導体チップの集積度の向上に伴って、半導体チップは高密度化、高性能化され、動作速度も高速化されている。また、半導体チップを含む半導体装置(「半導体パッケージ」と呼ばれる場合もある。)に対しても、小型化、薄型化の要求が高まってきている。小型化を目的とした半導体装置の構造としては、例えばBGA(Ball Grid Array)構造やCSP(Chip Size Package)構造などが知られている。これらの構造では、配線基板に実装された半導体チップの電極パッドと配線基板のワイヤボンドパッドとがボンディングワイヤなどにより接続される。また、配線基板に実装された半導体チップは、封止樹脂により封止される。さらに、配線基板の半導体チップが実装されている面(以下「実装面」という。)とは反対側の面(以下「裏面」という。)には、外部端子電極となる半田ボールが設けられる。
ここで、汎用のDRAM(Dynamic Random Access Memory)のような電極パッドが半導体チップの中央に配列されている半導体チップを含む半導体装置の概略構造を図11、図12に示す。図11は、半導体装置8の断面図であり、図12はボンディングワイヤ形成後(樹脂封止前)の実装面側の平面図である。図示されている半導体チップ1は、配線基板2の実装面上にフェイスアップ(半導体チップの回路面が配線基板の実装面と逆側に位置)で実装されている。また、半導体チップ1上の電極パッド4と配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤ3が図11、図12に示すように設けられている。
特開2003−68782号公報 特開2008−66389号公報 特開平11−307483号公報
上記のような半導体装置においては、半導体チップの回路面に設けられている電極パッドと配線基板の実装面に設けられているワイヤボンドパッドとを接続するボンディングワイヤが半導体チップのエッジ部(端部)に干渉することを避けなければならない。そのため、ボンディングワイヤ3の形状を図11に示すような形状とする必要がある。結果、ワイヤボンドパッド5を半導体チップ1の端部から離れた位置に設けることとなり、半導体チップ1の端部と配線基板2上のワイヤボンドパッド5との間の距離D1が大きく(長く)なる。さらには、半導体チップ1の端部と半導体装置8の端部との間の距離D2も大きく(長く)なってしまい、半導体装置8が大型化してしまう。
本発明の目的は、上記課題を解決し、半導体装置の小型化を実現することである。
本発明の半導体装置は、配線基板上に半導体チップが実装され、前記配線基板上のワイヤボンドパッドと前記半導体チップ上の電極パッドとがボンディングワイヤを介して接続された半導体装置であって、前記半導体チップの高さよりも、前記半導体チップの端部から前記配線基板上の前記ワイヤボンドパッドまでの距離の方が小さいことを特徴とする。
配線基板上に実装された半導体チップと配線基板上のワイヤボンドパッドとを接続するボンディングワイヤが半導体チップに干渉することを回避しつつ、半導体チップとワイヤボンドパッドとを可及的に近づけることができる。
(実施形態1)
図1、図2を参照しながら本発明の半導体装置の実施形態の一例について説明する。図1は、本実施形態に係る半導体装置8の断面図、図2は平面図である。
本実施形態に係る半導体装置8は、配線基板2と、配線基板2の実装面2aにフェイスアップで実装された半導体チップ1とを少なくとも有する。
半導体チップ1の回路面1aの中央には、複数の電極パッド4が第1の方向に沿って配列されている。ここで、半導体チップ1の回路面1aとは、配線基板2に実装される面とは反対の上面を意味している。さらに、半導体チップ1の回路面1aの端部には、中継基板(ボンドパッド中継基板10)が設けられている。換言すれば、半導体チップ1の上面端部には、中継基板10が設けられている。具体的には、第1の方向に沿って形成された電極パッド4の列(電極パッド列)の両外側に、帯状のボンドパッド中継基板10が電極パッド列と平行に配置されている。換言すれば、複数の電極パッド4に対向して、半導体チップ1の2辺に沿って複数のボンドパッド中継基板10が設けられている。
図2に示すように、ボンドパッド中継基板10は、帯状の絶縁部10aと、該絶縁部10aの長手方向に沿って設けられた複数のワイヤボンドパッド10bとを有する。
各電極パッド4は、対応するボンドパッド中継基板10の対応するワイヤボンドパッド10bに第1のボンディングワイヤ3Aを介して接続されている。さらに、各ボンドパッド中継基板10の各ワイヤボンドパッド10bは、配線基板2上の対応するワイヤボンドパッド5に、第2のボンディングワイヤ3Bを介して接続されている。
図1に示されているように、第2のボンディングワイヤ3Bは、ボンドパッド中継基板10から上方に向けて略垂直に立ち上がった後に、配線基板2上のワイヤボンドパッド5に向けて急角度で降下している。換言すれば、第2のボンディングワイヤ3Bは、配線基板2上のワイヤボンドパッド5からボンドパッド中継基板10よりも高い位置まで急角度で立ち上がった後に、ボンドパッド中継基板10に向けて略垂直に降下している。
上記構造により、半導体チップ1上の電極パッド4と、配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤが半導体チップ1に干渉することを回避しつつ、半導体チップ1の端部(側面)とワイヤボンドパッド5との間の距離D1を小さく(短く)することができる。さらには、半導体チップ1の端部と半導体装置8の端部(配線基板2の側面)との間の距離D2も小さく(短く)することができ、半導体装置8が小型化される。本実施形態では、上記距離D1は、半導体チップ1の高さ(厚み)Tよりも小さい(短い)。
次に、図3〜図6を参照しながら本実施形態に係る半導体装置8の製造方法の一例について説明する。図3〜図6は、各製造工程における断面図である。
まず、図3に示すように、半導体チップ1を配線基板2の実装面2a上の実装領域にフェイスアップで実装する。なお、配線基板2の上記実装領域の周囲には、予めワイヤボンドパッド5が形成されている。さらに、ワイヤボンドパッド5の位置は、該ワイヤボンドパッド5から上記実装領域に実装された半導体チップ1の端部までの距離D1が半導体チップ1の高さTよりも小さい所定距離D1となるように設定されている。
次に、図4に示すように、半導体チップ1の回路面1aの端部にボンドパッド中継基板10を実装する。
その後、図5に示すように、半導体チップ1の電極パッド4とボンドパッド中継基板10とを第1のボンディングワイヤ3Aによって接続(ボンディング)する。次に、図6に示すように、ボンドパッド中継基板10と配線基板2のワイヤボンドパッド5とを第2のボンディングワイヤ3Bによって接続(ボンディング)する。
次いで、半導体チップ1、ボンディングワイヤ3A、3Bおよびワイヤボンドパッド5を封止樹脂7(図1)で封止し、配線基板2の裏面に、外部端子電極となる半田ボール6(図1)を形成する。
ここで、ボンドパッド中継基板10には、FR4などの絶縁体基板(絶縁部)の上に、銅箔などの導電体によって配線パターン(ワイヤボンドパッド)が形成されたリジッド基板を用いることができる。また、ポリイミドテープ(絶縁部)などの上に、銅箔などの導電体によって配線パターン(ワイヤボンドパッド)が形成されたテープ基板を用いることもできる。リジッド基板には、コストが低いというメリットがあり、テープ基板にはパッケージの薄型化が可能であるというメリットがある。よって、半導体装置の用途に応じてリジッド基板とテープ基板とを使い分けることが好ましい。
また、上記製造方法の説明から明らかなように、ボンドパッド中継基板10は、半導体チップ1の回路面1aに直接形成されるものではなく、回路面1aに事後的に実装される。よって、ボンドパッド中継基板10の実装位置を容易かつ低コストで変更することができる。換言すれば、ボンドパッド中継基板10の実装位置の変更に伴って半導体チップ1の製造工程に変更が生ずることはない。
図7に示すように、図1に示す半導体チップ1の上に、同様の半導体チップ1を積層し、それら複数の半導体チップ1を一括して封止樹脂7で封止することもできる。図7には、2つの半導体チップ1が積層された小型積層パッケージを示したが、積層される半導体チップ1の数は3つ以上であってもよい。なお、複数の半導体チップを積層する際には、上段の半導体チップによって下段の半導体チップのボンディングワイヤなどが押し潰されて変形するなどの不具合を回避するために、上下の半導体チップの間にスペーサを介在させたり、下段の半導体チップを樹脂封止した後に上段の半導体チップを積層するなどすることが好ましい。
(実施形態2)
図8を参照しながら本発明の半導体装置の実施形態の他例について説明する。図8は、本実施形態に係る半導体装置8の断面図である。なお、実施形態1に係る半導体装置8と同一の構成については、図8中に同一の符号を付して説明を省略する。
本実施形態に係る半導体装置8では、半導体チップ1上の電極パッド4と配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤ30が図8に示すようにうねっている。具体的には、ボンディングワイヤ30は、電極パッド4から略垂直に立ち上がって回路面1aから離間した後、半導体チップ1の端部に向けて緩やかな下り傾斜で降下して回路面1aに近接し、その後再び立ち上がって回路面1aから離間した後にワイヤボンドパッド5に向けて急角度で降下している。
上記のようなボンディングワイヤ30の形状は、ボンディング時のキャピラリ(ボンディングワイヤ用のノズル)を図8に点線で示す軌跡を描くように移動させることで実現することができる。具体的には、一端を電極パッド4にボンディングさせたワイヤを半導体チップ1の端部に干渉しない位置まで近づけ、その後、再度半導体チップ1から離し、次いで急角度でワイヤボンドパッド5へボンディングさせる。
上記構造により、半導体チップ1上の電極パッド4と、配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤ30が半導体チップ1に干渉することを回避しつつ、半導体チップ1の端部とワイヤボンドパッド5との間の距離D1を小さく(短く)することができる。さらには、半導体チップ1の端部と半導体装置8の端部(配線基板2の端部)との間の距離D2も小さく(短く)することができ、半導体装置8が小型化される。本実施形態においても、上記距離D1は、半導体チップ1の高さ(厚み)Tよりも小さい(短い)。本実施形態における距離D1の数値やその他の数値について図9を参照して説明する。本実施形態では、距離D1は50[um]、ワイヤボンドパッド5の長さLは200[um]、半導体チップ1の高さ(厚み)Tは190[um]である。すなわち、半導体チップ1の高さ(厚み)Tと距離D1との間には、T>(19/20)×D1の関係が成立している。また、半導体チップ1の端部(コーナー)からボンディングワイヤ30までの最短距離Aは20[um]である。この場合、ワイヤボンドパッド5の表面に対するボンディングワイヤ30の傾斜角度θは60度である。傾斜角度θは次の数式によって求めることができる。
Figure 2010087403
なお、図11に示す従来の半導体装置8における距離D1は200[um]である。よって、ワイヤボンドパッド5の表面に対するボンディングワイヤ3の傾斜角度θは40度である。また、本実施形態における、半導体チップ1の端部と半導体装置8の端部(配線基板2の端部)との間の距離D2は350[um]である。一方、図11に示す従来の半導体装置8における距離D2は500[um]である。すなわち、本実施形態の半導体装置8は、片側で150[um]、全体で300[um]の小型化が図られている。
図10に示すように、図8に示す半導体チップ1の上に、同様の半導体チップ1を積層し、それら複数の半導体チップ1を一括して封止樹脂7で封止することもできる。図10には、2つの半導体チップ1が積層された小型積層パッケージを示したが、積層される半導体チップ1の数は3つ以上であってもよい。複数の半導体チップを積層する際には、上段の半導体チップによって下段の半導体チップのボンディングワイヤなどが押し潰されて変形するなどの不具合を回避するために、上下の半導体チップの間にスペーサを介在させたり、下段の半導体チップを樹脂封止した後に上段の半導体チップを積層するなどすることが好ましい。
実施形態1に係る半導体装置の断面図である。 実施形態1に係る半導体装置の平面図である。 実施形態1に係る半導体装置の製造工程の一部を示す断面図である。 実施形態1に係る半導体装置の製造工程の他の一部を示す断面図である。 実施形態1に係る半導体装置の製造工程の他の一部を示す断面図である。 実施形態1に係る半導体装置の製造工程の他の一部を示す断面図である。 実施形態1に係る半導体装置の変形例を示す断面図である。 実施形態2に係る半導体装置の断面図である。 実施形態2に係る半導体装置の各部の寸法を説明するための図である。 実施形態2に係る半導体装置の変形例を示す断面図である。 従来の半導体装置の断面図である。 図11に示す半導体装置の平面図である。
符号の説明
1 半導体チップ
2 配線基板
2a 実装面
3A 第1のボンディングワイヤ
3B 第2のボンディングワイヤ
30 ボンディングワイヤ
4 電極パッド
5 ワイヤボンドパッド
6 半田ボール
7 封止樹脂
8 半導体装置
10 ボンドパッド中継基板

Claims (9)

  1. 配線基板上に半導体チップが実装され、前記配線基板上のワイヤボンドパッドと前記半導体チップ上の電極パッドとがボンディングワイヤを介して接続された半導体装置であって、
    前記半導体チップの高さよりも、前記半導体チップの端部から前記配線基板上の前記ワイヤボンドパッドまでの距離の方が短いことを特徴とする半導体装置。
  2. 前記半導体チップ上であって、前記電極パッドよりも前記半導体チップの端部に近接した位置に、ワイヤボンドパッドを有する中継基板が設けられ、
    前記半導体チップ上の前記電極パッドと前記中継基板上の前記ワイヤボンドパッドとが第1のボンディングワイヤを介して接続され、
    前記中継基板上の前記ワイヤボンドパッドと前記配線基板上の前記ワイヤボンドパッドとが第2のボンディングワイヤを介して接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び立ち上がって前記半導体チップから離間した後に前記ワイヤボンドパッドに向けて降下していることを特徴とする請求項1に記載の半導体装置。
  4. 複数の前記電極パッドが前記半導体チップの中央に並べられて列を成し、
    前記中継基板が、前記電極パッドの列の両側に、該電極パッドの列と平行に設けられていることを特徴とする請求項2に記載の半導体装置。
  5. 配線基板と、
    前記配線基板上に形成されたワイヤボンドパッドと、
    前記配線基板上に実装されると共に前記配線基板に実装される面とは反対の上面中央に形成された電極パッドを備える半導体チップと、
    前記半導体チップの前記上面端部に設けられた、ワイヤボンドパッドを有する中継基板と、
    前記電極パッドと前記中継基板上の前記ワイヤボンドパッドとの間を接続する第1のボンディングワイヤと、
    前記中継基板上の前記ワイヤボンドパッドと前記配線基板上の前記ワイヤボンドパッドとの間を接続する第2のボンディングワイヤと、を備えることを特徴とする半導体装置。
  6. 前記電極パッドは、前記半導体チップの中央部に第1の方向に沿って形成された複数の電極パッドから構成されていることを特徴とする請求項5記載の半導体装置。
  7. 前記中継基板は、前記第1の方向に沿って形成された複数の電極パッドに対向して前記半導体チップの2辺に沿って形成された複数の中継基板によって構成されていることを特徴とする請求項6記載の半導体装置。
  8. 前記中継基板には、前記複数の電極パッドに対応して設けられた複数のワイヤボンドパッドが形成されていることを特徴とする請求項6記載の半導体装置。
  9. 前記半導体チップの側面から前記配線基板上の前記ワイヤボンドパッドまでの距離は前記半導体チップの高さよりも短く形成されていることを特徴とする請求項5乃至8のいずれか記載の半導体装置。
JP2008257367A 2008-10-02 2008-10-02 半導体装置 Pending JP2010087403A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008257367A JP2010087403A (ja) 2008-10-02 2008-10-02 半導体装置
US12/572,326 US8378507B2 (en) 2008-10-02 2009-10-02 Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257367A JP2010087403A (ja) 2008-10-02 2008-10-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014242945A Division JP2015043465A (ja) 2014-12-01 2014-12-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2010087403A true JP2010087403A (ja) 2010-04-15

Family

ID=42075154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257367A Pending JP2010087403A (ja) 2008-10-02 2008-10-02 半導体装置

Country Status (2)

Country Link
US (1) US8378507B2 (ja)
JP (1) JP2010087403A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
US8288876B2 (en) * 2010-05-14 2012-10-16 Continental Automotive Systems, Inc. Bonding wire profile for minimizing vibration fatigue failure
US20150187728A1 (en) * 2013-12-27 2015-07-02 Kesvakumar V.C. Muniandy Emiconductor device with die top power connections

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039254U (ja) * 1983-08-23 1985-03-19 関西日本電気株式会社 半導体集積回路装置
US5838072A (en) * 1997-02-24 1998-11-17 Mosel Vitalic Corporation Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes
JPH11307483A (ja) * 1998-04-20 1999-11-05 Nec Kyushu Ltd 半導体装置の製法および半導体装置
JP2001185576A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体装置
JP2003068782A (ja) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp 半導体装置及びワイヤボンディング装置
JP2005116915A (ja) * 2003-10-10 2005-04-28 Sanyo Electric Co Ltd 半導体装置
US20050164486A1 (en) * 2003-07-22 2005-07-28 Lua Edmund K.T. Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US6169331B1 (en) * 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6770982B1 (en) * 2002-01-16 2004-08-03 Marvell International, Ltd. Semiconductor device power distribution system and method
US7326594B2 (en) * 2002-07-31 2008-02-05 Microchip Technology Incorporated Connecting a plurality of bond pads and/or inner leads with a single bond wire
US20070197030A1 (en) * 2002-10-10 2007-08-23 Samsung Electronics Co., Ltd. Center pad type ic chip with jumpers, method of processing the same and multi chip package
US7091590B2 (en) * 2003-08-11 2006-08-15 Global Advanced Packaging Technology H.K. Limited Multiple stacked-chip packaging structure
US20070029661A1 (en) * 2005-08-04 2007-02-08 Texas Instruments Incorporated Power plane design and jumper wire bond for voltage drop minimization
JP2008066389A (ja) 2006-09-05 2008-03-21 Toshiba Corp 中継基板構造体及び半導体装置の製造方法
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039254U (ja) * 1983-08-23 1985-03-19 関西日本電気株式会社 半導体集積回路装置
US5838072A (en) * 1997-02-24 1998-11-17 Mosel Vitalic Corporation Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes
JPH11307483A (ja) * 1998-04-20 1999-11-05 Nec Kyushu Ltd 半導体装置の製法および半導体装置
JP2001185576A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体装置
JP2003068782A (ja) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp 半導体装置及びワイヤボンディング装置
US20050164486A1 (en) * 2003-07-22 2005-07-28 Lua Edmund K.T. Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
JP2005116915A (ja) * 2003-10-10 2005-04-28 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置

Also Published As

Publication number Publication date
US8378507B2 (en) 2013-02-19
US20100084773A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
KR100753415B1 (ko) 스택 패키지
TWI415201B (zh) 多晶片堆疊結構及其製法
US8637984B2 (en) Multi-chip package with pillar connection
JP2009044110A (ja) 半導体装置及びその製造方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2008103685A (ja) 半導体装置及びその製造方法
JP5358089B2 (ja) 半導体装置
US8653660B2 (en) Semiconductor device and package
JP2008078367A (ja) 半導体装置
CN101452860B (zh) 多芯片堆叠结构及其制法
JP2010087403A (ja) 半導体装置
KR20090113679A (ko) 스택 패키지
US20090014860A1 (en) Multi-chip stack structure and fabricating method thereof
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
JP2008016810A (ja) スタックパッケージ
US20140284803A1 (en) Semiconductor package and fabrication method thereof
KR100601761B1 (ko) 이중 성형된 반도체 패키지 제조 방법
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
CN101667545B (zh) 多芯片堆叠结构及其制法
JP2015043465A (ja) 半導体装置
KR20110016014A (ko) 반도체 패키지
KR20060133800A (ko) 칩 스택 패키지
JP2007149809A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150109

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150402