JP2010087403A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010087403A JP2010087403A JP2008257367A JP2008257367A JP2010087403A JP 2010087403 A JP2010087403 A JP 2010087403A JP 2008257367 A JP2008257367 A JP 2008257367A JP 2008257367 A JP2008257367 A JP 2008257367A JP 2010087403 A JP2010087403 A JP 2010087403A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bond pad
- semiconductor device
- wire
- wire bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W90/00—
-
- H10W72/01—
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/07521—
-
- H10W72/07553—
-
- H10W72/50—
-
- H10W72/531—
-
- H10W72/5449—
-
- H10W72/5453—
-
- H10W72/5473—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W72/932—
-
- H10W72/9445—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W90/231—
-
- H10W90/734—
-
- H10W90/754—
-
- H10W90/756—
-
- H10W99/00—
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】配線基板2上に半導体チップ1が実装され、配線基板2上のワイヤボンドパッド5と半導体チップ1上の電極パッド4とがボンディングワイヤを介して接続された半導体装置8であって、電極パッド4よりも半導体チップ1の端部に近接した位置にワイヤボンドパッドを有する中継基板10が設けられ、半導体チップ1上の電極パッド4と中継基板10上のワイヤボンドパッドとが第1のボンディングワイヤ3Aを介して接続され、中継基板10上のワイヤボンドパッドと配線基板2上のワイヤボンドパッド5とが第2のボンディングワイヤ3Bを介して接続されている。
【選択図】図1
Description
図1、図2を参照しながら本発明の半導体装置の実施形態の一例について説明する。図1は、本実施形態に係る半導体装置8の断面図、図2は平面図である。
(実施形態2)
図8を参照しながら本発明の半導体装置の実施形態の他例について説明する。図8は、本実施形態に係る半導体装置8の断面図である。なお、実施形態1に係る半導体装置8と同一の構成については、図8中に同一の符号を付して説明を省略する。
2 配線基板
2a 実装面
3A 第1のボンディングワイヤ
3B 第2のボンディングワイヤ
30 ボンディングワイヤ
4 電極パッド
5 ワイヤボンドパッド
6 半田ボール
7 封止樹脂
8 半導体装置
10 ボンドパッド中継基板
Claims (9)
- 配線基板上に半導体チップが実装され、前記配線基板上のワイヤボンドパッドと前記半導体チップ上の電極パッドとがボンディングワイヤを介して接続された半導体装置であって、
前記半導体チップの高さよりも、前記半導体チップの端部から前記配線基板上の前記ワイヤボンドパッドまでの距離の方が短いことを特徴とする半導体装置。 - 前記半導体チップ上であって、前記電極パッドよりも前記半導体チップの端部に近接した位置に、ワイヤボンドパッドを有する中継基板が設けられ、
前記半導体チップ上の前記電極パッドと前記中継基板上の前記ワイヤボンドパッドとが第1のボンディングワイヤを介して接続され、
前記中継基板上の前記ワイヤボンドパッドと前記配線基板上の前記ワイヤボンドパッドとが第2のボンディングワイヤを介して接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び立ち上がって前記半導体チップから離間した後に前記ワイヤボンドパッドに向けて降下していることを特徴とする請求項1に記載の半導体装置。
- 複数の前記電極パッドが前記半導体チップの中央に並べられて列を成し、
前記中継基板が、前記電極パッドの列の両側に、該電極パッドの列と平行に設けられていることを特徴とする請求項2に記載の半導体装置。 - 配線基板と、
前記配線基板上に形成されたワイヤボンドパッドと、
前記配線基板上に実装されると共に前記配線基板に実装される面とは反対の上面中央に形成された電極パッドを備える半導体チップと、
前記半導体チップの前記上面端部に設けられた、ワイヤボンドパッドを有する中継基板と、
前記電極パッドと前記中継基板上の前記ワイヤボンドパッドとの間を接続する第1のボンディングワイヤと、
前記中継基板上の前記ワイヤボンドパッドと前記配線基板上の前記ワイヤボンドパッドとの間を接続する第2のボンディングワイヤと、を備えることを特徴とする半導体装置。 - 前記電極パッドは、前記半導体チップの中央部に第1の方向に沿って形成された複数の電極パッドから構成されていることを特徴とする請求項5記載の半導体装置。
- 前記中継基板は、前記第1の方向に沿って形成された複数の電極パッドに対向して前記半導体チップの2辺に沿って形成された複数の中継基板によって構成されていることを特徴とする請求項6記載の半導体装置。
- 前記中継基板には、前記複数の電極パッドに対応して設けられた複数のワイヤボンドパッドが形成されていることを特徴とする請求項6記載の半導体装置。
- 前記半導体チップの側面から前記配線基板上の前記ワイヤボンドパッドまでの距離は前記半導体チップの高さよりも短く形成されていることを特徴とする請求項5乃至8のいずれか記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008257367A JP2010087403A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
| US12/572,326 US8378507B2 (en) | 2008-10-02 | 2009-10-02 | Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008257367A JP2010087403A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014242945A Division JP2015043465A (ja) | 2014-12-01 | 2014-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010087403A true JP2010087403A (ja) | 2010-04-15 |
Family
ID=42075154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008257367A Pending JP2010087403A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8378507B2 (ja) |
| JP (1) | JP2010087403A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015043465A (ja) * | 2014-12-01 | 2015-03-05 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110084374A1 (en) * | 2009-10-08 | 2011-04-14 | Jen-Chung Chen | Semiconductor package with sectioned bonding wire scheme |
| US8288876B2 (en) * | 2010-05-14 | 2012-10-16 | Continental Automotive Systems, Inc. | Bonding wire profile for minimizing vibration fatigue failure |
| US20150187728A1 (en) * | 2013-12-27 | 2015-07-02 | Kesvakumar V.C. Muniandy | Emiconductor device with die top power connections |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039254U (ja) * | 1983-08-23 | 1985-03-19 | 関西日本電気株式会社 | 半導体集積回路装置 |
| US5838072A (en) * | 1997-02-24 | 1998-11-17 | Mosel Vitalic Corporation | Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes |
| JPH11307483A (ja) * | 1998-04-20 | 1999-11-05 | Nec Kyushu Ltd | 半導体装置の製法および半導体装置 |
| JP2001185576A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | 半導体装置 |
| JP2003068782A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置及びワイヤボンディング装置 |
| JP2005116915A (ja) * | 2003-10-10 | 2005-04-28 | Sanyo Electric Co Ltd | 半導体装置 |
| US20050164486A1 (en) * | 2003-07-22 | 2005-07-28 | Lua Edmund K.T. | Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196992A (en) * | 1989-08-25 | 1993-03-23 | Kabushiki Kaisha Toshiba | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin |
| US5311057A (en) * | 1992-11-27 | 1994-05-10 | Motorola Inc. | Lead-on-chip semiconductor device and method for making the same |
| US6169331B1 (en) * | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
| US6770982B1 (en) * | 2002-01-16 | 2004-08-03 | Marvell International, Ltd. | Semiconductor device power distribution system and method |
| US7326594B2 (en) * | 2002-07-31 | 2008-02-05 | Microchip Technology Incorporated | Connecting a plurality of bond pads and/or inner leads with a single bond wire |
| US20070197030A1 (en) * | 2002-10-10 | 2007-08-23 | Samsung Electronics Co., Ltd. | Center pad type ic chip with jumpers, method of processing the same and multi chip package |
| US7091590B2 (en) * | 2003-08-11 | 2006-08-15 | Global Advanced Packaging Technology H.K. Limited | Multiple stacked-chip packaging structure |
| US20070029661A1 (en) * | 2005-08-04 | 2007-02-08 | Texas Instruments Incorporated | Power plane design and jumper wire bond for voltage drop minimization |
| JP2008066389A (ja) | 2006-09-05 | 2008-03-21 | Toshiba Corp | 中継基板構造体及び半導体装置の製造方法 |
| KR100891761B1 (ko) * | 2007-10-19 | 2009-04-07 | 삼성전기주식회사 | 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지 |
-
2008
- 2008-10-02 JP JP2008257367A patent/JP2010087403A/ja active Pending
-
2009
- 2009-10-02 US US12/572,326 patent/US8378507B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039254U (ja) * | 1983-08-23 | 1985-03-19 | 関西日本電気株式会社 | 半導体集積回路装置 |
| US5838072A (en) * | 1997-02-24 | 1998-11-17 | Mosel Vitalic Corporation | Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes |
| JPH11307483A (ja) * | 1998-04-20 | 1999-11-05 | Nec Kyushu Ltd | 半導体装置の製法および半導体装置 |
| JP2001185576A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | 半導体装置 |
| JP2003068782A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置及びワイヤボンディング装置 |
| US20050164486A1 (en) * | 2003-07-22 | 2005-07-28 | Lua Edmund K.T. | Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same |
| JP2005116915A (ja) * | 2003-10-10 | 2005-04-28 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015043465A (ja) * | 2014-12-01 | 2015-03-05 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8378507B2 (en) | 2013-02-19 |
| US20100084773A1 (en) | 2010-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
| KR100753415B1 (ko) | 스택 패키지 | |
| TWI415201B (zh) | 多晶片堆疊結構及其製法 | |
| US8637984B2 (en) | Multi-chip package with pillar connection | |
| JP2009044110A (ja) | 半導体装置及びその製造方法 | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
| JP2008103685A (ja) | 半導体装置及びその製造方法 | |
| JP5358089B2 (ja) | 半導体装置 | |
| US8653660B2 (en) | Semiconductor device and package | |
| JP2008078367A (ja) | 半導体装置 | |
| CN101452860B (zh) | 多芯片堆叠结构及其制法 | |
| JP2010087403A (ja) | 半導体装置 | |
| KR20090113679A (ko) | 스택 패키지 | |
| US20090014860A1 (en) | Multi-chip stack structure and fabricating method thereof | |
| KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JP2008016810A (ja) | スタックパッケージ | |
| US20140284803A1 (en) | Semiconductor package and fabrication method thereof | |
| KR100601761B1 (ko) | 이중 성형된 반도체 패키지 제조 방법 | |
| JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
| CN101667545B (zh) | 多芯片堆叠结构及其制法 | |
| JP2015043465A (ja) | 半導体装置 | |
| KR20110016014A (ko) | 반도체 패키지 | |
| KR20060133800A (ko) | 칩 스택 패키지 | |
| JP2007149809A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141201 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141209 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150109 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150402 |