[go: up one dir, main page]

JP2010087123A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010087123A
JP2010087123A JP2008252997A JP2008252997A JP2010087123A JP 2010087123 A JP2010087123 A JP 2010087123A JP 2008252997 A JP2008252997 A JP 2008252997A JP 2008252997 A JP2008252997 A JP 2008252997A JP 2010087123 A JP2010087123 A JP 2010087123A
Authority
JP
Japan
Prior art keywords
sealing resin
circuit device
filler
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008252997A
Other languages
English (en)
Other versions
JP5715747B2 (ja
Inventor
Isao Nakazato
功 中里
Shigeji Yoshiba
茂治 吉羽
Takashi Sekihashi
隆 関端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008252997A priority Critical patent/JP5715747B2/ja
Priority to US12/568,487 priority patent/US9035473B2/en
Priority to CN2009101780974A priority patent/CN101714533B/zh
Publication of JP2010087123A publication Critical patent/JP2010087123A/ja
Application granted granted Critical
Publication of JP5715747B2 publication Critical patent/JP5715747B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W74/473
    • H10W74/014
    • H10W74/016
    • H10W72/0198
    • H10W72/07553
    • H10W72/531
    • H10W72/536
    • H10W72/5363
    • H10W72/5522
    • H10W72/5524
    • H10W72/59
    • H10W72/884
    • H10W74/00
    • H10W74/10
    • H10W74/114
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】金属細線の透けを防止しつつ、薄型の回路装置およびその製造方法を提供する。
【解決手段】回路装置10は、第1基板12および第2基板14から成る基板と、第2基板の上面に形成されたパッド34と、第1基板12の上面に固着された半導体素子24と、半導体素子24とパッド34とを接続させる金属細線22と、半導体素子24および金属細線22を被覆して樹脂封止する封止樹脂18とを主要に備えている。そして、封止樹脂18に含まれる再表層に位置するフィラー20は、封止樹脂18を構成する樹脂材料により被覆される。
【選択図】図1

Description

本発明は、フィラーが混入された封止樹脂により半導体素子が薄く被覆される回路装置およびその製造方法に関する。
回路装置の製造工程は、一枚の半導体ウェハの表面に所望の素子を組み込む前工程と、半導体ウェハを分割して得られた半導体素子をパッケージングする後工程とに大別される。近年に於いては、1回の封止工程にて複数の回路装置を樹脂封止して、封止された樹脂封止体をダイシングにより分割することで個々の回路装置を得る製造方法が開発されている(下記特許文献1を参照)。
図8を参照して、上記した回路装置の製造方法を説明する。図8の各図は、各工程を示す断面図である。
図8(A)を参照して、先ず、基板100の上面に多数個の回路装置を構成する導電パターン102および半導体素子106を配置する。基板100はセラミックや樹脂材料から成り、基板100の上面には複数の導電パターン102が形成されている。ここでは、1つの回路装置となるユニット108が、複数の導電パターン102から構成されている。そして、各ユニット108の導電パターン102には半導体素子106が固着され、半導体素子106の電極と導電パターン12とは金属細線106を経由して接続されている。
図8(B)を参照して、複数のユニット108が被覆されるように基板100の上面に封止樹脂110を塗布する。封止樹脂110は、シリカ(SiO)等から成る粒状のフィラーが充填された樹脂から成り、液状又は半固形状の状態で基板100の上面に供給された後に硬化される。
図8(C)を参照して、次に、封止樹脂110の上面をグラィンディグすることにより、封止樹脂110を薄くすると共に、封止樹脂110の上面を平坦化する。
図8(D)を参照して、次に、各ユニット108の境界にて、封止樹脂110および基板100をダイシングにより分割して、個別の回路装置を得る。
上記工程により、多数個の回路装置が一括して製造されるので、回路装置の生産性が向上される利点がある。
特開2000−164609号公報
しかしながら、上記した製造方法では、製造される回路装置を薄型にするために、図8(C)に示す封止樹脂110の厚みを薄くすると、被覆樹脂110を透過して外側から金属細線104等が透けてしまう問題があった。
具体的には、樹脂封止に使用される封止樹脂110は、シリカ等から成るフィラーが充填された樹脂材料から成る。そして、シリカは容易に光を透過させる透明な材料である。従って、封止樹脂110の上面を研削して、金属細線104を被覆する封止樹脂110の厚み50μm程度に薄くすると、フィラーを経由して外部からの光が金属細線104に容易に到達する。
図9は、従来型の回路装置の断面を撮影した画像であり、金属細線104と、金属細線を被覆する封止樹脂110が撮影されている。この画像では、封止樹脂110の上面を点線にて示し、一部が封止樹脂110の上面から外部に露出するフィラーを白い楕円にて囲んでいる。
この画像を参照して、金属細線104を被覆する封止樹脂110の厚みは、例えば50μ程度であり、この厚みはフィラーの直径よりも薄い場合がある。この様になると、金属細線104が、樹脂材料ではなくフィラーのみによって被覆される箇所が出現する。そして、フィラーは樹脂材料よりも透明な材料であるので、フィラーを経由して外部からの光が容易に金属細線104に到達し、結果的に外側から金属細線104が透けてしまう。この様に、金属細線104が外側から透けてしまうと外観が劣化する。
本発明は上記した問題を鑑みて成され、本発明の目的は、金属細線の透けを防止しつつ薄型とされた回路装置およびその製造方法を提供することにある。
本発明の回路装置は、半導体素子と、金属細線を経由して前記半導体素子と接続された導電部材と、フィラーが混入された樹脂材料から成り、前記半導体素子および前記金属細線を樹脂封止する封止樹脂と、を備え、前記金属細線の最頂部を被覆する前記封止樹脂の厚みを、前記フィラーの最大径よりも薄くすると共に、再表層に位置する前記フィラーを前記樹脂材料により被覆することを特徴とする。
本発明の回路装置の製造方法は、半導体素子の上面に形成された電極と導電部材とを金属細線を経由して接続する工程と、モールド金型を用いた射出成形により、フィラーが混入された樹脂材料から成る封止樹脂で、前記半導体素子および前記金属細線を被覆する工程と、を備え、被覆する工程では、前記金属細線の最頂部を被覆する前記封止樹脂の厚みを、前記フィラーの最大径よりも薄くすると共に、再表層に位置する前記フィラーを前記樹脂材料により被覆することを特徴とする。
本発明によれば、金属細線の最頂部を被覆する封止樹脂の厚みを、封止樹脂に含まれるフィラーの最大径よりも薄くし、更に、再表層に位置するフィラーを樹脂により被覆している。従って、透明なフィラーが外部に露出しないので、金属細線が外側から透けて見えてしまう不具合が抑制される。
図1を参照して、本実施の形態の回路装置10の構成を説明する。図1(A)は回路装置10を示す断面図であり、図1(B)は一部を拡大した断面図であり、図1(C)は実際に製造された回路装置10の断面を撮影した画像である。
図1(A)を参照して、回路装置10は、第1基板12および第2基板14から成る基板と、第2基板14の上面に形成されたパッド34と、第1基板12の上面に固着された半導体素子24と、半導体素子24とパッド34とを接続させる金属細線22と、半導体素子24および金属細線22を被覆して樹脂封止する封止樹脂18とを主要に備えている。
第1基板12は、セラミックまたは樹脂材料等の絶縁材料から構成される基板である。第1基板12の平面的な大きさは、半導体素子24よりも若干大きい程度であり、厚みは例えば100μm程度である。回路装置10の下部の左右端部はダイシングにより矩形状に削除されている。また、第1基板12の下面には、銅箔等から成る外部電極36が形成されており、回路装置10を実装する際には、外部電極36に半田等の導電性接着材を溶着させて面実装される。
第2基板14は、第1基板12の上面両端に積層されており、上面にパッド34が形成されている。また、第2基板14の材料および厚みは、第1基板12と同じでよい。第2基板14の上面に形成されたパッド34には、金やアルミニウムから成る金属細線22が接続される。
また、第2基板14の上面に形成されたパッド34と、第1基板12の下面に設けられた外部電極36とは、両基板を連続的に貫通して設けたスルーホール16を経由して接続される。このスルーホール16には、金や銅などの導電材料が埋め込まれている。また、第2基板14に設けられるパッド34や、第1基板12に設けられる外部電極36は、タングステン等を含む導電ペーストを基板上に所定形状に形成し、この導電ペーストを金メッキ膜により被覆することで形成される。
半導体素子24は、MOSFETやバイポーラトランジスタ等のディスクリートのトランジスタまたはIC等である。半導体素子24の下面は、半田等の導電性接着材や絶縁性接着材を介して第1基板12の上面に固着される。ここでは、1つの半導体素子24が第1基板12に実装されているが、複数の素子が第1基板12の上面に固着されても良い。また、第1基板12の上面にアイランドを設け、このアイランドの上面に半導体素子24を実装しても良い。
金属細線22は、金やアルミニウムから成る直径が10μm程度の細線であり、半導体素子24の上面に設けられた電極と、第2基板14の上面に設けられたパッド34とを電気的に接続する。本実施の形態では、金属細線22の形状は、一部が湾曲を呈し、残りの部分が直線状を呈している。具体的には、金属細線22に接続される端部付近の金属細線22は、円または楕円の一部を呈する形状でありこの部分が金属細線の頂部を含んでいる。また、金属細線22の湾曲を呈する部分は、ワイヤボンディングの工程に於いて加熱されることにより再結晶されることで高硬度とされており、金属細線22の直線状を呈する部分は比較的低硬度である。この様にすることで、金属細線22が一様に湾曲するように形成された場合と比較すると、金属細線22の頂部の位置を比較的低くすることが可能となり、結果的に装置全体を薄型にすることができる。
封止樹脂18は、フィラーが混入された樹脂材料から成る。フィラーとしては、例えば球状のシリカが採用され、フィラーの最大粒径は例えば55μm程度である。封止樹脂18にフィラーが混入される割合は、例えば70体積%程度である。また、封止樹脂18に含まれる樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂でも良いし、熱可塑性樹脂でも良い。本実施の形態では、回路装置10の上面には基本的にはフィラー20は露出せずに、封止樹脂18に含まれる樹脂材料から回路装置10の上面が構成される。
図1(B)を参照して、金属細線22の最頂部を被覆する封止樹脂18の厚みは、封止樹脂18に含まれるフィラー20の最大粒径よりも短く構成されている。具体的には、例えば球状であるフィラー20の最大粒径が上記したように55μmの場合、金属細線22を被覆する封止樹脂18の厚みT2は、40μm程度である。そして、封止樹脂18の再表層に位置するフィラー20は樹脂材料により被覆されており、この被覆される厚みT1は例えば8μm程度である。即ち、本実施の形態では、封止樹脂18の上面付近に位置するフィラー20は、樹脂材料により被覆されており、フィラー20は上面から外部に露出しない。
本実施形態では、回路装置10を薄型化するために、半導体素子24を被覆する封止樹脂18の厚みを極力薄くしている。しかしながら、封止樹脂18の厚みを薄くすると、封止樹脂18に含まれるフィラーを光が透過して、金属細線22やパッド34が外部に透けてしまう恐れがある。この透けを防止するために、本実施形態では、再表層に位置するフィラー20を、少なくともフィラー20よりも遮光性に優れた樹脂材料により被覆している。この様にすることで、フィラー20を被覆する樹脂材料により外部から入射される光が遮光され、フィラー20に入射する外部からの光が低減される。結果的に、金属細線22やパッド34の透けが抑制される。更に、フィラー20が封止樹脂18から外部に露出しないことにより、フィラー20と樹脂材料との境界が上面から外部に露出しないので、耐圧性も向上される利点がある。
更に、本実施形態では、封止樹脂18の上面は、微細な凹凸が形成された梨地面とされている。従って、この梨地面によって外部からの光が散乱されて装置内部に入射する光が抑制されるので、金属細線22の透けを抑制する効果が大きくなる。
図1(C)は、実際に製造された回路装置を撮影した断面図である。この図を参照しても明らかなように、封止樹脂18の最上層に位置するフィラーは、樹脂材料により被覆されており、上面には露出していない。
図2を参照して、回路装置10の構成を更に説明する。図2(A)は回路装置10を示す斜視図であり、図2(B)および図2(C)は、認識マーク30が設けられた箇所を拡大して示す断面図である。
図2(A)を参照して、封止樹脂18の上面には、位置マーク26と記号マーク28とから成る認識マーク30が刻印されている。位置マーク26は、回路装置10の平面的な位置(角度)を検出するために設けられている。ここでは、位置マーク26は、回路装置10の左下の角部に設けられている。一方、記号マーク28は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等で構成されている。
認識マーク30は、封止樹脂18の上面に対してレーザーを照射し、封止樹脂18を表面から部分的に除去することにより形成される。
上記したように、回路装置10の薄型化のために半導体素子や金属細線22を被覆する封止樹脂18は極めて薄く形成されている。従って、レーザーの出力を強くして認識マーク30を構成すると、レーザーによる熱により半導体素子が悪影響を受ける恐れがある。ここでは、その悪影響を抑制するために、レーザーの出力を通常よりも弱くしている。
図2(B)を参照して、レーザーを封止樹脂18の上面に照射することにより、封止樹脂18の上部は10μm程度(T3)除去されて、認識マーク30が形成される。一般的には、認識マーク用のレーザー処理では樹脂材料が20μm程度除去されるので、この深さT3は刻印される深さとしては非常に浅い。この様に、照射されるレーザーの出力を調節することにより、認識マーク30の視認性を一定以上の確保しつつ、レーザー照射に伴う半導体素子の破壊が防止される。
図2(C)には、認識マーク30の他の構造が示されている。ここでは、封止樹脂18の上面が被覆層32により全面的に被覆され、この被覆層32を部分的に除去することにより認識マーク30が形成されている。被覆層32は、例えば封止樹脂18とは色が異なる白色の塗料等である。そして、封止樹脂18の上面を全面的に被覆層32により被覆した後に、レーザー照射により被覆層32を部分的に除去して封止樹脂18を露出させることで、認識マーク30が形成される。この様にすることで、封止樹脂18のレーザーによる除去が殆ど無いので、レーザー照射による半導体素子の破壊が防止される。
図3から図7を参照して、次に、上記した構成の回路装置の製造方法を説明する。
図3を参照して、先ず、基板を用意して半導体素子を実装する。図3(A)は基板40を示す平面図であり、図3(B)は基板40の部分的な断面図であり、図3(C)は半導体素子24を接続した後の基板40の断面図である。
図3(A)を参照して、例えばセラミック等の絶縁材料から成る基板40は短冊形の外形を呈し、複数のブロック42が離間して配置されている。ここでは、2つのブロック42が示されているが、更に複数個のブロック42が基板40に配置されても良い。1つのブロック42には、マトリックス状に多数個のユニット44が含まれている。本実施の形態では、ブロック42毎に、トランスファーモールドによる樹脂封止を行っている。
図3(B)を参照して、基板40は第1基板46と第2基板48とを積層して形成されている。第1基板46は、厚みが100μm程度のセラミック基板等から成り、裏面に外部電極36が設けられている。更に、第2基板48は、各ユニット44の周辺部に対応する箇所にて第1基板46の上面に積層されている。第2基板48の上面にはパッド34が設けられている。また、第2基板48の上面に設けられたパッド34と、第1基板46の下面に設けられた外部電極36とは、両基板を貫通して設けたスルーホールにより電気的に接続されている。
図3(C)を参照して、次に、基板40の各ユニット44に半導体素子24を接続する。ディスクリートのトランジスタまたはIC等である半導体素子24の裏面は、第1基板46の上面に固着される。そして、半導体素子24の上面に設けられた電極は、金属細線22を経由して、パッド34と接続される。上記したように、本実施の形態では、半導体素子24と接続される端部付近の金属細線22の形状は、円または楕円の一部分の如き湾曲形状を呈する。そして、パッド34と接続される方の金属細線22は直線形状を呈している。
図4を参照して、次に、半導体素子が実装された基板40を金型50にセットする。図4(A)を参照して、本工程では、上金型52および下金型54から成る金型50を用いたトランスファーモールドを行っている。ここでは、上金型52の一部は、上下方向に移動可能な可動部58とされている。可動部58を上昇させることにより形成される封止樹脂の厚みが厚くなり、可動部58を下降させることで形成される封止樹脂の厚みが薄くなる。本実施の形態は、樹脂から成る剥離シート56を上金型52の内壁に密着させている。この様にすることで、樹脂封止後の金型50からの封止樹脂の離型が容易になる。更にまた、剥離シート56の下面には微細な凹凸が形成されており、このことにより形成される封止樹脂の表面も微細な凹凸が形成された梨地面となる。
図4(B)を参照して、上記した構成の上金型52と下金型54とを当接させることで、キャビティ60が形成され、図3(A)に示した各ブロック42は個別にキャビティ60に収納される。
図5を参照して、次に、液状または半固形状の封止樹脂18をキャビティ60に注入する。図5(A)は本工程を示す断面図であり、図5(B)は樹脂封止が終了した後の基板40を示す平面図であり、図5(C)は封止樹脂18を拡大して示す断面図である。
図5(A)を参照して、不図示のゲートからキャビティ60に封止樹脂を注入することにより、1つのブロックに含まれる半導体素子、金属細線および基板40の上面が被覆される。封止樹脂18の充填が終了した後は、封止樹脂18を硬化させる加熱処理を行い、上金型52と下金型54とを離間させた後に、封止樹脂18が形成された基板40を金型50から取り出す。
図5(B)を参照いて、上記工程が終了した後は、基板40の各ブロックを被覆するように封止樹脂18が形成されている。また、後のダイシングの工程にて、ダイシングブレードによる樹脂の欠けが、製品に影響することを防止するために、封止樹脂18が形成される領域は、ユニット44が形成されるブロック42よりも広い。
図5(C)を参照して、本工程では、モールド金型を使用した射出成形により封止樹脂18を形成するので、封止樹脂18に含まれるフィラー20は樹脂材料により被覆されている。再表層に位置するフィラー20を被覆する樹脂材料の厚みT1は、例えば8μm以上程度である。更に、金属細線22の頂部を被覆する封止樹脂18の厚みT2は40μm程度以下であり、封止樹脂18に含まれるフィラー20の最大粒径(55μm)よりも薄く形成されている。
上記したように、再表層に位置するフィラー20が遮光性の樹脂材料により被覆されており、透明なフィラー20まで外部からの光が到達しないので、金属細線やパターンの透けが防止されている。なお、封止樹脂18の上面は、剥離シート56の下面の凹凸形状に即した梨地面と成っている。
図6を参照して、次に、封止樹脂18の上面に認識マーク30を刻印する。図6(A)は本工程を示す平面図であり、図6(B)はレーザー照射を示す断面図である。
図6(A)を参照して、ブロック42に含まれる各ユニット44の表面には、位置マーク26および記号マーク28から成る認識マーク30がレーザーにより刻印される。
図6(B)を参照して、封止樹脂18の上面に対して上方からレーザー62を照射することにより、封止樹脂18を上面から僅かに除去することで、溝状の認識マーク30を形成している。本実施の形態では、薄型パッケージを実現するために封止樹脂18が極めて薄く形成されているため、封止樹脂18に照射されたレーザーのエネルギーにより半導体素子が悪影響を受けやすい。この悪影響を防止するために、レーザーのエネルギーを弱く調節して、認識マーク30の厚みを10μm以下としている。
またここで、図2(C)に示すように、封止樹脂18の上面を被覆層32により被覆し、この被覆層32を部分的にレーザー照射により除去して認識マーク30を形成しても良い。
図7を参照して、次に、各ユニット44の境界にて封止樹脂18および基板40を分割して個別の回路装置を得る。具体的には、先ず、基板40をダイシングシート64に貼着する。ここでは、封止樹脂18が形成された基板40の主面がダイシングシート64に貼着されている。そして、各ユニット44の境界にて、基板40および封止樹脂18が分離されるようにダイシングを行う。
本工程では、封止樹脂18の周辺部が部分的に下方に突出する形状を呈しており、この部分にて樹脂封止が破損してしまう恐れがある。しかしながら、封止樹脂18はユニット44が形成される領域よりも広く基板40を被覆するように形成されているので、この破損はユニット44を構成する封止樹脂までは及ばない。
以上の工程により、図1に構成を示す回路装置10が製造される。
本発明の回路装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図であり、(C)は回路装置の断面を撮影した画像である。 本発明の回路装置を示す図であり、(A)は斜視図であり、(B)および(C)は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)および(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)及び(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図であり、(C)は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された断面図である。 本発明の回路装置の製造方法を示す断面図である。 (A)から(D)は背景技術の回路装置の製造方法を示す断面図である。 背景技術の回路装置を撮影した画像である。
符号の説明
10 回路装置
12 第1基板
14 第2基板
16 スルーホール
18 封止樹脂
20 フィラー
22 金属細線
24 半導体素子
26 位置マーク
28 記号マーク
30 認識マーク
32 被覆層
34 パッド
36 外部電極
40 基板
42 ブロック
44 ユニット
46 第1基板
48 第2基板
50 金型
52 上金型
54 下金型
56 剥離シート
58 可動部
60 キャビティ
62 レーザー
64 ダイシングシート

Claims (12)

  1. 半導体素子と、
    金属細線を経由して前記半導体素子と接続された導電部材と、
    フィラーが混入された樹脂材料から成り、前記半導体素子および前記金属細線を樹脂封止する封止樹脂と、を備え、
    前記金属細線の最頂部を被覆する前記封止樹脂の厚みを、前記フィラーの最大径よりも薄くすると共に、再表層に位置する前記フィラーを前記樹脂材料により被覆することを特徴とする回路装置。
  2. 前記金属細線の最頂部を被覆する前記封止樹脂の厚みは、40μm以下であることを特徴とする請求項1記載の回路装置。
  3. 前記封止樹脂の表面は、梨地面であることを特徴とする請求項2記載の回路装置。
  4. 前記フィラーは、球状の形状を呈することを特徴とする請求項3記載の回路装置。
  5. 前記封止樹脂の主面に前記フィラーが露出しないことを特徴とする請求項4記載の回路装置。
  6. 前記導電部材は、基板の主面に形成された導電パターンであり、
    前記基板の主面が被覆されるように前記封止樹脂は形成されることを特徴とする請求項5記載の回路装置。
  7. 前記封止樹脂の主面には、前記封止樹脂にレーザーを照射して部分的に除去することにより認識マークが刻印されており、前記認識マークの深さは10μm以下であることを特徴とする請求項6記載の回路装置。
  8. 半導体素子の上面に形成された電極と導電部材とを金属細線を経由して接続する工程と、
    モールド金型を用いた射出成形により、フィラーが混入された樹脂材料から成る封止樹脂で、前記半導体素子および前記金属細線を被覆する工程と、を備え、
    被覆する工程では、前記金属細線の最頂部を被覆する前記封止樹脂の厚みを、前記フィラーの最大径よりも薄くすると共に、再表層に位置する前記フィラーを前記樹脂材料により被覆することを特徴とする回路装置の製造方法。
  9. 前記被覆する工程では、前記樹脂材料として熱硬化性樹脂を採用したトランスファーモールドを行うことを特徴とする請求項8記載の回路装置の製造方法。
  10. 前記被覆する工程では、前記モールド金型の内壁を、剥離シートにより被覆することを特徴とする請求項9記載の回路装置の製造方法。
  11. 前記剥離シートの内側に面する面は梨地面であることを特徴とする請求項10記載の回路装置の製造方法。
  12. 前記封止樹脂の主面に前記封止樹脂にレーザーを照射して部分的に除去することにより、認識マークを刻印する工程を更に有し、前記認識マークの深さを10μm以下とすることを特徴とする請求項11記載の回路装置の製造方法。
JP2008252997A 2008-09-30 2008-09-30 回路装置およびその製造方法 Active JP5715747B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008252997A JP5715747B2 (ja) 2008-09-30 2008-09-30 回路装置およびその製造方法
US12/568,487 US9035473B2 (en) 2008-09-30 2009-09-28 Circuit device and method of manufacturing the same
CN2009101780974A CN101714533B (zh) 2008-09-30 2009-09-29 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252997A JP5715747B2 (ja) 2008-09-30 2008-09-30 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010087123A true JP2010087123A (ja) 2010-04-15
JP5715747B2 JP5715747B2 (ja) 2015-05-13

Family

ID=42056534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252997A Active JP5715747B2 (ja) 2008-09-30 2008-09-30 回路装置およびその製造方法

Country Status (3)

Country Link
US (1) US9035473B2 (ja)
JP (1) JP5715747B2 (ja)
CN (1) CN101714533B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018059925A (ja) * 2016-09-28 2018-04-12 旭化成エレクトロニクス株式会社 磁気センサ
WO2025192268A1 (ja) * 2024-03-11 2025-09-18 リンテック株式会社 半導体装置、偽造防止層用組成物、半導体装置の製造方法及び真贋判定方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308213B2 (ja) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
US10679960B2 (en) * 2017-04-18 2020-06-09 Hall Labs Llc Heat resistant and shock resistant integrated circuit
US10199299B1 (en) * 2017-08-07 2019-02-05 Micron Technology, Inc. Semiconductor mold compound transfer system and associated methods
US10446414B2 (en) * 2017-12-22 2019-10-15 Texas Instruments Incorporated Semiconductor package with filler particles in a mold compound
CN112582285B (zh) * 2020-12-15 2023-07-25 青岛歌尔微电子研究院有限公司 封装结构的减薄方法
JP7640414B2 (ja) * 2021-09-07 2025-03-05 株式会社東芝 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834608A (ja) * 1994-07-25 1996-02-06 Denki Kagaku Kogyo Kk 球状シリカ粉末及びエポキシ樹脂組成物
JP2003110065A (ja) * 2001-10-01 2003-04-11 Denki Kagaku Kogyo Kk 球状無機質粉末およびその用途
JP2003218145A (ja) * 2002-01-18 2003-07-31 Sony Corp 樹脂封止型の半導体装置の製造法
JP2004074713A (ja) * 2002-08-21 2004-03-11 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2007067205A (ja) * 2005-08-31 2007-03-15 Rohm Co Ltd モールド型電子部品
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679465A (en) * 1970-10-23 1972-07-25 Ciba Geigy Corp Process for producing hardenable epoxy resin compositions
US4767433A (en) * 1986-05-22 1988-08-30 Asahi Glass Company Ltd. Spherical silica glass powder particles and process for their production
US5656098A (en) * 1992-03-03 1997-08-12 Canon Kabushiki Kaisha Photovoltaic conversion device and method for producing same
JPH065742A (ja) * 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
US5439622A (en) * 1993-09-07 1995-08-08 Motorola, Inc. Method and apparatus for producing molded parts
JPH0817952A (ja) 1994-06-28 1996-01-19 Toshiba Corp 半導体装置
JP3294803B2 (ja) * 1997-08-18 2002-06-24 株式会社日本触媒 熱硬化性樹脂封止材
JP3017485B2 (ja) * 1998-01-23 2000-03-06 アピックヤマダ株式会社 半導体装置の樹脂封止方法及び樹脂封止装置
IL129281A (en) * 1998-06-05 2003-01-12 Premark Rwp Holdings Inc Method of making a textured decorative laminate
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
JP3877453B2 (ja) 1998-11-19 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3738144B2 (ja) 1998-11-27 2006-01-25 三洋電機株式会社 半導体装置の製造方法
US6544816B1 (en) * 1999-08-20 2003-04-08 Texas Instruments Incorporated Method of encapsulating thin semiconductor chip-scale packages
DE60027141T2 (de) * 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
JP4605996B2 (ja) 2003-05-29 2011-01-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
WO2005018909A1 (en) * 2003-08-18 2005-03-03 Kortec, Inc. Automatic process control for a multilayer injection molding apparatus
JP4193052B2 (ja) * 2003-08-25 2008-12-10 信越化学工業株式会社 高熱伝導性シリコーンゴム組成物並びに定着ロール及び定着ベルト
EP1569276A1 (en) * 2004-02-27 2005-08-31 Heptagon OY Micro-optics on optoelectronics
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
KR100601761B1 (ko) * 2004-07-22 2006-07-19 삼성전자주식회사 이중 성형된 반도체 패키지 제조 방법
JP2006294825A (ja) * 2005-04-11 2006-10-26 Renesas Technology Corp 半導体集積回路装置
CN101173159B (zh) 2006-11-02 2010-12-08 比亚迪股份有限公司 一种环氧树脂封装材料组合物
US8470518B2 (en) * 2007-09-14 2013-06-25 E I Du Pont De Nemours And Company Photosensitive element having reinforcing particles and method for preparing a printing form from the element
US9431589B2 (en) * 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834608A (ja) * 1994-07-25 1996-02-06 Denki Kagaku Kogyo Kk 球状シリカ粉末及びエポキシ樹脂組成物
JP2003110065A (ja) * 2001-10-01 2003-04-11 Denki Kagaku Kogyo Kk 球状無機質粉末およびその用途
JP2003218145A (ja) * 2002-01-18 2003-07-31 Sony Corp 樹脂封止型の半導体装置の製造法
JP2004074713A (ja) * 2002-08-21 2004-03-11 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2007067205A (ja) * 2005-08-31 2007-03-15 Rohm Co Ltd モールド型電子部品
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018059925A (ja) * 2016-09-28 2018-04-12 旭化成エレクトロニクス株式会社 磁気センサ
WO2025192268A1 (ja) * 2024-03-11 2025-09-18 リンテック株式会社 半導体装置、偽造防止層用組成物、半導体装置の製造方法及び真贋判定方法

Also Published As

Publication number Publication date
US9035473B2 (en) 2015-05-19
CN101714533B (zh) 2012-01-11
CN101714533A (zh) 2010-05-26
US20100078833A1 (en) 2010-04-01
JP5715747B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
JP5715747B2 (ja) 回路装置およびその製造方法
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
CN101540310B (zh) 半导体封装及其制作方法
TWI500135B (zh) 堆疊式功率元件模組
US7163846B2 (en) Method for manufacturing circuit devices
US7273767B2 (en) Method of manufacturing a cavity package
CN205609512U (zh) 半导体封装体
US12278155B2 (en) Integrated circuit package with heat sink and manufacturing method thereof
CN113594051B (zh) 半导体封装方法
JP2002279384A (ja) 携帯可能電子媒体及びその製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US20120018201A1 (en) Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof, and conductive foil provided with insulating layer
CN104022117A (zh) 半导体装置及其制造方法
JP2020035820A (ja) モジュールおよびその製造方法
KR20040055592A (ko) 회로 장치 및 그 제조 방법
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
CN104465575A (zh) 半导体封装及其制造方法
JP4845090B2 (ja) 回路装置の製造方法
JP2009141126A (ja) 半導体装置及びその製造方法
JP2797598B2 (ja) 混成集積回路基板
CN108242405A (zh) 一种无基板半导体封装制造方法
CN100375274C (zh) 电路装置及其制造方法
JP2002299357A (ja) 半導体装置及びその製造方法
JP5157098B2 (ja) 半導体装置及びその製法
CN107195621A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R150 Certificate of patent or registration of utility model

Ref document number: 5715747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250