[go: up one dir, main page]

JP2010078922A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
JP2010078922A
JP2010078922A JP2008247258A JP2008247258A JP2010078922A JP 2010078922 A JP2010078922 A JP 2010078922A JP 2008247258 A JP2008247258 A JP 2008247258A JP 2008247258 A JP2008247258 A JP 2008247258A JP 2010078922 A JP2010078922 A JP 2010078922A
Authority
JP
Japan
Prior art keywords
transistor
power supply
potential
threshold voltage
voltage detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008247258A
Other languages
English (en)
Other versions
JP5214384B2 (ja
Inventor
Nobuyoshi Saito
藤 信 美 斉
Tomomasa Ueda
田 知 正 上
Yujiro Hara
雄二郎 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008247258A priority Critical patent/JP5214384B2/ja
Priority to PCT/JP2009/066171 priority patent/WO2010035672A1/ja
Publication of JP2010078922A publication Critical patent/JP2010078922A/ja
Priority to US13/052,442 priority patent/US8933920B2/en
Application granted granted Critical
Publication of JP5214384B2 publication Critical patent/JP5214384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】電流駆動型自発光素子に供給する電流を制御する駆動トランジスタの閾値電圧シフトの補償精度を向上し、良好な表示性能を長期間に渡って維持する。
【解決手段】ドレインが発光素子１１に接続され、ソースが電源供給線ＮＬに接続された駆動トランジスタＤｒと、一端が駆動トランジスタＤｒのゲートに接続されたキャパシタＣｋと、駆動トランジスタＤｒのドレインと、キャパシタＣｋの他端との間に接続された閾値電圧検出トランジスタＤｅｔと、駆動トランジスタＤｒのソース−ゲート間に接続されたリセットトランジスタＲｓｔと、を備え、リセットトランジスタＲｓｔを介して駆動トランジスタＤｒのゲートを所定値まで充電し、キャパシタＣｋの他端の電荷を閾値電圧検出トランジスタＤｅｔを介して放電することで、キャパシタＣｋの両端の電位差を駆動トランジスタＤｒの閾値電圧にする。
【選択図】図２

Description

本発明は、表示装置及びその駆動方法に関するものである。
近年、平面型の表示装置として、自己発光素子であるＯＬＥＤ(Organic light emitting diode)を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究が行われている。有機ＥＬ表示装置はＯＬＥＤが自発光素子であるため、液晶セルを含む画素回路によってバックライトからの透過光強度を制御する液晶表示装置に比べて、バックライトが不要、画像の視野角が広い、高速な応答性で動画再生に好適、などの特徴を持っている。
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採用することができる。単純マトリクス方式の表示装置は、構造が簡単である反面、大型でかつ高精細な表示装置の実現が困難であるなどの問題がある。そのため近年、発光素子に流れる電流を、この発光素子と同じ画素回路内に設けた能動素子、例えば薄膜トランジスタ（ＴＦＴ）、によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。
アクティブマトリクス方式の表示装置は、各画素が表示素子としてのＯＬＥＤ、及び表示素子へ駆動電流を供給する画素回路により構成される。有機ＥＬ表示装置は、表示素子の発光輝度を制御することにより表示動作を行う。画素回路は、例えば、表示素子に直列に接続された駆動トランジスタと、データ線と駆動トランジスタのゲートとの間に接続されたスイッチトランジスタと、駆動トランジスタのゲート・ソース間に接続され映像信号に応じた電圧を保持するキャパシタ等を備えている。
ところで、液晶セルと異なり、ＯＬＥＤは電流駆動型自発光素子であるため、表示動作中は、表示素子と直列に接続した駆動トランジスタは絶えずＯＮ状態となって電流を流し続ける必要がある。そのため、時間が経過すると、駆動トランジスタには移動度の低下や閾値電圧の増加といった特性劣化が観察されるようになる。
このようなトランジスタの特性劣化は動作時の電流量に変化を及ぼし、有機ＥＬ表示装置の各画素に輝度ムラや焼き付きとなって認識される。とりわけアモルファスシリコンなど結晶性の低いシリコンから形成されたトランジスタは、閾値電圧シフトの程度が非常に大きく、実用化の大きな妨げとなっている。
近年、アモルファスシリコンから形成されたトランジスタの閾値電圧シフトを、画素ごとに検出する閾値電圧検出回路を画素内に形成する方法が提案されている（例えば非特許文献１参照）。この技術は、各画素に駆動トランジスタのゲート・ドレイン間を短絡可能な閾値電圧検出トランジスタを有することによって、発光時間と別に設けた閾値電圧検出期間でゲート電位を放電させ、駆動トランジスタの閾値電圧が保持容量の他端の電位として記憶されるようにしているものである。
上述の閾値電圧検出回路では、閾値電圧を検出するための準備動作として、駆動トランジスタのゲート電位を十分高い電位にする動作（リセット動作）が必要である。通常、リセット動作では、閾値電圧検出トランジスタをＯＮにし、電源電位Ｖｓｓの電位を上昇させることによって、駆動トランジスタに発光時とは逆向きに電流が流れ、閾値電圧検出トランジスタを介して駆動トランジスタのゲートの充電が行われる。
しかし、このような画素構造では、駆動トランジスタのゲート電位の充電に駆動トランジスタ自身の電流の流れやすさが影響を及ぼすため、駆動トランジスタの閾値電圧シフトが発生して駆動トランジスタの電流供給能力が低下すると、ゲートがリセットされる電位も低くなり、駆動トランジスタの閾値電圧シフトの補償精度が低下するという問題があった。
G. R. Chaji et al, IEEE, Trans. Electron Device, 2007, vol54, p1095
本発明は電流駆動型自発光素子に供給する電流を制御する駆動トランジスタの閾値電圧シフトの補償精度を向上し、良好な表示性能を長期間に渡って維持できる表示装置及びその駆動方法を提供することを目的とする。
本発明の一態様による表示装置は、複数の信号線と、それぞれ走査線、リセット制御線、閾値電圧検出制御線、及び第１の電源供給線を有する複数の制御線と、それぞれ前記複数の信号線のいずれか１つ及び前記複数の制御線のいずれか１つが接続された画素回路、及び第２の電源供給線が接続され、供給される電流に応じて発光する発光素子を有し、マトリクス状に複数設けられた画素部と、を備え、前記画素回路は、ソース・ドレインの一方が前記発光素子に接続され、他方が前記第１の電源供給線に接続された駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続されたキャパシタと、ソース・ドレインの一方が前記キャパシタの他端に接続され、他方が前記信号線に接続され、ゲートが前記走査線に接続されたスイッチトランジスタと、前記発光素子と前記駆動トランジスタとの接続点と、前記キャパシタと前記スイッチトランジスタとの接続点との間に接続され、ゲートが前記閾値電圧検出制御線に接続された閾値電圧検出トランジスタと、前記駆動トランジスタと前記第１の電源供給線との接続点と、前記駆動トランジスタのゲートと前記キャパシタとの接続点との間に接続され、ゲートが前記リセット制御線に接続されたリセットトランジスタと、を含むことを特徴とするものである。
本発明の一態様による表示装置の駆動方法は、ソース・ドレインの一方が第１の電源供給線に接続されたｎ型の駆動トランジスタと、アノードが正電源電位を供給する第２の電源供給線に接続され、カソードが前記駆動トランジスタのソース・ドレインの他方に接続され、供給される電流に応じて発光する発光素子と、一端が前記駆動トランジスタのゲートに接続されたキャパシタと、ソース・ドレインの一方が前記キャパシタの他端に接続され、他方が映像信号に応じた電位を印加する信号線に接続されたスイッチトランジスタと、前記発光素子と前記駆動トランジスタとの接続点と、前記キャパシタと前記スイッチトランジスタとの接続点との間に接続された閾値電圧検出トランジスタと、前記駆動トランジスタと前記第１の電源供給線との接続点と、前記駆動トランジスタのゲートと前記キャパシタとの接続点との間に接続されたリセットトランジスタと、を有する画素部がマトリクス状に複数設けられた表示装置の駆動方法であって、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオン状態、前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記正電源電位より高い第１の電位を供給して前記駆動トランジスタをリセットし、前記閾値電圧検出トランジスタをオン状態、前記リセットトランジスタ及び前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記正電源電位と等電位である第２の電位を供給して、前記キャパシタの両端の電位差を前記駆動トランジスタの閾値電圧とし、前記スイッチトランジスタをオン状態、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオフ状態にし、前記第１の電源供給線から前記第２の電位を供給して、前記キャパシタの両端の電位を前記映像信号に応じた電位分上昇させ、前記リセットトランジスタ、前記閾値電圧検出トランジスタ、及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線から前記正電源電位より低い第３の電位を供給し、前記発光素子を発光させるものである。
本発明の一態様による表示装置の駆動方法は、ソース・ドレインの一方が第１の電源供給線に接続されたｐ型の駆動トランジスタと、カソードが負電源電位を供給する第２の電源供給線に接続され、アノードが前記駆動トランジスタのソース・ドレインの他方に接続され、供給される電流に応じて発光する発光素子と、一端が前記駆動トランジスタのゲートに接続されたキャパシタと、ソース・ドレインの一方が前記キャパシタの他端に接続され、他方が映像信号に応じた電位を印加する信号線に接続されたスイッチトランジスタと、前記発光素子と前記駆動トランジスタとの接続点と、前記キャパシタと前記スイッチトランジスタとの接続点との間に接続された閾値電圧検出トランジスタと、前記駆動トランジスタと前記第１の電源供給線との接続点と、前記駆動トランジスタのゲートと前記キャパシタとの接続点との間に接続されたリセットトランジスタと、を有する画素部がマトリクス状に複数設けられた表示装置の駆動方法であって、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオン状態、前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記負電源電位より低い第１の電位を供給して前記駆動トランジスタをリセットし、前記閾値電圧検出トランジスタをオン状態、前記リセットトランジスタ及び前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記負電源電位と等電位である第２の電位を供給して、前記キャパシタの両端の電位差を前記駆動トランジスタの閾値電圧とし、前記スイッチトランジスタをオン状態、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオフ状態にし、前記第１の電源供給線から前記第２の電位を供給して、前記キャパシタの両端の電位を前記映像信号に応じた電位分上昇させ、前記リセットトランジスタ、前記閾値電圧検出トランジスタ、及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線から前記負電源電位より高い第３の電位を供給し、前記発光素子を発光させるものである。
本発明によれば、電流駆動型自発光素子に供給する電流を制御する駆動トランジスタの閾値電圧シフトの補償精度を向上し、良好な表示性能を長期間に渡って維持できる。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図１に本発明の第１の実施形態に係る表示装置の平面図を示す。表示装置はマトリクス状に複数設けられた画素部１、信号線駆動回路２、制御線駆動回路３、コントローラ４、複数の信号線ＤＬ、及び複数の制御線ＣＬを備える。
信号線ＤＬは図中列方向に沿って設けられ、各列のそれぞれの画素部１に接続されている。制御線ＣＬは図中行方向に沿って設けられ、各行のそれぞれの画素部１に接続されている。各制御線ＣＬは走査線、リセット制御線、閾値電圧検出制御線、及び負電源線を有するものであり、各線については後述する。
信号線駆動回路２は、信号線ＤＬを介して画素部１に映像信号に対応する信号電圧を供給する。制御線駆動回路３は、制御線ＣＬ（走査線、リセット制御線、閾値電圧検出制御線、及び負電源線）を介して画素部１に、走査線駆動信号、リセット制御信号、閾値電圧検出信号、及び負電源電圧を供給する。
画素部１は、供給される電流に応じて発光する発光素子（例えば有機ＥＬ素子）１１と、発光素子１１の発光を制御する画素回路１２を有する。発光素子１１には正電源電圧Ｖｄｄが供給される。信号線ＣＬ及び制御線ＣＬは画素回路１２に接続されている。
コントローラ４は、信号線駆動回路２と制御線駆動回路３の動作のタイミング制御を行う。
図２に画素部１の概略構成を示す。画素部１の画素回路１２は、スイッチトランジスタＳｗ、閾値電圧検出トランジスタＤｅｔ、駆動トランジスタＤｒ、リセットトランジスタＲｓｔ、及びキャパシタＣｋを有する。ここで、スイッチトランジスタＳｗ、閾値電圧検出トランジスタＤｅｔ、駆動トランジスタＤｒ、及びリセットトランジスタＲｓｔはｎ型の薄膜トランジスタ（ＴＦＴ）であるとする。
発光素子１１のアノードに正電源電圧Ｖｄｄが与えられる。発光素子１１のカソードは駆動トランジスタＤｒのドレインに接続される。駆動トランジスタＤｒのソースは負電源線ＮＬに接続されている。駆動トランジスタＤｒのゲートにはキャパシタＣｋの一端が接続されている。
キャパシタＣｋの他端と信号線ＤＬとの間にスイッチトランジスタＳｗが接続されている。スイッチトランジスタＳｗのゲートには走査線ＳＬが接続されている。従って、スイッチトランジスタＳｗは制御線駆動回路３から出力される走査線駆動信号に基づいてオンオフ制御される。
キャパシタＣｋとスイッチトランジスタＳｗとの接続点と、駆動トランジスタＤｒと発光素子１１との接続点との間には閾値電圧検出トランジスタＤｅｔが接続されている。閾値電圧検出トランジスタＤｅｔのゲートには閾値電圧検出制御線ＴＬが接続されている。従って、閾値電圧検出トランジスタＤｅｔは制御線駆動回路３から出力される閾値電圧検出制御信号に基づいてオンオフ制御される。
キャパシタＣｋと駆動トランジスタＤｒのゲートとの接続点と、駆動トランジスタＤｒのソースとの間にリセットトランジスタＲｓｔが接続されている。リセットトランジスタＲｓｔのゲートにはリセット制御線ＲＬが接続されている。従って、リセットトランジスタＲｓｔは制御線駆動回路３から出力されるリセット制御信号に基づいてオンオフ制御される。
制御線駆動回路３による画素回路３の駆動方法を図３に示すタイミングチャートを用いて説明する。画素回路３の動作はリセット期間Ｔ１、閾値電圧検出期間Ｔ２、信号書き込み期間Ｔ３、及び発光期間Ｔ４に分けられる。図３は、各期間における走査線駆動信号、リセット制御信号、閾値電圧検出信号、及び負電源線ＮＬの電圧のタイミングチャートである。
リセット期間Ｔ１では、リセット制御信号及び閾値電圧検出信号の値が上昇し、リセットトランジスタＲｓｔ及び閾値電圧検出トランジスタＤｅｔがオン状態となる。また、負電源線ＮＬの電位が正電源電位Ｖｄｄより高いＶｓｓＨ（＞Ｖｄｄ）まで上昇する。
これにより、駆動トランジスタＤｒのゲートは、図４に示すようなリセットトランジスタＲｓｔを介した経路により、負電源線電位ＶｓｓＨまで充電される。駆動トランジスタＤｒのゲートの充電経路上に駆動トランジスタＤｒが無いため、駆動トランジスタＤｒのゲート電位の充電に駆動トランジスタＤｒ自身の電流の流れやすさは影響を及ぼさない。
また、この時、キャパシタＣｋの他端（スイッチトランジスタＳｗ側）の電位はＶｓｓＨ−Ｖｔｈ（Ｖｔｈは駆動トランジスタＤｒの閾値電圧）となる。
閾値電圧検出期間Ｔ２では、リセット制御信号の値が低下し、リセットトランジスタＲｓｔがオフとなる。閾値電圧検出信号の値は変わらず、閾値電圧検出トランジスタＤｅｔはオン状態のままである。負電源線ＮＬの電位は正電源電圧Ｖｄｄまで低下する。
これにより、オン状態の閾値電圧検出トランジスタＤｅｔを介して、駆動トランジスタＤｒのゲート電位がＶｄｄ＋Ｖｔｈとなるまで、キャパシタＣｋの他端の電荷の放電が進む。
閾値電圧検出信号の値を低下させ、閾値電圧検出トランジスタＤｅｔをオフにすることで、閾値電圧検出期間Ｔ２は終了する。閾値電圧検出期間Ｔ２の終了時、キャパシタＣｋの他端の電位はＶｄｄとなり、キャパシタＣｋの両端に駆動トランジスタＤｒの閾値電圧Ｖｔｈが記録される。
信号書き込み期間Ｔ３では、所定のタイミングで走査線駆動信号の値が上昇し、スイッチトランジスタＳｗがオンする。スイッチトランジスタＳｗがオンすることで、キャパシタＣｋの他端にスイッチトランジスタＳｗを介して信号線ＤＬの電圧（映像信号に対応する信号電圧）Ｖｄａｔａが書き込まれる。
この時、リセットトランジスタＲｓｔ及び閾値電圧検出トランジスタＤｅｔはオフしており、キャパシタＣｋ両端の電位差が保持されるため、駆動トランジスタＤｒのゲート電位はＶｄｄ＋Ｖｔｈ＋Ｖｄａｔａとなる。
発光期間Ｔ４では、負電源線ＮＬの電位は負電源電圧Ｖｓｓに低下し、発光素子１１の順方向に電位差が生じるようになり、発光素子１１の発光が開始する。ここで、発光素子１１に流れる電流は駆動トランジスタＤｒを流れる電流とみなすことができる。
一般に、トランジスタを流れる電流Ｉは、トランジスタのゲート−ソース間電圧をＶｇｓ、閾値電圧をＶｔ、ゲート長をＬ、ゲート幅をＷ、ゲート容量をＣｏｘ、電子の移動度をμｎとすると、
（式１）Ｉ＝μｎＣｏｘＷ（Ｖｇｓ−Ｖｔ）２／２Ｌ
と表すことができる。
本実施形態では、信号書き込み期間Ｔ３の終了時に、駆動トランジスタＤｒのゲート電位はＶｄｄ＋Ｖｔｈ＋Ｖｄａｔａとなっており、上述の式１から、駆動トランジスタＤｒの閾値電圧Ｖｔｈの項は相殺され、発光素子１１に流れる電流は駆動トランジスタＤｒの閾値電圧Ｖｔｈの影響を受けないことがわかる。
このように、本実施形態に係る表示装置では、駆動トランジスタのゲートと負電源線とをリセットトランジスタを介して直接接続することにより、駆動トランジスタの閾値電圧シフト発生量に関係無く、駆動トランジスタのゲート電位を一定に充電できる。また、キャパシタを介して駆動トランジスタのドレインとゲートを接続して駆動トランジスタの閾値電圧が検出される。そのため、閾値電圧シフトの補償精度が向上し、良好な表示性能を長期間に渡って維持することができる。
また、キャパシタを介して駆動トランジスタの閾値電圧の検出を行うので、検出動作後のキャパシタの他端電位を一定値にすることができ、閾値電圧検出動作中にキャパシタの他端を一定電圧に維持するようなリファレンス制御線やリファレンストランジスタなどの回路素子を削減でき、大型化・高精細化に好適である。
本実施形態では、スイッチトランジスタＳｗ、閾値電圧検出トランジスタＤｅｔ、リセットトランジスタＲｓｔをｎ型トランジスタとしたが、ｐ型トランジスタを用いてもよい。その場合、制御線駆動回路３は、図３に示す走査線制御信号、閾値電圧検出制御信号、リセット制御信号の極性を反転した信号を出力することになる。
（第２の実施形態）本発明の第２の実施形態に係る表示装置について説明する。本実施形態に係る表示装置の平面図は図１に示す上記第１の実施形態に係る表示装置と同様の構成となっているので説明を省略する。
但し、上記第１の実施形態では制御線ＣＬは負電源線を有し、制御線駆動回路３が画素部１に負電源線を介して負電源電圧を供給していたが、本実施形態では制御線ＣＬは負電源線でなく正電源線を有し、制御線駆動回路３は画素部１に正電源線を介して正電源電圧を供給する。また、発光素子１１のカソードが、負電源電圧Ｖｓｓを供給する負電源線に接続されている。
図５に画素部１の概略構成を示す。画素部１の画素回路１２は、スイッチトランジスタＳｗ、閾値電圧検出トランジスタＤｅｔ、駆動トランジスタＤｒ、リセットトランジスタＲｓｔ、及びキャパシタＣｋを有する。駆動トランジスタＤｒはｐ型の薄膜トランジスタ（ＴＦＴ）である。ここで、スイッチトランジスタＳｗ、閾値電圧検出トランジスタＤｅｔ、及びリセットトランジスタＲｓｔはｎ型ＴＦＴとする。
発光素子１１のカソードに負電源電圧Ｖｓｓが与えられる。発光素子１１のアノードは駆動トランジスタＤｒのドレインに接続される。駆動トランジスタＤｒのソースは正電源線ＰＬに接続されている。駆動トランジスタＤｒのゲートにはキャパシタＣｋの一端が接続されている。
キャパシタＣｋの他端と信号線ＤＬとの間にスイッチトランジスタＳｗが接続されている。スイッチトランジスタＳｗのゲートには走査線ＳＬが接続されている。従って、スイッチトランジスタＳｗは制御線駆動回路３から出力される走査線駆動信号に基づいてオンオフ制御される。
キャパシタＣｋとスイッチトランジスタＳｗとの接続点と、駆動トランジスタＤｒと発光素子１１との接続点との間には閾値電圧検出トランジスタＤｅｔが接続されている。閾値電圧検出トランジスタＤｅｔのゲートには閾値電圧検出制御線ＴＬが接続されている。従って、閾値電圧検出トランジスタＤｅｔは制御線駆動回路３から出力される閾値電圧検出制御信号に基づいてオンオフ制御される。
キャパシタＣｋと駆動トランジスタＤｒのゲートとの接続点と、駆動トランジスタＤｒのソースとの間にリセットトランジスタＲｓｔが接続されている。リセットトランジスタＲｓｔのゲートにはリセット制御線ＲＬが接続されている。従って、リセットトランジスタＲｓｔは制御線駆動回路３から出力されるリセット制御信号に基づいてオンオフ制御される。
制御線駆動回路３による画素回路３の駆動方法を図６に示すタイミングチャートを用いて説明する。画素回路３の動作はリセット期間Ｔ１、閾値電圧検出期間Ｔ２、信号書き込み期間Ｔ３、及び発光期間Ｔ４に分けられる。図３は、各期間における走査線駆動信号、リセット制御信号、閾値電圧検出信号、及び正電源電圧のタイミングチャートである。
リセット期間Ｔ１では、リセット制御信号及び閾値電圧検出信号の値が上昇し、リセットトランジスタＲｓｔ及び閾値電圧検出トランジスタＤｅｔがオン状態となる。また、正電源線ＰＬの電位が負電源電圧Ｖｓｓより低いＶｄｄＬ（＜Ｖｓｓ）まで低下する。
これにより、駆動トランジスタＤｒのゲートは、図７に示すようなリセットトランジスタＲｓｔを介した経路により、正電源線電位ＶｄｄＬまで放電される。駆動トランジスタＤｒのゲートの放電経路上に駆動トランジスタＤｒが無いため、駆動トランジスタＤｒのゲート電位の放電に駆動トランジスタＤｒ自身の電流の流れやすさは影響を及ぼさない。
また、この時、キャパシタＣｋの他端（スイッチトランジスタＳｗ側）の電位はＶｄｄＬ＋Ｖｔｈ（Ｖｔｈは駆動トランジスタＤｒの閾値電圧であり、Ｖｔｈ＜０）となる。
閾値電圧検出期間Ｔ２では、リセット制御信号の値が低下し、リセットトランジスタＲｓｔがオフとなる。閾値電圧検出信号の値は変わらず、閾値電圧検出トランジスタＤｅｔはオン状態のままである。正電源線ＰＬの電位は負電源電圧Ｖｓｓまで上昇する。
これにより、オン状態の閾値電圧検出トランジスタＤｅｔを介して、駆動トランジスタＤｒのゲート電位がＶｓｓ＋Ｖｔｈとなるまで、キャパシタＣｋの他端の電荷の充電が進む。
閾値電圧検出信号の値を低下させ、閾値電圧検出トランジスタＤｅｔをオフにすることで、閾値電圧検出期間Ｔ２は終了する。閾値電圧検出期間Ｔ２の終了時、キャパシタＣｋの他端の電位はＶｓｓとなり、キャパシタＣｋの両端に駆動トランジスタＤｒの閾値電圧Ｖｔｈが記録される。
信号書き込み期間Ｔ３では、所定のタイミングで走査線駆動信号の値が上昇し、スイッチトランジスタＳｗがオンする。スイッチトランジスタＳｗがオンすることで、キャパシタＣｋの他端にスイッチトランジスタＳｗを介して信号線ＤＬの電圧（映像信号に対応する信号電圧）Ｖｄａｔａが書き込まれる。
この時、リセットトランジスタＲｓｔ及び閾値電圧検出トランジスタＤｅｔはオフしており、キャパシタＣｋ両端の電位差が保持されるため、駆動トランジスタＤｒのゲート電位はＶｓｓ＋Ｖｔｈ＋Ｖｄａｔａとなる。
発光期間Ｔ４では、正電源線ＰＬの電位は正電源電圧Ｖｄｄに上昇し、発光素子１１の順方向に電位差が生じるようになり、発光素子１１の発光が開始する。ここで、発光素子１１に流れる電流は駆動トランジスタＤｒを流れる電流とみなすことができる。
本実施形態では、信号書き込み期間Ｔ３の終了時に、駆動トランジスタＤｒのゲート電位はＶｓｓ＋Ｖｔｈ＋Ｖｄａｔａとなっており、上記第１の実施形態で説明した式１から、駆動トランジスタＤｒの閾値電圧Ｖｔｈの項は相殺され、発光素子１１に流れる電流は駆動トランジスタＤｒの閾値電圧Ｖｔｈの影響を受けないことがわかる。
このように、本実施形態に係る表示装置では、駆動トランジスタのゲートと正電源線とをリセットトランジスタを介して直接接続することにより、駆動トランジスタの閾値電圧シフト発生量に関係無く、駆動トランジスタのゲート電位を一定に充電できる。また、キャパシタを介して駆動トランジスタのドレインとゲートを接続して駆動トランジスタの閾値電圧が検出される。そのため、閾値電圧シフトの補償精度が向上し、良好な表示性能を長期間に渡って維持することができる。
また、キャパシタを介して駆動トランジスタの閾値電圧の検出を行うので、検出動作後のキャパシタの他端電位を一定値にすることができ、閾値電圧検出動作中にキャパシタの他端を一定電圧に維持するようなリファレンス制御線やリファレンストランジスタなどの回路素子を削減でき、大型化・高精細化に好適である。
本実施形態では、スイッチトランジスタＳｗ、閾値電圧検出トランジスタＤｅｔ、リセットトランジスタＲｓｔをｎ型トランジスタとしたが、ｐ型トランジスタを用いてもよい。その場合、制御線駆動回路３は、図６に示す走査線制御信号、閾値電圧検出制御信号、リセット制御信号の極性を反転した信号を出力することになる。
上記実施形態における画素回路に含まれるトランジスタには、アモルファスシリコン、低温ポリシリコン、微結晶シリコン、有機半導体、酸化物半導体などを用いることができる。
上記実施形態における発光素子には有機ＥＬ素子だけでなく、電荷注入型の無機ＥＬ素子や電気化学発光素子など、電流値に応じて発光輝度が変化する電流駆動型の発光素子を用いることができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の第１の実施形態に係る表示装置の平面図である。 同第１の実施形態に係る表示装置における画素部の概略構成図である。 同第１の実施形態に係る表示装置における画素回路の駆動方法を説明するタイミングチャートである。 リセット期間での駆動トランジスタのゲートの充電経路を示す回路図である。 本発明の第２の実施形態に係る表示装置における画素部の概略構成図である。 同第２の実施形態に係る表示装置における画素回路の駆動方法を説明するタイミングチャートである。 リセット期間での駆動トランジスタのゲートの放電経路を示す回路図である。
符号の説明
１ 画素部
２ 信号線駆動回路
３ 制御線駆動回路
４ コントローラ
１１ 発光素子
１２ 画素回路
Ｓｗ スイッチトランジスタ
Ｄｅｔ 閾値電圧検出トランジスタ
Ｄｒ 駆動トランジスタ
Ｒｓｔ リセットトランジスタ
Ｃｋ キャパシタ
ＳＬ 走査線
ＲＬ リセット制御線
ＴＬ 閾値電圧検出制御線
ＮＬ 負電源線
ＰＬ 正電源線

Claims (9)

  1. 複数の信号線と
    それぞれ走査線、リセット制御線、閾値電圧検出制御線、及び第１の電源供給線を有する複数の制御線と、
    それぞれ前記複数の信号線のいずれか１つ及び前記複数の制御線のいずれか１つが接続された画素回路、及び第２の電源供給線が接続され、供給される電流に応じて発光する発光素子を有し、マトリクス状に複数設けられた画素部と、
    を備え、
    前記画素回路は、
    ソース・ドレインの一方が前記発光素子に接続され、他方が前記第１の電源供給線に接続された駆動トランジスタと、
    一端が前記駆動トランジスタのゲートに接続されたキャパシタと、
    ソース・ドレインの一方が前記キャパシタの他端に接続され、他方が前記信号線に接続され、ゲートが前記走査線に接続されたスイッチトランジスタと、
    前記発光素子と前記駆動トランジスタとの接続点と、前記キャパシタと前記スイッチトランジスタとの接続点との間に接続され、ゲートが前記閾値電圧検出制御線に接続された閾値電圧検出トランジスタと、
    前記駆動トランジスタと前記第１の電源供給線との接続点と、前記駆動トランジスタのゲートと前記キャパシタとの接続点との間に接続され、ゲートが前記リセット制御線に接続されたリセットトランジスタと、
    を含むことを特徴とする表示装置。
  2. 前記走査線を介して走査線駆動信号を出力して前記スイッチトランジスタのオンオフ制御を行い、前記リセット制御線を介してリセット信号を出力し前記リセットトランジスタのオンオフ制御を行い、前記閾値電圧検出制御線を介して閾値電圧検出制御信号を出力し前記閾値電圧検出トランジスタのオンオフ制御を行い、前記第１の電源供給線を介して前記駆動トランジスタと前記リセットトランジスタとの接続点に第１〜第３の電位を印加する制御線駆動回路をさらに備えることを特徴とする請求項１に記載の表示装置。
  3. 前記駆動トランジスタはｎ型であり、前記発光素子はアノードが前記第２の電源供給線に接続され、カソードが前記駆動トランジスタに接続されることを特徴とする請求項２に記載の表示装置。
  4. 前記制御線駆動回路は、
    第１の期間に、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオン状態、前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線を介して前記第２の電源供給線が前記発光素子に供給する正電源電位より高い前記第１の電位を印加し、
    第２の期間に、前記閾値電圧検出トランジスタをオン状態、前記リセットトランジスタ及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線を介して前記正電源電位と等電位である前記第２の電位を印加し、
    第３の期間に、前記スイッチトランジスタをオン状態、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオフ状態にして、前記第１の電源供給線を介して前記第２の電位を印加し、
    第４の期間に、前記リセットトランジスタ、前記閾値電圧検出トランジスタ、及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線を介して前記正電源電位より低い前記第３の電位を印加することを特徴とする請求項３に記載の表示装置。
  5. 前記駆動トランジスタはｐ型であり、前記発光素子はカソードが前記第２の電源供給線に接続され、アノードが前記駆動トランジスタに接続されることを特徴とする請求項２に記載の表示装置。
  6. 前記制御線駆動回路は、
    第１の期間に、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオン状態、前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線を介して前記第２の電源供給線が前記発光素子に供給する負電源電位より低い前記第１の電位を印加し、
    第２の期間に、前記閾値電圧検出トランジスタをオン状態、前記リセットトランジスタ及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線を介して前記負電源電位と等電位である前記第２の電位を印加し、
    第３の期間に、前記スイッチトランジスタをオン状態、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオフ状態にして、前記第１の電源供給線を介して前記第２の電位を印加し、
    第４の期間に、前記リセットトランジスタ、前記閾値電圧検出トランジスタ、及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線を介して前記負電源電位より高い前記第３の電位を印加することを特徴とする請求項５に記載の表示装置。
  7. 前記信号線を介して前記スイッチトランジスタに映像信号に応じた電位を印加する信号線駆動回路をさらに備えることを特徴とする請求項２に記載の表示装置。
  8. ソース・ドレインの一方が第１の電源供給線に接続されたｎ型の駆動トランジスタと、
    アノードが正電源電位を供給する第２の電源供給線に接続され、カソードが前記駆動トランジスタのソース・ドレインの他方に接続され、供給される電流に応じて発光する発光素子と、
    一端が前記駆動トランジスタのゲートに接続されたキャパシタと、
    ソース・ドレインの一方が前記キャパシタの他端に接続され、他方が映像信号に応じた電位を印加する信号線に接続されたスイッチトランジスタと、
    前記発光素子と前記駆動トランジスタとの接続点と、前記キャパシタと前記スイッチトランジスタとの接続点との間に接続された閾値電圧検出トランジスタと、
    前記駆動トランジスタと前記第１の電源供給線との接続点と、前記駆動トランジスタのゲートと前記キャパシタとの接続点との間に接続されたリセットトランジスタと、
    を有する画素部がマトリクス状に複数設けられた表示装置の駆動方法であって、
    前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオン状態、前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記正電源電位より高い第１の電位を供給して前記駆動トランジスタをリセットし、
    前記閾値電圧検出トランジスタをオン状態、前記リセットトランジスタ及び前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記正電源電位と等電位である第２の電位を供給して、前記キャパシタの両端の電位差を前記駆動トランジスタの閾値電圧とし、
    前記スイッチトランジスタをオン状態、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオフ状態にし、前記第１の電源供給線から前記第２の電位を供給して、前記キャパシタの両端の電位を前記映像信号に応じた電位分上昇させ、
    前記リセットトランジスタ、前記閾値電圧検出トランジスタ、及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線から前記正電源電位より低い第３の電位を供給し、前記発光素子を発光させる表示装置の駆動方法。
  9. ソース・ドレインの一方が第１の電源供給線に接続されたｐ型の駆動トランジスタと、
    カソードが負電源電位を供給する第２の電源供給線に接続され、アノードが前記駆動トランジスタのソース・ドレインの他方に接続され、供給される電流に応じて発光する発光素子と、
    一端が前記駆動トランジスタのゲートに接続されたキャパシタと、
    ソース・ドレインの一方が前記キャパシタの他端に接続され、他方が映像信号に応じた電位を印加する信号線に接続されたスイッチトランジスタと、
    前記発光素子と前記駆動トランジスタとの接続点と、前記キャパシタと前記スイッチトランジスタとの接続点との間に接続された閾値電圧検出トランジスタと、
    前記駆動トランジスタと前記第１の電源供給線との接続点と、前記駆動トランジスタのゲートと前記キャパシタとの接続点との間に接続されたリセットトランジスタと、
    を有する画素部がマトリクス状に複数設けられた表示装置の駆動方法であって、
    前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオン状態、前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記負電源電位より低い第１の電位を供給して前記駆動トランジスタをリセットし、
    前記閾値電圧検出トランジスタをオン状態、前記リセットトランジスタ及び前記スイッチトランジスタをオフ状態にし、前記第１の電源供給線から前記負電源電位と等電位である第２の電位を供給して、前記キャパシタの両端の電位差を前記駆動トランジスタの閾値電圧とし、
    前記スイッチトランジスタをオン状態、前記リセットトランジスタ及び前記閾値電圧検出トランジスタをオフ状態にし、前記第１の電源供給線から前記第２の電位を供給して、前記キャパシタの両端の電位を前記映像信号に応じた電位分上昇させ、
    前記リセットトランジスタ、前記閾値電圧検出トランジスタ、及び前記スイッチトランジスタをオフ状態にして、前記第１の電源供給線から前記負電源電位より高い第３の電位を供給し、前記発光素子を発光させる表示装置の駆動方法。
JP2008247258A 2008-09-26 2008-09-26 表示装置及びその駆動方法 Expired - Fee Related JP5214384B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008247258A JP5214384B2 (ja) 2008-09-26 2008-09-26 表示装置及びその駆動方法
PCT/JP2009/066171 WO2010035672A1 (ja) 2008-09-26 2009-09-16 表示装置及びその駆動方法
US13/052,442 US8933920B2 (en) 2008-09-26 2011-03-21 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008247258A JP5214384B2 (ja) 2008-09-26 2008-09-26 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2010078922A true JP2010078922A (ja) 2010-04-08
JP5214384B2 JP5214384B2 (ja) 2013-06-19

Family

ID=42059673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008247258A Expired - Fee Related JP5214384B2 (ja) 2008-09-26 2008-09-26 表示装置及びその駆動方法

Country Status (3)

Country Link
US (1) US8933920B2 (ja)
JP (1) JP5214384B2 (ja)
WO (1) WO2010035672A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360768B1 (ko) 2012-11-27 2014-02-10 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102234021B1 (ko) * 2014-09-19 2021-03-31 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109671391A (zh) * 2019-02-25 2019-04-23 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN109712570B (zh) * 2019-03-08 2020-12-08 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN110010057B (zh) * 2019-04-25 2021-01-22 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
KR102713410B1 (ko) * 2019-10-02 2024-10-02 엘지디스플레이 주식회사 표시 장치 및 표시 장치 구동 방법
CN113284462B (zh) * 2021-05-31 2022-06-10 深圳市华星光电半导体显示技术有限公司 像素补偿电路、方法及显示面板
CN115602117A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 像素电路以及包括像素电路的显示装置
KR20250095869A (ko) * 2023-12-20 2025-06-27 엘지디스플레이 주식회사 화소, 화소의 구동 방법 및 화소를 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2004280059A (ja) * 2003-02-24 2004-10-07 Chi Mei Electronics Corp 表示装置
JP2006301159A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
WO2007030927A1 (en) * 2005-09-13 2007-03-22 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP2007155754A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 画像表示装置およびその駆動方法
JP2007316639A (ja) * 2006-05-26 2007-12-06 Toppoly Optoelectronics Corp 画素およびディスプレイパネル
JP2008009141A (ja) * 2006-06-29 2008-01-17 Kyocera Corp 画像表示装置の駆動方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003099000A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Ind Co Ltd 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
CN1666242A (zh) * 2002-04-26 2005-09-07 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
JP4172250B2 (ja) * 2002-11-01 2008-10-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
JP4048969B2 (ja) * 2003-02-12 2008-02-20 セイコーエプソン株式会社 電気光学装置の駆動方法及び電子機器
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
TWI286654B (en) * 2003-11-13 2007-09-11 Hannstar Display Corp Pixel structure in a matrix display and driving method thereof
JP4804711B2 (ja) * 2003-11-21 2011-11-02 株式会社 日立ディスプレイズ 画像表示装置
JP2005292272A (ja) * 2004-03-31 2005-10-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
KR100604058B1 (ko) * 2004-09-24 2006-07-24 삼성에스디아이 주식회사 직류/직류 변환기와 이를 이용한 발광 표시장치 및 그의구동방법
JP2006284944A (ja) * 2005-03-31 2006-10-19 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の駆動方法
CN102663977B (zh) * 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和系统
JP5020815B2 (ja) * 2005-09-30 2012-09-05 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5013697B2 (ja) * 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
TW200734996A (en) * 2005-11-29 2007-09-16 Hitachi Displays Ltd Organic EL display device
WO2007144976A1 (ja) * 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 電流駆動型の表示装置および画素回路
JP4259556B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置
JP2008233536A (ja) * 2007-03-20 2008-10-02 Sony Corp 表示装置
JP5257075B2 (ja) * 2007-06-15 2013-08-07 パナソニック株式会社 画像表示装置
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
KR100926591B1 (ko) 2007-07-23 2009-11-11 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
WO2009078166A1 (ja) * 2007-12-19 2009-06-25 Panasonic Corporation アクティブマトリクス型表示装置
KR100975870B1 (ko) * 2008-10-17 2010-08-13 삼성모바일디스플레이주식회사 광 센싱 회로, 이의 구동 방법 및 광 센싱 회로를 포함하는터치 패널

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2004280059A (ja) * 2003-02-24 2004-10-07 Chi Mei Electronics Corp 表示装置
JP2006301159A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
WO2007030927A1 (en) * 2005-09-13 2007-03-22 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP2007155754A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 画像表示装置およびその駆動方法
JP2007316639A (ja) * 2006-05-26 2007-12-06 Toppoly Optoelectronics Corp 画素およびディスプレイパネル
JP2008009141A (ja) * 2006-06-29 2008-01-17 Kyocera Corp 画像表示装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360768B1 (ko) 2012-11-27 2014-02-10 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법

Also Published As

Publication number Publication date
US8933920B2 (en) 2015-01-13
WO2010035672A1 (ja) 2010-04-01
US20110164025A1 (en) 2011-07-07
JP5214384B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
KR102818266B1 (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
JP5214384B2 (ja) 表示装置及びその駆動方法
US9761173B2 (en) AMOLED pixel driving circuit and pixel driving method
US9721507B2 (en) AMOLED pixel driving circuit and pixel driving method with compensation of threshold voltage changes
TWI436334B (zh) 顯示器裝置
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
US9875688B2 (en) AMOLED pixel driving circuit and method for compensating nonuniform brightness
WO2018045667A1 (zh) Amoled像素驱动电路及驱动方法
WO2016145693A1 (zh) Amoled像素驱动电路及像素驱动方法
KR20180067768A (ko) 화소 및 이를 가지는 유기전계발광 표시장치
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
JP2009237068A (ja) 表示装置およびその駆動方法
CN103310728A (zh) 发光二极管像素单元电路和显示面板
JP4210243B2 (ja) エレクトロルミネセンス表示装置とその駆動方法
WO2013127189A1 (zh) 像素单元驱动电路、像素单元驱动方法以及像素单元
JP2009069552A (ja) 表示装置及び表示装置の駆動方法
US20240355287A1 (en) Display device and method for driving same
JP5016953B2 (ja) 表示素子の駆動回路及び画像表示装置
US20090079725A1 (en) Display device and method for driving the same
JP5789585B2 (ja) 表示装置および電子機器
JP2008051990A (ja) 表示装置
US20180350307A1 (en) Light-emitting diode display panel and driving method thereof
JP2009237066A (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees