JP2008009141A - 画像表示装置の駆動方法 - Google Patents

Abstract

【課題】画像表示装置において、コントラスト比を改善すること。
【解決手段】有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤに電気的に接続され、有機発光素子ＯＬＥＤの発光を制御する駆動トランジスタＴｄと、を有する画素回路を複数備えた画像表示装置の駆動方法において、有機発光素子ＯＬＥＤの発光輝度に対応した画像信号を画素回路に供給するステップと、有機発光素子ＯＬＥＤに逆バイアス電圧を印加するステップと、画像信号に基づいて有機発光素子ＯＬＥＤを発光させるステップと、を含む。
【選択図】 図９

Description

本発明は、画像表示装置の駆動方法に関するものである。

従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する電流制御型の有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。

この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下「ＯＬＥＤ」という）などが各画素を構成しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。

例えば発光素子と、ＴＦＴなどの駆動トランジスタとが直列に配置された画素を複数持つアクティブ・マトリクス型の画像表示装置では、各画素に設けられた駆動トランジスタの閾値電圧のばらつきにより、発光素子に流れる電流値が変化して輝度むらが発生する。この現象を改善するための手法として、例えば駆動トランジスタの閾値電圧を予め検出するとともに、検出した閾値電圧に基づいて発光素子に流れる電流を制御する方式（例えば非特許文献１）や、当該方式に基づく具体的な回路構成（例えば非特許文献２）などが開示されている。

Ｒ．Ｍ．Ａ． Ｄａｗｓｏｎ，ｅｔ ａｌ．（１９９８）．Ｄｅｓｉｇｎ ｏｆ ａｎ Ｉｍｐｒｏｖｅｄ Ｐｉｘｅｌ ｆｏｒ ａ Ｐｏｌｙｓｉｌｉｃｏｎ Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ ＬＥＤ Ｄｉｓｐｌａｙ． ＳＩＤ９８ Ｄｉｇｅｓｔ， ｐｐ．１１−１４． Ｓ．Ｏｎｏ ｅｔ ａｌ．（２００３）．Ｐｉｘｅｌ Ｃｉｒｃｕｉｔ ｆｏｒ ａ−Ｓｉ ＡＭ−ＯＬＥＤ．Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＤＷ ’０３，ｐｐ．２５５−２５８．

しかしながら、上記非特許文献などに開示された手法では、黒レベルの画像を表示するため、駆動トランジスタの閾値電圧近傍におけるオフ電流を十分に小さくしても、発光素子の容量及び画素回路の寄生容量に対して充電がされるまでは発光素子に電流が流れ、その結果、発光期間の初期段階において発光素子が発光してしまう。それ故、黒レベルの輝度に対する白レベルの輝度比であるコントラスト比が低下してしまうという問題点を発明者が見出した。

本発明は、上記に鑑みてなされたものであって、コントラスト比の改善を簡易な手法にて実現する画像表示装置の駆動方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる画像表示装置の駆動方法は、発光手段と、前記発光手段に電気的に接続され、前記発光手段の発光を制御するドライバ手段と、を有する画素回路を複数備えた画像表示装置の駆動方法において、前記発光手段の発光輝度に対応した画像信号を前記画素回路に供給するステップと、前記発光手段に逆バイアス電圧を印加するステップと、前記画像信号に基づいて前記発光手段を発光させるステップと、を含むことを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に対する逆バイアス電圧の印加は、該発光手段および前記ドライバ手段に対して電気的に接続される電源線の電位を変化させることによって行われることを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に逆バイアスを印加する際、ならびに前記発光手段を発光させる際に、前記発光手段と前記ドライバ手段とが電気的に直列に接続されていることを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段は有機発光素子により、前記ドライバ手段は薄膜トランジスタにより、それぞれ構成されており、前記有機発光素子の持つ素子容量は、前記薄膜トランジスタのソース・ドレイン間の寄生容量よりも大きいことを特徴とする。

本発明にかかる画像表示装置の駆動方法によれば、画素回路に画像信号を供給した後、発光手段に逆バイアス電圧を印加し、しかる後、発光手段を発光させるようにしているので、発光期間の初期段階において発光手段に多量に電流が流れることが抑制され、発光手段を低階調レベルで発光させる際に発光手段に流れる電流量を低減できる。その結果、画像表示装置におけるコントラスト比を改善することができるという効果が得られる。

以下に、本発明の画像表示装置の駆動方法にかかる好適な実施の形態を図面に基づいて詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

図１は、本発明の好適な実施の形態を説明するための画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、マトリックス状に配列されており、各画素回路は、有機ＥＬ素子の一つである有機発光素子ＯＬＥＤ、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、閾値電圧や画像信号電位を保持する容量Ｃｓを所定ラインに所定期間接続するためのスイッチングトランジスタＴｓ，Ｔｍを備えるように構成されている。なお、図１に示す構成は、有機発光素子などを制御する画素回路の一般的構成であり、本発明の特徴を示すものではない。

図１において、駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するための素子である。また、閾値電圧検出用トランジスタＴｔｈは、オン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続し、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する機能を有している。

有機発光素子ＯＬＥＤは、両端に閾値電圧以上の電位差（アノード−カソード間電圧）が生じることにより電流が流れ、発光する特性を有する素子である。具体的な構造や機能として、有機発光素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。

駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴｓおよびスイッチングトランジスタＴｍは、例えば、薄膜トランジスタである。なお、以下に参照される各図面において、各薄膜トランジスタのチャネル（Ｎ型またはＰ型）については、Ｎ型、Ｐ型のいずれのタイプを用いてもよい。

電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴｍに電源を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴｍを制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴｓを制御するための信号を供給する。画像信号線１４は、有機発光素子ＯＬＥＤの発光輝度に対応する画像信号を供給する。

なお、図１では、有機発光素子ＯＬＥＤに所定電源を供給するために、高電位のグラウンド線と低電位の電源線１０との間に有機発光素子ＯＬＥＤを配するようにしているが、高電位側を電源線１０として駆動し、低電位側をグラウンド線として固定電位にしたり、両方を電源線とし、両電源線の電位を変動させてもよい。

ところで、トランジスタには、一般的にゲート・ソース間およびゲート・ドレイン間に寄生容量が存在する。これらのうち、駆動トランジスタＴｄのゲート電位に影響を与えるのは、駆動トランジスタＴｄのゲート・ソース間容量ＣｇｓＴｄ、駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄ、および閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈ、閾値電圧検出用トランジスタＴｔｈのゲート・ドレイン間容量ＣｇｄＴｔｈである。なお、これらの寄生容量と、有機発光素子ＯＬＥＤが固有に有している素子容量Ｃｏｌｅｄを表示した画素回路を図２に示す。

つぎに、本実施の形態の動作について、図３〜図７を参照して説明する。ここで、図３は、図２に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図４〜図７は、４つの期間に区分された準備期間（図４）、閾値電圧検出期間（図５）、書き込み期間（図６）および発光期間（図７）の各区間の動作を説明するための図である。なお、以下に説明する動作は、制御部（図示略）の制御下で行われる。

（準備期間）
準備期間の動作については、図３および図４を参照して説明する。準備期間では、電源線１０が高電位（Ｖｐ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図４に示すように、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴｓがオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴｍがオンとされ、電源線１０→駆動トランジスタＴｄ→素子容量Ｃｏｌｅｄという経路で電流が流れ、素子容量Ｃｏｌｅｄに電荷が蓄積される。なお、この準備期間で素子容量Ｃｏｌｅｄに電荷を蓄積する理由は、後述する閾値電圧検出期間に駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧に近づける際に、素子容量Ｃｏｌｅｄを駆動トランジスタＴｄのドレイン・ソース間に流す電流の供給源として作用させるためである。

（閾値電圧検出期間）
つぎに、閾値電圧検出期間の動作について図３および図５を参照して説明する。閾値電圧検出期間では、電源線１０がゼロ電位、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図５に示すように、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲートとドレインとが接続される。

また、容量Ｃｓおよび素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとされるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。

（書き込み期間）
さらに、書き込み期間の動作について図３および図６を参照して説明する。書き込み期間では、データ電位（−Ｖｄａｔａ）を容量Ｃｓに供給することにより、駆動トランジスタＴｄのゲート電位を所望電位に変化させることが行われる。具体的には、電源線１０がゼロ電位、マージ線１２が低電位（ＶｇＬ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）とされる。

これにより、図６に示したように、スイッチングトランジスタＴｓがオン、スイッチングトランジスタＴｍがオフとなり、素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、容量Ｃｏｌｅｄ→閾値電圧検出用トランジスタＴｔｈ→容量Ｃｓという経路で電流が流れ、容量Ｃｓに電荷が蓄積される。すなわち、素子容量Ｃｏｌｅｄに蓄積された電荷は、容量Ｃｓに移動する。

ここで、駆動トランジスタＴｄのゲート電位Ｖｇは、駆動トランジスタＴｄの閾値電圧をＶｔｈとすると、容量Ｃｓの容量値をＣｓ、閾値電圧検出用トランジスタＴｔｈがオンの場合の全容量（すなわち駆動トランジスタＴｄのゲートに接続された静電容量および寄生容量）をＣａｌｌとすると、次式で表される（なお、上記仮定は、以下の式についても及ぶものとする）。

Vg＝Vth−(Cs/Call)・Vdata ・・・（１）

また、容量Ｃｓの両端電圧ＶＣｓは、次式で表される。
VCs＝Vg−(−Vdata)＝Vth＋[(Call−Cs)/Call]・Vdata ・・・（２）

上記（２）式に示される全容量Ｃａｌｌは、閾値電圧検出用トランジスタＴｔｈの導通時の全容量であり、次式で表される。
Call＝Coled＋Cs＋CgsTth＋CgdTth＋CgsTd ・・・（３）

なお、上記（３）式に駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄが含まれていないのは、駆動トランジスタＴｄのゲート・ドレイン間が閾値電圧検出用トランジスタＴｔｈによって接続され、駆動トランジスタＴｄ両端が略同電位となっているからである。また、容量Ｃｓと素子容量Ｃｏｌｅｄとの間には、Ｃｓ＜Ｃｏｌｅｄの関係がある。

（発光期間）
最後に、発光期間の動作について図３および図７を参照して説明する。発光期間では、電源線１０がマイナス電位（−Ｖ_DD）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。

これにより、図７に示したように、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴｓがオフとなり、素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。

なお、駆動トランジスタＴｄのドレインからソースに流れる電流（Ｉｄｓ）は、駆動トランジスタＴｄの構造、材質から決定される定数β、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓおよび閾値電圧Ｖｔｈとともに、以下に示す、Ｖｇｓ、ＶｔｈおよびＶｄｓとの間の大小関係（Ｎ型トランジスタの場合）によって決定される駆動トランジスタＴｄの動作特性に応じて、次式のように近似される。

（ａ）Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ（飽和領域）のとき
Ids＝β×[(Vgs−Vth)²] ・・・（４）
（ｂ）Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ（線形領域）のとき
Ids＝２×β×[(Vgs−Vth)×Vds−(1／2×Vds²)] ・・・（５）

ここで、上記（４）式および（５）式に表れるβは、駆動トランジスタＴｄの特性係数であり、駆動トランジスタＴｄのチャネル幅（以下、Ｗ：単位ｃｍ）、チャネル長（以下、Ｌ：単位 ｃｍ）、絶縁膜の単位面積あたり容量（以下、Ｃｏｘ：単位Ｆ／ｃｍ²）、移動度（以下、μ：単位ｃｍ²／Ｖｓ）と定義したときに、次式のように表される。
β＝1／2×μ×Cox×Ｗ／Ｌ ・・・（６）

つぎに、上記（４）式で示される飽和領域について考察する。なお、以下の考察は、線形領域における本発明の適用を排除することを意味するものではない。

式（４）において、Ｉｄｓの平方根をとると、次式のように表される。
(Ids)^1/2＝(β)^1/2×（Vgs−Vth） ・・・（７）

いま、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓと電流Ｉｄｓとの関係を考察するため画素回路の寄生容量を考慮しない場合のＶｇｓを算出する。図７において、発光時には駆動トランジスタＴｄが導通しており、駆動トランジスタＴｄのソース電位とドレイン電位が略同電位に保持され、また駆動トランジスタＴｄのゲート電位は、書き込み電位（−Ｖｄａｔａ）が容量Ｃｓと素子容量Ｃｏｌｅｄとの間で分圧された状態となるので、ゲート・ソース間電圧Ｖｇｓは次式で表せる。
Vgs＝Vth＋Coled/(Cs＋Coled)・Vdata ・・・（８）

したがって、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓと電流Ｉｄｓの平方根との関係式は、上記（７）式、（８）式を用いて次式のようになる。
(Ids)^1/2＝(β)^1/2・(Coled/(Cs＋Coled)・Vdata)
＝a・Vdata ・・・（９）

上記（９）式によれば、電流Ｉｄｓの平方根である（Ｉｄｓ）^1/2は、閾値電圧Ｖｔｈに依存せず、書き込み電位に比例することになる。

ところが、近時、Ｖｔｈ近傍において、電流Ｉｄｓの平方根の実測値が前述の計算式、すなわち上記（９）式から求めた値より大きいという事実を本願発明者らは見出した。

例えば、図８は、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに対する電流（Ｉｄｓ）^1/2の関係（Ｖ−Ｉ^1/2特性）を示す図である。同図において、実線部の波形は実測値の一例であり、破線部の波形は、前述の（９）式に従う特性を示した計算値である。また、同図の縦軸は（Ｉｄｓ）^1/2、横軸はＶｇｓである。

図８を参照すると、Ｖｇｓに対する（Ｉｄｓ）^1/2の変化の傾きは、この飽和領域において最大値が存在する。この傾きが最大となるＶ−Ｉ^1/2特性曲線における接線が、破線で示した計算値の直線であり、この直線と横軸（（Ｉｄｓ）^1/2＝０）との交点が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなる。なお、同図の例では、閾値電圧Ｖｔｈは約２Ｖである。

一方、閾値電圧Ｖｔｈの近傍（例えば、閾値電圧Ｖｔｈに対して±２Ｖの範囲内）において、実測値と計算値とが大きく食い違っている。このため、予め検出した閾値電圧Ｖｔｈを用いて補正した画素レベルに基づいて発光制御を行っても、閾値電圧Ｖｔｈの近傍の電流Ｉｄｓが十分小さくならないので、閾値電圧近傍の画素レベル（低階調レベル）の輝度が生じて、画像表示装置のコントラスト比が低下してしまうことになる。

そこで、本実施の形態では、容量Ｃｓに画像信号電位として保持された画素レベルに基づいて有機発光素子の発光制御を行う場合であって、低階調時の表示制御を行うとき、書き込み期間と発光期間との間において、例えば電源線の電位を変化させることにより、有機発光素子ＯＬＥＤに逆バイアス電圧を印加する工程を付加するようにする。なお、ここでいう逆バイアス電圧とは、有機発光素子ＯＬＥＤが発光するときの電流（すなわち順方向電流）を与える印加電圧に対して、それとは逆極性の印加電圧を意味する。

つぎに、書き込み期間と発光期間との間において、電源線の電位を変化させる工程を付加した本実施の形態にかかる制御手法について説明する。なお、電源線の電位を変化させるとき、素子容量Ｃｏｌｅｄには、ある一定の電荷が蓄積されることになる。したがって、この期間を充電期間として定義する。

図９は、本発明の好適な実施の形態にかかる制御手法を図２に示した画素回路に適用した場合のシーケンス図である。図９において、図２に示したシーケンス図との相違点は、書き込み期間と発光期間との間に設けられた充電期間において、電源線１０の電位を０からＶｐに上昇させているところにある。電源線１０の電位を上昇させることにより、駆動トランジスタＴｄのソース電位が上昇するので、準備期間のときと同様に、素子容量Ｃｏｌｅｄに所定の電荷を蓄積することができる。ここで、準備期間において、素子容量Ｃｏｌｅｄに電荷を蓄積するようにしたのは、閾値電圧を検出する際の電流供給源として作用させるためであった。一方、この充電期間では、有機発光素子ＯＬＥＤにおいて、発光期間初期に瞬間的に流れる電流を低減させるために行うものである。

図１０は、図３に示す従来のシーケンスに基づいて発光制御を行った場合の動作を説明する図であり、図１１は、図９に示す本発明のシーケンス基づいて発光制御を行った場合の動作を説明する図である。これらの図では、図２に示す画素回路において、有機発光素子ＯＬＥＤ、素子容量Ｃｏｌｅｄおよび駆動トランジスタＴｄの各構成部のみを抽出して示している。なお、駆動トランジスタＴｄに並列に付加される容量は、駆動トランジスタＴｄのドレイン・ソース間における寄生容量であるドレイン・ソース間容量ＣｄｓＴｄである。

まず、図１０において、同図の左側の図は、発光期間に移行する直前の状態（電源線に０Ｖが印加されている状態）を示している。一方、同図の右側の図は、発光期間に移行した直後の状態（電源線１０に−Ｖ_DDが印加された直後の状態）を示している。ところで、有機発光素子ＯＬＥＤは、素子容量Ｃｏｌｅｄと駆動トランジスタの寄生容量に電荷が蓄積されるまで電流が流れやすいという性質を有する。同図の左側の状態では、有機発光素子ＯＬＥＤのカソード電位Ｖ_Aは、略ゼロ電位であり、有機発光素子ＯＬＥＤには電荷がほとんど蓄積されていない。このため、同図の右側の状態となったときに、有機発光素子ＯＬＥＤ自体に非常に電流が流れやすい状態となっている。したがって、同図の右側の状態で、有機発光素子ＯＬＥＤを低階調で発光させようとしても、有機発光素子ＯＬＥＤに電流が流れてしまう。この現象を数式を用いて解析してみると、以下のようになる。

すなわち、電源線１０に−Ｖ_DDが印加された直後には、かかる電圧が素子容量Ｃｏｌｅｄとドレイン・ソース間容量ＣｄｓＴｄに対して分圧された状態で印加されるため、有機発光素子ＯＬＥＤのカソード電位Ｖ_Aは、
Ｖ_A＝−ｋ₁Ｖ_DD
となる。
ｋ₁は、０＜ｋ₁＜１を満たす実数であり、理論的には、ｋ₁＝Ｑｔｄ／（Ｑｏｌｅｄ＋Ｑｔｄ）の値をとる。ただし，Ｑｏｌｅｄは有機発光素子ＯＬＥＤに蓄積された電荷、Ｑｔｄは駆動トランジスタＴｄに蓄積された電荷である。

このとき、素子容量Ｃｏｌｅｄに電荷がほとんど蓄積されていないため、Ｑｏｌｅｄは０に近い値となり、ｋ₁の値が大きくなる。その結果、Ｖ_Aの絶対値が大きくなる。したがって、電源線１０を−Ｖ_DDに設定した際には、有機発光素子ＯＬＥＤの両端に印加される電位差が大きくなり、駆動トランジスタＴｄへの印加電圧がオフレベル、あるいはオフレベル近傍の場合（すなわち発光輝度が黒レベル、あるいは黒レベルに近い場合）であっても、有機発光素子ＯＬＥＤに多くの発光電流が流れてしまうことになる。

これに対して、図１１に示す左側の図は、図９に示した本発明にかかる制御シーケンスにおいて、充電期間から発光期間に移行する直前の状態を示している。本発明のシーケンスでは、書き込み期間と発光期間との間に設けられた充電期間によって、電源線１０に＋Ｖｐが印加されるので、発光期間に移行する直前において、素子容量Ｃｏｌｅｄには、逆バイアス電圧が印加された状態となる。したがって、有機発光素子ＯＬＥＤには、ある量の電荷が蓄積され、有機発光素子ＯＬＥＤを、電流が流れにくい状態とすることができる。その結果、図１１の右側の図に示すように、発光期間に移行して、電源線１０に−Ｖ_DDの電位が印加された直後の状態においては、まず、有機発光素子ＯＬＥＤに蓄積された容量が放電され、有機発光素子ＯＬＥＤには電流が流れにくい。そして、有機発光素子ＯＬＥＤに蓄積された電荷が抜けた後には有機発光素子ＯＬＥＤに電流が流れ易い状態にあるため、駆動トランジスタＴｄへの印加電圧に応じて有機発光素子ＯＬＥＤに電流が流れるようになる。したがって、駆動トランジスタＴｄへの印加電圧がオフレベル、あるいはオフレベル近傍の場合に、発光期間の初期において、有機発光素子ＯＬＥＤに発光電流が流れてしまうといった現象を防止することができる。この現象は、上述した数式を用いると以下のように説明できる。

すなわち、有機発光素子ＯＬＥＤに逆バイアスを印加することにより、Ｑｏｌｅｄの値が大きくなり、ｋ₁の値が小さくなる。その結果、カソード電位Ｖ_Aの絶対値が小さくなる。したがって、電源線１０を−Ｖ_DDに設定した直後においても、有機発光素子ＯＬＥＤの両端に印加される電位差を非常に小さくすることができ、発光期間の初期において接地線から有機発光素子ＯＬＥＤを通過する電流量を大幅に低減することが可能となる。なお、Ｑｔｄを小さくした方がｋ₁を小さくすることができ、その結果、発光期間の初期段階における有機発光素子ＯＬＥＤに流れる電流量を小さくできるため、Ｃｏｌｅｄ＞ＣｄｓＴｄの関係を満足することが好ましい。

図１２は、図３に示した従来シーケンスのように有機発光素子ＯＬＥＤに逆バイアス電圧を印加することなく発光制御を行った場合の発光時間と発光輝度との関係を示す図である。なお、具体的な数値として、Ｖｄｓを１０Ｖ（固定）とし、Ｖｇｓを−１Ｖ（黒レベル）〜４Ｖまで変動させている。また、グラフの横軸では発光時間を対数プロットし、縦軸では発光輝度を線形プロットしている。

図１２において、従来のシーケンスでは、例えば同図の曲線Ｋ１（Ｖｇｓ＝−１Ｖ）のように、発光期間の初期に発光輝度が瞬間的に大きくなる期間が存在する。したがって、従来のシーケンスでは、発光初期において、有機発光素子ＯＬＥＤを低階調で発光させる際の発光輝度が十分小さくならず、黒レベルの輝度が浮いてしまい、コントラスト比が設定値よりも低下してしまうといった問題点が生ずることになる。

一方、図１３は、図９に示した本発明にかかる制御シーケンスのように有機発光素子ＯＬＥＤに逆バイアス電圧を印加するための期間（充電期間）を設けて発光制御を行った場合の発光時間と発光輝度との関係を示す図である。測定パラメータ等は図１２の場合と同様であるが、上述の充電期間において、電源線１０に約６Ｖの電位を付与している。

図１３において、本発明のシーケンスでは、例えば同図の曲線Ｋ２（Ｖｇｓ＝−１Ｖ）のように、発光期間の初期における発光輝度が極めて小さくなっている。したがって、発光初期において、有機発光素子ＯＬＥＤを低階調レベルで発光させる際の発光輝度が十分低下し、コントラスト比の低下を抑止することが可能となる。

なお、本実施形態においては、発光期間の初期において有機発光素子ＯＬＥＤの発光輝度を小さく抑制するため、例えば同図の曲線Ｋ３（Ｖｇｓ＝４Ｖ）のような高階調レベルで発光させる場合のように、発光期間の初期から高い発光輝度で発光させた方が有利と思われる場合に本発明を適用すると、従来よりも白レベルの発光輝度が低下することが懸念されるが、発光輝度の低下が生ずる期間は１フレームで２０μｓｅｃ以下としているので、一般に２ｍｓｅｃ以上ある発光期間と比べて十分短く、画像表示装置の視認性に与える影響は殆どない。むしろ、本実施形態のように、発光期間の初期において、低階調レベルの発光輝度を抑える方が画像表示装置のコントラスト比を向上させる点で好ましい。

なお、本実施形態においては、駆動トランジスタＴｄがＮ型の場合について説明しているが、駆動トランジスタＴｄがＰ型であってもよい。

また、本実施形態では、図９に示す制御シーケンスの充電期間において、準備期間時の印加電位である電位Ｖｐを印加するようにしているが、準備期間時の印加電位と同電位である必要はない。肝要な点は、本充電期間において、有機発光素子ＯＬＥＤに逆バイアス電圧が印加されるような電荷が素子容量Ｃｏｌｅｄに蓄積されるような制御が行われていればよい。なお、充電期間については、有機発光素子ＯＬＥＤに対する確実な逆バイアス電圧付与の観点や発光期間を充分に確保する観点などを考慮して決定することが好ましく、例えば、素子容量Ｃｏｌｅｄと駆動トランジスタＴｄで決まる時定数の１／２以上２倍以下の時間が確保されていればよい。

また、本実施形態においては、有機発光素子ＯＬＥＤに対する逆バイアスの印加は、画像信号を書き込んだ後に行なっているため、逆バイアスの印加がデータの書き込み動作に与える影響がほとんどない。また全ての画素に対して画像信号を書き込んだ後に逆バイアスを印加しているので、全画素でほぼ均一な期間、逆バイアスの印加が可能である。

図１４は、図９に示した本発明にかかる制御シーケンスに基づいて発光制御を行った場合の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓと有機発光素子ＯＬＥＤの発光輝度との関係を示す図である。図１４に示すグラフでは、発光期間の長さを７．８ｍｓとしたときの赤画素における発光輝度を示している。また、同図に示すグラフでは、Ｖｄｓを１０Ｖ（固定）とし、Ｖｇｓを−１Ｖ（黒レベル）〜４Ｖまで変動させるとともに、充電期間において電源線１０の電位を０Ｖ〜６Ｖまで変動させている。なお、グラフの横軸にはＶｇｓを線形プロットし、縦軸には発光輝度を対数プロットしている。

図１４において、電源線１０の電位が０Ｖ（すなわち従来シーケンス相当：曲線Ｍ１）のときには、低階調表示（Ｖｇｓ＝−１Ｖ）の場合でも、０．１［ｃｄ／ｍ²］程度の発光輝度が生じているが、電源線１０の電位が６Ｖ（曲線Ｍ２）のときには、同じ黒表示において、発光輝度が０．０２［ｃｄ／ｍ²］程度に低下している。一方、高階調表示（Ｖｇｓ＝４Ｖ）のときには、電源線１０の電位に依存することなく、ほぼ一定の輝度が得られる。このように、本発明にかかる制御シーケンスによれば、高階調表示の発光輝度を維持し、低階調表示の発光輝度を低下させることができるので、コントラスト比の改善が可能となる。

ところで、上記の説明では、図９に示すような制御シーケンスを図２に示す構成の画素回路に適用する場合について説明してきた。しかしながら、図２に示す画素回路には、本発明にとって、本質的ではない部分が多く含まれている。

例えば、図２に示す画素回路は閾値電圧を検出する機能を有する画素回路として構成されているが、本発明においては、画像信号であるデータ電位を書き込む書込期間と発光期間との間の段階において、有機発光素子ＯＬＥＤに逆バイアス電圧を印加する期間を設けていればよく、ドライバ手段である駆動トランジスタＴｄの閾値電圧を検出する期間が存在するか否かは、本発明にとって本質的ではない。また、同様な意義において、駆動トランジスタ以外の制御トランジスタの数も上述の実施形態に限定されるものではない。また、図２に示す画素回路は、発光手段として有機発光素子ＯＬＥＤを用いているが、発光手段としてＬＥＤを用いても良いし、他の電流発光型の発光素子であっても構わない。

また、図２に示す画素回路は、電圧制御型の画素回路として構成されたものであるが、この構成とは異なる電流制御型の画素回路においても、本発明にかかる制御シーケンスを適用することができる。

ここで、電圧制御型の画素回路と電流制御型の画素回路との差異について、図１５〜図１７の各図面を用いて簡単に説明する。

図１５に示す画素回路は、発光素子Ｄ１と、発光素子Ｄ１に直列に接続される駆動素子Ｑ１と、駆動素子Ｑ１を制御するコントローラＵ１と、を備えており、図１に示した画素回路に相当するものである。例えば、発光素子Ｄ１は上述の有機発光素子であり、そのアノードが印加電圧の高圧側のＶＰ端子（上記のグランド電位に相当）に接続され、そのカソードが、例えば上述の駆動トランジスタＴｄに相当する駆動素子Ｑ１のドレイン側に接続される。また、駆動素子Ｑ１のソースは印加電圧の低圧側のＶＮ端子（上記の電源線１０に相当）に接続され、ゲートはコントローラＵ１の出力端に接続される。このコントローラＵ１は、駆動素子Ｑ１のゲート電圧を制御するための制御部であり、単数または複数のＴＦＴ（上記の閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴｓ，Ｔｍに相当）、コンデンサなどの容量素子（上記の容量Ｃｓに相当）などで構成される。なお、同図に示すような接続構成は、発光素子Ｄ１を駆動素子Ｑ１のドレイン側に接続した上で、駆動素子Ｑ１のゲート端を制御する「電圧制御型」の構成であり、特に「ゲート・コントロール／ドレイン・ドライブ」と呼ばれている。

一方、図１６は、図１５とは異なる電圧制御型の画素回路の構成例を示す図である。図１６に示す画素回路は、発光素子Ｄ２が駆動素子Ｑ２のソース側に接続されている点を除いて、図１５に示した画素回路と同一、あるいは同等な構成である。なお、図１６に示す画素回路は、駆動素子Ｑ２のゲート端を制御する「電圧制御型」の構成である点は図１５と同一であり、特に「ゲート・コントロール／ソース・ドライブ」と呼ばれている。

図１６に示す画素回路の特徴は、図１５の画素回路と比較して画素間の劣化のバラツキの進行が若干遅いという長所が存在するという点にあるが、画素回路の本質的な点は、図１５に示す回路と同等であり、上述の制御シーケンスを図１６に示す画素回路に対しても同様に適用することが可能である。

図１７は、図１５、図１６とは異なる電流制御型の画素回路の構成例を示す図である。図１７に示す画素回路は、発光素子Ｄ３が駆動素子Ｑ３のドレイン側に接続されている点は図１５と同様であるが、駆動素子Ｑ３のゲートが接地されるとともに、駆動素子Ｑ３のソース側の電流をコントローラＵ３で制御するところが相違している。なお、図１７に示す画素回路は、駆動素子Ｑ３のソース側を制御する構成であり、「電流制御型」の構成の中でも、特に「ソース・コントロール／ドレイン・ドライブ」と呼ばれている。

図１７に示す画素回路も、発光期間にＶＰ端子の電位を変化させる際に、図１５、図１６の画素回路と同様に、発光素子Ｄ３を低階調で発光させる際の発光輝度が十分小さくならず、コントラスト比が劣化するといった問題点が生ずる。したがって、本発明にかかる制御シーケンスを図１７に示す画素回路に対しても同様に適用することができる。

以上のように、本発明にかかる画像表示装置の駆動方法は、画素回路におけるコントラスト比の改善に大きく寄与することができる発明として有用である。

本発明の実施の形態１を説明するための画像表示装置の１画素に対応する画素回路の構成を示す図である。 図１に示した画素回路上にトランジスタの寄生容量および素子容量を示した回路構成を示す図である。 図２に示した画素回路の一般的な動作を説明するためのシーケンス図である。 図３に示すシーケンスの準備期間における動作を説明する図である。 図３に示すシーケンスの閾値電圧検出期間における動作を説明する図である。 図３に示すシーケンスの書き込み期間における動作を説明する図である。 図３に示すシーケンスの発光期間における動作を説明する図である。 駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに対する電流（Ｉｄｓ）^1/2の関係（Ｖ−Ｉ^1/2特性）を示す図である。 本発明の好適な実施の形態にかかる制御手法を図２に示した画素回路に適用した場合のシーケンス図である。 図３に示す従来のシーケンスに基づいて発光制御を行った場合の動作を説明する図である。 図９に示す本発明のシーケンス基づいて発光制御を行った場合の動作を説明する図である。 図３に示す従来シーケンスに基づいて発光制御を行った場合の発光時間と発光輝度との関係を示す図である。 図９に示す本発明の制御シーケンスに基づいて発光制御を行った場合の発光時間と発光輝度との関係を示す図である。 図９に示す本発明の制御シーケンスに基づいて発光制御を行ったときの駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓと有機発光素子ＯＬＥＤの発光輝度との関係を示す図である。 電圧制御型の画素回路の構成例を示す図である。 電圧制御型の画素回路の図１５とは異なる構成例を示す図である。 図１５、図１６とは異なる電流制御型の画素回路の構成例を示す図である。

符号の説明

１０ 電源線
１１ 制御線
１２ マージ線
１３ 走査線
１４ 画像信号線
ＯＬＥＤ 有機発光素子
Ｃｓ 容量
Ｔｄ 駆動トランジスタ
Ｔｍ，Ｔｓ スイッチングトランジスタ
Ｔｔｈ 閾値電圧検出用トランジスタ
Ｄ１，Ｄ２，Ｄ３ 発光素子
Ｑ１，Ｑ２，Ｑ３ 駆動素子
Ｕ１，Ｕ２，Ｕ３ コントローラ

Claims (4)

1. 発光手段と、
   前記発光手段に電気的に接続され、前記発光手段の発光を制御するドライバ手段と、を有する画素回路を複数備えた画像表示装置の駆動方法において、
   前記発光手段の発光輝度に対応した画像信号を前記画素回路に供給するステップと、
   前記発光手段に逆バイアス電圧を印加するステップと、
   前記画像信号に基づいて前記発光手段を発光させるステップと、
   を含むことを特徴とする画像表示装置の駆動方法。
2. 前記発光手段に対する逆バイアス電圧の印加は、該発光手段および前記ドライバ手段に対して電気的に接続される電源線の電位を変化させることによって行われることを特徴とする請求項１に記載の画像表示装置の駆動方法。
3. 前記発光手段に逆バイアスを印加する際、ならびに前記発光手段を発光させる際に、前記発光手段と前記ドライバ手段とが電気的に直列に接続されていることを特徴とする請求項１または２に記載の画像表示装置の駆動方法。
4. 前記発光手段は有機発光素子により、前記ドライバ手段は薄膜トランジスタにより、それぞれ構成されており、
   前記有機発光素子の持つ素子容量は、前記薄膜トランジスタのソース・ドレイン間の寄生容量よりも大きいことを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置の駆動方法。

Images