JP2010078731A

JP2010078731A - アクチュエータ装置

Info

Publication number: JP2010078731A
Application number: JP2008245029A
Authority: JP
Inventors: Minoru Takeda; 稔竹田; Hideki Sato; 秀樹佐藤; Shuichi Inoue; 秀一井上; Kenji Momotake; 健二百武
Original assignee: Seiko Precision Inc
Current assignee: Seiko Precision Inc
Priority date: 2008-09-24
Filing date: 2008-09-24
Publication date: 2010-04-08

Abstract

【課題】形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、位置検出のためのフィードバック信号と、形状記憶合金を駆動するＰＷＭ駆動部への入力信号との間で、デジタル信号の不整合性を解消する。
【解決手段】駆動信号に応じて伸縮して撮像装置の光学システム３のオートフォーカス機構のレンズを変位させる形状記憶合金２と、形状記憶合金２に対して駆動信号を供給するＰＷＭ駆動部１と、形状記憶合金２によって変位したレンズの変化状態に応じてＰＷＭ駆動部１に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部４と、フィードバック制御部４によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、ＰＷＭ駆動部１に入力するデルタシグマ変調部５と、を備えている。
【選択図】図１

Description

本発明は、アクチュエータ装置に関する。より詳しくは、形状記憶合金を利用したアクチュエータ装置に関する。

近年、カメラその他の撮像装置のオートフォーカス機構において、鏡筒内のレンズの位置を変位させる手段として形状記憶合金を使用する提案がなされている。形状記憶合金は、例えば細線状のワイヤやコイルばねで構成されている。このような形状記憶合金は、電流を流して加熱すると収縮するとともに、その抵抗値が変化する性質がある。したがって、形状記憶合金が電流に応じて伸縮する性質を利用してオートフォーカス機構のレンズの位置を変位させることができる。形状記憶合金に電力を供給する手段としては、電圧制御やＰＷＭ（パルス幅変調）制御が用いられている。特に、ＰＷＭ制御の場合には、一定の振幅及び周期のパルス信号のデューティ比を変化させて、形状記憶合金に供給する電力をデジタル信号によって制御するので、マイクロコンピュータ等を利用したフィードバック回路を比較的簡単に構築することができる。

例えば、特許文献１のアクチュエータ装置においては、画像の輝度が最大になるようにアクチュエータを制御して、ピントすなわちフォーカスの自動調節を行うようになっている。そのために、カメラコントロールユニットから画像の輝度信号を制御装置に入力している。形状記憶合金に印加される電圧波形は、周期Ｔ及びデューティ比ｔ／ＴのＰＷＭ信号の制御信号で構成されている。さらに、形状記憶合金に断続的に流れる電流波形の電流値をサンプルホールド回路でホールドすることで、抵抗値を演算して制御装置にフィードバックする構成になっている。

特開２００２−１３０１１４号公報（段落番号００３２、図１１及び図１７参照）

一般に、近年のデジタルカメラ等の撮像装置において、画像信号を処理する回路は、分解能が１０２４ステップすなわち１０ビット以上で信号処理を行っている。しかしながら、上記特許文献１のようにＰＷＭ信号で形状記憶合金を駆動する場合には、ＰＷＭ信号のデューティ比の分解能は２５６ステップないし６４ステップ、すなわち８ビットないし６ビット程度が一般的である。このため、合焦点を検出するための画像の輝度信号や輪郭検出のエッジ信号による、例えば１０ビット（又はそれ以上）の検出信号に基づくフィードバック信号と、デューティ比が２５６ステップないし６４ステップの分解能のＰＷＭ信号との間で、デジタル信号の整合性が取れなくなるという問題があった。例えば、検出信号が１０ビットでＰＷＭ駆動部の入力信号が６ビットの場合には、実に１６倍の情報量の比率になる。この対策として、１０ビット（又はそれ以上）の入力信号によってＰＷＭ信号を発生する形状記憶合金の駆動回路も考えられるが、そのための専用のハードウェアが必要となる上、システム開発に要する物的資源や人的資源のために、製品のコストアップを招くという新たな問題が発生する。

さらに、駆動信号の電流に応じた加熱で形状記憶合金が収縮する応答速度はかなり遅い。すなわち、形状記憶合金自体がローパスフィルタを構成しているので、例えば、１０２４ステップすなわち１０ビットの駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという問題がある。

本発明は、上記課題を解決するものであり、ＰＷＭ信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象から得られる位置検出のためのフィードバック信号と、ＰＷＭ駆動部への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現するアクチュエータ装置を提供することを目的とする。

また、本発明は、ＰＷＭ信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成するアクチュエータ装置を提供することを他の目的とする。

上記目的を達成するため、本発明に係るアクチュエータ装置は、供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、前記形状記憶合金に対して駆動信号を供給する駆動手段と、前記形状記憶合金によって変位した前記制御対象の変化状態を検出して当該変化状態に応じて前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する状態検出手段と、前記状態検出手段によって出力されたフィードバック信号の情報量を削減して前記駆動手段に入力する情報削減手段と、を備えることを特徴とする。

本発明に係るアクチュエータ装置において、前記情報削減手段は、デジタルシグマ変調部を備え、前記フィードバック信号を構成するデジタルデータのビット数を削減して前記駆動手段に入力することを特徴とする。

また、本発明に係るアクチュエータ装置において、前記情報削減手段は、前記状態検出手段によって出力されたフィードバック信号を量子化する量子化手段と、当該量子化手段において発生する量子化ノイズを遅延させる遅延手段と、当該遅延手段によって遅延された量子化ノイズを前記状態検出手段によって出力されたフィードバック信号と合成して前記量子化手段にフィードバックする合成手段と、を備えることを特徴とする。

さらに、この場合において、前記駆動手段は、前記情報削減手段から入力されたデジタルデータに基づくパルス幅変調信号を駆動信号として生成することを特徴とする。

またさらに、この場合において、前記駆動手段は、生成した前記パルス幅変調信号を平滑処理してアナログの駆動信号に変換する平滑手段を有することを特徴とする。

本発明に係るアクチュエータ装置において、前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させ、前記状態検出手段は、当該撮像装置によって撮像された画像信号に基づいて当該光学手段のフォーカス状態を検出することを特徴とする。

本発明によれば、ＰＷＭ信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象から得られる位置検出のためのフィードバック信号と、ＰＷＭ駆動部への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。

また、本発明によれば、ＰＷＭ信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。

以下、本発明に係るアクチュエータ装置の第１ないし第３実施の形態及び変形例について、デジタルカメラやカメラ付き携帯電話等のオートフォーカス機構を有する撮像装置を制御対象とした場合を例に採って、図を参照して説明する。

図１は、第１実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図１において、ＰＷＭ駆動部１（駆動手段）は、Ｄ／Ａ変換回路、ＰＷＭ信号発生回路、６ビット構成のマイクロコンピュータ等（いずれも図示せず）で構成され、６ビットの入力信号Ｓ１に応じて、６４ステップのデューティ比のＰＷＭ信号Ｓ２を出力する。

ＳＭＡ（Shape Memory Alloy:形状記憶合金）２は、例えば細線状のワイヤで構成され、ＰＷＭ駆動部１から入力されるＰＷＭ信号による電流値に応じて伸縮し、光学システム３のオートフォーカス機構に対する作用力Ａ１を変化させてレンズの位置を調整する。

光学システム３は、ＳＭＡ２の作用力によってレンズの位置が調整されるオートフォーカス機構、ＣＣＤやＣＭＯＳ等の撮像素子、画像処理回路等（いずれも図示せず）で構成されている。光学システム３は、画像処理回路から被写体の輪郭の画像から得られる１０ビットのエッジ信号Ｓ３を出力する。エッジ信号Ｓ３は、フォーカスが合ったときにレベルが最大となり、フォーカスが外れるほどレベルが小さくなるので、オートフォーカスの検出信号として広く利用されている。

フィードバック制御部４（状態検出手段）は、光学システム３から出力されるフォーカスの状態を検出するためのエッジ信号Ｓ３及び目標値の信号Ｓ５に基づいて、増幅処理、波形整形処理、インピーダンス変換処理等の信号処理を施して、ＰＷＭ駆動部１に帰還すべき情報を担う１０ビットのフィードバック信号Ｓ４を出力する。目標値の信号Ｓ５は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。

デルタシグマ変調部５（情報削減手段）は、本発明の特徴的な構成要素であり、フィードバック制御部４から入力される１０ビットのフィードバック信号Ｓ４を６ビットのデジタル信号にビット変換（削減）して、ＰＷＭ駆動部１に供給すべき入力信号Ｓ１として出力する。ビット変換の詳細については後述する。

図１において、ＰＷＭ駆動部１は、生成したデジタルのＰＷＭ信号を直接ＳＭＡ２に供給する構成になっているが、第１実施の形態の変形例として、ＰＷＭ信号をデジタルからアナログに変換してＳＭＡ２に供給してもよい。図２は、第１実施の形態の変形例によるＰＷＭ駆動部１を示すブロック図及び回路図である。図２（１）において、ＰＷＭ発生回路１１は、図１のデルタシグマ変調部５から供給される６ビットの入力信号Ｓ１に応じて、６４ステップのデューティ比からなるＰＷＭ信号Ｓ１１を出力する。ＬＰＦ（ローパスフィルタ）回路または平滑回路１２は、そのＰＷＭ信号Ｓ１１を積分して鋸歯状波のアナログ信号に変換して出力する。Ｖ／Ｉ変換回路１３は、その鋸歯状波のアナログ信号を電流に変換して出力する。

図２（２）は、図２（１）のＬＰＦ回路１２及びＶ／Ｉ変換回路１３の具体的な実施例の回路図である。図２（２）において、パッシブ型の１次ＬＰＦ回路１２は、直列抵抗Ｒｉと並列コンデンサＣからなる積分回路であり、ＰＷＭ信号Ｓ１１を積分（フィルタリング）して電圧Ｖｃの鋸歯状波のアナログ信号Ｓ１２に変換して出力する。Ｖ／Ｉ変換回路１３は、高い入力インピーダンスのオペアンプＯＰ、電流設定用抵抗（帰還抵抗）Ｒｆ、ＮＰＮトランジスタＴｒ、保護抵抗Ｒｐ１、Ｒｐ２で構成されている。このＶ／Ｉ変換回路１３においては、オペアンプＯＰの反転入力の電圧が非反転入力のＶｃと等しくなる。したがって、Ｉｆ・Ｒｆ＝Ｖｃとなり、Ｉｆ＝Ｖｃ／Ｒｆで表される電圧Ｖｃに比例した電流Ｉｆの入力信号Ｓ２がＳＭＡ２に供給される。すなわち、負荷であるＳＭＡ２の抵抗値が変化しても負荷電流Ｉｆは変化せず、ＳＭＡ２の両端の電圧が変化することになる。

図３は、図１のデルタシグマ変調部５の内部回路を示すブロック図である。図３において、デルタシグマ変調部５は、量子化回路５１（量子化手段）、加算回路（あるいは減算回路）５２、遅延回路５３、乗算回路５４、加算回路５５（合成手段）で構成されている。すなわち、図３に示すように、デルタシグマ変調部５は、量子化回路５１で発生する量子化ノイズを入力側に帰還する事により高域上がりの微分特性を与える１次ノイズシェーピングの動作を行う。

上記したように、デルタシグマ変調部５には１０ビットのフィードバック信号Ｓ４が入力され、加算回路５５を経て量子化回路５１に入力される。量子化回路５１においては、その入力信号Ｓ５１と相関性のない量子化ノイズＮｑが発生する。この量子化ノイズＮｑは、加算回路５２において量子化回路５１の出力信号Ｓ１から量子化回路５１への入力信号Ｓ５１を減算してＳ５２として出力（抽出）される。加算回路５２の出力信号Ｓ５２（＝Ｎｑ）の量子化ノイズの成分は、ｚ^−１の伝達関数の遅延回路５３に入力されて、１サンプリング時間ｆｓだけ遅延される。遅延回路５３の出力信号Ｓ５３（＝Ｎｑ・ｚ^−１）が乗算回路５４に入力されて、係数ａ１（この場合は−１）と乗算され、その出力信号Ｓ５４（＝−Ｎｑ・ｚ^−１）が加算回路５５に入力されて、入力信号Ｓ４と加算され、量子化回路５１の入力信号Ｓ５１（＝Ｓ４−Ｎｑ・ｚ^−１）となる。この結果、量子化回路５１の出力信号、すなわちデルタシグマ変調部５の出力信号Ｓ１は、下記の式で表される。
Ｓ１＝Ｓ４＋Ｎｑ（１−ｚ^−１）

図４は、図１のデルタシグマ変調部５によって１０ビットの入力信号Ｓ４が６ビットの出力信号に変換される内容を示す図である。無信号を表す０は除外して、１０ビットの入力ビット信号Ｓ４は「０００００００００１」から「１１１１１１１１１１」までのレベル１からレベル１０２３で表される。これに対して、６ビットの出力ビット信号Ｓ１は「０００００１」から「１１１１１１」までのレベル１からレベル６３で表される。また、正規化数である１０進表示によって両者の対応関係を示す。

図４において、入力ビット信号Ｓ４が「１０００００００００」（５１２レベル）の場合は、正規化数が「０．５」すなわちフルスケールの５０％に相当し、その出力ビット信号Ｓ１は「１０００００」（３２レベル）となる。例えば、５２２（５１２＋１０）レベルの入力ビット信号Ｓ４が入力された場合には、
Ｓ４＝０．５＋１０／１０２４
となる。この状態でサンプリング時間ｔが０，Ｔｓ，２Ｔｓ，３Ｔｓ，４Ｔｓ，５Ｔｓ（６Ｔｓ以上は省略）のときの量子化回路５１の入力信号Ｓ５１、出力信号Ｓ１、量子化ノイズＮｑは下記の式で表される。
Ｓ５１（ｔ＝０）＝０．５＋１０／１０２４
Ｓ５１（ｔ＝Ｔｓ）＝０．５＋２０／１０２４
Ｓ５１（ｔ＝２Ｔｓ）＝０．５＋１４／１０２４
Ｓ５１（ｔ＝３Ｔｓ）＝０．５＋２４／１０２４
Ｓ５１（ｔ＝４Ｔｓ）＝０．５＋１８／１０２４
Ｓ５１（ｔ＝５Ｔｓ）＝０．５＋１２／１０２４
Ｓ１（ｔ＝０）＝３２レベル＝３２／６４＝０．５
Ｓ１（ｔ＝Ｔｓ）＝３２レベル＝３３／６４＝０．５＋１／６４
Ｓ１（ｔ＝２Ｔｓ）＝３２レベル＝３２／６４＝０．５
Ｓ１（ｔ＝３Ｔｓ）＝３２レベル＝３３／６４＝０．５＋１／６４
Ｓ１（ｔ＝４Ｔｓ）＝３２レベル＝３３／６４＝０．５＋１／６４
Ｓ１（ｔ＝５Ｔｓ）＝３２レベル＝３２／６４＝０．５
Ｎｑ（ｔ＝０）＝−１０／１０２４
Ｎｑ（ｔ＝Ｔｓ）＝−４／１０２４
Ｎｑ（ｔ＝２Ｔｓ）＝−１４／１０２４
Ｎｑ（ｔ＝３Ｔｓ）＝−８／１０２４
Ｎｑ（ｔ＝４Ｔｓ）＝−２／１０２４
Ｎｑ（ｔ＝５Ｔｓ）＝−１２／１０２４

図５は、５２２レベルの入力ビット信号Ｓ４が入力された場合に、サンプリング時間ｔが０，Ｔｓ，２Ｔｓ，３Ｔｓ，４Ｔｓ，５Ｔｓのときの量子化回路５１の入力信号Ｓ５１、量子化回路５１の出力信号すなわちデルタシグマ変調部５の出力信号Ｓ１の推移を示している。図５において、Ｌ１は０．５レベル、Ｌ２は０．５＋１／６４、Ｌ３は０．５＋１／３２を示している。

図６は、デルタシグマ変調部５の出力信号Ｓ１が０レベルから６３レベルの場合における、ＰＷＭ信号の６４段階のデューティ比を表している。

図７は、図３のデルタシグマ変調部５の１次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数ｆにおける量子化ノイズのスペクトルＮｑのエネルギーＮｑ^２は、サンプリング周波数ｆｓによって下記の式で表される。
Ｎｑ^２＝４｛ｓｉｎ（ω／ｆｓ）｝^２
ただし、ω＝２πｆ
図７において、直流（ｆ＝０）からサンプリング周波数ｆｓの１／２までの範囲の量子化ノイズのエネルギーＮｑ^２のうち、直流からサンプリング周波数ｆｓの１／６までのノイズ成分は、サンプリング周波数ｆｓの１／６以上の高周波ノイズ成分と比較して、デルタシグマ変調部５の１次ノイズシェーパにより低減されている。

図８は、第１実施の形態の変形例であり、図１のデルタシグマ変調部５の内部回路を示している。図８において、デルタシグマ変調部５は、量子化回路５１、加算回路（あるいは減算回路）５２、遅延回路５３、乗算回路５４、遅延回路５６、乗算回路５７、加算回路５５で構成されている。すなわち、図８に示すように、デルタシグマ変調部５は、量子化回路５１で発生する量子化ノイズを入力側に２重に帰還する事により、高域上がりの微分特性が１次ノイズシェーピングより激しい２次ノイズシェーピングの動作を行う。

図８の量子化回路５１の量子化ノイズＮｑは、加算回路５２において量子化回路５１の出力信号Ｓ１から量子化回路５１への入力信号Ｓ５１を減算してＳ５２として出力（抽出）される。加算回路５２の出力信号Ｓ５２（＝Ｎｑ）の量子化ノイズは、ｚ^−１の伝達関数の遅延回路５３に入力されて、１サンプリング時間ｆｓだけ遅延される。遅延回路５３の出力信号Ｓ５３（＝Ｎｑ・ｚ^−１）が乗算回路５４に入力されて、係数ａ１（この場合は−２）と乗算され、その出力信号Ｓ５４（＝−２Ｎｑ・ｚ^−１）が加算回路５５に入力される。また、遅延回路５３の出力信号Ｓ５３（＝Ｎｑ・ｚ^−１）は、ｚ^−１の伝達関数の遅延回路５６に入力されて、その出力信号Ｓ５６（＝Ｎｑ（ｚ^−１）^２）が乗算回路５７に入力されて、係数ａ２（この場合は１）と乗算される。したがって、乗算回路５４の出力信号Ｓ５４（＝−２Ｎｑ・ｚ^−１）と乗算回路５７の出力信号Ｓ５７（＝Ｎｑ（ｚ^−１）^２）とが、加算回路５５において入力信号Ｓ４と加算される。したがって、量子化回路５１の入力信号Ｓ５１はＳ４＋Ｎｑ（ｚ^−１）^２−２Ｎｑ・ｚ^−１となる。量子化回路５１においては、発生した量子化ノイズＮｑがＳ５１に加算される結果、量子化回路５１の出力信号、すなわちデルタシグマ変調部５の出力信号Ｓ１は、下記の式で表される。
Ｓ１＝Ｓ４＋Ｎｑ−２Ｎｑ・ｚ^−１＋Ｎｑ（ｚ^−１）^２＝Ｓ４＋Ｎｑ（１−ｚ^−１）^２

図９は、図８のデルタシグマ変調部５の２次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数ｆにおける量子化ノイズのスペクトルＮｑのエネルギーＮｑ^２は、サンプリング周波数ｆｓによって下記の式で表される。
Ｎｑ^２＝１６｛ｓｉｎ（ω／ｆｓ）｝^４
ただし、ω＝２πｆ
図９において、直流（ｆ＝０）からサンプリング周波数ｆｓの１／２までの範囲の量子化ノイズのエネルギーＮｑ^２のうち、直流からサンプリング周波数ｆｓの１／６までのノイズ成分は、サンプリング周波数ｆｓの１／６以上の高周波ノイズ成分と比較して、デルタシグマ変調部５の２次ノイズシェーパにより大幅に低減されている。

以上のように、上記第１実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して撮像装置の光学システム３のオートフォーカス機構のレンズを変位させるＳＭＡ（形状記憶合金）２と、ＳＭＡ２に対して駆動信号を供給するＰＷＭ駆動部１と、ＳＭＡ２によって変位したレンズの撮像装置のフォーカス状態の変化を検出して、その変化状態に応じてＰＷＭ駆動部１に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部４と、フィードバック制御部４によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、ＰＷＭ駆動部１に入力するデルタシグマ変調部５と、を備えている。

この場合において、ＰＷＭ駆動部１は、デルタシグマ変調部５から入力されたデジタルデータに基づくＰＷＭ信号を駆動信号として生成する。

またこの場合において、デルタシグマ変調部５は、フィードバック制御部４によって出力されたフィードバック信号を量子化する量子化回路５１と、量子化回路５１において発生する量子化ノイズを遅延させる遅延回路５３（さらには遅延回路５６）と、遅延回路５３等によって遅延された量子化ノイズをフィードバック制御部４によって出力されたフィードバック信号と合成して量子化回路５１にフィードバックする加算回路５５と、を備える。

またこの場合において、ＰＷＭ駆動部１は、生成したＰＷＭ信号を平滑処理してアナログの駆動信号に変換するローパスフィルタ回路又は平滑回路を有する構成にしてもよい。

したがって、上記第１実施の形態及び変形例によると、ＰＷＭ信号を駆動信号としてＳＭＡ２に供給し、ＳＭＡ２が伸縮する性質を利用して撮像装置の光学システム３のオートフォーカス機構のレンズの位置を制御する場合に、撮像装置の光学システム３から得られる位置検出のためのフィードバック信号と、ＰＷＭ駆動部１への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。

また、第１実施の形態によると、ＰＷＭ信号を駆動信号としてＳＭＡ２に供給し、ＳＭＡ２が伸縮する性質を利用して撮像装置の光学システム３のオートフォーカス機構のレンズの位置を制御する場合に、ＳＭＡ２の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。

次に、本発明の第２実施の形態について説明する。図１０は、第２実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図１０において、ＰＷＭ駆動部１は、Ｄ／Ａ変換回路、ＰＷＭ信号発生回路、６ビット構成のマイクロコンピュータ等（いずれも図示せず）で構成され、６ビットの入力信号Ｓ１に応じて、６４ステップのデューティ比のＰＷＭ信号Ｓ２を出力する。

ＳＭＡ（Shape Memory Alloy:形状記憶合金）２は、例えば細線状のワイヤで構成され、ＰＷＭ駆動部１から入力されるＰＷＭ信号による電流値に応じて変形し、光学システム３のオートフォーカス機構に対する作用力Ａ１を変化させてレンズの位置を調整する。

光学システム３は、ＳＭＡ２の作用力によってレンズの位置が調整されるオートフォーカス機構、ＣＣＤやＣＭＯＳ等の撮像素子、画像処理回路等（いずれも図示せず）で構成されている。

フィードバック制御部６は、ＳＭＡ２の抵抗値の変化を検出して、６ビットのフィードバック信号Ｓ１を出力する。目標値の信号Ｓ７は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。

図１１は、図１０のフィードバック制御部６の内部構成及びＰＷＭ駆動部１を示すブロック図である。図１１において、抵抗Ｒｓｍａは図１０のＳＭＡ２の等価回路であり、ＰＷＭ駆動部１から供給される電流値Ｉに応じて伸縮するとともに、抵抗値（便宜上「Ｒｓｍａ」とする）が変化する。抵抗Ｒｒｅｆは一定の抵抗値（便宜上「Ｒｒｅｆ」とする）を有する基準固定抵抗である。したがって、供給される電流値Ｉによって抵抗Ｒｓｍａ及び抵抗Ｒｒｅｆのそれぞれの両端の電圧Ｖｓｍａ、Ｖｒｅｆは下記の式で表される。
Ｖｓｍａ＝Ｒｓｍａ・Ｉ
Ｖｒｅｆ＝Ｒｒｅｆ・Ｉ

高入力抵抗差動増幅回路６１は、抵抗Ｒｓｍａの両端の電圧Ｖｓｍａを増幅して第１の検出信号ｋ１・Ｖｓｍａを出力する。また、高入力抵抗差動増幅回路６２は、抵抗Ｒｒｅｆの両端の電圧Ｖｒｅｆを増幅して第２の検出信号ｋ１・Ｖｒｅｆを出力する。

対数増幅回路６３は、高入力抵抗差動増幅回路６１から出力される第１の検出信号ｋ１・Ｖｓｍａを対数増幅して信号ｋ２・ｌｎ（ｋ１・Ｖｓｍａ）を出力する。また、対数増幅回路６４は、高入力抵抗差動増幅回路６２から出力される第２の検出信号ｋ１・Ｖｒｅｆを対数増幅して信号ｋ２・ｌｎ（ｋ１・Ｖｒｅｆ）を出力する。

減算回路６５は、プラス入力端子が対数増幅回路６３に接続され、マイナス入力端子が対数増幅回路６４に接続され、対数増幅回路６３から出力される信号ｋ２・ｌｎ（ｋ１・Ｖｓｍａ）と対数増幅回路６４から出力される信号ｋ２・ｌｎ（ｋ１・Ｖｒｅｆ）との差分を演算して、差信号ｋ２・ｌｎ（Ｖｓｍａ／Ｖｒｅｆ）を出力する。

逆対数増幅回路６６は、減算回路６５から出力されるｋ２・ｌｎ（Ｖｓｍａ／Ｖｒｅｆ）を逆対数変換して、ＳＭＡ２の抵抗値Ｒｓｍａと基準抵抗値Ｒｒｅｆとの比を表す比信号ｋ３・（Ｖｓｍａ／Ｖｒｅｆ）を出力する。

ＭＰＵ（マイクロコンピュータ）等からなる制御回路６７は、図には示していないが、制御プログラム用のＲＯＭ、ワーク用のＲＡＭ、サンプルホールド回路、Ａ／Ｄ変換回路等を有し、逆対数増幅回路６６から出力される比信号ｋ３・（Ｖｓｍａ／Ｖｒｅｆ）をサンプルホールドしてＡ／Ｄ変換し、目標値Ｓ７との誤差に対応する６ビットのデジタルデータの入力信号Ｓ１としてＰＷＭ駆動部１にフィードバックする。

図１２は、制御回路６７によって実行されるオートフォーカス動作を示すフローチャートである。まず、ＲＡＭのワークエリアの処理、例えば、タイマＴを０にクリアするなどの初期化処理（ステップＳ１）を行った後、タイマＴの値が０からＳＭＡを測定するインターバルである所定時間Ｔ１に達したか否かを判別する（ステップＳ２）。所定時間に達しない場合には、撮像装置としての他の処理を実行する（ステップＳ３）。他の処理としては、例えば、一定時間ごとに発生するタイマ割込み処理やその他の割込み処理等がある。

ステップＳ２において、タイマＴの値がＴ１に達したときは、図１１の逆対数増幅回路６６から出力される信号ｋ３・（Ｖｓｍａ／Ｖｒｅｆ）をサンプルホールドして６ビットのデジタルデータにＡ／Ｄ変換して、ＳＭＡの抵抗値Ｒｓｍａを取り込む（ステップＳ４）。次に、ＳＭＡの抵抗値を検出して（ステップＳ５）、レンズなどの光学部品の位置の変位量を算出する（ステップＳ６）。

次に、算出した変位量に基づいて、目標位置と検出位置との誤差を計算し（ステップＳ７）、その計算結果に基づいて、フィードバック信号を生成する（ステップＳ８）。次に、生成したフィードバック信号をＰＷＭ駆動部１に出力する（ステップＳ９）。この後は、タイマＴを０にクリアして（ステップＳ１０）、ステップＳ２に移行して、所定時間Ｔ１が経過するたびにステップＳ１０までのループ処理を繰り返す。

以上のように、上記第２実施の形態のアクチュエータ装置は、ＳＭＡ２に対して駆動信号を供給するＰＷＭ駆動部１と、ＳＭＡ２の抵抗値Ｒｓｍａを検出して第１の検出信号を出力する高入力抵抗差動増幅回路６１と、基準抵抗値Ｒｒｅｆを検出して第２の検出信号を出力する高入力抵抗差動増幅回路６２と、高入力抵抗差動増幅回路６１によって出力される第１の検出信号に対して対数変換処理を行う対数増幅回路６３と、高入力抵抗差動増幅回路６２によって出力される第２の検出信号に対して対数変換処理を行う対数増幅回路６４と、対数増幅回路６３から出力される信号と対数増幅回路６４から出力される信号との差分を演算して差信号を出力する減算回路６５と、減算回路６５から出力される差信号に対して逆対数変換処理を行ってＳＭＡ２の抵抗値と基準抵抗値との比を表す比信号を出力する逆対数増幅回路６６と、逆対数増幅回路６６から出力される比信号に応じたフィードバック信号を生成して、ＰＷＭ駆動部１に入力する制御回路６７を備えている。したがって、制御回路６７は、ＰＷＭ駆動部１におけるＰＷＭ信号の生成に適応したビット数のフィードバック信号を生成する。

以上のように、上記第２実施の形態によれば、ＳＭＡ２の抵抗値の第１の検出信号と基準抵抗値の第２の検出信号との比によって検出されるオートフォーカス機構のレンズの位置の誤差をＰＷＭ駆動部１にフィードバックする場合に、第１の検出信号と第２の検出信号との比を直接演算する複雑な除算回路を使用する代わりに、第１の検出信号及び第２の検出信号をそれぞれ対数変換して、これらの差分を演算することにより、ＳＭＡ２の抵抗値と基準抵抗値との比を検出するので、除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現することができる。

次に、本発明の第３実施の形態について説明する。図１３は、第３実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図１３に示すように、第３実施の形態は、図１０に示した第２実施の形態の構成に、第１の実施の形態におけるデルタシグマ変調部５を組み込んだ構成になっている。他の構成要素については、第２実施の形態と同じであるので、同一の符号で表すとともに、説明は省略する。

上記の第２実施の形態においては、図１１の制御回路６７のマイクロコンピュータ出力を６ビット構成にして、ＰＷＭ駆動部１におけるＰＷＭ信号の生成に適応した６ビットのフィードバック信号を生成したが、制御回路６７が撮像装置全体を制御する構成も考えられる。この場合のマイクロコンピュータとしては、６ビット構成のものよりも１０ビット以上、例えば１６ビット構成のものを使用するのが一般的である。このため、デューティ比が６４ステップの分解能のＰＷＭ信号との間で、デジタル信号の整合性が取れなくなるという問題や、駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという問題があるので、制御回路６７から出力される１６ビットないし３２ビットのフィードバック信号のビット数を削減して、ＰＷＭ駆動部１におけるＰＷＭ信号の生成に適応したビットのフィードバック信号に変換する必要がある。この際、図１のＳ１〜Ｓ４のサンプリング周波数は、ＳＭＡ２の伸縮応答が可能な周波数の数倍から数十倍である。

図１３において、フィードバック制御部６は、第２実施の形態と同じく、除算回路を使用することなく、ＳＭＡ２の抵抗値と基準抵抗値との比を検出する。その検出信号を処理するフィードバック制御部６のマイクロコンピュータが汎用の１６ビット以上の構成である場合に、第１実施の形態の場合と同様に、デルタシグマ変調部５によって１０ビット以上のフィードバック信号を６ビットのフィードバック信号に変換して、ＰＷＭ駆動部１に供給する。

したがって、この第３実施の形態によれば、複雑な除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現できる。また、フィードバック制御部６からのフィードバック信号とＰＷＭ駆動部１への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。さらに、ＳＭＡ２の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。

なお、上記実施の形態は本発明を説明するためのものであり、本発明は上記実施の形態に限定されず、特許請求の範囲を逸脱しない限り、当業者によって考えられる他の実施の形態や変形例についても本発明に属するものである。

例えば、上記実施の形態においては、カメラその他の撮像装置のオートフォーカス機構を制御対象とするアクチュエータ装置について説明したが、本願発明のアクチュエータ装置の制御対象としてはオートフォーカス機構に限定されない。撮像装置のアイリス機構やシャッター機構等の制御にも使用が可能なことはもちろん、撮像装置以外の装置又は部品において、高精度かつ高速の位置制御が必要なあらゆるアクチュエータ装置として、本願発明が有効であることは明らかである。

本発明の第１実施の形態におけるアクチュエータ装置の構成を示すブロック図である。第１実施の形態の変形例によるＰＷＭ駆動部を示す図であり、（１）はそのブロック図、（２）はその回路図である。図１のデルタシグマ変調部の内部回路を示すブロック図である。図１のデルタシグマ変調部によって１０ビットの入力信号が６ビットの出力信号に変換される内容を示す図である。図１のデルタシグマ変調部の出力信号の推移を示す図である。図１のデルタシグマ変調部の出力信号のレベルに対応したＰＷＭ信号のデューティ比を表す図である。図３のデルタシグマ変調部の１次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。第１実施の形態の変形例における図１のデルタシグマ変調部の回路図である。図８のデルタシグマ変調部の２次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。本発明の第２実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図１０のフィードバック制御部の内部構成及びＰＷＭ駆動部１を示すブロック図である。図１１の制御回路によって実行されるオートフォーカス動作を示すフローチャートである。本発明の第３実施の形態におけるアクチュエータ装置の構成を示すブロック図である。

符号の説明

１ＰＷＭ駆動部
２形状記憶合金
３光学システム
４，６フィードバック制御部
５デルタシグマ変調部
５１量子化回路
５３，５６遅延回路
５２，５５加算回路
６１，６２高入力抵抗差動増幅回路
６３，６４対数増幅回路
６５減算回路
６６逆対数増幅回路
６７制御回路

Claims

供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、
前記形状記憶合金に対して駆動信号を供給する駆動手段と、
前記形状記憶合金によって変位した前記制御対象の変化状態を検出して当該変化状態に応じて前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する状態検出手段と、
前記状態検出手段によって出力されたフィードバック信号の情報量を削減して前記駆動手段に入力する情報削減手段と、
を備えることを特徴とするアクチュエータ装置。
前記情報削減手段は、デルタシグマ変調部を備え、前記フィードバック信号を構成するデジタルデータのビット数を削減して前記駆動手段に入力することを特徴とする請求項１に記載のアクチュエータ装置。
前記情報削減手段は、前記状態検出手段によって出力されたフィードバック信号を量子化する量子化手段と、当該量子化手段において発生する量子化ノイズを遅延させる遅延手段と、当該遅延手段によって遅延された量子化ノイズを前記状態検出手段によって出力されたフィードバック信号と合成して前記量子化手段にフィードバックする合成手段と、を備えることを特徴とする請求項２に記載のアクチュエータ装置。
前記駆動手段は、前記情報削減手段から入力されたデジタルデータに基づくパルス幅変調信号を駆動信号として生成することを特徴とする請求項２又は３に記載のアクチュエータ装置。
前記駆動手段は、生成した前記パルス幅変調信号を平滑処理してアナログの駆動信号に変換する平滑手段を有することを特徴とする請求項４に記載のアクチュエータ装置。
前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させ、前記状態検出手段は、当該撮像装置によって撮像された画像信号に基づいて当該光学手段のフォーカス状態を検出することを特徴とする請求項１ないし５のいずれか１項に記載のアクチュエータ装置。