JP2010078341A

JP2010078341A - エンコーダの誤差補正方法

Info

Publication number: JP2010078341A
Application number: JP2008243892A
Authority: JP
Inventors: Takehiko Uejima; 健彦上島; Haruhiro Tokida; 晴弘常田; Keiji Osada; 圭司長田
Original assignee: Nidec Sankyo Corp
Current assignee: Nidec Instruments Corp
Priority date: 2008-09-24
Filing date: 2008-09-24
Publication date: 2010-04-08
Anticipated expiration: 2028-09-24
Also published as: JP5146963B2

Abstract

【課題】分解能変換等の処理を行った場合であっても、出力パルスの精度低下を防ぐことが可能な出力パルスの補正方法を提供する。
【解決手段】可動被検出物の変位に対応して、Ａ相センサから出力される正弦波状のＡ相信号と、Ｂ相センサから出力される正弦波状のＢ相信号と、を解析することによって可動被検出物の変位の絶対値を検出し、その絶対値に基づきパルス発生回路１４から出力される出力パルスの補正方法において、パルス発生回路１４の入力値の整数部分を累積加算する第１ステップと、第１ステップの出力値に、２の整数乗からなる分解能変換値を乗ずる第２ステップと、絶対値から、第２ステップの出力値を減算する第３ステップと、第３ステップの出力値を分解能変換値で除算する第４ステップと、第４ステップの出力値の整数部分をパルス発生回路１４に入力する第５ステップと、を含む。
【選択図】図２

Description

本発明は、可動被検出物の変位の絶対値を検出し、その絶対値に基づきパルス発生回路から出力される出力パルスの補正方法に関する

従来より、可動被検出物の変位量や変位の絶対値を検出する装置として、磁気式エンコーダが知られている。例えば、磁気式エンコーダの一態様としては、１極対のマグネットを回転させ、その磁界変化をＭＲ素子で検出し、得られたＳｉｎ信号及びＣｏｓ信号をＡＤ変換してマイコンに取り込み、両信号の逆正接（アークタンジェント）信号を計算し、その逆正接信号を利用することによってマグネットの回転位置の絶対値を検出するものがある（例えば特許文献１）。このような磁気式エンコーダにおいて、その絶対値に基づきパルス発生回路を通じてパルスを出力する場合には、マイコン内部で今回の絶対値から前回（１サンプル前）の絶対値を減算した差分値をパルス発生回路に入力するようにしている。

特開２０００−６５５９６号公報

しかしながら、マイコンの内部でパルス出力を高分解能化するように設定されている絶対値に対して出力分解能を変換（補正）する場合には、今回の絶対値から前回の絶対値を差し引いた差分値に対してシフト演算等により低分解能化を行う。低分解能化されて出力されるパルス数は、低分解能演算時に切り捨てられた小数部分によりマイコン内部の絶対値から位置がずれてしまうため、分解能変換したことに起因して出力パルスの精度が低下する。具体的には、図７を用いて説明する。図７は、従来のエンコーダにおける出力パルスの補正方法を説明するためのブロック図である。

図７に示すように、マイコンの内部でパルス出力を高分解能化するように設定されているＡＢＳ＿ＰＯＳは、遅延器１０１の機能により、前回（１サンプル前）のＡＢＳ＿ＰＯＳが減算される。そして、その差分値δが、２^ｘで除算する演算器１０２によって低分解能化される。最後に、演算器１０２の出力値の整数部分がパルス発生回路１０３に入力される。このような一連の処理によって出力パルスを補正する場合、パルス発生回路１０３の入力は小数部が切り捨てられているため、ＡＢＳ＿ＰＯＳに対して出力パルスの中に誤差が累積することになる。その結果、出力パルスの精度低下を招来してしまう。

本発明は、このような点に鑑みてなされたものであり、その目的は、分解能変換等の処理を行った場合であっても、出力パルスの精度低下を防ぐことが可能な出力パルスの補正方法を提供することにある。

以上のような課題を解決するために、本発明は、以下のものを提供する。

（１）可動被検出物の変位に対応してＡ相センサから出力される正弦波状のＡ相信号と、当該可動被検出物の変位に対応してＢ相センサから出力される正弦波状のＢ相信号と、を解析することによって当該可動被検出物の変位の絶対値を検出し、当該絶対値に基づきパルス発生回路から出力される出力パルスの補正方法において、前記パルス発生回路の入力値の整数部分を累積加算する第１ステップと、前記第１ステップの出力値に、所定数の整数乗からなる分解能変換値を乗ずる第２ステップと、前記絶対値から、前記第２ステップの出力値を減算する第３ステップと、前記第３ステップの出力値を前記分解能変換値で除算する第４ステップと、前記第４ステップの出力値の整数部分を前記パルス発生回路に入力する第５ステップと、を含むことを特徴とする出力パルスの補正方法。

本発明によれば、まず、Ａ相センサ及びＢ相センサから出力される正弦波状のＡ相信号及びＢ相信号を用いて、可動被検出物の変位の絶対値を検出する。そして、その絶対値に基づきパルス発生回路から出力される出力パルスを補正（ここでは分解能変換）するにあたって、パルス発生回路の入力値の整数部分を累積加算した後、所定数（例えば２）の整数乗からなる分解能変換値を乗ずる。その結果得られた値を、上述の絶対値から減算した後、分解能変換値で除算する（ここで低分解能化する）。最後に、その結果得られた値の整数部分をパルス発生回路に入力する。このような一連の処理によって、出力パルスの精度低下を防ぐことができる。

すなわち、補正の一つとして分解能を変換する場合、従来のように今回絶対値と前回絶対値の差分をとるのではなく、切り捨て誤差を含む差分値を積算することで推定出力位置（所定数の整数乗からなる分解能変換値を乗じた結果得られた値）を作成し、これと今回絶対値との差分をとるようにしている（誤差を含む推定出力位置をフィードバックし、これと今回絶対値との差分をとるようにしている）。したがって、マイコン内部の絶対値と出力した位置との位置のズレが一定範囲以上になるのを防ぐことができ、ひいては出力パルスの精度低下を防ぐことができる。

なお、パルス発生回路の入力値の整数部分を「累積加算」する第１ステップについて、例えば、パルス発生回路の入力値の整数部分が１，１，１，２，２とした場合、第１ステップの出力は、１，２，３，５，７となる。このように、第１ステップは累積的に加算していくことを意味する。

（２）可動被検出物の変位に対応してＡ相センサから出力される正弦波状のＡ相信号と、当該可動被検出物の変位に対応してＢ相センサから出力される正弦波状のＢ相信号と、を解析することによって当該可動被検出物の変位の絶対値を検出し、当該絶対値に基づきパルス発生回路から出力される出力パルスの補正方法において、前記パルス発生回路の入力値を累積加算する第１ステップと、前記絶対値から、前記第１ステップの出力値を減算する第２ステップと、前記第２ステップの出力値を、前記パルス発生回路の最大周波数を制限するためのリミット回路に入力する第３ステップと、前記リミット回路の出力を前記パルス発生回路に入力する第４ステップと、を含むことを特徴とする出力パルスの補正方法。

本発明によれば、上述同様、まず、Ａ相センサ及びＢ相センサから出力される正弦波状のＡ相信号及びＢ相信号を用いて、可動被検出物の変位の絶対値を検出する。そして、その絶対値に基づきパルス発生回路から出力される出力パルスを補正（ここではリミット処理）するにあたって、パルス発生回路の入力値を累積加算した後、その結果得られた値を、上述の絶対値から減算する。そして、その結果得られた値を、パルス発生回路の最大周波数を制限するためのリミット回路に入力し、最後に、リミット回路の出力をパルス発生回路に入力する。このような一連の処理によって、出力パルスの精度低下を防ぐことができる。

すなわち、補正の一つとしてリミット処理を施す場合、一度でもリミット処理にかかると差分値に誤差が発生することになるが、本発明では、上述同様、誤差を含む推定出力位置をフィードバックするようにしているので、マイコン内部の絶対値と出力した位置との位置のズレが一定範囲以上になるのを防ぐことができ、ひいては出力パルスの精度低下を防ぐことができる。

（３）前記可動被検出物はＳ極とＮ極の磁極が一対着磁された永久磁石であることを特徴とする出力パルスの補正方法。

本発明によれば、上述した可動被検出物はＳ極とＮ極の磁極が一対着磁された永久磁石であることとしたので、一対着磁された永久磁石の変位の絶対値を検出する場合においても、出力パルスの精度低下を防ぐことができる。特に、多極の磁気式エンコーダと比べて一極対の磁気式エンコーダは、メカ構造がシンプルである。したがって、メカコストを低廉化しつつ、小型化にも対応しやすい。その反面、回路コストは嵩む傾向がある。このような場合であっても、本発明に係る出力パルスの補正方法によれば、回路コストを増大させることなく、ソフトウェア的に出力パルスの精度低下を防ぐことができる。

本発明によれば、演算誤差を含む差分値を積算して推定出力位置をフィードバックするようにしているので、分解能変換やリミット処理などを行った場合であっても、マイコン内部の絶対値と出力した位置のズレが一定範囲以上に大きくなるのを防ぐことができ、ひいては出力パルスの精度低下を防ぐことができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、本明細書中で、低分解能化とは、マイコンの内部で設定している高分解能出力機能に対し、各顧客の出力分解能要求に合わせる為、必要な分解能に落とすことを意味する。また、「顧客が要求する出力分解能（出力分解能）」と「マイコンの内部で設定した分解能」を一致させた場合、シフト演算等の処理は不要となるが、顧客から数種類の出力分解能を要求された場合、要求ごとに対応したマイコンプログラムをラインアップすることとなり、複数機種の開発が必要となる。それに対し、本願機種のように、マイコンの内部を高分解能出力に対応可能にしておけば、顧客要求に合わせた出力分解能をシフト演算処理で対応でき、１機種で複数機種対応が可能となり、開発機種の煩雑さを回避できる。

［ハードウェア構成］
図１は、本発明の実施の形態に係る出力パルスの補正方法が行われるエンコーダ１のハードウェア構成を示すブロック図である。特に、図１（ａ）は、ハードウェア構成の概略を示し、図１（ｂ）は、ハードウェア構成のイメージ図を示している。

図１（ａ）及び図１（ｂ）に示すように、エンコーダ１は、ＭＲ素子（ＭＲＥｌｅｍｅｎｔ）１０とマイコン２０を有しており、ＭＲ素子１０からマイコン２０に向けて、Ｃｏｓ信号とＳｉｎ信号が入力される。より具体的には、ＭＲ素子１０は、可動被検出物の変位に対応して正弦波状のＳｉｎ信号を出力するＡ相センサと、可動被検出物の変位に対応して正弦波状のＣｏｓ信号を出力するＢ相センサと、を有している。

ここで、本実施形態では、「可動被検出物」として、Ｓ極とＮ極の磁極が一対着磁された永久磁石５０を採用している（図１（ｂ）参照）。また、図１（ａ）では、Ａ相センサ及びＢ相センサの一構成要素となるＭＲ素子１０しか図示していないが、その他、例えば、整流回路，ローパスフィルタ，差動増幅アンプ，ＭＲ素子１０に励磁電流を供給するドライバなどの各種電気要素によって、Ａ相センサ及びＢ相センサが構成される。

マイコン２０は、ＩｎｔｅｒｐｏｌａｔｏｒやＲＳ４２２ドライバ（ＯｐｅｎＣｏｌｌｅｃｔｏｒでもよい）などの電気要素を有しているが、その他如何なる要素を有していてもよい。また、図１（ａ）に示すように、Ａ／Ｄ変換回路（ＡＤＣ２１）を有しており、ＡＤＣ２１によってアナログ信号はデジタル化される。また、図１では特に図示していないが、マイコン２０は、ＣＰＵ，ＲＯＭ，ＲＡＭ等の各種電機要素を有しており、可動被検出物の変位の絶対値を検出する機能はもちろん、出力パルスを補正する機能をも有する。すなわち、ＲＯＭ等の記憶媒体に出力パルスの補正方法を実行する各種プログラムが格納されており、ＣＰＵは、適宜そのプログラムを読み出して、ＲＡＭをワーキングエリアとしつつ補正処理を実行する。このように、マイコン２０は、Ａ相信号（Ｓｉｎ信号）とＢ相信号（Ｓｉｎ信号と位相差がπ／２のＣｏｓ信号）とを解析することによって、永久磁石５０の変位の絶対値を検出する機能を有するとともに、分解能変換やリミット処理などの補正処理を行う機能をも有している。なお、図１では図示を省略しているが、マイコン２０は、パルス発生回路１４（図２参照）を有しており、パルスを出力する機能も有している。

［出力パルスの補正方法］
図２は、本発明の第１の実施の形態に係る出力パルスの補正方法を説明するためのブロック図である。図３は、図２に示すブロック図の状態遷移を説明するための説明図である。

図２において、マイコン２０は、２^ｘで除算する演算器１１と、２^ｘを乗算する演算器１２と、（１サンプル）遅延器１３と、パルス発生回路１４と、を有している。なお、演算器１１や演算器１２、遅延器１３等は、別個独立の演算器であってもよいし、ソフト的に１個のチップで実現してもよい。また、図中のＡＢＳ＿ＰＯＳは、マイコンの内部でパルス出力を高分解能化するように設定されている絶対値を示し、図中のδは、ＡＢＳ＿ＰＯＳからフィードバック値（推定出力位置）を減算した値を示している。

まず、フィードバックループについて説明する。パルス発生回路１４へ入力される値は、第４ステップの処理によって出力された小数を含む出力値Ｓ_４を、０に近い整数に丸められた値にするための処理を第５ステップにて行う（「０に近い整数に丸められた値にするための処理」を図２中の第５ステップの点線枠内における「Ｉｎｔ」で示す）。この処理結果で小数を含む値から０に近い整数に丸められた値（この出力値の状態をＳ_５で定義する）、すなわち、整数部分を累積加算する（図２中の第１ステップの点線枠参照）。この出力値の状態をＳ_６で定義する。

次に、この出力値Ｓ_６に２のｘ乗からなる分解能変換値２^ｘを乗ずる（図２中の第２ステップの点線枠）。これは、パルス発生回路１４へ入力するために低分解能化した値を、フィードバックループの中で元の高分解能値に戻すためのもので、次のステップでの演算処理の次元を合わせるためのものであり、この出力値の状態をＳ_２で定義する。そして、ＡＢＳ＿ＰＯＳから、Ｓ_２の状態にある値を減算する（図２中の第３ステップの点線枠）。そうすると、差分値δが得られる。ＡＢＳ＿ＰＯＳの状態をＳ_１で定義し、差分値δの状態をＳ_３で定義する。

次に、差分値δを分解能変換値１／２^ｘで除算する（図２中の第４ステップの点線枠）。この出力値は小数を含むものであって、この出力値の状態をＳ_４で定義する。次にＳ_４を前記の０に近い整数にまるめる処理を行う。（図２中の第４ステップの点線枠）。最後に、この小数を含む出力値Ｓ_４を０に近い整数に丸められた値にするための処理ｉｎｔを行い、整数部分をパルス発生回路１４に入力する（図２中の第５ステップの点線枠）。

このような一連の処理を、マイコンの内部でパルス出力を高分解能化するように設定されている絶対値ＡＢＳ＿ＰＯＳに対して演算器１１によって分解能変換を行ったとしても、マイコン２０内部で設定している高分解能な絶対値と、低分解能化して出力した位置との位置のズレが一定範囲以上になるのを防ぐことができ、ひいては出力パルスの精度低下を防ぐことができる。

図３を用いて、より具体的に説明する。なお、ここでは分解能変換値を１／２としている（すなわち、ｘ＝１としている）。例えば、２段目に示すように、ＡＢＳ＿ＰＯＳの最初の状態Ｓ_１が２．２であった場合、最初はフィードバックはないためＳ_２＝０となる一方で、Ｓ_３は２．２（＝Ｓ_１−Ｓ_２）、Ｓ_４は１．１（＝Ｓ_３／２）、Ｓ_５は１（＝Ｓ_４の整数部分）、Ｓ_６は１となる（遅延器１３の初期値は０とする）。

次に、３段目に示すように、ＡＢＳ＿ＰＯＳの状態Ｓ_１が４．４であった場合、演算器１２によって、上述したＳ_６の状態（＝１）の２倍の値Ｓ_２がフィードバックされてくるため、差分値δの状態Ｓ_３は、２．４になる（＝Ｓ_１−Ｓ_２＝４．４−２）。そして、Ｓ_４は１．２（＝Ｓ_３／２）、Ｓ_５は１（＝Ｓ_４の整数部分）、Ｓ_６は２（＝Ｓ_５＋遅延器１３による１サンプル前のＳ_６＝１＋１）となる。

次に、４段目に示すように、ＡＢＳ＿ＰＯＳの状態Ｓ_１が６．６であった場合、演算器１２によって、上述したＳ_６の状態（＝２）の２倍の値Ｓ_２がフィードバックされてくるため、差分値δの状態Ｓ_３は、２．６になる（＝Ｓ_１−Ｓ_２＝６．６−４）。そして、Ｓ_４は１．３（＝Ｓ_３／２）、Ｓ_５は１（＝Ｓ_４の整数部分）、Ｓ_６は３（＝Ｓ_５＋遅延器１３による１サンプル前のＳ_６＝１＋２）となる。

以下同様にして演算を進めていく。そして、上から１０段目に達すると、ＡＢＳ＿ＰＯＳの状態Ｓ_１が１９．８であった場合、演算器１２によって、１サンプル前のＳ_６の状態（＝８）の２倍の値Ｓ_２がフィードバックされてくるため、差分値δの状態Ｓ_３は、３．８になる（＝Ｓ_１−Ｓ_２＝１９．８−１６）。そして、Ｓ_４は１．９（＝Ｓ_３／２）、Ｓ_５は１（＝Ｓ_４の整数部分）、Ｓ_６は９（＝Ｓ_５＋遅延器１３による１サンプル前のＳ_６＝１＋８）となる。

ここで、累積誤差を計算する。ＡＢＳ＿ＰＯＳの状態Ｓ_１が１９．８であるため、本来、推定出力位置に対して所定数の整数乗からなる分解能変換値を乗じる前の値、すなわち本実施例では２を乗じる前の値（Ｓ_６の状態）は１９．８÷２＝９．９でなければならない。しかし、実際のＳ_６の状態は９となっていることから、累積誤差は０．９であることが分かる。

しかし、上から１１段落目に示すように、ＡＢＳ＿ＰＯＳの状態Ｓ_１が２２．０であった場合、演算器１２によって、１サンプル前のＳ_６の状態（＝９）の２倍の値Ｓ_２がフィードバックされてくるため、差分値δの状態Ｓ_３は、４．０になる（＝Ｓ_１−Ｓ_２＝２２−１８）。そして、Ｓ_４は２（＝Ｓ_３／２）、Ｓ_５は２（＝Ｓ_４の整数部分）、Ｓ_６は１１（＝Ｓ_５＋遅延器１３による１サンプル前のＳ_６＝２＋９）となる。

ここで、再び累積誤差を計算する。ＡＢＳ＿ＰＯＳの状態Ｓ_１が２２．０であるため、推定出力位置に対し所定数の整数乗からなる分解能変換値を乗じる前の値、すなわち本例では２を乗じる前の値（Ｓ_６の状態）は２２÷２＝１１でなければならないところ、実際のＳ_６の状態は１１となっており、累積誤差は０であることが分かる。このように、Ｓ_５の状態の整数部分が１上がるタイミングで、累積誤差がキャンセルされていることが分かる。

［実施形態の主な効果］
以上説明したように、本実施形態に係る出力パルスの補正方法によれば、演算誤差を含む差分値を積算して推定出力位置（図２ではＳ_６の状態）をフィードバックするようにしているので、演算器１１によって分解能変換（図２では１／２の低分解能化）を行った場合であっても、マイコン内部の絶対値と出力した位置のズレが一定範囲（図２では０．９）以上に大きくなるのを防ぐことができ、ひいては出力パルスの精度低下を防ぐことができる。また、本実施形態では一極対の（永久磁石５０を用いた）磁気式エンコーダを想定しており、回路コストを抑えつつ、出力パルスの精度低下を防ぐことができる。

具体的には、本実施形態に係る出力パルスの補正方法によれば、図８（ｂ）に示すように段階状に出力パルスの補正ができる。図８（ａ）は従来の補正方法による結果をグラフ化したものであり、図８（ｂ）は本実施形態に係る補正方法による結果をグラフ化したものである。

図８（ａ）、（ｂ）において破線で示す線は、累積誤差がない場合の出力パルスの累積数の変化を表わしており、本来であれば、この累積数の変化となることが好ましい。しかしながら、図（８ａ）に示すように、従来の補正方法では、サンプリングステップの度、すなわち、時間が経つにつれて（永久磁石５０が回転するにつれて）、次第に、誤差が大きくなっていくのが分かる。

一方、図８（ｂ）に示すように、本実施形態に係る補正方法では、階段状に補正されるので、破線で示す線に追従しているのが分かる。すなわち、誤差は累積されることなく、一定の誤差が生じた場合であっても、本来の累積誤差のない範囲に補正されるので、出力パルスの精度低下を防ぐことができる。

［変形例］
図４〜図６は、本発明の第２の実施の形態に係る出力パルスの補正方法を説明するためのブロック図である。図４は、リミット処理を行わない場合における従来のブロック図を示し、図５は、リミット処理を行う場合における従来のブロック図を示し、図６は、リミット処理を行う場合における本実施形態のブロック図を示している。

図４に示すように、従来は、差分値に対して分解能変換を行うのではなく、絶対値ＡＢＳ＿ＰＯＳに対して分解能変換２１（低分解能化）を行っている。そして、パルス発生回路２３には、遅延器２２により、分解能変換後のＰＯＳ'から、１サンプル前の分解能変換後のＰＯＳ'が減算された値δが入力されるようになっている。

この場合は、特に誤差は生じない。しかし、図５に示すように、パルス発生回路２３の最大周波数制限のため、δの値にリミット値が必要になると、問題が生ずる。具体的には、分解能変換３１によって低分解能化されたＰＯＳ'は、遅延器３２によってδとなった後、リミット回路３３を経てδｌｉｍとなった後に、パルス発生回路３４に入力されている。そうすると、δとδｌｉｍとは異なる値になるため、一度でもリミットにかかってしまうと誤差が発生することになる。

そこで、図６に示すように、本発明の第２の実施の形態に係る出力パルスの補正方法によれば、この誤差を減らすことができる。具体的には、分解能変換４１によって低分解能化されたＰＯＳ'から、演算誤差を含む差分値δｌｉｍを遅延器４４によって積算してフィードバックした推定出力を減算する。そうして得られたδをリミット回路４２に入力するようにしている。

すなわち、パルス発生回路４３の入力値δｌｉｍを累積加算し（図６中の第１ステップの点線枠）、絶対値ＰＯＳ'から、第１ステップの出力値を減算してδを求め（図６中の第２ステップの点線枠）、このδを、パルス発生回路４３の最大周波数を制限するためのリミット回路４２に入力し（図６中の第３ステップの点線枠）、最後に、リミット回路４２の出力をパルス発生回路４３に入力している（図６中の第４ステップの点線枠）。これにより、リミット処理を行った場合であっても、上述した第１の実施の形態のように、マイコン内部の絶対値と出力した位置のズレが一定範囲以上に大きくなるのを防ぐことができ、ひいては出力パルスの精度低下を防ぐことができる。

本発明に係る出力パルスの補正方法は、分解能変換やリミット処理などの補正を行った場合であっても、精度低下を防ぐことが可能なものとして有用である。

本発明の実施の形態に係る出力パルスの補正方法が行われるエンコーダ１のハードウェア構成を示すブロック図である。本発明の第１の実施の形態に係る出力パルスの補正方法を説明するためのブロック図である。図２に示すブロック図の状態遷移を説明するための説明図である。リミット処理を行わない場合における従来のブロック図である。リミット処理を行う場合における従来のブロック図である。リミット処理を行う場合における本実施形態のブロック図である。従来のエンコーダにおける出力パルスの補正方法を説明するため本発明の実施例に係る出力パルスの補正方法につき、従来との比較を説明するためのグラフである。のブロック図である

符号の説明

１１，１２演算器
１３遅延器
１４パルス発生回路

Claims

可動被検出物の変位に対応してＡ相センサから出力される正弦波状のＡ相信号と、当該可動被検出物の変位に対応してＢ相センサから出力される正弦波状のＢ相信号と、を解析することによって当該可動被検出物の変位の絶対値を検出し、当該絶対値に基づきパルス発生回路から出力される出力パルスの補正方法において、
前記パルス発生回路の入力値の整数部分を累積加算する第１ステップと、
前記第１ステップの出力値に、所定数の整数乗からなる分解能変換値を乗ずる第２ステップと、
前記絶対値から、前記第２ステップの出力値を減算する第３ステップと、
前記第３ステップの出力値を前記分解能変換値で除算する第４ステップと、
前記第４ステップの出力値の整数部分を前記パルス発生回路に入力する第５ステップと、を含むことを特徴とする出力パルスの補正方法。
可動被検出物の変位に対応してＡ相センサから出力される正弦波状のＡ相信号と、当該可動被検出物の変位に対応してＢ相センサから出力される正弦波状のＢ相信号と、を解析することによって当該可動被検出物の変位の絶対値を検出し、当該絶対値に基づきパルス発生回路から出力される出力パルスの補正方法において、
前記パルス発生回路の入力値を累積加算する第１ステップと、
前記絶対値から、前記第１ステップの出力値を減算する第２ステップと、
前記第２ステップの出力値を、前記パルス発生回路の最大周波数を制限するためのリミット回路に入力する第３ステップと、
前記リミット回路の出力を前記パルス発生回路に入力する第４ステップと、を含むことを特徴とする出力パルスの補正方法。
前記可動被検出物はＳ極とＮ極の磁極が一対着磁された永久磁石であることを特徴とする請求項１又は２記載の出力パルスの補正方法。