[go: up one dir, main page]

JP2007208260A - 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置 - Google Patents

二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置 Download PDF

Info

Publication number
JP2007208260A
JP2007208260A JP2007016502A JP2007016502A JP2007208260A JP 2007208260 A JP2007208260 A JP 2007208260A JP 2007016502 A JP2007016502 A JP 2007016502A JP 2007016502 A JP2007016502 A JP 2007016502A JP 2007208260 A JP2007208260 A JP 2007208260A
Authority
JP
Japan
Prior art keywords
gate
film
semiconductor device
conductive film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007016502A
Other languages
English (en)
Inventor
Hyung Suk Jung
炯 硯 丁
Shoko Ri
鍾 鎬 李
Sung-Kee Han
成 基 韓
Ju Youn Kim
柱 然 金
Jung Min Park
廷 ▲ミン▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007208260A publication Critical patent/JP2007208260A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】二重仕事関数金属ゲートスタックを備えるＣＭＯＳ半導体装置を提供する。
【解決手段】ＣＭＯＳ半導体装置は、ＰＭＯＳ及びＮＭＯＳ装置の仕事関数を独立的に調節できる工程技術を利用して形成された二重仕事関数金属ゲート構造物を備えて、ゲート絶縁膜の信頼性に悪い影響を与えることをかなり低減または除去できる。
【選択図】図２

Description

本発明は、二重仕事関数金属ゲート構造物を備えるＣＭＯＳ半導体装置に係り、より詳細には、ＰＭＯＳ及びＮＭＯＳトランジスタの個別的なゲート仕事関数を制御する二重金属ゲートスタック構造物及びその製造方法に関する。
一般的に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）半導体集積回路は、互いに相補的に動作するように一対のＰＭＯＳ及びＮＭＯＳトランジスタで形成される。ＣＭＯＳ半導体装置は、ＰＭＯＳトランジスタのみ使用した半導体装置と比較する時、高い動作効率及び速度を持つ。また、ＣＭＯＳ技術は、大きさ縮少特性が良くて、半導体集積回路装置の集積度を向上させることができる。このような種々の特性によって、ＣＭＯＳ技術が、高集積度及び高性能製品の半導体装置を製造するところに広く使われている。ＣＭＯＳ技術をナノメートルレベル及びそれ以上に縮少させる時、供給電源及びＭＯＳトランジスタのしきい電圧も高性能及び高信頼性を維持できる程度に縮少する必要がある。ＣＭＯＳトランジスタをさらに縮少させることは、調節しやすくて再現性のある仕事関数／しきい電圧を持つゲートスタック構造物の発展に関する技術的変化が要求される。
従来のＣＭＯＳ製造技術は、ポリシリコン（ｐｏｌｙ−ｓｉ）ゲート電極の工程技術を使用してきた。図１Ａには、特許文献１に記載された従来のＭＯＳ装置のＣＭＯＳゲート構造物を示す。図１Ａには、半導体基板１１上にゲート構造物１０が形成されたことを示す。ゲート構造物１０は、ポリシリコン（ｐｏｌｙ−ｓｉ）ゲート電極１０ａ、及びゲート電極１０ａと半導体基板１１との間に介在するゲート誘電膜１０ｂを備える。従来のゲートスタックデザインでは、ゲート誘電膜１０ｂは、例えば、シリコン酸化膜を熱的に成長させることによって形成した。従来のゲート構造物１０は、ナノスケールＣＭＯＳ技術で性能向上を満足させるのに不十分である。例えば、ナノスケールデザインルールでは、ポリシリコンゲート電極１０ａのコンタクト面積がかなり縮まるため、装置の性能に適当に要求されるゲートキャパシタンスを維持するために、シリコン酸化膜のようなゲート誘電膜１０ｂの厚さの減少も要求される。
ポリシリコンゲートスタック構造（図１Ａに図示）を非常に薄いゲート誘電膜で形成する時、ポリシリコンゲートの空乏領域（すなわち、ＰＤＥ（ｐｏｌｙ−ｇａｔｅ ｄｅｐｌｅｔｉｏｎ）効果）とゲートの高抵抗（小さくなったポリゲート）のために、装置の性能はかなり低下し、他の周知の問題によってゲート誘電膜トンネリング漏れ電流は増加しうる。特に、薄い空乏層がポリシリコンゲート電極１０ａと薄いゲート誘電膜１０ｂとの間に形成されれば、ゲート等価酸化膜の厚さが増加し、その結果、全体的なゲートキャパシタンスが減少する。
このような問題を解決するために、非常に薄いゲート誘電膜で形成されたポリシリコンゲートスタックと関連して、ゲート誘電膜として高誘電ゲート誘電物質が考慮されている。このような高誘電物質は、同等な効果の酸化膜厚さの下で厚いゲート誘電膜を可能にする。このようなアプローチは、ゲート誘電膜トンネリング漏れ電流を除去するのに効果的であるが、高誘電物質で形成されるポリシリコンゲート電極との接触時に問題が発生する。例えば、拡散防止膜がない場合、高誘電膜内の酸素がポリシリコンゲート電極に容易に広がって、界面にシリコン酸化膜が形成される。その結果、ゲートのキャパシタンスが減少しうる。また、高誘電膜で形成されたゲートスタック構造物は、ポリシリコンゲート電極との接触時にＰＤＥ効果を克服できなくなる。
ナノスケールＣＭＯＳ装置の進歩されたゲートスタックの解決は、高誘電膜及び金属ゲート電極を採用してゲート空乏領域問題、ゲート誘電トンネリング漏れ電流及びキャパシタンス側面の等価厚さの縮少制限などを解決する。図１Ｂには、ＣＭＯＳゲート構造物２０が半導体基板２１上に形成されたことを示す。ゲート構造物２０は、ポリシリコンゲート電極２０ａ、ゲート誘電膜２０ｂ及びポリシリコン電極２０ａとゲート誘電膜２０ｂとの間に介在する金属ゲート膜２０ｃを備える。従来のデザインでは、ＰＭＯＳとＮＭＯＳゲートスタックすべての金属ゲート膜として、同じ金属物質が使われる。金属ゲート膜２０ｃがゲート空乏層効果及びポリシリコンゲートからゲート誘電膜内にドーパントが広がることを効果的に防止する。このようなアプローチの欠点は、ＰＭＯＳ及びＮＭＯＳトランジスタのしきい電圧が介在する金属ゲート膜２０ｃの仕事関数により決定されることである。
理想的に言えば、それぞれのバルクシリコンＮＭＯＳ及びＰＭＯＳトランジスタに対して仕事関数を持つ金属ゲートは、シリコンの伝導帯エッジ及び原子が電子帯エッジに対応することに適している。しかし、単一仕事関数金属ゲート技術は、ＮＭＯＳ及びＰＭＯＳトランジスタに対する適切な仕事関数間に均衡を合せなければならない。例えば、ＮＭＯＳ及びＰＭＯＳトランジスタの金属ゲート膜は、半導体膜の伝導帯及び原子が、電子帯エネルギーレベル間に一つのフェルミレベルを持つ金属で形成されうる。このようなアプローチの欠点は、チャンネルカウンタドーピング技術を使用することによって、トランジスタのしきい電圧が効果的に減少しないレベルに増加することである。
したがって、二重仕事関数金属ゲートＣＭＯＳ技術は、Ｓｉの伝導帯及び原子が電子帯エッジに対応するフェルミレベルまたは仕事関数を持つ互いに異なる金属でＮＭＯＳ及びＰＭＯＳゲートスタックの金属ゲート膜を形成することである。例えば、ＮＭＯＳゲートスタック内の金属膜は、ｎ＋でドーピングされたシリコン膜の伝導帯のエネルギーレベルに類似したフェルミレベルを備える金属で形成できる。そして、ＰＭＯＳゲートスタックの金属膜は、Ｐ＋でドーピングされたシリコン膜の原子が電子帯のエネルギーレベルに類似したフェルミレベルを備える金属で形成できる。
二重仕事関数金属ゲート技術の発展は、ＣＭＯＳ工程技術の集積化に対しても適切であり、ＮＭＯＳ及びＰＭＯＳゲート仕事関数を分離して調節できる金属の選択に関する技術的な変化をもたらす。特別な場合として、二重金属ゲート製造工程中にゲート仕事関数の厳格な調節及び再現性を可能にするために、ゲートスタックとして使われる与えられたゲート金属／誘電物質の物質特性が考慮される。また、電気的性能またはゲートスタック構造の予想寿命及びその他の信頼性が減少することを考慮して、ゲート誘電膜の欠陥を防止するための薄膜工程技術の種類が考慮されなければならない。
例えば、従来の二重金属ゲートスタック製造工程は、半導体基板上にゲート誘電膜を形成し、ゲート誘電膜上に第１金属膜を形成し、第１金属膜は、例えば、ＮＭＯＳゲートに対する仕事関数として設定することを含む。以後、第１金属膜をパターニングしてＰＭＯＳ領域内に第１金属膜の一部を除去できる。次いで、ＰＭＯＳ領域内にゲート誘電膜が露出された上に第２金属膜を形成する。第２金属膜は、例えば、ＰＭＯＳゲートに対する仕事関数として設定する。第１金属膜上に形成された第２誘電膜をエッチングして、ＮＭＯＳ領域内の第２金属膜の一部を除去できる。このような工程で、第１金属膜がエッチングされる時に、ＰＭＯＳ活性領域内のゲート誘電膜はエッチング停止膜として使うことができる。同時に、ＰＭＯＳスタック内のゲート誘電膜はこのような工程により損傷される恐れがある。
従来の他の技術では、第１金属膜をパターニングした後（金属エッチング工程）、ゲート誘電膜を除去し、新たなゲート誘電膜を形成する（例えば、損傷可能性のあるゲート誘電膜を除去する）。このようなアプローチは、ゲート誘電膜の質を向上させるのに効果的であるが、新たなゲート誘電膜を製造する間に結果的に第１金属膜を損傷させる。例えば、ゲート誘電膜である酸化膜を熱的に成長させる酸化工程時に第１金属膜が酸化されうる。また、薄膜蒸着技術（例えば、ＰＶＤ）を利用して新たな誘電膜を形成するが、活性シリコン及びゲート誘電膜の露出された領域はプラズマ工程中に損傷されうる。
特開２００５−２２３２８９号公報
本発明が解決しようとする技術的課題は、ＰＭＯＳ及びＮＭＯＳ装置の仕事関数を独立的に調節できる半導体装置を提供することである。
本発明が解決しようとする他の技術的課題は、ＰＭＯＳ及びＮＭＯＳ装置の仕事関数を独立的に調節できる半導体装置の製造方法を提供することである。
本発明の技術的課題は、上記技術的課題に制限されず、言及されていない他の目的は下の記載から当業者に明確に理解できるであろう。
前記技術的課題を達成するための本発明の一実施形態による半導体装置は、半導体基板上にＰＭＯＳ及びＮＭＯＳ装置を備える二重ゲートＣＭＯＳ装置が形成された半導体基板を備え、前記ＰＭＯＳ装置は、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された第１導電膜、前記第１導電膜上に形成された第２導電膜及び前記第２導電膜上に形成された第３導電膜を備える第１ゲートスタックを備え、前記ＮＭＯＳ装置は、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された第１導電膜、前記第１導電膜上に形成された第２導電膜を備える第２ゲートスタックを備え、前記第１及び第２ゲートスタックの第２導電膜は、互いに異なる導電物質で形成されている。
また、前記技術的課題を達成するための本発明の他の実施形態による半導体装置は、 第１ＭＩＰＳ（Ｍｅｔａｌ Ｉｎｓｅｒｔｅｄ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）ゲートスタックを備えるＰＭＯＳ装置、第２ＭＩＰＳゲートスタックを備えるＮＭＯＳ装置を備える二重ゲートＣＭＯＳ装置が半導体基板の前面に形成された半導体基板を備え、前記第１及び第２ＭＩＰＳゲートスタックは、それぞれ前記半導体基板上に形成されたゲート絶縁膜、ポリシリコン電極及び前記ゲート絶縁膜とポリシリコン電極との間に介在された金属挿入膜を備え、前記第１ＭＩＰＳゲートスタックの前記金属挿入膜は、少なくとも第１、第２及び第３の金属膜の積層膜を備え、前記第２ＭＩＰＳゲートスタックの前記金属挿入膜は、少なくとも第１金属膜を備える。
また、本発明の他の技術的課題を達成するための本発明の一実施形態による半導体装置の製造方法は、半導体基板上にＣＭＯＳ装置の活性領域を定義し、前記活性領域は、ＮＭＯＳ装置領域及びＰＭＯＳ装置領域を備え、前記半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１導電膜を形成し、前記第１導電膜上に第２導電膜を形成し、前記第２導電膜上に第３導電膜を形成し、エッチング工程を行って、前記第１ＮＭＯＳ装置領域内で前記第３及び第２導電膜を前記第１導電膜までエッチングし、前記ＰＭＯＳ領域内に第１ゲート構造物を形成し、前記ＮＭＯＳ領域内に第２ゲート構造物を形成し、前記第１ゲート構造物は、前記ゲート絶縁膜、第１及び第２導電膜から形成し、前記第２ゲート構造物は、前記ゲート絶縁膜及び前記第１導電膜から形成することを備える。
本発明の一実施形態による半導体装置は、ＰＭＯＳ及びＮＭＯＳ装置の仕事関数を独立的に調節できる工程技術を利用して形成された二重仕事関数金属ゲート構造物を具備し、ゲート絶縁膜の信頼性に影響を与えることを相当低減または除去できる。
その他の実施例の具体的な事項は詳細な説明及び図面に含まれている。
本発明の利点及び特徴、そしてこれを達成する方法は添付された図面に基づいて詳細に後述されている実施例を参照すれば明確になる。しかし、本発明は以下で開示される実施例に限定されるものではなく、この実施例から外れて多様な形に実現でき、本明細書で説明する実施例は本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に報せるために提供されるものである。本発明は請求項及び発明の詳細な説明によってのみ定義される。なお、明細書全体にわたって同一の参照符号は同一の構成要素を示す。
空間的に相対的な用語である“下（ｂｅｌｏｗ）”、“下に（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”などは、図面に示されたように１つの素子または構成要素及び他の素子または構成要素との相関関係を容易に記述するために使われている。空間的に相対的な用語は、図面に示されている方向に加えて使用時または動作時に素子の互いに異なる方向を含む用語と理解しなければならない。例えば、図面に示されている素子をひっくり返す場合、他の素子または図面に対して“下（ｂｅｌｏｗ）”または“下に（ｂｅｎｅａｔｈ）”と説明された 素子が他の素子または図面の“上（ａｂｏｖｅ）”にあるようになる。したがって、例示的な用語である“下（ｂｅｌｏｗ）”は、上（ａｂｏｖｅ）及び下（ｂｅｌｏｗ）の方向をいずれも含みうる。前記素子は、その他の方向に向うことができ、空間的に相対的な技術語がそれによって解釈されて使われうる。
図２は、本発明の一実施形態による二重仕事関数金属ゲートスタック構造を備えるＣＭＯＳトランジスタ対の断面図である。特に、図２を参照すれば、半導体装置１００は、ＮＭＯＳトランジスタ領域１０１ａ及びＰＭＯＳトランジスタ領域１０１ｂを備える半導体基板１０１を備える。ＮＭＯＳトランジスタ領域１０１ａは、ｐ不純物でドーピングされたウェル内にｎ不純物でドーピングされたドレイン及びソース領域１７０を備えるＮＭＯＳトランジスタを備える。そして、ゲートスタック構造物１４０は、ゲート誘電膜１０３ａ及びゲート電極１４１を備える。ゲート電極１４１は、ゲート誘電膜１０３ａ上に形成された第１導電膜１１１ａ及び第１導電膜１１１ａ上に形成された第２導電膜１２０ａを備える。選択的な界面膜１０２ａは、ゲート誘電膜１０３ａと基板との間に介在される。
ＰＭＯＳトランジスタ領域１０１ｂは、ｎ不純物でドーピングされたウェル内にｐ不純物でドーピングされたドレイン及びソース領域１７１を備えるＰＭＯＳトランジスタを備える。そして、ゲートスタック構造物１５０は、ゲート誘電膜１０３ｂ及びゲート電極１５１を備える。ゲート電極１５１は、ゲート誘電膜１０３ｂ上に第１導電膜１１１ｂ、第２導電膜１１３ｂ、第３導電膜１１５ｂ及び第４導電膜１２０ｂを備える。それぞれのＮＭＯＳ及びＰＭＯＳトランジスタのゲート構造物１４０、１５０は、側壁表面上に形成されたそれぞれの絶縁スペーサ１６０ａ、１６０ｂ及び各ゲートスタック１４０、１５０の最上表面の上部に形成された絶縁キャップ１３０ａ、１３０ｂを備える。
図２のＣＭＯＳトランジスタの一実施形態で、ＮＭＯＳゲート構造物１４０は、ゲート誘電膜１０３ａとポリシリコン膜１２０ａとの間に介在された第１導電膜１１１ａ（単一金属膜）を備える金属が挿入されたゲート膜を備える。選択的な界面膜１０２ｂは、ゲート誘電膜１０３ｂと基板との間に介在される。ＰＭＯＳゲート構造物１５０は、ゲート誘電膜１０３ｂとポリシリコン膜１２０ｂとの間に介在された３重導電膜１１１ｂ／１１３ｂ／１１５ｂの金属が挿入されたゲート膜を備える。
第１導電膜１１１ａは、第１金属性物質で形成され、ＮＭＯＳトランジスタのしきい電圧を調節し、ｐ不純物でドーピングされたシリコンの仕事関数に類似した仕事関数を備えるＮＭＯＳゲートに適切な厚さに形成される。金属が挿入されたＰＭＯＳゲートスタック１５０は、ＰＭＯＳ装置のしきい電圧を調節し、ｎ不純物でドーピングされたシリコンの仕事関数に類似または同じ効果の仕事関数に適当な物質及び厚さに三重金属膜１１１ｂ／１１３ｂ／１１５ｂが形成される。
ゲートスタック１４０、１５０の形成時に二重ゲート仕事関数をよく調節できる多様な誘電物質／金属物質システムが考慮される。例えば、ＣＭＯＳトランジスタのしきい電圧特性について、挿入された金属としてＴａＮ効果が考慮されてきた。一般的に、ＴａＮゲート膜の厚さ関数が増加するにつれてＮＭＯＳトランジスタのしきい電圧がかなり増加する。一方、ＴａＮゲート膜の厚さが増大するにつれて、ＰＭＯＳトランジスタのしきい電圧は多少減少するか、または同等である。例えば、挿入された金属膜としてＴａＮが使用されたことと、ゲート誘電膜としてＨｆＯ２を使用したＮＭＯＳ及びＰＭＯＳトランジスタのしきい電圧の効果は、図４Ａ及び図４Ｂにそれぞれ図示されている。図示されたように、ＮＭＯＳに薄いＴａＮ膜（１０Å）を、ＰＭＯＳには厚いＴａＮ膜（４０Å）を使用して、各ＮＭＯＳ及びＰＭＯＳトランジスタが一般的に得られるしきい電圧の範囲は、約０．５５ないし０．６Ｖである。
ＡｌＮのような物質からなる金属ゲート膜がＰＭＯＳトランジスタのしきい電圧をさらに低めることができると確実視されている。例えば、図４Ｂに図示されたように、挿入された金属膜としてＴａＮ（４０Åの厚さ）を用い、ゲート誘電膜としてＨｆＯ２を用いたＰＭＯＳトランジスタは、２０Å厚さの二層のＴａＮ膜（または、ＴａＮと類似した特徴を持つ物質）間に薄い（例えば、１０Å）ＡｌＮ膜（類似した特徴を持つ物質）が介在された場合、しきい電圧の減少効果が高かった。
一実施形態において、ＮＭＯＳゲート電極に対して約４．０ないし４．４ｅＶの仕事関数を提供する第１導電膜１１１が形成される。第１導電膜１１１は、Ｗ、ＭＯ、Ｔｉ、Ｔａ、Ａｌ、Ｈｆ、またはＺｒのような金属物質、または金属窒化物、またはアルミニウムまたはシリコンでドーピングされた金属窒化物で形成されうる。特に、第１導電膜１１１ａは、ＮＭＯＳ装置のしきい電圧に該当する仕事関数に適したＴｉＮまたはＴａＮのような金属窒化物で形成されうる。
また、本発明の一実施形態において、積層の導電膜１１１ｂ／１１３ｂ／１１５ｂは導電物質で形成され、ＰＭＯＳゲート電極に適した仕事関数である約４．７ないし５．１ｅＶの範囲になるように所定の厚さに形成される。特に、第１導電膜１１ｂの物質及び厚さはＮＭＯＳゲート電極の仕事関数に決定され（ゲートスタック１４０の第１導電膜１１１ａは、ｎ型シリコンに適した仕事関数を含む）、第２導電膜１１３ｂは、ＰＭＯＳゲート電極の仕事関数を効果的に増加させるのに適した仕事関数を含む金属を使用して、ＰＭＯＳゲート１５０の仕事関数を調節する。
第２導電膜１１３ｂは、Ａｌ、Ｌａ、Ｙのような金属物質で形成される酸化物または窒化物で形成されうる。第３導電膜１１５ｂは、導電物質で形成され、ＰＭＯＳトランジスタのしきい電圧をさらに低減させうる厚さに形成される。第３導電膜１１５ｂは、第１導電膜１１１ｂの物質と同等または類似した物質で形成されうる。例えば、第３導電膜１１５ｂは、Ｗ、ＭＯ、Ｔｉ、Ｔａ、Ａｌ、Ｈｆ、またはＺｒからなる金属窒化物またはアルミニウムまたはシリコンでドーピングされた金属窒化物で形成できる。
本発明の一実施形態で、高誘電物質膜／薄いＴａＮ金属膜／ポリシリコンゲート電極でＮＭＯＳゲートスタック１４０が形成され、高誘電物質膜／薄いＴａＮ金属膜／薄いＡｌＮ膜／薄いＨｆＮ膜／ポリシリコンゲート電極でＰＭＯＳゲートスタック１５０が形成される時、ＣＭＯＳトランジスタに対して二重仕事関数の調節を得ることができる。一実施形態で、ＰＭＯＳゲートの第１、第２及び第３導電膜１１１ｂ／１１３ｂ／１１５ｂは、それぞれのＴａＮ（またはＴｉＮ）、ＡｌＮ（またはＡｌＯ）及びＨｆＮ（またはＴａＮ）のような互いに異なる導電物質で形成される。
ＴａＮ及びＨｆＮ膜は、ＰＭＯＳ装置の相対的に安定したしきい電圧を提供できる厚さに備えられる。そして、介在されたＡｌＮ膜は、ＰＭＯＳ装置のしきい電圧を低減させてさらに調節しやすく調節された仕事関数を提供する。
他の実施形態では、ゲート誘電膜とポリシリコン膜との間に介在された三重導電膜が積層されたものを含む金属が挿入されたゲート膜のＮＭＯＳゲート構造物ＣＭＯＳトランジスタが提供されうる。ＮＭＯＳゲートスタックの金属が挿入された膜は、ＰＭＯＳ装置のしきい電圧を調節し、ｐ不純物でドーピングされたシリコンの仕事関数と同等または類似したＮＭＯＳの仕事関数を提供できる物質及び厚さの三重金属膜で形成されうる。
また、ＰＭＯＳゲート構造物は、ゲート誘電膜とポリシリコン膜との間に介在された第１導電膜（単一金属膜）を備える金属が挿入されたゲート膜を備えることができる。そして、金属膜は、第１導電性物質及びＰＭＯＳトランジスタのしきい電圧を調節し、ｎ不純物でドーピングされた仕事関数に類似したＰＭＯＳの仕事関数を含む厚さに形成できる。
当業者は、ゲートスタックの形成は、適用しようとする仕事関数及び所望の仕事関数の調節によって多様な物質で行えると理解でき、前述したゲートスタックは、単に例示に過ぎない。また、ゲート膜の形成に使われる物質は、工程の複雑性（例えば、ゲート膜の界面での相互作用）及び適用する製造工程によって多様に変わりうる。
図３Ａないし図３Ｅは、本発明の一実施形態による二重仕事関数を含むＣＭＯＳ半導体装置の製造方法を示した断面図である。
図３Ａは、バルク半導体基板１０１に初期工程を始めるステップを示す。まず、公知の技術を使用して、それぞれシリコン基板１０１の表面内にｐ不純物でドーピングされ、かつｎ不純物でドーピングされたウェル（すなわち、活性領域）を備えるＮＭＯＳ及びＰＭＯＳトランジスタ領域１０１ａ、１０１ｂを形成する。例えば、ＳＴＩ工程または部分酸化工程（ＬＯＣＯＳ）を利用して、ＮＭＯＳ及びＰＭＯＳ活性領域１０１ａ、１０１ｂを定義する分離領域を形成し、イオン注入工程で活性領域にドーピングしてｎ不純物でドーピングされ、かつｐ不純物でドーピングされた所定のウェルを形成する。
以後、選択的な界面膜１０２が基板１０１上に形成され、界面膜１０２上にゲート誘電膜１０３が形成されうる。一実施形態で、ゲート誘電膜１０３は、熱酸化工程によりシリコン酸化膜で形成されうる。他の実施形態で、ゲート誘電膜１０３は、窒素雰囲気で熱処理工程でシリコン窒化膜で形成されうる。ゲート誘電膜１０３がシリコン酸化膜またはシリコン窒化膜で形成される時、界面膜１０２は不要になる。望ましくは、シリコン酸化膜またはシリコン窒化膜である時、ゲート誘電膜１０３が約１０ないし６０Åの厚さ範囲に形成されうる。
ゲート誘電膜１０３がゲート誘電物質とシリコン基板１０１との反応を防止するために高誘電物質で形成される時、界面膜１０２が形成されることが望ましい。オゾンガス及びオゾン水を含む洗浄工程により約１．５ｎｍ未満の厚さ範囲の薄い界面膜１０２が形成されうる。
ゲート誘電膜１０３は、シリコン酸化膜より相対的に誘電定数の大きい高誘電物質でありうる。例えば、高誘電膜１０３は、誘電定数８またはそれより高いハフニウム酸化膜、ハフニウムシリコン酸化膜、ランタン酸化膜、ジルコニウム酸化膜、ジルコニウムシリコン酸化膜、タンタル酸化膜、チタン酸化膜、ＧｄＯ、イットリウム酸化膜またはアルミニウム酸化膜、シリケート膜またはこれらの組み合わせからなる物質でありうる。高誘電膜１０３は、公知のようにＣＶＤ、ＰＶＤまたはＡＬＤのような蒸着技術を使用して形成できる。
蒸着後にアニール（ＰＤＡ）工程は高誘電膜１０３を稠密にするために、Ｎ２、ＮＯ、Ｎ２Ｏ、Ｏ２またはＨＮＨ３ガス雰囲気で、約７５０ないし１０５０℃の温度範囲内で実施できる。ゲート誘電膜１０３は、誘電定数８より大きい誘電定数を持つ物質で形成できる。ゲート誘電膜１０３を形成するための高誘電物質物質の誘電定数によって、ゲート誘電膜の厚さ１０３は多様に変わりうる。例えば、高誘電物質は、１０ないし２０Åの範囲でありうる。
次いで、図３Ｂを参照すれば、ゲート誘電膜１０３上の第１導電膜１１を形成し、第１導電膜１１１上に第２導電膜１１３を蒸着し、第２導電膜１１３上に第３導電膜１１５を蒸着する工程の連続である。
導電膜１１１、１１３、１１５は金属物質で形成され、ＮＭＯＳ及びＰＭＯＳゲート電極の二重仕事関数を定義する所定の厚さに形成される。一方、ゲートスタックの損傷をかなり低減または除去するために、ウェル調節工程を利用してゲートスタックを形成する。
本発明の一実施形態で、第１導電膜１１１は導電性物質で形成され、ＮＭＯＳゲート電極の仕事関数を定義する（ＮＭＯＳトランジスタのしきい電圧を定義する）所定の厚さに形成される。一実施形態において、第１導電膜１１１を形成してＮＭＯＳゲート電極に対する約４．０ないし４．６ｅＶの仕事関数を提供する。第１導電膜１１１は、Ｗ、ＭＯ、Ｔｉ、Ｔａ、Ａｌ、Ｈｆ、またはＺｒのような金属物質、または金属窒化物、またはアルミニウムまたはシリコンでドーピングされた金属窒化物で形成されうる。特に、第１導電膜１１１は、ＴｉＮまたはＴａＮのような金属窒化物質で形成され、後述するような以後のエッチング工程時、第２導電膜１１３及び第３導電膜１１５に対して良いエッチング選択比を提供できる。第１導電膜１１１は、約５ないし６０Åの厚さ範囲内で形成できる。
また、本発明の一実施形態で、積層された導電膜１１１／１１３／１１５は導電性物質で形成され、ＰＭＯＳゲート電極の効果的な仕事関数（ＰＭＯＳトランジスタのしきい電圧を定義する）を提供できる所定の厚さに形成される。
一実施形態において、積層導電膜１１１／１１３／１１５が形成されて、ＰＭＯＳゲート電極に対して約４．７ないし５．１ｅＶで効果的な仕事関数を提供する。
特に、第１導電膜は、ＮＭＯＳゲート電極の仕事関数を定義するように決定され（第１導電膜１１１は、ｎ−型シリコンの仕事関数に類似した仕事関数を含む）、第２導電膜１１３は、ｐ−型シリコンの仕事関数に類似した仕事関数を提供するＰＭＯＳゲート電極の仕事関数を効果的に増加させるのに適した仕事関数を含む金属を使用して、ＰＭＯＳゲートの仕事関数を調節する。
前述したように、第２導電膜１１３は、シリコン酸化膜、シリコン窒化膜またはＡｌ、Ｌａ、Ｙのような金属物質または金属窒化膜で形成されうる。第２導電膜１１３は、使われた物質によって約１ないし３０Åの厚さの範囲内で形成できる。
また、本発明の一実施形態で、第３導電膜１１５は、導電性物質で形成され、ＰＭＯＳトランジスタのしきい電圧をさらに低下させることができる厚さに形成される。第３導電膜１１５は、第１導電膜１１１と類似または同等な物質で形成されうる。例えば、第３導電膜は、Ｗ、ＭＯ、Ｔｉ、Ｔａ、Ａｌ、Ｈｆ、またはＺｒのような金属物質、または金属窒化物、またはアルミニウムまたはシリコンでドーピングされた金属窒化物で形成されうる。
図３Ｃを参照すれば、ＮＭＯＳ領域１０１ａを露出させてＰＭＯＳ領域１０１ｂは覆うフォトレジストパターン１１７を第３導電膜１１５上に形成する。
第３導電膜１１５及び第２導電膜１１３は順にエッチングされてＮＭＯＳ領域１０１ａから除去される。金属膜及びゲート誘電膜に対する欠陥を防止するエッチング技術を利用して、エッチング工程が行われうる。
例えば、本発明の一実施形態で、第２導電膜１１３及び第３導電膜１１５を形成する物質が第１導電膜１１１の物質よりさらに大きいエッチング率を持つように選択できる。
具体的な例として、ＨＦ溶液に対する第２導電膜１１３及び第３導電膜１１５のエッチング率が第１導電膜１１１のエッチング率より大きいウェットエッチング工程で行える。それにより、第２導電膜１１３及び第３導電膜１１５は、ＨＦ溶液を使用して容易に除去され、第１導電膜１１は、エッチング防止膜であって、エッチング工程中に露出されないＮＭＯＳゲート誘電膜１０３ａの損傷を防止できる。
例えば、ＴａＮまたはＴｉＮで形成されたゲート膜は、２００：１のＨＦ溶液には溶解されない。ＨｆＮ及びＡｌＮのような物質で形成されたゲート膜は、ＨＦ溶液で容易に溶解される。それにより、ＴａＮで形成された第１導電膜１１１、ＡｌＮで形成された第２導電膜１１３、ＨｆＮで形成された第３導電膜を仮定するとき、ＮＭＯＳ領域１０１ａ内のＡｌＮ及びＨｆＮで形成された第２及び第３導電膜の一部が容易にエッチングされて（高いエッチング率で）、ＴａＮからなる第１導電膜１１１のエッチングや損傷なしに第１導電膜１１１を露出させる。
次いで、図３Ｄを参照すれば、公知の技術を利用してフォトレジストパターン１１７を除去する。例えば、フォトレジストパターン１１７は、Ｏ２雰囲気またはＨ２、Ｎ２、ＮＨ３またはＨＥ雰囲気でアッシング工程を利用して除去できる。Ｏ２を使用しない雰囲気では、プラズマが形成され、ＣＦ４のようなフッ素系のガスを追加してフォトレジスタパターンの除去率を高めることができる。Ｏ２を使用しないアッシング工程は、ゲート誘電膜１０３の露出された部分が損傷したり、劣化することを防止して有利である。
次いで、また他の導電膜１２０が基板１０１上に形成される。例えば、導電膜１２０は、ポリシリコン、金属酸化膜、金属窒化膜、シリサイドまたは他の適した金属物質で形成できる。導電膜１２０は、ＮＭＯＳゲートスタック１４０の第３導電膜１２０ａであり、ＰＭＯＳゲートスタック１５０の第４導電膜１２０ｂで形成される（図２参照）。導電膜１２０は、公知の技術で形成され、使われた物質によって順次に平坦化できる。
次いで、公知の技術を利用してハードマスク膜１３０を形成し、かつパターニングしてマスクパターン１３０ａ、１３０ｂを形成する。マスクパターン１３０ａ、１３０ｂは、それぞれのＮＭＯＳ領域１０１ａ及びＰＭＯＳ領域１０１ｂ内でのゲートスタック領域を定義する。例えば、ハードマスク膜１３０は、例えば、ＣＶＤまたはＡＬＤ工程を利用してシリコン窒化膜または他の絶縁物質に適した物質で形成できる。そして、順次にフォトリソグラフィ工程を利用してパターニングできる。
以後、エッチングマスクとしてマスクパターン１３０ａ、１３０ｂを利用して異方性エッチング工程を行って、表面から基板１０１にエッチングする。これにより、図３Ｄに示したようにゲートスタック構造物１４０、１５０を形成する。以後、公知の工程ステップによってゲートスタック１４０、１５０の側壁スペーサ１６０ａ、１６０ｂ及びＮＭＯＳ及びＰＭＯＳトランジスタのソース−ドレイン拡散領域１７０、１７１を形成できる。
以上、添付図を参照して本発明の実施例を説明したが、本発明が属する技術分野における当業者ならば本発明がその技術的思想や必須特徴を変更せずとも他の具体的な形に実施されうるということが理解できるであろう。したがって、前述した実施例は全ての面で例示的なものであって、限定的なものではないと理解しなければならない。
本発明は、ＰＭＯＳ及びＮＭＯＳの個別的に仕事関数を調節できる半導体装置及びその製造方法関連の技術分野に好適に用いられる。
従来のＭＯＳＦＥＴトランジスタのゲートスタック構造の断面図である。 従来のＭＯＳＦＥＴトランジスタのさらに他のゲートスタック構造の断面図である。 本発明の一実施形態によって二重仕事関数金属ゲート構造物を備えるＣＭＯＳトランジスタ対の断面図である。 本発明の一実施形態による図２のＣＭＯＳトランジスタ対の多様な製造工程の断面図である。 本発明の一実施形態による図２のＣＭＯＳトランジスタ対の多様な製造工程の断面図である。 本発明の一実施形態による図２のＣＭＯＳトランジスタ対の多様な製造工程の断面図である。 本発明の一実施形態による図２のＣＭＯＳトランジスタ対の多様な製造工程の断面図である。 本発明の一実施形態による図２のＣＭＯＳトランジスタ対の多様な製造工程の断面図である。 ＮＭＯＳ装置に対するゲート金属膜の厚さの関数としてしきい電圧の実験データを示したグラフである。 ＰＭＯＳ装置に対するゲート金属膜の厚さの関数としてしきい電圧の実験データを示したグラフである。
符号の説明
１０１ａ ＮＭＯＳトランジスタ領域
１０１ｂ ＰＭＯＳトランジスタ領域
１０２ａ 界面膜
１１１ａ、１１１ｂ 第１導電膜
１１３ｂ ＰＭＯＳ第２導電膜
１１５ｂ ＰＭＯＳ第３導電膜
１２０ａ ＮＭＯＳ第２導電膜
１２０ｂ ＰＭＯＳ第４導電膜
２１２ 第２絶縁膜
２１４ フローティングゲート

Claims (40)

  1. 半導体基板上にＰＭＯＳ及びＮＭＯＳ装置を備える二重ゲートＣＭＯＳ装置が形成された半導体基板を備え、
    前記ＰＭＯＳ装置は、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された第１導電膜、前記第１導電膜上に形成された第２導電膜及び前記第２導電膜上に形成された第３導電膜を備える第１ゲートスタックを備え、
    前記ＮＭＯＳ装置は、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された第１導電膜、前記第１導電膜上に形成された第２導電膜を備える第２ゲートスタックを備え、
    前記第１及び第２ゲートスタックの前記第２導電膜は、互いに異なる導電物質で形成されたことを特徴とする半導体装置。
  2. 前記第１及び第２ゲートスタックの前記第１導電膜は、同じ物質で形成され、実質的に同じ厚さを持つことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１及び第２ゲートスタックの前記第１導電膜は、金属窒化物で形成されたことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１及び第２ゲートスタックの前記第１導電膜は、ＴａＮまたはＴｉＮで形成されたことを特徴とする請求項３に記載の半導体装置。
  5. 前記第１及び第２ゲートスタックの前記第１導電膜の厚さ及び導電性物質は、前記ＮＭＯＳ装置の仕事関数を調節するように選択されたことを特徴とする請求項２に記載の半導体装置。
  6. 前記第１ゲートスタックの前記第２導電膜の厚さ及び導電性物質は、前記ＰＭＯＳ装置の仕事関数を調節するように選択されたことを特徴とする請求項２に記載の半導体装置。
  7. 前記第１ゲートスタックの前記第１及び第２導電膜は、互いに異なる金属窒化物で形成されたことを特徴とする請求項１に記載の半導体装置。
  8. 前記金属窒化物は、ＴｉＮ、ＴａＮ、またはＡｌＮを含むことを特徴とする請求項７に記載の半導体装置。
  9. 前記第１ゲートスタックの前記第１、第２及び第３導電膜は、互いに異なる導電性物質で形成されたことを特徴とする請求項１に記載の半導体装置。
  10. ＨＦエッチング溶液に対して、前記第１ゲートスタックの前記第２及び第３導電膜を形成する他の物質は、前記第１導電膜を形成する物質よりさらに大きいエッチング率を持つことを特徴とする請求項９に記載の半導体装置。
  11. 前記ＰＭＯＳ装置の前記第１ゲートスタックの前記第１、第２、第３導電膜は、それぞれＴａＮ、ＡｌＮ及びＨｆＮで形成されたことを特徴とする請求項１０に記載の半導体装置。
  12. 前記ＰＭＯＳ装置の前記第１ゲートスタックの前記第１、第２、第３導電膜は、それぞれＨｆＮ、ＡｌＮ及びＴａＮで形成されたことを特徴とする請求項１０に記載の半導体装置。
  13. 前記第１及び第２ゲートスタックの前記ゲート絶縁膜は、８以上の誘電定数を持つ誘電物質で形成されたことを特徴とする請求項１に記載の半導体装置。
  14. 前記ゲート誘電膜と前記基板との間に界面膜がさらに介在することを特徴とする請求項１３に記載の半導体装置。
  15. 前記第１及び第２ゲートスタックの前記ゲート絶縁膜は、ハフニウム酸化膜、ハフニウムシリコン酸化膜、ランタン酸化膜、ジルコニウム酸化膜、ジルコニウムシリコン酸化膜、タンタル酸化膜、イットリウム酸化膜またはアルミニウム酸化膜で形成されたことを特徴とする請求項１３に記載の半導体装置。
  16. 前記ＰＭＯＳ装置の前記第１ゲートスタックは、前記第３導電膜上に形成された第４導電膜をさらに備えることを特徴とする請求項１に記載の半導体装置。
  17. 前記第２ゲートスタックの前記第２導電膜及び前記第１ゲートスタックの前記第４導電膜は、同じ導電物質で形成されたことを特徴とする請求項１６に記載の半導体装置。
  18. 前記第２ゲートスタックの前記第２導電膜及び前記第１ゲートスタックの前記第４導電膜は、ポリシリコン物質で形成されたことを特徴とする請求項１６に記載の半導体装置。
  19. 前記第１及び第２ゲートスタックの前記第１導電膜の厚さ範囲は、約５ないし６０Åであることを特徴とする請求項１に記載の半導体装置。
  20. 第１ＭＩＰＳ（Ｍｅｔａｌ Ｉｎｓｅｒｔｅｄ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）ゲートスタックを備えるＰＭＯＳ装置、第２ ＭＩＰＳゲートスタックを備えるＮＭＯＳ装置を備える二重ゲートＣＭＯＳ装置が半導体基板の前面に形成された半導体基板を備え、
    前記第１及び第２ＭＩＰＳゲートスタックは、それぞれ前記半導体基板上に形成されたゲート絶縁膜、ポリシリコン電極及び前記ゲート絶縁膜と前記ポリシリコン電極との間に介在する金属挿入膜を備え、
    前記第１ＭＩＰＳゲートスタックの前記金属挿入膜は、少なくとも第１、第２、第３金属膜の積層膜を備え、
    前記第２ＭＩＰＳゲートスタックの前記金属挿入膜は、少なくとも第１金属膜を備えることを特徴とする半導体装置。
  21. 前記第１及び第２ＭＩＰＳゲートスタックの前記第１金属膜は、約５ないし６０Åの同じ厚さ範囲内で同じ金属物質で形成されたことを特徴とする請求項２０に記載の半導体装置。
  22. 前記第１及び第２ＭＩＰＳゲートスタックの前記第１金属膜は、金属窒化物で形成されたことを特徴とする請求項２１に記載の半導体装置。
  23. 前記第１及び第２ＭＩＰＳゲートスタックの前記第１導電膜の厚さ及び金属窒化物は、前記ＮＭＯＳ装置の仕事関数を調節するように選択されたことを特徴とする請求項２２に記載の半導体装置。
  24. 前記第１ＭＩＰＳゲートスタックの前記第２導電膜の厚さ及び導電性物質は、前記ＰＭＯＳ装置の仕事関数を調節するように選択されたことを特徴とする請求項２１に記載の半導体装置。
  25. 前記第１ＭＩＰＳゲートスタックの前記第１、第２及び第３金属膜は、互いに異なる導電性物質で形成されたことを特徴とする請求項２０に記載の半導体装置。
  26. 前記第１ＭＩＰＳゲートスタックの前記第１、第２及び第３金属膜は、それぞれＴａＮ、ＡｌＮ及びＨｆＮで形成されたことを特徴とする請求項２５に記載の半導体装置。
  27. 前記第１ＭＩＰＳゲートスタックの前記第１、第２及び第３金属膜は、それぞれＨｆＮ、ＡｌＮ及びＴａＮで形成されたことを特徴とする請求項２５に記載の半導体装置。
  28. 前記第１及び第２ＭＩＰＳゲートスタックの前記ゲート絶縁膜は、誘電定数が約８以上である誘電物質で形成されたことを特徴とする請求項２０に記載の半導体装置。
  29. 前記ゲート絶縁膜と前記半導体基板との間に介在する界面膜をさらに備えることを特徴とする請求項２０に記載の半導体装置。
  30. 半導体基板上にＣＭＯＳ装置の活性領域を定義し、前記活性領域は、ＮＭＯＳ装置領域及びＰＭＯＳ装置領域を備え、
    前記半導体基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第１導電膜を形成し、
    前記第１導電膜上に第２導電膜を形成し、
    前記第２導電膜上に第３導電膜を形成し、
    エッチング工程を行って、前記第１ＮＭＯＳ装置領域内で前記第３及び第２導電膜を前記第１導電膜までエッチングし、
    前記ＰＭＯＳ領域内に第１ゲート構造物を形成し、前記ＮＭＯＳ領域内に第２ゲート構造物を形成し、前記第１ゲート構造物は、前記ゲート絶縁膜、第１及び第２導電膜から形成し、前記第２ゲート構造物は、前記ゲート絶縁膜及び前記第１導電膜から形成する二重ゲートＣＭＯＳ装置を備えることを特徴とする半導体装置の製造方法。
  31. エッチング工程を利用して前記第３及び第２導電膜のエッチング時に、前記第２及び第３導電膜のエッチング率が前記第１導電膜のエッチング率より大きくし、前記第１導電膜をエッチング停止膜として使うことを特徴とする請求項３０に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  32. 前記エッチング工程は、ＨＦ溶液を利用したウェットエッチング工程であることを特徴とする請求項３１に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  33. 前記第１導電膜はＴａＮ、前記第２導電膜はＡｌＮ、前記第３導電膜はＨｆＮで形成することを特徴とする請求項３２に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  34. 前記第１及び第２ゲート構造物の形成は、前記ＮＭＯＳ及びＰＭＯＳ領域上に第４導電膜を形成し、前記第４導電膜上に前記第１及び第２ゲート構造物のためのゲートパターンを定義するエッチングマスクを形成し、前記第４導電膜を基板までエッチングして前記第１及び第２ゲート構造物を形成することを特徴とする請求項３０に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  35. 前記第４導電膜は、ポリシリコンを含むことを特徴とする請求項３４に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  36. 前記第４導電膜は、金属物質を含むことを特徴とする請求項３４に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  37. 前記第４導電膜は、金属シリサイドまたは金属窒化物を含むことを特徴とする請求項３６に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  38. 前記ゲート絶縁膜の形成は、前記半導体基板上に界面膜を形成し、前記界面膜上にゲート誘電物質の膜を形成することを含むことを特徴とする請求項３０に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  39. 前記ゲート誘電物質は、８以上の誘電定数を持つことを特徴とする請求項３８に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
  40. 前記第１及び第２ゲートスタックの前記ゲート誘電物質のゲート絶縁膜は、ハフニウム酸化膜、ハフニウムシリコン酸化膜、ランタン酸化膜、ジルコニウム酸化膜、ジルコニウムシリコン酸化膜、タンタル酸化膜、イットリウム酸化膜またはアルミニウム酸化膜で形成することを特徴とする請求項３９に記載の二重ゲートＣＭＯＳ装置を備える半導体装置の製造方法。
JP2007016502A 2006-01-31 2007-01-26 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置 Pending JP2007208260A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20060009367 2006-01-31
US11/550,602 US20070178634A1 (en) 2006-01-31 2006-10-18 Cmos semiconductor devices having dual work function metal gate stacks
KR1020070000279A KR100827446B1 (ko) 2006-01-31 2007-01-02 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2007208260A true JP2007208260A (ja) 2007-08-16

Family

ID=39541606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016502A Pending JP2007208260A (ja) 2006-01-31 2007-01-26 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置

Country Status (5)

Country Link
US (2) US20070178634A1 (ja)
JP (1) JP2007208260A (ja)
KR (1) KR100827446B1 (ja)
CN (1) CN101013700A (ja)
DE (1) DE102007005328A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099747A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 半導体装置の製造方法
JP2009164207A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 半導体装置及びその製造方法
JP2009290200A (ja) * 2008-04-22 2009-12-10 Imec 二重仕事関数半導体デバイスおよびその製造方法
JP2010027716A (ja) * 2008-07-16 2010-02-04 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
WO2010016191A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 半導体装置及びその製造方法
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
JP2010073865A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置、及び半導体装置の製造方法
WO2010116587A1 (ja) * 2009-04-09 2010-10-14 パナソニック株式会社 半導体装置及びその製造方法
JP2011003899A (ja) * 2009-06-18 2011-01-06 Internatl Business Mach Corp <Ibm> 高ｋゲート誘電体のための、不純物酸素を捕捉する半導体構造および該構造を形成する方法（高ｋゲート誘電体のための捕捉金属スタック）
JP2011029483A (ja) * 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
JP2013524529A (ja) * 2010-04-09 2013-06-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果トランジスタを形成するための方法および電界効果トランジスタ・デバイス
JP2019075550A (ja) * 2017-10-16 2019-05-16 株式会社東芝 半導体装置および電気装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952118B2 (en) * 2003-11-12 2011-05-31 Samsung Electronics Co., Ltd. Semiconductor device having different metal gate structures
KR100814372B1 (ko) * 2007-01-24 2008-03-18 삼성전자주식회사 반도체 장치의 제조 방법
US7659156B2 (en) * 2007-04-18 2010-02-09 Freescale Semiconductor, Inc. Method to selectively modulate gate work function through selective Ge condensation and high-K dielectric layer
US20090008725A1 (en) * 2007-07-03 2009-01-08 International Business Machines Corporation Method for deposition of an ultra-thin electropositive metal-containing cap layer
US7625791B2 (en) * 2007-10-29 2009-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. High-k dielectric metal gate device structure and method for forming the same
JP2009141168A (ja) * 2007-12-07 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US8053306B2 (en) * 2007-12-13 2011-11-08 International Business Machines Corporation PFET with tailored dielectric and related methods and integrated circuit
US7728392B2 (en) * 2008-01-03 2010-06-01 International Business Machines Corporation SRAM device structure including same band gap transistors having gate stacks with high-K dielectrics and same work function
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8105931B2 (en) * 2008-08-27 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating dual high-k metal gates for MOS devices
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
US8207582B2 (en) * 2009-01-05 2012-06-26 Micron Technology, Inc. Semiconductor devices including dual gate structures
JP2010177240A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 半導体装置及びその製造方法
KR101589440B1 (ko) 2009-02-09 2016-01-29 삼성전자주식회사 듀얼 게이트 반도체 장치의 제조 방법
US8026539B2 (en) * 2009-02-18 2011-09-27 Globalfoundries Inc. Metal oxide semiconductor devices having doped silicon-compromising capping layers and methods for fabricating the same
JP2010232426A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置およびその製造方法
DE102009023376B4 (de) 2009-05-29 2012-02-23 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
CN101930979B (zh) * 2009-06-26 2014-07-02 中国科学院微电子研究所 控制器件阈值电压的CMOSFETs结构及其制造方法
US20100327364A1 (en) * 2009-06-29 2010-12-30 Toshiba America Electronic Components, Inc. Semiconductor device with metal gate
US20110095379A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Scaling of metal gate with aluminum containing metal layer for threshold voltage shift
US8268712B2 (en) 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor
US8343839B2 (en) * 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
KR101164973B1 (ko) * 2010-12-15 2012-07-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
US8674452B2 (en) * 2011-06-24 2014-03-18 United Microelectronics Corp. Semiconductor device with lower metal layer thickness in PMOS region
CN102856256B (zh) * 2011-06-29 2016-09-07 联华电子股份有限公司 半导体元件及其制作方法
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8766379B2 (en) 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
US8580635B2 (en) * 2011-12-05 2013-11-12 International Business Machines Corporation Method of replacing silicon with metal in integrated circuit chip fabrication
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US9202698B2 (en) 2012-02-28 2015-12-01 International Business Machines Corporation Replacement gate electrode with multi-thickness conductive metallic nitride layers
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8790973B2 (en) * 2012-04-12 2014-07-29 Globalfoundries Inc. Workfunction metal stacks for a final metal gate
CN103681802B (zh) * 2012-09-18 2016-09-14 中国科学院微电子研究所 一种半导体结构及其制作方法
CN103681801A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种半导体结构及其制作方法
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US9679984B2 (en) 2012-11-07 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure with multi-layer composition
US8878302B2 (en) * 2012-12-05 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having SiGe substrate, interfacial layer and high K dielectric layer
US9184096B2 (en) 2013-03-13 2015-11-10 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
KR20140122585A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9219155B2 (en) * 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
KR102212267B1 (ko) 2014-03-19 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102295641B1 (ko) 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법
US9859392B2 (en) * 2015-09-21 2018-01-02 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US9666574B1 (en) * 2015-11-30 2017-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device structure and manufacturing method thereof
US10256161B2 (en) 2016-02-17 2019-04-09 International Business Machines Corporation Dual work function CMOS devices
US11411095B2 (en) * 2017-11-30 2022-08-09 Intel Corporation Epitaxial source or drain structures for advanced integrated circuit structure fabrication
CN109979822B (zh) * 2017-12-28 2022-03-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10256099B1 (en) * 2018-03-09 2019-04-09 Sandisk Technologies Llc Transistors having semiconductor-metal composite gate electrodes containing different thickness interfacial dielectrics and methods of making thereof
US10580703B2 (en) 2018-05-02 2020-03-03 International Business Machines Corporation Multivalent oxide cap for multiple work function gate stacks on high mobility channel materials
KR102525163B1 (ko) * 2018-05-15 2023-04-24 삼성전자주식회사 집적회로 소자
KR102830292B1 (ko) * 2020-08-21 2025-07-03 삼성전자주식회사 반도체 장치
KR102861154B1 (ko) * 2021-02-22 2025-09-17 삼성전자주식회사 반도체 장치
CN117637614A (zh) * 2022-08-12 2024-03-01 长鑫存储技术有限公司 半导体结构及制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399356B1 (ko) 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
KR20030058664A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 형성 방법
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
US6794234B2 (en) * 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
KR100487525B1 (ko) 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
KR100899565B1 (ko) * 2002-10-21 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 듀얼 금속 게이트 형성방법
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
KR100502426B1 (ko) * 2003-09-18 2005-07-20 삼성전자주식회사 듀얼 게이트를 갖는 반도체 소자 및 그 형성 방법
US20050250258A1 (en) * 2004-05-04 2005-11-10 Metz Matthew V Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
WO2006006438A1 (ja) * 2004-07-12 2006-01-19 Nec Corporation 半導体装置及びその製造方法
KR100719340B1 (ko) 2005-01-14 2007-05-17 삼성전자주식회사 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법
KR100650698B1 (ko) * 2005-08-02 2006-11-27 삼성전자주식회사 듀얼 게이트를 갖는 반도체 장치의 제조 방법
US7682891B2 (en) * 2006-12-28 2010-03-23 Intel Corporation Tunable gate electrode work function material for transistor applications

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099747A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 半導体装置の製造方法
JP2009164207A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 半導体装置及びその製造方法
JP2009290200A (ja) * 2008-04-22 2009-12-10 Imec 二重仕事関数半導体デバイスおよびその製造方法
JP2010027716A (ja) * 2008-07-16 2010-02-04 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
US8471341B2 (en) 2008-08-04 2013-06-25 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2010016191A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 半導体装置及びその製造方法
JP2010040711A (ja) * 2008-08-04 2010-02-18 Panasonic Corp 半導体装置及びその製造方法
JP2010073865A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置、及び半導体装置の製造方法
WO2010116587A1 (ja) * 2009-04-09 2010-10-14 パナソニック株式会社 半導体装置及びその製造方法
JP2011003899A (ja) * 2009-06-18 2011-01-06 Internatl Business Mach Corp <Ibm> 高ｋゲート誘電体のための、不純物酸素を捕捉する半導体構造および該構造を形成する方法（高ｋゲート誘電体のための捕捉金属スタック）
KR101606210B1 (ko) 2009-06-18 2016-03-24 인터내셔널 비지네스 머신즈 코포레이션 하이-케이 게이트 유전체를 위한 금속 스택 소기
JP2011029483A (ja) * 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
US8390050B2 (en) 2009-07-28 2013-03-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013524529A (ja) * 2010-04-09 2013-06-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果トランジスタを形成するための方法および電界効果トランジスタ・デバイス
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
JP2019075550A (ja) * 2017-10-16 2019-05-16 株式会社東芝 半導体装置および電気装置

Also Published As

Publication number Publication date
KR100827446B1 (ko) 2008-05-06
US7829953B2 (en) 2010-11-09
KR20070078975A (ko) 2007-08-03
CN101013700A (zh) 2007-08-08
US20080150036A1 (en) 2008-06-26
US20070178634A1 (en) 2007-08-02
DE102007005328A1 (de) 2007-09-06

Similar Documents

Publication Publication Date Title
JP2007208260A (ja) 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置
US7919820B2 (en) CMOS semiconductor device and method of fabricating the same
JP5607768B2 (ja) 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
US7718521B2 (en) Semiconductor device and method for manufacturing the same
KR101282343B1 (ko) 금속게이트를 갖는 반도체장치 및 그 제조 방법
CN100452357C (zh) 半导体装置及其制造方法
KR101770476B1 (ko) 반도체 컴포넌트와 FinFET 디바이스의 제조 방법
JP5286052B2 (ja) 半導体装置及びその製造方法
US20070210354A1 (en) Semiconductor device and semiconductor device manufacturing method
CN102543707B (zh) 通过用基于等离子的掩膜图案化工艺形成沟道半导体合金
JP2009152342A (ja) 半導体装置の製造方法
JP5203905B2 (ja) 半導体装置およびその製造方法
US7579282B2 (en) Method for removing metal foot during high-k dielectric/metal gate etching
US9142414B2 (en) CMOS devices with metal gates and methods for forming the same
US7820555B2 (en) Method of patterning multilayer metal gate structures for CMOS devices
JP2007288096A (ja) 半導体装置及びその製造方法
TWI525714B (zh) 雙工作函數半導體元件及其形成方法
JP2008053283A (ja) 半導体装置の製造方法
JP2011054843A (ja) 半導体装置及びその製造方法
JP2009277961A (ja) Ｃｍｉｓトランジスタの製造方法
US20070254425A1 (en) Methods of fabricating a semiconductor device
US20070281429A1 (en) Method for fabricating semiconductor device
TWI536560B (zh) 金屬閘極結構及其形成方法
JP2008244331A (ja) 半導体装置およびその製造方法