JP2010068091A - スルーホールを有する素子及び素子の製造方法 - Google Patents

Abstract

【課題】精度良く量産性の良いスルーホールを有する素子の製造方法を提供する。
【解決手段】表裏一方の面６ａ（６ｂ）は、スルーホール２が形成される領域Ｒ１を含む周辺領域Ｒ２、及び回路パターンが形成される領域Ｒ３（又は回路パターンが形成される領域を除く周辺領域）が凸部分４（又は凹部分）とされ、他方の面６ｂ（６ａ）は、スルーホール２が形成される領域Ｒ１に、領域Ｒ１の凸部分内に端部５ａが収められた穴５を有する樹脂ブロック６を、樹脂成形法によって形成する。穴５が貫通するように、凸部分４を除去する。樹脂ブロック６の露出面に導電膜８を形成する。凸部分４の端面が露出するように、導電膜８を除去し、スルーホール２を介して、樹脂ブロック６の表面６ａ及び裏面６ｂに形成された導電膜８を電気的に接続させる。
【選択図】図１

Description

本発明は、スルーホールを有する素子及び素子の製造方法に関する。

高周波用素子は使用波長が短くなるにつれ高精度の製造技術が要求される。ハイビジョン画像伝送を圧縮せずに無線伝送するためには、ミリ波を使用することが提案されており、世界規格としてIEEE802.15.3cにおいてWireless HD規格が２００８年１月に決定された。

その背景として、ミリ波領域のうち６０GHz帯域に無線局免許不要の特定小電力が国際的に割当てられ、民生用途への普及、準備が整いつつあるという事情がある。

ミリ波のように周波数が高くなると波長も５mm程度であり、フィルタやアンテナの構成寸法は、マイクロメータ単位の精度が必要になる。特に、アンテナのように多数のアンテナ素子をアレイ化して位相合成するアレイアンテナにおいては、個々のエレメントの位相制御、利得制御が重要である。そのため、正確にアンテナ素子の配置と大きさをコントロールしなければならない。エレメントそのものが微小であり、その精度を保てなければアレイアンテナとして充分に機能しないことになる。

ミリ波素子は、マイクロ波領域で比較的問題にならなかった誘電体損失、導体損失（銅損）、放射損失が大きくなる。そのため、誘電体材料と導体（導電膜）との界面状態や各々の材料特性は、損失の点から吟味する必要がある。

製造方法によっては、必要とする精度や均一性が得られず、受動回路素子（パッシッブ素子）の特性が充分満足するものが得られないことが有り得る。材料の選定により製造方法も変わり、製造方法が変われば製造精度が変わり、量産効果や歩留まりにも影響し得る。

例えば、ミリ波領域で使用する素子は、従来からの手法であるプリント基板作成プロセスで製造している。プロセスを概略説明する。予め回路設計したパターンを銅貼りした誘電体基板上にフォトレジストを塗布して露光する。露光後フォトレジストを現像処理し回路パターン上にはレジストを残すようにして、露出した銅をエッチング処理してパターン形成する。

エッチングは酸化第二鉄により行うが、エッチング液温度、エッチング液濃度、エッチング時間によりエッチング速度が変わるため、エッチング中の攪拌とエッチング液管理が重要である。最終的にエッチング量を決めるのはエッチング液に浸している時間である。

パターンの寸法は厳密にはレジストのコートだけでなく上述したエッチング条件に影響する。したがって、広い領域にパターンがある場合に一様にパターン寸法を歩留まり良く形成することは難しくなる。

こうした背景から民生用として量産効果があり、特性の歩留まりの良い高周波用の受動回路素子（パッシッブ素子）の製造方法を発案した（特許文献１〜３）。
特開２００３−１１５７１８号公報 特開２００４−１５８３３号公報 特開２００４―４８８０１号公報

ミリ波のアンテナはテフロン（登録商標）基板にパッチアンテナをアレイ状に並べて形成している場合が多い。しかし、アレイアンテナは、先に述べたように各素子の精度が重要であり、広い面積で回路素子を作ろうとすると、波長の短いミリ波領域の回路パターンでは歩留まりが取れないという問題があった。また、大面積のエッチング限界があることで、多数素子を一度に作成することが困難になり量産性に問題がある。

また、テフロン（登録商標）基板は一般に高価であり、量産性が低く、歩留まりが悪いと生産コストは高いものになってしまう。

回路素子としてパターンを構成する場合、例えばマイクロストリップラインによるフィルタや同軸構造を実現する場合に、表面の回路パターンと裏面のグランド面が対になって構成することが多い。マイクロストリップラインは裏面のグランドと表面のパターン、そしてその間にある誘電体とから構成されるが、表面にグランド面を設けて設計することも多い。パターンとグランド面とが回路を構成することから、表面のグランドパターンと裏面のグランド面とは電気的に接続する必要がある。そのため、スルーホールを形成するが、マイクロ波領域ではビアとして構成する。

テフロン（登録商標）基板の場合、スルーホールは表面及び裏面とも導電膜のあるパターン部にドリルで穴を開け、当該穴内を導電膜で覆うように処置される。当該穴内の導電膜は電解めっきやスパッタ等により形成し、表面側の導電膜と裏面側の導電膜とを電気的に接続するものである。

ドリルは、ＮＣマシン等で機械的に加工するのが一般的であり、各穴毎に穴開け処理している。当該穴精度はＮＣマシン精度等によるが、一般的に数１０マイクロメータ単位の精度を確保することは困難である。

上記特許文献１〜３の製造方法は、回路パターンを精度良く、量産性が得られるが、製造される素子はスルーホールを形成しない。そのため、マイクロストリップライン等で求められるようなスルーホール構造を設けるためには、テフロン（登録商標）基板と同様にドリル加工が必要であった。しかし、ドリル加工は成形後の加工であり、パターンと同一工程では形成できないため、位置精度と量産性に問題が生じた。

本発明の目的は、精度良く量産性の良いスルーホールを有する素子及び素子の製造方法を提供することである。

本発明に係るスルーホールを有する素子の製造方法は、表裏一方の面は、スルーホールが形成される領域を含む周辺領域、及び回路パターンが形成される領域又は前記回路パターンが形成される領域を除く周辺領域が凸部分又は凹部分とされ、他方の面は、前記スルーホールが形成される領域に、前記領域の凸部分内に端部が収められた穴を有する樹脂ブロックを、樹脂成形法によって形成する工程と、前記穴が貫通するように、凸部分を除去する工程と、前記樹脂ブロックの露出面に導電膜を形成する工程と、凸部分の端面が露出するように、前記導電膜を除去し、前記スルーホールを介して、前記樹脂ブロックの表面及び裏面に形成された導電膜を電気的に接続させる工程と、を備える。これにより、回路パターンの形成と、スルーホールの形成とを同時に行うことができる。しかも、樹脂成形法を用いて素子を作成するので、高精度な回路パターン及びスルーホールを有する素子を量産することができる。回路パターンは、凸部分又は凹部分として形成する。

前記穴の端部が収められる凸部分の端面に、予め前記穴を貫通させた際に前記端面の内周縁と外周縁とを繋ぐ凹部分を形成しておき、前記凸部分の端面に形成された導電膜は、前記凹部分に導電膜が残存するように除去すること、が好ましい。
前記樹脂ブロックは射出成形法、又はナノインプリント法（熱成形、露光成形）、又は熱エンボス法によって形成すること、が好ましい。
前記樹脂ブロックの表面及び裏面に、回路パターンを凸部分又は凹部分として形成すること、が好ましい。

本発明に係るスルーホールを有する素子は、樹脂ブロックは、前記樹脂成形法によって形成され、前記樹脂ブロックの表裏一方の面は、スルーホールが形成される領域を含む周辺領域が凸部分とされており、前記凸部分内にスルーホールが形成され、前記スルーホールを介して、前記樹脂ブロックの表面及び裏面に形成された導電膜が電気的に接続されている。このように樹脂成形法によってスルーホールを形成するので、高精度なスルーホールを有する素子を、量産することができる。

前記凸部分における前記スルーホールの開口部周辺の端面には、前記端面の内周縁と外周縁とを繋ぐ凹部分が形成されており、前記凹部分に導電膜が形成されていること、が好ましい。
前記樹脂ブロックは射出成形法、又はナノインプリント法（熱成形、露光成形）、又は熱エンボス法によって形成されること、が好ましい。
形成したパターンは回路パターンとして機能する。

本発明によれば、精度良く量産性の良いスルーホールを有する素子及び素子の製造方法を提供することができる。

以下、本発明に係るスルーホールを有する素子及び素子の製造方法の実施形態を、図面に基づいて説明する。なお、以下の説明は、便宜上、簡略化されている。

本発明では、樹脂成形法によって、放射開口スロットや導波構造を成すためのスルーホールを有するアンテナや、ストリップ導体の回路パターン及び当該ストリップ導体とグランド導体とを電気的に接続するスルーホールを有するマイクロストリップアンテナなどのパッシブ回路及びパッシブ素子を作成することが目的である。基本的には、回路パターンを形成するための手段としては、公知の樹脂成形法を用いることができる。このとき、スルーホールを形成するために、基板を貫通する穴を形成する必要があり、本発明の目的である成形プロセスによる高精度パターン形成を達成するために、スルーホールも樹脂成形法で形成することが必要である。

しかし、成形型を用いて基板を貫通させることは金型の位置合わせ精度や金型の製作上の課題があり困難である。例えば、インプリント法により、基板にスルーホールの成形型を押し付けて、当該スルーホールを形成することが可能であるが、スルーホールは小径であるため、当該成形型におけるスルーホールを形成するための凸部分は小径となる。よって、スルーホールの形成を繰り返すと、当該成形型の凸部分が変形し、精度良くスルーホールを形成することは困難である。また、受け型側に抜いた樹脂が堆積すると、やはり当該成形型が変形し、精度良くスルーホールを形成することができない。

あるいは、射出成形法を採用して、スルーホールを形成しようとすると、当該成形型の凸部分のアスペクト比が高いので、成形後脱型する際に、当該凸部分の外周面と基板との抵抗が大きく、当該凸部分の根元に大きな外力が作用して、当該凸部分が変形し、やはり精度良くスルーホールを形成することは困難である。

本発明では、上記障害となる基板の貫通を行わず、スルーホールの元となる穴を形成し、その後に当該穴を貫通させることにした。例として、回路素子の作成プロセスを説明する。回路素子１（図５）を形成するべく、先ず、図１に示すように、表面６ａは、スルーホール２（図５）が形成される領域Ｒ１を含む周辺領域Ｒ２、及び回路パターン３（図６）が形成される領域Ｒ３（又は回路パターン３が形成される領域を除く周辺領域）が凸部分４（４ａ、４ｂ）とされ、裏面６ｂは、スルーホール２が形成される領域に、当該領域の凸部分４ａ内に端部５ａが収められた穴５を有する樹脂ブロック６を、樹脂成形法によって形成する。但し、回路パターン３を凹部分として形成しても良い。

具体的に云うと、例えば図１及び図５に示すように、表面６ａにおけるスルーホール２が形成される領域Ｒ１を含む周辺領域Ｒ２に凸部分４ａを形成し、同時に回路パターン３の一部が形成される領域Ｒ３に、例えば回路パターンとして凸部分４ｂを形成するべく、凸部分４ａ、４ｂに対応する凹部分が形成された成形型Ｓ１を作成する（図２を参照）。このとき、樹脂ブロック６の凸部分４ａの上端面に、穴５を貫通させた際に当該上端面の内周縁と外周縁とを繋ぐ複数の凹部分７を放射状（但し、この限りでない。）に形成するべく、凹部分７に対応する凸部分が、成形型Ｓ１における凸部分４ａを形成する凹部分に形成される。そして、裏面６ｂにおける当該スルーホール２を形成する領域Ｒ１に、凸部分４ａ内に端部５ａが収められた穴５を形成するべく、穴５に対応する凸部分が形成された成形型Ｓ２を作成する（図２を参照）。

これらの成形型Ｓ１とＳ２とを、設定された素子の厚さ分、間隔を開けて配置し、当該間隔部分に溶かした樹脂を射出して固形化させた後に、脱型する。

その結果、表面６ａの所定の位置に凸部分４ａ、４ｂが形成され、裏面６ｂの所定の位置に凸部分４ａの外径よりも小さい内径を有し、且つ凸部分４ａの上面よりも低く、しかも表面６ａの底面よりも高い深さを有する穴５が形成された樹脂ブロック６を精度良く得ることができる。

ちなみに、後の凸部分の除去作業の労力を軽減するために、穴５の底面と凸部分４ａの上端面との間隔は、出来るだけ薄いほうが好ましい。なお、図２に示す成形型Ｓ１、Ｓ２は、一般的な成形の様子を説明するための図で、パターンは回路を表しているが、このパターンに限定するものではない。なお、スルーホール形成のためのパターンは図示していない。

樹脂ブロック６は射出成形法に限らず、パターン転写方法によって得ることができる。パターン転写方法としては、加熱加温する熱インプリントと紫外線硬化樹脂による光インプリントの方法があるが、どちらの方法でも得ることができる。勿論、樹脂ブロック６は、ナノインプリント法やエンボス成形法などでも得ることができる。

次に、当該穴５を貫通させるために、凸部分４ａ、４ｂを研磨又は切削して、図１に示した一点鎖線のラインまで除去する。その結果、凸部分４ａの上端面と穴５の底面との間を除去することになり、図３に示すように当該穴５は樹脂ブロック６の表裏を貫通する。このとき、凸部分４ａの上端面には凹部分７が残存する。

このように、成形型Ｓ２によって穴５を一気に貫通させることなく、所定の深さまで当該穴５を形成し、その後、凸部分４ａを除去することによって、穴５を貫通させる。そのため、成形型Ｓ２における穴５を形成するための凸部分の高さを低く抑えることができ、当該凸部分のアスペクト比を小さくすることができる。よって、脱型する際に、成形型Ｓ２の凸部分の外周面と樹脂ブロック６との抵抗を軽減することができ、当該凸部分の根元に作用する外力を軽減することができる。したがって、成形型Ｓ２の凸部分を健全に維持することができ、繰り返し精度良く穴５を形成することができる。また、樹脂ブロック６を他のインプリント法などで形成しても、同様に成形型の凸部分を健全に維持することができ、繰り返し精度良く穴５を形成することができる。しかも金型の位置合わせ精度や金型の製造上の課題を克服できる。

次に、図４に示すように、樹脂ブロック６の露出面、すなわち樹脂ブロック６の表面、裏面及び穴５の内周面に導電膜８を形成する。このとき、穴５の内周面にも導電膜８が形成されるように、無電解めっき又はスパッタ等の導電膜形成手段を使用する。ちなみに、図示例では、ハッチングの部分が導電膜８を形成した領域である。

導電膜８の厚さは、使用帯域の電磁波の表皮効果を考慮した厚さにすることが望ましい。例えば６０ＧＨｚで表皮効果は約０．３μｍであるが、その５倍程度の厚さがあれば表皮効果による導体損失は無視できる。

本実施形態では、樹脂ブロック６の露出面として、樹脂ブロック６の表面、裏面及び穴５の内周面に導電膜８を形成したが、樹脂ブロック６の側面に導電膜８を形成しても良い。

次に、回路パターンを実現するために、凸部分４ａ、４ｂの上端面が露出するまで、当該凸部分４ａ、４ｂを研磨又は切削して、図４の一点鎖線で示すラインまで除去する。すると、図５及び図６に示すように、回路として機能するパターンが、凸部分４ｂ又は当該凸部分４ａ、４ｂの周辺領域の凹部分に形成される。また、凸部分４ａの上端面の凹部分７に導電膜８が残存するので、樹脂ブロック６の表面の導電膜８と裏面の導電膜８とが、スルーホール２を介して電気的に接続される。

なお、図３の高さｅ、図５の高さｃ、図６の高さｄの関係を、図７を用いて説明する。図７は、凸部分４ａを部分的に拡大した周囲断面図である。図３及び図７の高さｅは、パターン成形時の凸部分４ａの高さを示している。図５及び図７の高さｃは、図４の一点鎖線まで凸部分４ａを研磨又は切削した際の上端部までの高さを示している。図６及び図７の高さｄは、図４の一点鎖線まで凸部分４ａを研磨又は切削した際の凹部分７の上面までの高さを示している。図７に示すように、各々の高さ関係はｅ＞ｃ＞ｄとなる。

このように回路素子１を作成することによって、回路パターンの形成と、スルーホールの形成とを同時に行うことができる。しかも、樹脂成形法を用いて回路素子１を作成するので、高精度な回路パターン及びスルーホールを有する回路素子１を量産することができる。すなわち、表面６ａ全体を一括して処理することで工数を削減し、位置精度の高いスルーホール２を形成することができる。スルーホール２の位置は回路的にも特性ばらつきを抑える点で重要であり、回路パターンと同一工程において製作すると言う意義は大きい。

ちなみに、研磨又は切削をやり過ぎると、回路パターン面を傷めることになるが、導電膜８を形成する前の凸部分４ｂの高さが切削量又は研磨量のマージンとなる。

上記の製造方法によって製造されたスルーホール２を有する回路素子１は、樹脂ブロック６が樹脂成形法によって形成されている。樹脂ブロック６の表面６ａは、スルーホール２が形成される領域を含む周辺領域が凸部分４ａとされている。当該凸部分４ａ内にスルーホール２が形成され、スルーホール２を介して、樹脂ブロック６の表面及び裏面に形成された導電膜８が電気的に接続されている。このとき、凸部分４ａにおけるスルーホール２の開口部周辺の端面には、当該端面の内周縁と外周縁とを繋ぐ凹部分７が形成されている。当該凹部分７に導電膜８が形成されている。このように樹脂成形法によってスルーホール２を形成するので、高精度なスルーホール２を有する回路素子１を、量産することができる。

以上、本発明に係るスルーホールを有する素子及び素子の製造方法の実施形態を説明したが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。例えば、上記実施形態の回路素子１は、マイクロストリップアンテナやスロットアンテナの受動回路素子の他、能動回路素子を含むスルーホールを有する素子であっても構わない。

従来高価なテフロン（登録商標）基板を使用したエッチングプロセスにより、ミリ波素子を作っているが、本願による樹脂成形法を用いることで精度が高く歩留まりの良いミリ波素子を量産性良く提供できるスルーホールを有する素子及び素子の製造方法を提供できる。
ミリ波を一般家庭で使用する環境を推進するために、本発明のスルーホールを有する素子及び素子の製造方法を活用できる。

（ａ）は、本発明のスルーホールを有する素子の製造方法を説明する縦断面図である。（ｂ）は、本発明のスルーホールを有する素子の製造方法を説明する平面図であるである。 （ａ）〜（ｃ）は、射出成形法によって樹脂ブロックを形成する工程を説明する概略図である。 （ａ）は、本発明のスルーホールを有する素子の製造方法を説明する縦断面図である。（ｂ）は、本発明のスルーホールを有する素子の製造方法を説明する平面図である。 （ａ）は、本発明のスルーホールを有する素子の製造方法を説明する縦断面図である。（ｂ）は、本発明のスルーホールを有する素子の製造方法を説明する平面図である。 （ａ）は、（ｂ）のＡ１−Ａ２断面図である。（ｂ）は、本発明のスルーホールを有する素子の製造方法によって完成した素子の平面図である。 （ａ）は、（ｂ）のＢ１−Ｂ２断面図である。（ｂ）は、本発明のスルーホールを有する素子の製造方法によって完成した素子の平面図である。 凸部分の高さ関係を説明する図である。

符号の説明

１ スルーホールを有する素子
２ スルーホール
３ 回路パターン
４（４ａ、４ｂ） 凸部分
５ 穴
５ａ 穴の端部
６ 樹脂ブロック
６ａ 樹脂ブロックの表面
６ｂ 樹脂ブロックの裏面
７ 凹部分
８ 導電膜

Claims (8)

1. 表裏一方の面は、スルーホールが形成される領域を含む周辺領域、及び回路パターンが形成される領域又は前記回路パターンが形成される領域を除く周辺領域が凸部分又は凹部分とされ、他方の面は、前記スルーホールが形成される領域に、前記領域の凸部分内に端部が収められた穴を有する樹脂ブロックを、樹脂成形法によって形成する工程と、
   前記穴が貫通するように、凸部分を除去する工程と、
   前記樹脂ブロックの露出面に導電膜を形成する工程と、
   凸部分の端面が露出するように、前記導電膜を除去し、前記スルーホールを介して、前記樹脂ブロックの表面及び裏面に形成された導電膜を電気的に接続させる工程と、
   を備えるスルーホールを有する素子の製造方法。
2. 前記穴の端部が収められる凸部分の端面に、予め前記穴を貫通させた際に前記端面の内周縁と外周縁とを繋ぐ凹部分を形成しておき、前記凸部分の端面に形成された導電膜は、前記凹部分に導電膜が残存するように除去することを特徴とする請求項１に記載のスルーホールを有する素子の製造方法。
3. 前記樹脂ブロックは射出成形法、又はナノインプリント法、又はエンボス法によって形成することを特徴とする請求項１又は２に記載のスルーホールを有する素子の製造方法。
4. 前記樹脂ブロックの表面及び裏面に、回路パターンを凸部分又は凹部分として形成することを特徴とする請求項１に記載のスルーホールを有する素子の製造方法。
5. 樹脂ブロックは、樹脂成形法によって形成され、
   前記樹脂ブロックの表裏一方の面は、スルーホールが形成される領域を含む周辺領域が凸部分とされており、前記凸部分内にスルーホールが形成され、前記スルーホールを介して、前記樹脂ブロックの表面及び裏面に形成された導電膜が電気的に接続されているスルーホールを有する素子。
6. 前記凸部分における前記スルーホールの開口部周辺の端面には、前記端面の内周縁と外周縁とを繋ぐ凹部分が形成されており、前記凹部分に導電膜が形成されていることを特徴とする請求項５に記載のスルーホールを有する素子。
7. 前記樹脂ブロックは射出成形法、又はナノインプリント法、又はエンボス法によって形成されることを特徴とする請求項５又は６に記載のスルーホールを有する素子。
8. 前記素子はパッシブ素子であることを特徴とする請求項５乃至７のいずれか１項に記載のスルーホールを有する素子。

Images