JP2010063264A - 直列蓄電セルの電圧バランス補正回路 - Google Patents

Abstract

【課題】たとえば瞬低・停電補償装置、鉄道用電力貯蔵装置などのような蓄電システムにおいて、長期の充電継続中に徐々に生じるようなセル間電圧バラツキを、簡単かつ低コストで、セルの直列接続数の増減にも容易に対応可能な回路でもって、高効率かつ高精度に補償する。
【解決手段】直列セル内の各２直列セル部Ｃ１，Ｃ２において、その２直列端子に現れる電圧（Ｅ１＋Ｅ２）を等分割する抵抗分圧回路と、上記直列端子から正負の動作電源が供給される演算増幅器ＯＰ１を設置し、演算増幅器ＯＰ１は上記差動入力端子間の電圧をゼロにするような負帰還ループを形成するとともに、その動作利得が５００以下となるように制御されている。
【選択図】図１

Description

本発明は、直列蓄電セルの電圧バランス補正回路に関し、とくに、二次電池やキャパシタ等の蓄電セルを２以上直列接続して使用する場合に用いて有効な技術に関する。

二次電池やキャパシタなどの蓄電セルは、たとえば、瞬低・停電（瞬時電圧低下・瞬時停電）補償装置、鉄道用電力貯蔵装置などのような蓄電システムで利用される。このような蓄電システムでは、単体の蓄電セルに充電可能な電圧が数Ｖ程度しかないため、多数の蓄電セルを直列に接続して使用する。

直列蓄電セルでは、セル間で容量や充電率にバラツキが生じると、特定のセルに電圧が集中することによりセルの寿命が短くなってしまうという問題が生じる。たとえば、直列蓄電セルを充放電使用する際、その直列蓄電セル内のいずれかのセルが過充電または過放電の状態になると、これによる異常発熱や破裂などよって蓄電システム全体に障害が及んでしまう。このセル間の電圧バラツキによる問題は直列接続数が多くなるほど顕著になる。したがって、蓄電セルの直列接続使用では、各セルの電圧の均等化が重要な課題となる。

そこで、従来においては、図８に示すように、直列蓄電セルＣ１〜Ｃ４の直列端子と外部端子（Ｔ１−Ｔ２）の間に過充電保護スイッチＳｕｖｐと過放電保護スイッチＳｏｖｐを直列に介在させるとともに、各セルＣ１〜Ｃ４の電圧を個別に監視し、いずれかのセル電圧に異常が生じたときに上記スイッチＳｕｖｐまたはＳｏｖｐをオン状態からオフ状態に設定するセル保護回路２０が提案されている（特許文献１参照）。

また、直列接続された蓄電セルの電圧を均等化させる別の手段として、直列接続された２つのセル間に電流蓄積用のインダクタを設け、一方のセルから上記インダクタにインダクタ電流を充電させる充電期間と、そのインダクタ電流を、他方のセルを充電する経路で放電させる放電期間とを交互に切換設定するようにした、ダイナミック動作方式の直列セルの電圧バランス補正回路が提案されている（特許文献２参照）。

このダイナミック動作方式の電圧バランス補正回路は、たとえば電気自動車の動力電源あるいや負荷平準化用の蓄電システムなどのように、充電と放電が高頻度で繰り返えされる蓄電システムで採用されている。

さらに別の手段としては、図９に示すように、直列接続された第１のセルＣ１と第２のセルＣ２の直列端子に現れる電圧（Ｅ１＋Ｅ２）を等分割する抵抗分圧回路（Ｒ１１，Ｒ１２）と、上記直列端子から正負の動作電源（＋Ｖ，−Ｖ）が供給される演算増幅器ＯＰ１を設置し、上記抵抗分圧回路（Ｒ１１，Ｒ１２）の中間分圧点ｐ１に現れる分圧電圧（Ｖｐ１）と上記第１のセルＣ１と第２のセルＣ２の中間接続点ｐ２に現れる中間電圧（Ｖｐ２）を上記演算増幅器ＯＰ１の差動入力端子に入力させるとともに、その差動増幅出力を上記中間接続点ｐ２に供給させることにより、上記差動入力端子間の電圧（Ｖｐ１−Ｖｐ２）をゼロにするような負帰還ループを形成し、第１のセルＣ１と第２のセルＣ２間に電圧差が生じたときに、電圧が高い方のセルを放電させるようにしたスタチック動作方式の直列セルの電圧バランス補正回路が提案されている（特許文献３参照）。

図９において、（ａ）はそのスタチック動作方式の電圧バランス補正回路１０１を示し、（ｂ）および（ｃ）はそれぞれその要部の動作特性グラフを示す。
特開２００３−１８９４８０ 特開２００６−６７７４２ 特開平８−５５６４３

しかしながら、上述した従来の技術には次のような問題があった。
まず、図８に示したセル保護回路２０では、それぞれの容量が２０００Ｆで使用電圧範囲が３．９Ｖ〜２．０ＶのセルＣ１〜Ｃ４を４直列した場合、各セルＣ１〜Ｃ４の電圧バランスが取れていれば、その４直列セルは１５．６Ｖ〜８Ｖの電圧範囲で使用でき、かつ全体として５００Ｆの合成容量を有するキャパシタ・モジュールとなる。

しかし、同図に示すように、各セルＣ１〜Ｃ４の電圧が均等でなく、２．００１Ｖから３．８９９Ｖまでのバラツキが生じた場合、４直列電圧が正常電圧範囲内の１３．７Ｖであっても、この状態から少しでも充電（約０．１Ｖ分）が進むと、電圧範囲（３．９Ｖ〜２．０Ｖ）の上限（＞３．９Ｖ）を越えるセル（Ｃ１〜Ｃ３）が生じて過充電保護スイッチＳｏｖｐが作動してしまう。

一方、上記４直列電圧が正常電圧範囲内の１３．７Ｖであっても、この状態から少しでも放電（約０．１Ｖ分）が進むと、今度は、電圧範囲（３．９Ｖ〜２．０Ｖ）の下限（＜２．０Ｖ）を下回るセル（Ｃ４）が生じて過放電保護スイッチＳｕｖｐが作動してしまう。この結果、４直列セルはキャパシタ・モジュールとしての機能を果たせない。ここで、保護回路とは別にバランス補正回路が必要になる。

次に、上述したダイナミック動作方式の直列セルの電圧バランス補正回路は、充電と放電が高頻度で繰り返えされる蓄電システムには有効であるが、回路が複雑で高コストであるという問題があった。

瞬低・停電補償装置のように充電状態が長期にわたって継続するような蓄電システムでは、電圧の高いセルが生じた場合にその高電圧セルだけを放電させることによってセル間の電圧バラツキを補償する動作方式（スタチック動作方式）の方が、回路の簡略化と低コスト化に有利であることを本発明者らは知得した。

また、上述したダイナミック動作方式は、セル間の電圧バラツキを瞬時に行うような場合には有効であるが、長期の充電継続中に徐々に生じるようなセル間電圧バラツキを補償するのには、過剰仕様（オーバースペック）であるとともに、補償動作のための電力無駄が多いという問題が生じる。

しかし、図９の（ａ）に示したスタチック動作方式の電圧バランス補正回路１０１でも、同図の（ｂ）または（ｃ）にその動作特性グラフを示すように、２つのセルＣ１，Ｃ２間に生じた電圧差（Ｅ１−Ｅ２）が小さい場合であっても、過剰の放電電流（ＩｓａｔまたはＩｓａｔ）が通電されて、補償動作のための電力無駄が多くなるという問題が生じる。

このような過剰動作は、演算増幅器ＯＰ１の利得が大きすぎることにより生じる。演算増幅器ＯＰ１は実質的に無限に近い開放利得を有していて、これを無帰還のまま使用すると、同図の（ｂ）に示すように、補償動作のための出力電流Ｉｏは入力電圧（Ｖｐ１−Ｖｐ２）の極性切換点で正負いずれかの飽和レベルＩｓａｔに振り切れて、電力無駄の原因となる過剰動作が行われてしまう。

演算増幅器ＯＰ１は通常、その増幅動作を安定化されるために、負帰還抵抗素子（図示省略）により一定の増幅利得を持つように制御されるが、この場合においても、従来のものでは、同図の（ｃ）に示すように、補償動作のための出力電流Ｉｏが必要以上に流れて過剰動作による電力無駄が生じるという問題があった。

本発明は以上のような技術背景を鑑みたものであって、その目的は、たとえば瞬低・停電補償装置、鉄道用電力貯蔵装置などのような蓄電システムにおいて、長期の充電継続中に徐々に生じるようなセル間電圧バラツキを、簡単かつ低コストで、セルの直列接続数の増減にも容易に対応可能な回路でもって、高効率かつ高精度に補償するのに適した直列蓄電セルの電圧バランス補正回路を提供することにある。

本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。

本発明は次のような解決手段を提供する。
（１）２以上の蓄電セルが直列接続されてなる蓄電セル列の各電圧を均等化させる直列蓄電セルの電圧バランス補正回路であって、
（ａ）直列接続順で隣り合う第１のセルと第２のセル間にそれぞれ、その第１のセルと第２のセルの直列端子に現れる電圧を等分割する抵抗分圧回路と、上記直列端子から正負の動作電源が供給される演算増幅器とによる放電回路ユニットが設置され、
（ｂ）各放電回路ユニットは、上記抵抗分圧回路の中間分圧点に現れる分圧電圧と上記第１のセルと第２のセルの中間接続点に現れる中間電圧が上記演算増幅器の差動入力端子に入力されて両電圧の差が増幅されるとともに、その増幅によって得られる出力電流が上記中間接続点に供給されることにより、上記差動入力端子間の電圧をゼロにするような負帰還ループが形成され、第１のセルと第２のセル間に電圧差が生じたときに、電圧が高い方のセルを放電させるように構成され、
（ｃ）上記演算増幅器の出力端子に電流制限用抵抗素子を直列に介在させるとともに、その出力端子と反転入力端子間に電圧増幅利得を５００倍以下に制御するような負帰還抵抗素子を挿入することにより、入力電圧に対する出力電流の変化を直線化および傾斜化させた、
ことを特徴とする直列蓄電セルの電圧バランス補正回路。

（２）上記手段（１）において、各セルの電圧を個別に監視し、いずれかのセル電圧が所定の過放電保護電圧以下になったときに、上記直列蓄電セルの充放電路に直列に介在する保護スイッチをオン状態からオフ状態に設定するセル保護回路が設置されていることを特徴とする直列蓄電セルの電圧バランス補正回路。

（３）上記手段（１）または（２）において、上記演算増幅器の出力端子と上記中間接続点の間に、一対の相補トランジスタによるバッファ出力回路を介在させたことを特徴とする直列蓄電セルの電圧バランス補正回路。

（４）上記手段（１）〜（３）のいずれかにおいて、上記第１のセルと第２のセルの直列端子と上記演算増幅器の正側および負側の動作電源入力端子間にそれぞれトランジスタを直列に介在させるとともに、上記直列端子間が所定電圧以上のときだけ上記トランジスタをオンさせるようにしたことを特徴とする直列蓄電セルの電圧バランス補正回路。

たとえば瞬低・停電補償装置、鉄道用電力貯蔵装置などのような蓄電システムにおいて、長期の充電継続中に徐々に生じるようなセル間電圧バラツキを、簡単かつ低コストで、セルの直列接続数の増減にも容易に対応可能な回路でもって、高効率かつ高精度に補償することができる。

上記以外の作用／効果については、本明細書の記述および添付図面にてあきらかにする。

図１は本発明の第１実施形態をなす直列蓄電セルの電圧バランス補正回路を示す。また、図２は、図１の一部に着目した回路および動作特性グラフを示す。

同図に示す電圧バランス補正回路は、４つの蓄電セルＣ１〜Ｃ４が直列接続されてなる蓄電セル列の各電圧を均等化させる直列蓄電セルの電圧バランス補正回路であって、以下のような構成を備える。

まず、図１に示すように、直列接続された４つのセルＣ１〜Ｃ４において、セルＣ１とＣ２、Ｃ２とＣ３、Ｃ３とＣ４はそれぞれ、直列接続順で隣り合う第１のセルと第２のセルの組を形成する。各セルの組はそれぞれ２直列セル部を形成し、各２直列セル部にはそれぞれ、抵抗分圧回路（Ｒ１１，Ｒ１２）と、演算増幅器ＯＰ１および抵抗素子Ｒ１３〜Ｒ１６とによる放電回路ユニット１０が設置されている。

ここで、図２の（ａ）に示すように、その第１のセルと第２のセルの組としてＣ１，Ｃ２に着目すると、抵抗分圧回路（Ｒ１１，Ｒ１２）は、第１のセルＣ１と第２のセルＣ２の直列端子に現れる電圧（Ｅ１＋Ｅ２）を等分割する。演算増幅器ＯＰ１は上記直列端子から正負の動作電源（＋Ｖ，−Ｖ）が供給されて差動増幅動作を行う。

各放電回路ユニット１０は、上記抵抗分圧回路（Ｒ１１，Ｒ１２）の中間分圧点ｐ２に現れる分圧電圧（Ｖｐ１）と上記第１のセルＣ１と第２のセルＣ２の中間接続点ｐ２に現れる中間電圧（Ｖｐ２）が上記演算増幅器ＯＰ１の差動入力端子（＋，−）に入力されて両電圧の差（Ｖｐ１−Ｖｐ２）が増幅されるとともに、その増幅によって得られる出力電流Ｉｏが上記中間接続点ｐ２に供給されることにより、上記差動入力端子間の電圧をゼロにするような負帰還ループが形成される。そして、第１のセルＣ１と第２のセルＣ２間に電圧差（Ｅ１−Ｅ２）が生じたときに、電圧が高い方のセルを放電させるように構成されている。

すなわち、図２において、第１のセルＣ１の電圧Ｅ１が第２のセルＣ２の電圧Ｅ２より高くなると（Ｅ１＞Ｅ２）、分圧電圧Ｖｐ１が中間電圧Ｖｐ２よりも高くなって（Ｖｐ１＞Ｖｐ２）、演算増幅器ＯＰ１の出力から抵抗素子Ｒ１４を介して中間接続点ｐ２へ電流が吐き出される。これにより、第１のセルＣ１の放電電流経路が形成されてセルＣ１，Ｃ２間の電圧差が補正されるようになる。

反対に、第２のセルＣ２の電圧Ｅ２が第１のセルＣ１の電圧Ｅ１より高くなると（Ｅ２＞Ｅ１）、中間電圧Ｖｐ２が分圧電圧Ｖｐ１よりも高くなって（Ｖｐ２＞Ｖｐ１）、中間接続点ｐ２から抵抗素子Ｒ１４を介して演算増幅器ＯＰ１の出力に電流が流れ込む。これにより、第２のセルＣ２の放電電流経路が形成されてセルＣ１，Ｃ２間の電圧差が補正されるようになる。

上記のように、第１のセルＣ１と第２のセルＣ２間に電圧差が生じると、電圧の高い方のセルが演算増幅器ＯＰ１を介して放電させられることにより、その電圧差を縮小させる補償動作が行われる。

図示の実施形態において、抵抗素子Ｒ１３は、演算増幅器ＯＰ１の入力抵抗（インピーダンス）を所定値に定める。抵抗素子Ｒ１４は、演算増幅器ＯＰ１の出力電流を制限することにより、演算増幅器ＯＰ１を保護するとともに補償動作時の放電電流を制限する。

ここで、上記演算増幅器ＯＰ１は、その出力端子と反転入力端子間に増幅利得を制御する負帰還抵抗素子Ｒ１５，Ｒ１６が挿入されている。この負帰還抵抗素子Ｒ１５，Ｒ１６は、演算増幅器ＯＰ１の電圧増幅利得を５００倍以下とするように設定されている（５００＞Ｒ１５／Ｒ１６）。

これにより、放電回路ユニット１０は、図２の（ｂ）にその動作特性グラフを示すように、入力電圧（Ｖｐ１−Ｖｐ２）に対する出力電流Ｉｏの変化が直線化および傾斜化させられている。すなわち、負帰還により増幅利得を所定以下の有限値とくに５００以下に設定することにより、約２Ｖ〜５ＶにあるセルＣ１，Ｃ２の電圧差（Ｅ１−Ｅ２）の大きさに応じた電流Ｉｏで、その電圧差（Ｅ１−Ｅ２）を約１０μＶ程度まで補正を行わせることができる。このようにして、過剰な補償動作を回避させ、常に適正な補償量で電圧バランス補正を行わせることができる。

図３は、本発明による電圧バランス補正回路の第２実施形態を示す。同図において、（ａ）は電圧バランス補正回路、（ｂ）はその要部の動作特性を示す。

同図に示す電圧バランス補正回路では、演算増幅器ＯＰ１の入力に、互いに逆方向で直列接続された定電圧ダイオード（ツェナーダイオード）Ｄｚを介在させることにより、演算増幅器ＯＰ１の入力に所定の入力しきい値Ｖｚを持たせるようにしてある。

これにより、セルＣ１，Ｃ２の電圧差（Ｅ１−Ｅ２）が所定以下であって電圧補正の必要性がない場合に、不要な補償動作を回避させることができる。

この実施形態では、演算増幅器ＯＰ１の入力しきい値Ｖｚが比較的高く設定されるので、電圧バランス補正の対象となるセルＣ１，Ｃ２が、たとえばそれぞれ複数のセルを直列接続したセルモジュールによって構成されているような場合に適している。

図４は、本発明による電圧バランス補正回路の第３実施形態を示す。同図において、（ａ）は電圧バランス補正回路、（ｂ）はその要部の動作特性を示す。

同図に示す電圧バランス補正回路では、図３に示した実施形態と同様、演算増幅器ＯＰ１の入力に所定の入力しきい値Ｖｆを持たせることにより、セルＣ１，Ｃ２の電圧差（Ｅ１−Ｅ２）が所定以上の場合だけ、補償動作を行わせるようにしている。

この場合、この実施形態では、演算増幅器ＯＰ１にその入力しきい値Ｖｆを設定するために、双方向で順方向となるように並列接続されたダイオードＤｆを演算増幅器ＯＰ１の入力に介在させている。

これにより、ダイオードＤｆの順方向電圧（Ｖｆ＝０．５Ｖくらい）に相当する入力しきい値Ｖｆが設定され、このしきい値Ｖｆを越える電圧差（Ｅ１−Ｅ２）がセルＣ１，Ｃ２間に生じたときだけ、補償動作が行われるようになっている。

上記により、たとえば瞬低・停電補償装置、鉄道用電力貯蔵装置などのような蓄電システムにおいて、長期の充電継続中に徐々に生じるようなセル間電圧バラツキを、簡単かつ低コストで、セルの直列接続数の増減にも容易に対応可能な回路でもって、高効率かつ高精度に補償することができる。

上述した本発明の電圧バランス補正回路は、図１に示すように、従来のセル保護回路２０（特許文献１参照）と併用してとくに有効である。

セル保護回路２０は、各セルＣ１〜Ｃ４の電圧を個別に監視し、いずれかのセル電圧が所定の過充電保護電圧以上または所定の過放電保護電圧以下になったときに、上記直列蓄電セルの充放電路に直列に介在する保護スイッチＳｕｖｐまたはＳｏｖｐをオン状態からオフ状態に設定することにより、各セルＣ１〜Ｃ４がそれぞれ過充電または過放電に陥るのを回避させることができる。

このセル保護回路２０に上述した本発明の電圧バランス補正回路を組み合わせることにより、セル間の電圧バラツキが定常的に補正されるようになり、これによって、少しの放電または充電でセル保護回路２０が作動してしまうようになることを回避させることができる。この結果、直列蓄電セルＣ１〜Ｃ４全体のキャパシタとしての機能が確実に保持されるようになる。

上述した４直列セルＣ１〜Ｃ４では、第１のセルＣ１と第２のセルＣ２間、第２のセルＣ２と第３のセルＣ３間、および第３のセルＣ３と第４のセルＣ４間にそれぞれ、上記放電回路ユニット１０を設置するが、この設置のための配線接続は、図１に示すように、直列セルＣ１〜Ｃ４とセル保護回路２０との配線接続と同一所で行うことができる。これにより、蓄電セルの直列数の増設には上記回路ユニット１０の増設で簡単に対応できる。

図５は、上記演算増幅器ＯＰ１の典型的な内部等価回路を示す。同図に示す演算増幅器ＯＰ１はモノリシックＩＣとして構成され、ＭＯＳトランジスタＱ０１，０２、バイポーラトランジスタＱ０３〜Ｑ０８、抵抗素子Ｒ０１，Ｒ０２、ダイオードＤ０１〜Ｄ０３、定電流回路Ｉｃ１，Ｉｃ２などによって構成され、正負２つの電源＋Ｖ，−Ｖで動作し、その電源＋Ｖ，−Ｖの中間電位を動作基準電位にして差動増幅動作を行う。

同図において、トランジスタＱ０１〜Ｑ０４、抵抗素子Ｒ０１，Ｒ０２、定電流回路Ｉｃ１は差動入力回路を形成する。トランジスタＱ０５，Ｑ０６、ダイオードＤ０１〜Ｄ０３、定電流回路Ｉｃ２は、段間バッファ、位相分割、レベルシフトの回路機能を形成する。トランジスタＱ０５，Ｑ０６は、ｎｐｎとｐｎｐの相補バイポーラトランジスタであって、電源＋Ｖ，−Ｖの間でトーテムポール接続されることによりプッシュプル型の出力段を形成する。

図６は、本発明による電圧バランス補正回路の第４実施形態を示す。同図に示す電圧バランス補正回路では、演算増幅器ＯＰ１の出力端子と中間接続点ｐ２の間に、一対の相補トランジスタＱ１１，Ｑ１２によるバッファ出力回路１１を介在させている。

相補トランジスタＱ１１，Ｑ１２はｎｐｎとｐｎｐのバイポーラトランジスタであって、それぞれのエミッタが中間接続点ｐ２に接続され、それぞれのコレクタが抵抗素子Ｒ１８，Ｒ１９を介して２直列セルＣ１，Ｃ２の直列端子に接続されている。また、それぞれのベースは共通接続された後、抵抗素子Ｒ１４を介して演算増幅器ＯＰ１の出力端子に接続されている。

この実施形態では、セルＣ１，Ｃ２の電圧差（Ｅ１−Ｅ２）が演算増幅器ＯＰ１によって検出されると、その演算増幅器ＯＰ１の出力が相補トランジスタＱ１１，Ｑ１２のいずれか一方を通電駆動することにより、電圧の高いセルを放電させ、電圧バランス補正を行う。
この実施形態は、セルＣ１，Ｃ２の容量値が大きい場合、電圧バランスの補正動作を高速化させたい場合などにとくに有効である。

図７は、本発明による電圧バランス補正回路の第５実施形態を示す。同図に示す電圧バランス補正回路では、２直列セルＣ１，Ｃ２の直列端子と演算増幅器ＯＰ１の正側および負側の動作電源入力端子（＋Ｖ，−Ｖ）間にそれぞれトランジスタＱ１３，Ｑ１４を直列に介在させるとともに、上記直列端子間の電圧（Ｅ１＋Ｅ２）が所定電圧以上のときだけ上記トランジスタＱ１３，Ｑ１４をオンさせるようにしてある。

トランジスタＱ１３，Ｑ１４はｐｎｐとｎｐｎのバイポーラトランジスタであって、ｐｎｐトランジスタＱ１３は直列端子の正側と演算増幅器ＯＰ１の正側動作電源入力端子（＋Ｖ）間に介在するとともに、直列端子間の電圧（Ｅ１＋Ｅ２）が抵抗素子Ｒ２０，Ｒ２１で分圧されてベースに印加されるようになっている。

ｎｐｎトランジスタＱ１４は直列端子の負側と演算増幅器ＯＰ１の負側動作電源入力端子（−Ｖ）間に介在するとともに、上記ｐｎｐトランジスタＱ１３のコレクタ電圧が抵抗素子Ｒ２２，Ｒ２３で分圧されてベースに印加されるようになっている。つまり、ｎｐｎトランジスタＱ１４はｐｎｐトランジスタＱ１３に従動してオン／オフされるようになっている。

この実施形態では、セルＣ１，Ｃ２の直列電圧（Ｅ１＋Ｅ２）が所定電圧以下になると、トランジスタＱ１３，Ｑ１４が共にオフになることにより、演算増幅器ＯＰ１の動作電源が遮断されて消費電流がゼロの状態になる。

演算増幅器ＯＰ１の動作電流はわずかであって、セルＣ１，Ｃ２の使用状態ではほとんど無視することができる。しかし、その演算増幅器ＯＰ１と直列セルＣ１，Ｃ２をモジュール化して製品とした場合、出荷してからユーザが使いはじめるまでの間、あるいは倉庫に留まっている間に、モジュールのセルＣ１，Ｃ２が規定の放電終止電圧以下にまで放電されてしまう懸念が生じる。この懸念を回避するためには、出荷してから使用開始までの時間管理を行う必要があるが、これは現実に困難である。

しかし、上記実施形態によれば、セルＣ１，Ｃ２が規定の放電終止電圧に下がる前に演算増幅器ＯＰ１の動作電源を自動的に遮断させることができるので、出荷してから使用開始までの時間管理を不要にすることができる。

以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、トランジスタＱ１１〜Ｑ１４はＭＯＳトランジスタに置き換えることも可能である。

たとえば瞬低・停電補償装置、鉄道用電力貯蔵装置などのような蓄電システムにおいて、長期の充電継続中に徐々に生じるようなセル間電圧バラツキを、簡単かつ低コストで、セルの直列接続数の増減にも容易に対応可能な回路でもって、高効率かつ高精度に補償することができる。

本発明の第１実施形態をなす直列蓄電セルの電圧バランス補正回路を示す回路図である。 図１の電圧バランス補正回路を２直列セル部に着目して示す要部回路図およびその要部動作特性グラフである。 本発明による電圧バランス補正回路の第２実施形態を示す回路図および要部特性図である。 本発明による電圧バランス補正回路の第３実施形態を示す回路図および要部特性図である。 本発明で使用される演算増幅器の典型的な内部等価回路を示す回路図である。 本発明による電圧バランス補正回路の第４実施形態を示す要部回路図および要部特性図である。 本発明による電圧バランス補正回路の第５実施形態を示す要部回路図および要部特性図である。 従来の直列セルで使用されていたセル保護回路を示す回路図である。 従来の直列セルで使用されていた電圧バランス補正回路の要部を示す回路図およびその要部の動作特性グラフである。

符号の説明

１０ 放電回路ユニット
１１ バッファ出力回路
２０ セル保護回路
Ｃ１〜Ｃ４ 蓄電セル
Ｔ１−Ｔ２ 外部端子
Ｓｕｖｐ 過充電保護スイッチ
Ｓｏｖｐ 過放電保護スイッチ
Ｒ１１，Ｒ１２ 抵抗素子（抵抗分圧回路）
ＯＰ１ 演算増幅器
＋Ｖ 正側の動作電源
−Ｖ 負側の動作電源
ｐ１ 抵抗分圧回路（Ｒ１１−Ｒ１２）の中間分圧点
Ｖｐ１ 分圧電圧
ｐ２ セルＣ１，Ｃ２の中間接続点
Ｖｐ２ 中間電圧
Ｒ１４〜Ｒ２３ 抵抗素子
Ｉ１ 第１のセルＣ１の放電電流
Ｉ２ 第２のセルＣ２の放電電流
Ｖｐ１−Ｖｐ２ 演算増幅器ＯＰ１の入力電圧
Ｉｏ 演算増幅器ＯＰ１の出力電流
Ｖｚ 演算増幅器ＯＰ１の入力しきい値
Ｖｆ 演算増幅器ＯＰ１の入力しきい値
Ｄｚ 定電圧ダイオード（ツェナーダイオード）
Ｄｆ ダイオード（順方向ダイオード）

Claims (4)

1. ２以上の蓄電セルが直列接続されてなる蓄電セル列の各電圧を均等化させる直列蓄電セルの電圧バランス補正回路であって、
   （ａ）直列接続順で隣り合う第１のセルと第２のセル間にそれぞれ、その第１のセルと第２のセルの直列端子に現れる電圧を等分割する抵抗分圧回路と、上記直列端子から正負の動作電源が供給される演算増幅器とによる放電回路ユニットが設置され、
   （ｂ）各放電回路ユニットは、上記抵抗分圧回路の中間分圧点に現れる分圧電圧と上記第１のセルと第２のセルの中間接続点に現れる中間電圧が上記演算増幅器の差動入力端子に入力されて両電圧の差が増幅されるとともに、その増幅によって得られる出力電流が上記中間接続点に供給されることにより、上記差動入力端子間の電圧をゼロにするような負帰還ループが形成され、第１のセルと第２のセル間に電圧差が生じたときに、電圧が高い方のセルを放電させるように構成され、
   （ｃ）上記演算増幅器の出力端子に電流制限用抵抗素子を直列に介在させるとともに、その出力端子と反転入力端子間に電圧増幅利得を５００倍以下に制御するような負帰還抵抗素子を挿入することにより、入力電圧に対する出力電流の変化を直線化および傾斜化させた、
   ことを特徴とする直列蓄電セルの電圧バランス補正回路。
2. 請求項１において、各セルの電圧を個別に監視し、いずれかのセル電圧が所定の過放電保護電圧以下になったときに、上記直列蓄電セルの充放電路に直列に介在する保護スイッチをオン状態からオフ状態に設定するセル保護回路が設置されていることを特徴とする直列蓄電セルの電圧バランス補正回路。
3. 請求項１または２において、上記演算増幅器の出力端子と上記中間接続点の間に、一対の相補トランジスタによるバッファ出力回路を介在させたことを特徴とする直列蓄電セルの電圧バランス補正回路。
4. 請求項１〜３のいずれかにおいて、上記第１のセルと第２のセルの直列端子と上記演算増幅器の正側および負側の動作電源入力端子間にそれぞれトランジスタを直列に介在させるとともに、上記直列端子間が所定電圧以上のときだけ上記トランジスタをオンさせるようにしたことを特徴とする直列蓄電セルの電圧バランス補正回路。

Images