JP2010062469A

JP2010062469A - 半導体モジュール

Info

Publication number: JP2010062469A
Application number: JP2008228888A
Authority: JP
Inventors: Tomoyuki Oki; 智之大木
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2008-09-05
Filing date: 2008-09-05
Publication date: 2010-03-18
Also published as: US20100060308A1

Abstract

【課題】プリント基板を設計する際の制約を緩和する。
【解決手段】凹部１６は、半導体モジュール１００の実装面１０に設けられる。検査用端子１４は、半導体モジュール１００の試験工程において外部から信号を印加し、もしくは本半導体モジュール１００の電気的状態を測定するために設けられており、凹部１６の底部に形成される。検査用端子１４は、半導体モジュール１００をプリント基板に実装した際に、プリント基板の表面と接触しないように形成される。
【選択図】図２

Description

本発明は、半導体チップおよびその周辺回路が一体化された半導体モジュールに関する。

複数の半導体チップや電子部品を組み合わせて、これをモジュール化した半導体モジュールの開発が盛んである。図１（ａ）は、一般的な半導体モジュールの外観を示す図である。半導体モジュール２００は、ＢＧＡ（Ball Grid Array）パッケージと呼ばれる構成を有しており、その実装面２０２に複数の裏面電極（外部端子）２０４を備える。複数の外部端子２０４は通常、マトリクス状、もしくは半導体モジュール１００の外周に沿って配置される。半導体モジュール２００は、外部端子２０４を介して外部から電源電圧、接地電圧、制御用のコマンド、入力信号などを受け、あるいは信号処理の結果生成した信号を出力する。外部端子２０４のいくつかは、外付けのチップ抵抗やチップコンデンサと接続され、半導体モジュール２００の電気的状態を調節するために利用される場合もある。これらの外部端子２０４は、半導体モジュール２００の実動作時における本来の機能に関連するといえる。

ところで半導体モジュール２００には、これらの実動作時における本来の機能に関連する外部端子とは別に、本来の機能とは関係の無い、検査用の外部端子が設けられる場合がある。図１（ａ）には検査用外部端子２０４ａ、２０４ｂが示される。検査用外部端子２０４ａ、２０４ｂは、半導体モジュール２００の外部からのアクセスが必要とされる内部のノードと電気的に接続されている。半導体モジュール２００の試験工程において、検査用外部端子２０４ａ、２０４ｂに信号を与えることにより半導体モジュール２００の状態を変化させたり、あるいはこれらから信号を読み出すことにより、半導体モジュール２００の状態を知ることができる。

図１（ｂ）は、図１（ａ）の半導体モジュールが実装されるプリント基板を示す図である。半導体モジュール２００の実装状態における外形は破線Ｌで示される。プリント基板２２０上には、半導体モジュール２００の外部端子２０４と接続される配線２２２が形成される。

図１（ｂ）に示すように、半導体モジュール２００の裏面（実装面）に検査用外部端子２０４ａ、２０４ｂを設けた場合、プリント基板２２０の検査用外部端子２０４ａ、２０４ｂとオーバーラップする領域に、本来必要な配線を形成することができない。つまりオーバーラップする領域がデッドスペースとなり、プリント基板を設計する際の制約となる。

本発明はこうした状況に鑑みてなされたものであり、その目的のひとつは、プリント基板の設計の制約を緩和することができる半導体モジュールの提供にある。

本発明のある態様の半導体モジュールは、本半導体モジュールの実装面もしくは側面に設けられ、外部回路と接続されるべき複数の外部端子と、本半導体モジュールの実装面に設けられた凹部と、凹部に設けられ、本半導体モジュールを試験する際に、外部から信号を印加し、もしくは本半導体モジュールの電気的状態を測定するための少なくともひとつの検査用端子と、を備える。検査用端子は、本半導体モジュールを基板上に実装した際に、基板の表面と接触しないように形成される。

この態様によると、基板上の検査用端子とオーバーラップする領域に、配線を形成することができ、基板設計の制約を緩和できる。

本発明の別の態様もまた、半導体モジュールに関する。この半導体モジュールは、本半導体モジュールの実装面もしくは側面に設けられ、外部回路と接続されるべき複数の外部端子と、本半導体モジュールの実装面と反対の背面に設けられた凹部と、凹部に設けられ、本半導体モジュールを試験する際に、外部から信号を印加し、もしくは本半導体モジュールの電気的状態を測定するための、少なくともひとつの検査用端子と、を備える。

この態様によると、検査用端子を背面側に設けることにより、基板上に実装した状態で、半導体モジュールを検査することができる。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、プリント基板の設計条件を緩和できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図２（ａ）〜（ｄ）は、第１の実施の形態に係る半導体モジュール１００の構成を示す図である。図２（ａ）は半導体モジュール１００の実装面から見た平面図である。半導体モジュール１００はその実装面１０側に設けられた複数の外部端子１２を備える。半導体モジュール１００は、ＢＧＡ（Ball Grid Array）パッケージであってもよいし、ＬＧＡ（Land Grid Array）パッケージであってもよく、その他のパッケージであってもよい。あるいは半導体モジュール１００は、ＱＦＰ（Quad Flat Package）であってもよい。

外部端子１２は、パッケージの形態に応じた形状を有する。本実施の形態では、ＢＧＡパッケージの場合が示され、複数の外部端子１２は、規則的に配置されている。半導体モジュール１００がＱＦＰの場合、外部端子１２は、半導体モジュール１００の側面のリード電極となる。

外部端子１２は、半導体モジュール１００の電源端子、接地端子、外部からの信号を入力するための端子、外部に信号を出力するための端子、チップコンデンサやチップ抵抗を接続するための端子であり、半導体モジュール１００の本来の機能に関連する信号を入出力するための端子である。

半導体モジュール１００は、外部端子１２に加えて、少なくともひとつの検査用端子１４を備える。検査用端子１４は、半導体モジュール１００を試験する際に、外部から信号を印加し、もしくは半導体モジュール１００の電気的状態を測定するために設けられる。

図２（ｂ）は、図２（ａ）の半導体モジュール１００のＩ−Ｉ線断面図を示す。半導体モジュール１００の実装面には、凹部１６が設けられている。検査用端子１４は、凹部１６の底部に形成される。検査用端子１４のサイズは、外部端子１２と同程度であってもよいし、それより大きく、もしくは小さくてもよい。検査用端子１４は、半導体モジュール１００をプリント基板（ＰＣＢ）上に実装した際に、プリント基板の表面と接触しないように形成される。したがって検査用端子１４は、なるべくその高さが低く、つまり厚みが薄くなるように形成するのが好ましい。

図２（ｃ）は、半導体モジュール１００の試験工程の状態を示す断面図である。半導体モジュール１００の試験には、外部端子１２および検査用端子１４の位置と合致するようにマトリクス状に配置された複数のコンタクトプローブ３０が利用される。コンタクトプローブ３０は、柔らかい金属で形成されており、先端に圧力が加わると容易にたわむ構造となっている。コンタクトプローブ３０を半導体モジュール１００に対して押しつけると、外部端子１２および検査用端子１４が、それぞれに対応するプローブ３２、３４と接触する。したがって外部端子１２および検査用端子１４に所望の信号を与え、あるいはその状態を測定することができる。

図２（ｄ）は、半導体モジュール１００のプリント基板への実装状態を示す断面図である。プリント基板１１０の表面には配線１１２が形成され、そのいくつかは外部端子１２とハンダによって電気的、機械的に接続される。図示のごとく検査用端子１４はプリント基板１１０の表面と接触しないように形成されているため、検査用端子１４とオーバーラップする領域に配線を形成しても、検査用端子１４と接触することはない。したがって検査用端子１４によって制約を受けることなく、プリント基板１１０を設計することが可能となる。

図３（ａ）、（ｂ）は、第２の実施の形態に係る半導体モジュール１００ａの構成を示す斜視図および断面図である。半導体モジュール１００ａは、実装面１０と反対側の背面１８に凹部１６を備え、凹部１６の底部に検査用端子１４が形成されている。

第２の実施の形態に係る半導体モジュール１００ａによれば、半導体モジュール１００ａをプリント基板に実装した状態で、検査用端子１４にプローブを接触させることができるため、実装状態で半導体モジュール１００ａを試験することができる。また、図２（ａ）の半導体モジュール１００では、実装面１０側の検査用端子１４を設けた箇所には外部端子１２を配置することができないため、実装面１０に形成できる外部端子１２の個数が、検査用端子１４の個数分だけ少なくなるという問題があるところ、図３（ａ）の半導体モジュール１００では実装面１０側に設けることができる外部端子１２の個数を増やすことができる。

さらに検査用端子１４を凹部１６の底部に設けたことにより、以下の効果が期待できる。半導体モジュール１００ａが、スイッチングレギュレータなどの周辺回路に好ましくないノイズを発生させる回路であったり、あるいは外部からのノイズ耐性の低い回路である場合、半導体モジュール１００ａの上部を金属板（シールド）で覆う必要がある。したがって仮に背面１８側に凹部を設けずに検査用端子１４を露出させた場合、金属シールドと検査用端子１４が接触するおそれがあるため、両者の間に絶縁材を設ける必要が生じる。これに対して図３（ａ）の半導体モジュール１００ａでは、検査用端子１４が凹部１６に設けられており、金属シールドと接触しない構造となっているため、検査用端子１４と金属シールドの間に絶縁材を設けなくてもすむという利点がある。

図４（ａ）、（ｂ）は、第１、第２の実施の形態に係る半導体モジュールそれぞれの変形例を示す。

図４（ａ）は、図２（ａ）の半導体モジュール１００の変形例１００ｂを実装面１０側から見た図である。また図４（ｂ）は、図３（ａ）の半導体モジュール１００ａの変形例１００ｃを背面１８側から見た図である。

これらの変形例において、複数の検査用端子１４は単一の凹部１６の底部に形成されている。これらの変形例によれば、検査用端子１４ごとに凹部１６を形成する必要がないため、半導体モジュール１００ｂ、１００ｃの製造工程を簡素化できる。

図５は、第３の実施の形態に係る半導体モジュール１００ｄの構成を示す図である。半導体モジュール１００ｄは、ＱＦＰパッケージで構成され、その側面に設けられた複数の外部端子（リード電極）１２と、同じく側面に設けられた凹部１６を備える。凹部１６の底部には、検査用端子１４が形成される。

第３の実施の形態によれば、第２の実施の形態と同様に、半導体モジュール１００ｄをプリント基板に実装した状態で、半導体モジュール１００ｄを検査することができる。また検査用端子１４は、半導体モジュール１００ｄの外周面よりも内側に配置されるため、半導体モジュール１００ｄの周囲に設けられる配線やシールド（金属板）等と接触しにくくなっており、便宜である。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図１（ａ）、（ｂ）はそれぞれ、一般的な半導体モジュールおよびそれが実装されるプリント基板を示す図である。図２（ａ）〜（ｄ）は、第１の実施の形態に係る半導体モジュールの構成を示す図である。図３（ａ）、（ｂ）は、第２の実施の形態に係る半導体モジュールの構成を示す斜視図および断面図である。図４（ａ）、（ｂ）は、第１、第２の実施の形態に係る半導体モジュールそれぞれの変形例を示す図である。第３の実施の形態に係る半導体モジュールの構成を示す図である。

符号の説明

１０…実装面、１２…外部端子、１４…検査用端子、１６…凹部、１８…背面、１００…半導体モジュール、１１０…プリント基板。

Claims

本半導体モジュールの実装面もしくは側面に設けられ、外部回路と接続されるべき複数の外部端子と、
本半導体モジュールの実装面に設けられた凹部と、
前記凹部に設けられ、本半導体モジュールを試験する際に、外部から信号を印加し、もしくは本半導体モジュールの電気的状態を測定するための少なくともひとつの検査用端子と、
を備え、
前記検査用端子は、本半導体モジュールを基板上に実装した際に、前記基板の表面と接触しないように形成されることを特徴とする半導体モジュール。
本半導体モジュールの実装面もしくは側面に設けられ、外部回路と接続されるべき複数の外部端子と、
本半導体モジュールの実装面と反対の背面に設けられた凹部と、
前記凹部に設けられ、本半導体モジュールを試験する際に、外部から信号を印加し、もしくは本半導体モジュールの電気的状態を測定するための、少なくともひとつの検査用端子と、
を備えることを特徴とする半導体モジュール。
本半導体モジュールの実装面もしくは側面に設けられ、外部回路と接続されるべき複数の外部端子と、
本半導体モジュールの側面に設けられた凹部と、
前記凹部に設けられ、本半導体モジュールを試験する際に、外部から信号を印加し、もしくは本半導体モジュールの電気的状態を測定するための、少なくともひとつの検査用端子と、
を備えることを特徴とする半導体モジュール。