JP2010061190A - Model parameter extraction device and model parameter extraction method - Google Patents
Model parameter extraction device and model parameter extraction method Download PDFInfo
- Publication number
- JP2010061190A JP2010061190A JP2008223247A JP2008223247A JP2010061190A JP 2010061190 A JP2010061190 A JP 2010061190A JP 2008223247 A JP2008223247 A JP 2008223247A JP 2008223247 A JP2008223247 A JP 2008223247A JP 2010061190 A JP2010061190 A JP 2010061190A
- Authority
- JP
- Japan
- Prior art keywords
- model parameter
- electrical characteristics
- unit
- approximate function
- measurement point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】回路シミュレーションの精度の向上。
【解決手段】測定点の電気特性を示す測定データを入力する入力部10と、入力された測定データが存在している測定点について、入力された測定データに基づいて、測定点の電気特性を近似する第1近似関数式を作成する第1近似関数式作成部201と、入力された測定データが不足している測定点について、第1近似関数式作成部201によって作成された第1近似関数式を修正して、測定点の電気特性を近似する第2近似関数式を作成する第2近似関数式作成部202と、第1および第2近似関数式作成部201,202によって作成された第1および第2近似関数式に基づいて、測定点の電気特性の近似値を算出する近似値算出部30と、算出された近似値を含むモデルパラメータセットを生成するモデルパラメータセット生成部80と、生成されたモデルパラメータセットを出力する出力部90と、を備える。
【選択図】図1To improve the accuracy of circuit simulation.
An input unit for inputting measurement data indicating the electrical characteristics of a measurement point, and the electrical characteristics of the measurement point for the measurement point where the input measurement data exists are determined based on the input measurement data. A first approximate function formula creating unit 201 that creates a first approximate function formula to be approximated, and a first approximate function created by the first approximate function formula creating unit 201 for measurement points for which input measurement data is insufficient The second approximate function formula creating unit 202 that modifies the formula to create a second approximate function formula that approximates the electrical characteristics of the measurement point, and the first and second approximate function formula creating units 201 and 202 created by the first and second approximate function formula creating units 201 and 202. Based on the first and second approximate function formulas, an approximate value calculation unit 30 that calculates an approximate value of the electrical characteristic of the measurement point, and a model parameter set generation unit 8 that generates a model parameter set including the calculated approximate value Comprising the, an output unit 90 for outputting the generated model parameter set, a.
[Selection] Figure 1
Description
本発明は、モデルパラメータ抽出装置およびモデルパラメータ抽出方法に関し、特に、SPICE(Simulation Program with Integrated Circuit Emphasis)モデルのモデルパラメータを抽出するモデルパラメータ抽出装置およびモデルパラメータ抽出方法に関する。 The present invention relates to a model parameter extraction apparatus and a model parameter extraction method, and more particularly to a model parameter extraction apparatus and a model parameter extraction method for extracting model parameters of a SPICE (Simulation Program with Integrated Circuit Emphasis) model.
MOSFET(Metal Oxide Semiconducter Field Effect Transistor)のSPICEモデルパラメータセットには、グローバル(Global)モデルとビニング(binning)モデルとがある。グローバルモデルは、MOSFETのゲート長Lおよびゲート幅Wに対するL−W平面上の全領域の電気特性を1つのモデル式で表現するモデルである。一方、ビニングモデルは、L−W平面を複数の局所領域に分割して、MOSFETのゲート長Lおよびゲート幅Wに対するL−W平面上の各局所領域での電気特性を各局所領域のみで有効な局所モデル式で表現するモデルである。この各局所領域はビン(bin)と呼ばれ、複数のビンに分割されたモデルを作成することはビニングと呼ばれる。 The SPICE model parameter set of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) includes a global model and a binning model. The global model is a model that expresses the electrical characteristics of the entire region on the LW plane with respect to the gate length L and gate width W of the MOSFET by one model formula. On the other hand, the binning model divides the LW plane into a plurality of local regions, and the electrical characteristics in each local region on the LW plane with respect to the gate length L and gate width W of the MOSFET are effective only in each local region. This model is expressed by a local model expression. Each local region is called a bin, and creating a model divided into a plurality of bins is called binning.
しかしながら、一般的には、微細なMOSFETの電気特性は、ゲート長Lおよびゲート幅Wに対して非線形であり、且つ、互いに複雑な依存性を有する。したがって、グローバルモデルでは、MOSFETの電気特性を高精度に表現することは難しい。 However, in general, the electrical characteristics of a fine MOSFET are nonlinear with respect to the gate length L and the gate width W, and have complicated dependencies on each other. Therefore, in the global model, it is difficult to express the electrical characteristics of the MOSFET with high accuracy.
これに対して、ビニングモデルでは、各局所モデル式が各ビンのみを表現するので、MOSFETの電気特性を高精度に表現することができる。たとえば、回路シミュレーション実行時に、所定のゲート長Lおよびゲート幅Wの寸法に基づいて、適切な局所モデルを選択し、使用することによって、L−W平面上の全領域の電気特性を高精度に表現することができる。 On the other hand, in the binning model, each local model expression represents only each bin, so that the electrical characteristics of the MOSFET can be expressed with high accuracy. For example, when a circuit simulation is executed, an appropriate local model is selected and used on the basis of the dimensions of a predetermined gate length L and gate width W, so that the electrical characteristics of the entire region on the LW plane can be accurately determined. Can be expressed.
ここで、一般的なビニングモデルの作成手順について説明する。 Here, a general procedure for creating a binning model will be described.
はじめに、L/W領域全体を対象とするグローバルモデルを作成する。このグローバルモデルの精度は、高精度でなくても良い。次に、このグローバルモデルに基づいて、格子状に配置された各測定点の局所モデルを作成する。この局所モデルの精度は、できるだけ高いことが好ましい。次に、各ビンの局所モデルを作成する。この局所モデルは、各ビンを囲む4つの測定点のモデルパラメータを用いて所定の連立方程式を解くことによって作成される。 First, a global model for the entire L / W area is created. The accuracy of this global model need not be high. Next, based on this global model, a local model of each measurement point arranged in a grid is created. The accuracy of this local model is preferably as high as possible. Next, a local model for each bin is created. This local model is created by solving a predetermined simultaneous equation using model parameters of four measurement points surrounding each bin.
ここで、グローバルモデルから局所モデルを作成する方法について説明する。なお、モデルパラメータU00の例を説明する。各測定点のL/Wの寸法(Li,Wi)が(L1,W1),(L2,W1),(L1,W2),(L2,W2)であり、各測定点のモデルパラメータU00の値が(U01,U02,U03,U04)であり、各測定点によって囲まれるビンが“bin_A”であるとする。これらの4つのモデルパラメータU00の値(U01,U02,U03,U04)を使用して、式1乃至式4の4元連立1次方程式を立てる。この連立方程式の解(U01,U02,U03,U04)が“bin_A”のモデルパラメータとなる。
Here, a method for creating a local model from a global model will be described. Incidentally, an example of a model parameter U 00. The L / W dimensions (L i , W i ) at each measurement point are (L 1 , W 1 ), (L 2 , W 1 ), (L 1 , W 2 ), (L 2 , W 2 ). Assume that the value of the model parameter U 00 at each measurement point is (U 01 , U 02 , U 03 , U 04 ), and the bin surrounded by each measurement point is “bin_A”. Using the values (U 01 , U 02 , U 03 , U 04 ) of these four model parameters U 00 , the quaternary simultaneous linear equations of
〔式1〕 U01=U0+LU0/L1+WU0/W1+PU0(L1*W1)
〔式2〕 U02=U0+LU0/L1+WU0/W2+PU0(L1*W2)
〔式3〕 U03=U0+LU0/L2+WU0/W1+PU0(L2*W1)
〔式4〕 U04=U0+LU0/L2+WU0/W2+PU0(L2*W2)
すなわち、回路シミュレーション実行時には、“bin_A”の任意のゲート長Lおよびゲート幅Wの寸法に対して、式5の解が算出される。
〔式5〕 U00=U0+LU0/L+WU0/W+PU0(L*W)
しかしながら、ビニングモデルでは、各ビンのモデルパラメータは、そのビンを囲む4つの測定点のモデルパラメータを用いて式1乃至式4に示されるような連立方程式を解くことによって作成される。したがって、ビンのモデルパラメータを作成するためには、そのビンを囲む4つの測定点の電気特性を示す測定データが必要である。すなわち、ビニングモデルには、全ての測定点の測定データが必要である。ところが、一般的には、TEG(Test Element Group)の欠損等によって、測定データが不足する(所定数以上の測定点にTEGが存在しない)場合がある。このような場合には、1つのビンの面積が大きくなり、各ビンのモデルパラメータとMOSFETの電気特性との間の誤差も大きくなる。その結果、回路シミュレーションの精度が低下するという問題が発生する。
[Expression 1] U 01 = U 0 + LU 0 / L 1 + WU 0 / W 1 + PU 0 (L 1 * W 1 )
[Formula 2] U 02 = U 0 + LU 0 / L 1 + WU 0 / W 2 + PU 0 (L 1 * W 2 )
[Equation 3] U 03 = U 0 + LU 0 / L 2 + WU 0 / W 1 + PU 0 (L 2 * W 1 )
[Equation 4] U 04 = U 0 + LU 0 / L 2 + WU 0 / W 2 + PU 0 (L 2 * W 2)
That is, at the time of executing the circuit simulation, the solution of Equation 5 is calculated for an arbitrary gate length L and gate width W of “bin_A”.
[Formula 5] U 00 = U 0 + LU 0 / L + WU 0 / W + PU 0 (L * W)
However, in the binning model, the model parameters of each bin are created by solving simultaneous equations as shown in
また、測定データが充足する(所定数以上の測定点にTEGが存在する)場合であっても、測定点間で電気特性が急激に変化するような場合には、ビンのモデルパラメータとMOSFETの電気特性との間の誤差が大きくなる。その結果、回路シミュレーションの精度が低下するという問題が発生する。
本発明の目的は、回路シミュレーションの精度を向上させるモデルパラメータ抽出装置およびモデルパラメータ抽出方法を提供することである。 An object of the present invention is to provide a model parameter extraction device and a model parameter extraction method that improve the accuracy of circuit simulation.
本発明の第1態様によれば、
トランジスタのゲート長方向およびゲート幅方向に対して格子状に配置された測定点によって囲まれるシミュレーションモデルのモデルパラメータを抽出するモデルパラメータ抽出装置であって、
前記測定点の電気特性を示す測定データを入力する入力部と、
前記入力部によって入力された測定データが充足している測定点について、前記入力部によって入力された測定データに基づいて、前記測定点の電気特性を近似する第1近似関数式を作成する第1近似関数式作成部と、
前記入力部によって入力された測定データが不足している測定点について、前記第1近似関数式作成部によって作成された第1近似関数式を修正して、前記測定点の電気特性を近似する第2近似関数式を作成する第2近似関数式作成部と、
前記第1および第2近似関数式作成部によって作成された第1および第2近似関数式に基づいて、前記測定点の電気特性の近似値を算出する近似値算出部と、
前記近似値算出部によって算出された近似値を含むモデルパラメータセットを生成するモデルパラメータセット生成部と、
前記モデルパラメータセット生成部によって生成されたモデルパラメータセットを出力する出力部と、を備えることを特徴とするモデルパラメータ抽出装置が提供される。
According to the first aspect of the present invention,
A model parameter extraction device for extracting model parameters of a simulation model surrounded by measurement points arranged in a grid pattern in a gate length direction and a gate width direction of a transistor,
An input unit for inputting measurement data indicating the electrical characteristics of the measurement point;
A first approximation function formula that approximates the electrical characteristics of the measurement point is generated based on the measurement data input by the input unit for the measurement point that is satisfied by the measurement data input by the input unit. An approximate function formula creation unit;
For a measurement point for which measurement data input by the input unit is insufficient, the first approximate function formula created by the first approximate function formula creation unit is modified to approximate the electrical characteristics of the measurement point. A second approximate function formula creating unit for creating a two approximate function formula;
An approximate value calculation unit that calculates an approximate value of the electrical characteristics of the measurement point based on the first and second approximate function formulas created by the first and second approximate function formula creation units;
A model parameter set generation unit for generating a model parameter set including the approximate value calculated by the approximate value calculation unit;
And a model parameter extracting apparatus comprising: an output unit that outputs the model parameter set generated by the model parameter set generating unit.
本発明の第2態様によれば、
トランジスタのゲート長方向およびゲート幅方向に対して格子状に配置された測定点によって囲まれるシミュレーションモデルのモデルパラメータを抽出するモデルパラメータ抽出装置であって、
前記ゲート幅または前記ゲート長方向の電気特性を所定間隔毎に読み取る読取部と、
前記読取部によって読み取られた電気特性が許容範囲外である場合に、その電気特性に対応する前記ゲート幅または前記ゲート長に前記測定点を設定する測定点設定部と、
前記測定点設定部によって設定された測定点の電気特性の推定値を算出する推定値算出部と、
前記推定値算出部によって算出された推定値を含むモデルパラメータセットを生成するモデルパラメータセット生成部と、
前記モデルパラメータセット生成部によって生成されたモデルパラメータセットを出力する出力部と、を備えることを特徴とするモデルパラメータ抽出装置が提供される。
According to a second aspect of the invention,
A model parameter extraction device for extracting model parameters of a simulation model surrounded by measurement points arranged in a grid in the gate length direction and gate width direction of a transistor,
A reading unit that reads electrical characteristics in the gate width or gate length direction at predetermined intervals;
A measurement point setting unit configured to set the measurement point to the gate width or the gate length corresponding to the electrical characteristic when the electrical characteristic read by the reading unit is outside an allowable range;
An estimated value calculation unit for calculating an estimated value of the electrical characteristics of the measurement point set by the measurement point setting unit;
A model parameter set generator for generating a model parameter set including the estimated value calculated by the estimated value calculator;
An output unit that outputs the model parameter set generated by the model parameter set generation unit.
本発明の第3態様によれば、
トランジスタのゲート長方向およびゲート幅方向に対して格子状に配置された測定点によって囲まれるシミュレーションモデルのモデルパラメータを抽出するモデルパラメータ抽出方法であって、
前記測定点の電気特性を示す測定データを入力し、
前記測定データが充足している測定点について、前記測定データに基づいて、前記測定点の電気特性を近似する第1近似関数式を作成し、
前記測定データが不足している測定点について、前記第1近似関数式を修正して、前記測定点の電気特性を近似する第2近似関数式を作成し、
前記第1および第2近似関数式に基づいて、前記測定点の電気特性の近似値を算出し、
前記近似値を含むモデルパラメータセットを生成し、
前記モデルパラメータセットを出力することを特徴とするモデルパラメータ抽出方法が提供される。
According to a third aspect of the invention,
A model parameter extraction method for extracting a model parameter of a simulation model surrounded by measurement points arranged in a grid pattern in a gate length direction and a gate width direction of a transistor,
Input measurement data indicating the electrical characteristics of the measurement point,
For the measurement points satisfied by the measurement data, based on the measurement data, create a first approximate function equation that approximates the electrical characteristics of the measurement points,
For the measurement point for which the measurement data is insufficient, the first approximate function formula is corrected to create a second approximate function formula that approximates the electrical characteristics of the measurement point,
Based on the first and second approximation function equations, an approximate value of the electrical characteristics of the measurement point is calculated,
Generating a model parameter set including the approximation,
A model parameter extraction method is provided that outputs the model parameter set.
本発明によれば、回路シミュレーションの精度を向上させることができる。 According to the present invention, the accuracy of circuit simulation can be improved.
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。 Embodiments of the present invention will be described below with reference to the drawings. The following examples are one embodiment of the present invention and do not limit the scope of the present invention.
はじめに、本発明の実施例1について説明する。本発明の実施例1は、TEGが存在していない測定点の電気特性の近似値や推定値を算出して、モデルパラメータを抽出するモデルパラメータ抽出装置の例である。 First, Example 1 of the present invention will be described. The first embodiment of the present invention is an example of a model parameter extracting apparatus that calculates an approximate value or an estimated value of an electrical characteristic at a measurement point where no TEG exists and extracts a model parameter.
まず、本発明の実施例1に係るモデルパラメータ抽出装置の構成について図1および図2を参照して説明する。図1は、本発明の実施例1に係るモデルパラメータ抽出装置1の構成を示すブロック図である。図2は、本発明の実施例1に係る測定データの概略を示す概略図である。
First, the configuration of the model parameter extracting apparatus according to the first embodiment of the present invention will be described with reference to FIG. 1 and FIG. FIG. 1 is a block diagram illustrating a configuration of a model
図1に示すように、本発明の実施例1に係るモデルパラメータ抽出装置1は、入力部10と、近似関数式作成部20と、近似値算出部30と、読取部40と、測定点設定部50と、ビニングモデル作成部60と、推定値算出部70と、モデルパラメータセット生成部80と、出力部90と、を備えている。
As shown in FIG. 1, the model
図1に示すように、入力部10は、近似関数式作成部20および入力装置(図示せず)に接続されている。また、入力部10は、ユーザが入力装置(図示せず)を用いて入力した測定点の電気特性(たとえば、I−V特性カーブ、閾値電圧Vth、ドレイン電流Ion)を示す測定データを入力するようになっている。
As shown in FIG. 1, the
図2に示すように、測定データは、MOSFETのゲート幅W(=W1乃至W4)のそれぞれにおいて、MOSFETのゲート長L(=0.04乃至10)ごとにTEGが存在している測定点とTEGが存在していない測定点を含んでいる。なお、図2において、「o」は、TEGが存在している測定点を示し、「x」はTEGが存在していない測定点を示している。すなわち、図2は、ゲート幅W(=W0)においてゲート長L(=0.1)のTEGが存在し、ゲート幅W(=W1)においてゲート長L(=0.1)のTEGが存在していない。 As shown in FIG. 2, the measurement data includes the measurement points at which TEGs exist for each MOSFET gate length L (= 0.04 to 10) in each of the MOSFET gate widths W (= W1 to W4). The measurement point where TEG does not exist is included. In FIG. 2, “o” indicates a measurement point where the TEG exists, and “x” indicates a measurement point where the TEG does not exist. That is, in FIG. 2, there is a TEG having a gate length L (= 0.1) at a gate width W (= W 0 ), and a TEG having a gate length L (= 0.1) at a gate width W (= W 1 ). Does not exist.
ここで、図2の測定データは、ゲート幅Wが4段階であり、ゲート長Lが13段階である。したがって、図2の測定データに対応するビニングモデルを作成するためには、52(=4×13)個のTEGが必要である。しかしながら、図2の測定データでは、存在しているTEGの数は19個であるので、ビニングモデルを作成するには不足していることになる。 Here, in the measurement data of FIG. 2, the gate width W has four stages and the gate length L has thirteen stages. Therefore, in order to create a binning model corresponding to the measurement data of FIG. 2, 52 (= 4 × 13) TEGs are required. However, in the measurement data of FIG. 2, since there are 19 TEGs, it is insufficient to create a binning model.
図1に示すように、近似関数式作成部20は、第1近似関数式作成部201と、第2近似関数式作成部202と、を備えている。
As shown in FIG. 1, the approximate function
図1に示すように、第1近似関数式作成部201は、入力部10、第2近似関数式作成部202、近似値算出部30、および読取部40に接続されている。また、第1近似関数式作成部201は、入力部10によって入力された測定データのうち、同一のゲート幅Wで、異なるゲート長Lの多くのTEGが存在している測定点について、ゲート幅Wの電気特性をゲート長Lの関数として近似するn(nは2以上の整数)次多項式(以下、「第1近似関数式」という)を作成するようになっている。なお、nは、要求される近似の精度によって決定される値であって、大きな値ほど精度が高くなる。
As shown in FIG. 1, the first approximate function
図1に示すように、第2近似関数式作成部202は、第1近似関数式作成部201、近似値算出部30、および読取部40に接続されている。また、第2近似関数式作成部202は、入力部10によって入力された測定データのうちTEGが存在していない測定点について、第1近似関数式作成部201によって作成された第1近似関数式の係数を修正して、ゲート幅Wの電気特性をゲート長Lの関数として近似するn次多項式(以下、「第2近似関数式」という)を作成するようになっている。
As shown in FIG. 1, the second approximate function
図1に示すように、近似値算出部30は、近似関数式作成部20およびモデルパラメータセット生成部80に接続されている。また、近似値算出部30は、第1および第2近似関数式作成部201,202によって作成された第1および第2近似関数式に基づいて、測定点の電気特性の近似値を算出するようになっている。
As shown in FIG. 1, the approximate
図1に示すように、読取部40は、近似関数式作成部20および測定点設定部50に接続されている。また、読取部40は、第1および第2近似関数式作成部201,202によって作成された第1および第2近似関数式に基づいて、入力部10によって入力された測定データにTEGが存在していない点の電気特性を読み取り、後述のビニングモデルとの誤差が許容値ε以上である場合に、その点の座標および電気特性を保持するようになっている。
As shown in FIG. 1, the
図1に示すように、測定点設定部50は、読取部40、ビニングモデル作成部60、および推定値算出部70に接続されている。また、測定点設定部50は、読取部40によって保持された座標に測定点を設定するようになっている。
As shown in FIG. 1, the measurement
図1に示すように、ビニングモデル作成部60は、測定点設定部50に接続されている。また、ビニングモデル作成部60は、入力部10によって入力された測定データと、近似値算出部30によって算出された近似値とを組み合わせたデータを用いて、ビニングモデルを作成する。
As shown in FIG. 1, the binning
図1に示すように、推定値算出部70は、測定点設定部50およびモデルパラメータセット生成部80に接続されている。また、推定値算出部70は、電気特性の推定値を算出するための式6乃至式9に示す近似関数式(後述する)に基づいて推定値を算出して、測定点設定部50によって設定された測定点の電気特性を推定値に置換するようになっている。
As shown in FIG. 1, the estimated
図1に示すように、モデルパラメータセット生成部80は、近似値算出部30、推定値算出部70、および出力部90に接続されている。また、モデルパラメータセット生成部80は、近似値算出部30によって算出された近似値または推定値算出部70によって算出された推定値を含むモデルパラメータセットを生成するようになっている。
As shown in FIG. 1, the model parameter set
図1に示すように、出力部90は、モデルパラメータセット生成部80および出力装置(図示せず)に接続されている。また、出力部90は、モデルパラメータセット生成部80によって生成されたモデルパラメータセットを出力装置(図示せず)に出力するようになっている。
As shown in FIG. 1, the
次に、本発明の実施例1に係るモデルパラメータ抽出装置の処理について図3乃至図9を参照して説明する。図3は、本発明の実施例1に係るモデルパラメータ抽出処理の処理手順を示すフローチャートである。図4は、図2の測定データの概略を示す概略図である。図5は、近似関数式作成処理(図3のS302)の処理手順を示すフローチャートである。図6は、第1近似関数式の係数値を示す概略図である。図7は、第2近似関数式の係数値を示す概略図である。図8は、推定値算出処理(図3のS305)の処理手順を示すフローチャートである。図9は、推定値算出処理(図3のS305)の概略を示す概略図である。 Next, processing of the model parameter extracting apparatus according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a flowchart illustrating a processing procedure of model parameter extraction processing according to the first embodiment of the present invention. FIG. 4 is a schematic diagram showing an outline of the measurement data of FIG. FIG. 5 is a flowchart showing a processing procedure of the approximate function formula creation processing (S302 in FIG. 3). FIG. 6 is a schematic diagram illustrating coefficient values of the first approximate function equation. FIG. 7 is a schematic diagram illustrating the coefficient values of the second approximate function equation. FIG. 8 is a flowchart showing the processing procedure of the estimated value calculation processing (S305 in FIG. 3). FIG. 9 is a schematic diagram showing an outline of the estimated value calculation process (S305 in FIG. 3).
はじめに、図3に示すように、測定データ入力工程(S301)が行われる。測定データ入力工程(S301)では、入力部10が、ユーザが入力装置(図示せず)を用いて入力した測定点の電気特性を示す測定データを入力する。たとえば、図4に示すように、測定データは、閾値電圧Vthの測定値および第1近似関数式の値である。
First, as shown in FIG. 3, a measurement data input step (S301) is performed. In the measurement data input step (S301), the
次に、図3に示すように、近似関数式作成処理(S302)が行われる。近似関数式作成処理(S302)では、はじめに、図5に示すように、第1近似関数式作成工程(S501)が行われる。第1近似関数式作成工程(S501)では、第1近似関数式作成部201が、測定データ入力工程(図3のS301)において入力された測定データが充足しているゲート幅W(たとえば、全てのゲート長LについてのTEGが存在しているゲート幅Wi)についての第1近似関数式(式6および式7を参照)を作成し、各係数A0乃至A5およびB0乃至B5の係数値を算出する。たとえば、図4の例では、第1近似関数式作成部201は、ゲート幅Wi(i=0)についての閾値電圧Vthをゲート長Lの関数として近似する第1近似関数式を作成し、図6に示すような係数A0乃至A5の係数値を算出する。図6は、n=5のときの第1近似関数式の各係数A0乃至A5の係数値を示している。
次に、図5に示すように、第2近似関数式作成工程(S502)が行われる。第2近似関数式作成工程(S502)では、第2近似関数式作成部202が、測定データ入力工程(図3のS301)において入力された測定データが不足しているゲート幅W(たとえば、少なくとも1つのゲート長LについてのTEGが存在していないゲート幅Wj)についての第2近似関数式(式8および式9を参照)を作成し、各係数A0乃至A5およびB0乃至B5の係数値を算出する。このとき、第2近似関数式作成部202は、第1近似関数式作成工程(S501)において第1近似関数式が作成されたゲート幅Wiのうち、ゲート幅Wjに最も近いものを選択し、ゲート幅Wjについての第2近似関数式のゲート長Lの数が、ゲート幅Wiについての第1近似関数式のゲート長Lの数に合うように、ゲート幅WjについてTEGが存在している数だけ第2近似関数式の係数を次数の低いものから修正して、各係数A0乃至A5およびB0乃至B5の係数値を算出する。たとえば、図4の例では、図7に示すように、第2近似関数式作成部202は、ゲート幅Wj(j=1乃至3)についての第2近似関数式を作成するときには、ゲート幅Wi(i=0)を選択し、ゲート幅Wj(j=1)については1個の係数(係数A0)を修正し、ゲート幅Wj(j=2)については2個の係数(係数A0およびA1)を修正し、ゲート幅Wj(j=3)については3個の係数(係数A0乃至A2)を修正する。
図5に示すように、本発明の実施例1に係る近似関数式作成処理(図3のS302)は、第2近似関数式作成工程(S502)の後に終了する。
As shown in FIG. 5, the approximate function formula creation process (S302 in FIG. 3) according to
次に、図3に示すように、近似値算出工程(S303)が行われる。近似値算出工程(S303)では、近似値算出部30が、第1および第2近似関数式作成工程(図5のS501,S502)において作成された第1および第2近似関数式に基づいて、測定点の電気特性の近似値を算出する。その結果、図4の例では、4個のゲート幅Wi(i=0乃至3)のそれぞれについて、13個のゲート長L(=0.04乃至10)の電気特性(すなわち、52個の電気特性)が得られる。
Next, as shown in FIG. 3, an approximate value calculation step (S303) is performed. In the approximate value calculating step (S303), the approximate
次に、図3に示すように、推定値を算出する場合には(S304−YES)、推定値算出処理(S305)が行われる。推定値算出処理(S305)では、はじめに、図8に示すように、ビニングモデル作成工程(S801)が行われる。ビニングモデル作成工程(S801)では、ビニングモデル作成部60が、測定データ入力工程(図3のS301)において入力された測定データと、近似値算出部30によって算出された近似値とを組み合わせたデータを用いてビニングモデルを作成する。このとき、ビニングモデル作成部60は、MOSFETのL−W平面を格子状に分割し、各格子点の中から任意の4点を選択し、それらの頂点によって囲まれる局所領域をビニングモデルとして作成する。また、ビニングモデル作成部60は、このようなビニングモデルを複数個作成する。
Next, as shown in FIG. 3, when an estimated value is calculated (S304—YES), an estimated value calculating process (S305) is performed. In the estimated value calculation process (S305), first, as shown in FIG. 8, a binning model creation step (S801) is performed. In the binning model creation step (S801), the binning
次に、図8に示すように、読取工程(S802)が行われる。読取工程(S802)では、読取部40が、第1および第2近似関数式作成工程(図5のS501,S502)において作成された第1および第2近似関数式のゲート長Lの電気特性をゲート長Lの最小値Lminから等間隔ΔLごとに読み取る(図9(a)を参照)。このとき、読取部40は、読み取られたゲート長Lmin+kΔL(k=0,1,2,・・・)の電気特性とビニングモデル作成工程(S801)において作成されたビニングモデルの電気特性とを比較する。
Next, as shown in FIG. 8, a reading step (S802) is performed. In the reading step (S802), the
次に、図8に示すように、読取工程(S802)において読み取られたゲート長Lmin+kΔL(k=0,1,2,・・・)の電気特性とビニングモデル作成工程(S801)において作成途上のビニングモデルのゲート長Lmin+kΔL(k=0,1,2,・・・)の電気特性との比較結果(以下、「電気特性誤差」という)が所定の許容値ε以上である場合には(S803−YES)、保持工程(S804)が行われる。保持工程(S804)では、読取部40が、ゲート長Lmin+kΔL(k=0,1,2,・・・)の値およびその電気特性を保持する。
Next, as shown in FIG. 8, the electrical characteristics of the gate length L min + kΔL (k = 0, 1, 2,...) Read in the reading step (S802) and the binning model generation step (S801). When a comparison result (hereinafter referred to as “electric characteristic error”) of the gate length L min + kΔL (k = 0, 1, 2,...) Of the binning model on the way is equal to or greater than a predetermined allowable value ε (S803-YES), a holding process (S804) is performed. In the holding step (S804), the
図8に示すように、読取工程(S802)乃至保持工程(S804)は、全てのゲート長Lについての電気特性と第1および第2近似関数式のゲート長Lについての電気特性との比較が完了するまで繰り返し行われる(S805−NO)。 As shown in FIG. 8, in the reading process (S802) to the holding process (S804), the electrical characteristics for all the gate lengths L and the electrical characteristics for the gate lengths L of the first and second approximate function formulas are compared. It is repeated until completion (S805-NO).
次に、図8に示すように、全てのゲート長Lについての電気特性と第1および第2近似関数式のゲート長Lについての電気特性との比較が完了した場合には(S805−YES)、図8に示すように、測定点設定工程(S806)が行われる。測定点設定工程(S806)では、測定点設定部50が、保持工程(S804)において保持されたゲート長Lmin+kΔL(k=0,1,2,・・・)に測定点を設定する。このとき、測定点設定部50は、そのゲート長Lmin+kΔL(k=0,1,2,・・・)より小さいものの中で最大となる測定点のゲート長Lmとゲート長Lmin+kΔL(k=0,1,2,・・・)より大きいものの中で最小となる測定点のゲート長Lm+1に着目し、ゲート長Lmとゲート長Lm+1との間に複数の候補が存在する場合には、任意の1つ(たとえば、電気特性誤差が最大となるもの)に測定点を設定する(図9(b)を参照)。
Next, as shown in FIG. 8, when the comparison between the electrical characteristics for all the gate lengths L and the electrical characteristics for the gate lengths L of the first and second approximate function formulas is completed (YES in S805). As shown in FIG. 8, a measurement point setting step (S806) is performed. In the measurement point setting step (S806), the measurement
次に、図8に示すように、推定値算出工程(S807)が行われる。推定算出工程(S807)では、推定値算出部70が、測定点設定工程(S806)において設定された測定点の電気特性の推定値を所定の近似関数式に基づいて算出する。
Next, as shown in FIG. 8, an estimated value calculating step (S807) is performed. In the estimation calculation step (S807), the estimated
図8に示すように、読取工程(S802)乃至推定値算出工程(S807)は、全てのゲート幅Wiの設定された測定点ついて推定値が算出されるまで繰り返し行われる(S808−NO)。また、本発明の実施例1に係る推定値算出処理(図3のS305)は、全てのゲート幅Wiの設定された測定点について推定値が算出された後に終了する(S808−YES)。 As shown in FIG. 8, the reading step (S802) to the estimated value calculation step (S807) is repeatedly performed until the estimated value with the set measurement points of all the gate width W i is calculated (S808-NO) . Also, the estimated value calculation processing according to the first embodiment of the present invention (S305 in FIG. 3) is terminated after the estimated value is calculated for the set measurement points of all the gate width W i (S808-YES).
また、図3に示すように、推定値を算出しない場合(S304−NO)または推定値算出処理(S305)の後に、モデルパラメータセット作成工程(S306)が行われる。モデルパラメータセット作成工程(S306)では、モデルパラメータセット生成部80が、測定データ入力工程(S301)において入力された測定データのうちI−V特性カーブを用いて、L−W平面全体を1つのモデルで表現するグローバルモデルを作成し、式1乃至式4を解くことによって、各ゲート長Lまたは各ゲート幅Wについて図4に示す測定値または第1近似関数式の値に合うように、そのグローバルモデルの中の一部のパラメータ値を修正し、近似値算出工程(S303)において算出された電気特性の近似値を再現するような52個の格子点のモデルパラメータセットを作成して、その52個の格子点の中の任意の4個の格子点のモデルパラメータセットの値に基づいて、それらの4個の格子点によって形成されるビニングモデルを作成する。
Further, as shown in FIG. 3, when the estimated value is not calculated (S304-NO) or after the estimated value calculating process (S305), a model parameter set creating step (S306) is performed. In the model parameter set creation step (S306), the model parameter set
次に、図3に示すように、出力工程(S307)が行われる。出力工程(S307)では、出力部90が、モデルパラメータセット作成工程(S306)において作成されたモデルパラメータセット群(以下、「ビニングモデルパラメータセット」という)を出力装置(図示せず)に出力する。
Next, as shown in FIG. 3, an output step (S307) is performed. In the output step (S307), the
図3に示すように、本発明の実施例に係るモデルパラメータ抽出処理は、出力工程(S307)の後に終了する。 As shown in FIG. 3, the model parameter extraction process according to the embodiment of the present invention ends after the output step (S307).
なお、本発明の実施例1では、電気特性とゲート長Lの関係を与える近似関数式として、ゲート長Lを最大ゲート長LMAXで割って規格化し、対数を取り、それをn次多項式で表現した。ここで、n次多項式の各項の係数は、近似対象の電気特性を近似するための調整パラメータでありである。また、最大ゲート長LMAXは、使用が想定されるMOSFETのゲート長Lの最大値であり、図2の例では、最大ゲート長LMAX=10である。 In the first embodiment of the present invention, as an approximate function that gives the relationship between the electrical characteristics and the gate length L, the gate length L is divided by the maximum gate length L MAX and normalized, and the logarithm is taken. Expressed. Here, the coefficient of each term of the nth order polynomial is an adjustment parameter for approximating the electrical characteristics to be approximated. The maximum gate length L MAX is the maximum value of the gate length L of the MOSFET assumed to be used. In the example of FIG. 2, the maximum gate length L MAX = 10.
また、対数を取った理由は、ゲート長Lが小さいときの電気特性の急激な変化の再現性を高めるためである。 The reason why the logarithm is taken is to improve the reproducibility of a sudden change in electrical characteristics when the gate length L is small.
また、ゲート長Lを最大ゲート長LMAXで割って規格化した理由は、対数の中を1以下とすることによって、対数の評価値の符号を負に揃えるためである。 The reason why the gate length L is normalized by dividing it by the maximum gate length L MAX is to make the sign of the logarithmic evaluation value negative by setting the logarithm to 1 or less.
また、n次多項式を使用して各項の係数を調整する理由は、関数が表現する電気特性の自由度を高め、電気特性への合せ込み精度を高めるためである。 The reason for adjusting the coefficient of each term using an nth-order polynomial is to increase the degree of freedom of the electrical characteristics expressed by the function and increase the accuracy of fitting to the electrical characteristics.
使用する近似関数式は、電気特性を精度よく近似できるものであれば何でも良く、近似する電気特性によって適切なものが選択されることが好ましい。たとえば、他の近似関数式は、式6および式7に代えて、式10および式11、または式12および式13を用いても良い。このように、近似関数式として、ゲート長Lの関数で与えた中間変数(たとえば、log(L)を0乗、1乗、2乗、…、n乗して、それぞれに調整パラメータを掛けたものを加算した形式の関数か、または、そのような関数を内部に含む関数を用いることで、近似の精度を向上させることができる。
なお、本発明の実施例1では、ゲート長Lの全範囲を1つの関数で表したが、ゲート長Lの領域ごとに異なる関数で表しても良い。 In the first embodiment of the present invention, the entire range of the gate length L is represented by one function, but may be represented by a different function for each region of the gate length L.
また、本発明の実施例1では、第1および第2近似関数式作成部201は、入力部10によって入力された測定データのうちTEGが存在しているゲート長Lの電気特性をゲート幅Wの関数として禁じするn次の多項式を作成しても良い。この場合には、読取部40は、ゲート幅W方向の所定間隔毎に電気特性を読み取る。また、測定点設定部50は、読取部40によって読み取られた電気特性が許容範囲外を示すゲート幅Wに測定点を設定する。
Further, in the first embodiment of the present invention, the first and second approximate function
また、本発明の実施例1では、読取部40は、第1および第2近似関数式の一方について、ゲート長Lの電気特性をゲート長Lの最小値Lminから等間隔ΔLごとに読み取っても良い。
In
本発明の実施例1によれば、図3に示すように、測定データが不足している場合であっても、近似値や推定値を算出するので、高精度なモデルパラメータセットを抽出することができる。 According to the first embodiment of the present invention, as shown in FIG. 3, even if measurement data is insufficient, approximate values and estimated values are calculated, so that a highly accurate model parameter set can be extracted. Can do.
1 モデルパラメータ抽出装置
10 入力部
20 近似関数式作成部
201 第1近似関数式作成部
201 第2近似関数式作成部
30 近似値算出部
40 読取部
50 測定点追加部
60 ビニングモデル作成部
70 推定値算出部
80 モデルパラメータセット生成部
90 出力部
DESCRIPTION OF
Claims (5)
前記測定点の電気特性を示す測定データを入力する入力部と、
前記入力部によって入力された測定データが充足している測定点について、前記入力部によって入力された測定データに基づいて、前記測定点の電気特性を近似する第1近似関数式を作成する第1近似関数式作成部と、
前記入力部によって入力された測定データが不足している測定点について、前記第1近似関数式作成部によって作成された第1近似関数式を修正して、前記測定点の電気特性を近似する第2近似関数式を作成する第2近似関数式作成部と、
前記第1および第2近似関数式作成部によって作成された第1および第2近似関数式に基づいて、前記測定点の電気特性の近似値を算出する近似値算出部と、
前記入力部によって入力された測定データと、前記近似値算出部によって算出された近似値とを組み合わせたデータから、モデルパラメータセットを生成するモデルパラメータセット生成部と、
前記モデルパラメータセット生成部によって生成されたモデルパラメータセットを出力する出力部と、を備えることを特徴とするモデルパラメータ抽出装置。 A model parameter extraction device for extracting model parameters of a simulation model surrounded by measurement points arranged in a grid pattern in a gate length direction and a gate width direction of a transistor,
An input unit for inputting measurement data indicating the electrical characteristics of the measurement point;
A first approximation function formula that approximates the electrical characteristics of the measurement point is generated based on the measurement data input by the input unit for the measurement point that is satisfied by the measurement data input by the input unit. An approximate function formula creation unit;
For a measurement point for which measurement data input by the input unit is insufficient, the first approximate function formula created by the first approximate function formula creation unit is modified to approximate the electrical characteristics of the measurement point. A second approximate function formula creating unit for creating a two approximate function formula;
An approximate value calculation unit that calculates an approximate value of the electrical characteristics of the measurement point based on the first and second approximate function formulas created by the first and second approximate function formula creation units;
A model parameter set generation unit that generates a model parameter set from data obtained by combining the measurement data input by the input unit and the approximate value calculated by the approximate value calculation unit;
An output unit that outputs a model parameter set generated by the model parameter set generation unit.
前記読取部によって読み取られた電気特性と作成途上のビニングモデルの電気特性との誤差が許容範囲外である場合に、その電気特性に対応する前記ゲート幅または前記ゲート長に前記測定点を設定する測定点設定部と、
前記測定点設定部によって設定された測定点の電気特性の推定値を算出する推定値算出部と、をさらに備え、
前記モデルパラメータセット生成部は、前記推定値算出部によって算出された推定値を含むモデルパラメータセットを生成する請求項1に記載のモデルパラメータ抽出装置。 A reading unit that reads the electrical characteristics in the gate width or the gate length direction at predetermined intervals based on at least one of the first and second approximate function formulas created by the first and second approximate function formula creation units; ,
When the error between the electrical characteristic read by the reading unit and the electrical characteristic of the binning model being created is outside the allowable range, the measurement point is set to the gate width or the gate length corresponding to the electrical characteristic. A measurement point setting section;
An estimated value calculation unit that calculates an estimated value of the electrical characteristics of the measurement point set by the measurement point setting unit,
The model parameter extraction device according to claim 1, wherein the model parameter set generation unit generates a model parameter set including the estimated value calculated by the estimated value calculation unit.
前記測定点の電気特性を示す測定データを入力し、
前記測定データが充足している測定点について、前記測定データに基づいて、前記測定点の電気特性を近似する第1近似関数式を作成し、
前記測定データが不足している測定点について、前記第1近似関数式を修正して、前記測定点の電気特性を近似する第2近似関数式を作成し、
前記第1および第2近似関数式に基づいて、前記測定点の電気特性の近似値を算出し、
前記近似値を含むモデルパラメータセットを生成し、
前記モデルパラメータセットを出力することを特徴とするモデルパラメータ抽出方法。 A model parameter extraction method for extracting a model parameter of a simulation model surrounded by measurement points arranged in a grid pattern in a gate length direction and a gate width direction of a transistor,
Input measurement data indicating the electrical characteristics of the measurement point,
For the measurement points satisfied by the measurement data, based on the measurement data, create a first approximate function equation that approximates the electrical characteristics of the measurement points,
For the measurement point for which the measurement data is insufficient, the first approximate function formula is corrected to create a second approximate function formula that approximates the electrical characteristics of the measurement point,
Based on the first and second approximation function equations, an approximate value of the electrical characteristics of the measurement point is calculated,
Generating a model parameter set including the approximation,
A model parameter extracting method, wherein the model parameter set is output.
前記読み取られた電気特性と作成途上のビニングモデルの電気特性との誤差が許容範囲外である場合に、その電気特性に対応する前記ゲート幅または前記ゲート長に前記測定点を設定し、
前記設定された測定点の電気特性の推定値を算出し、
前記算出された推定値を含むモデルパラメータセットを生成する請求項4に記載のモデルパラメータ抽出方法。 Based on the first and second approximate function equations, the electrical characteristics in the gate width or the gate length direction are read at predetermined intervals,
When the error between the read electrical characteristics and the electrical characteristics of the binning model being created is outside the allowable range, the measurement point is set to the gate width or the gate length corresponding to the electrical characteristics,
Calculate an estimated value of the electrical characteristics of the set measurement point,
The model parameter extraction method according to claim 4, wherein a model parameter set including the calculated estimated value is generated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008223247A JP2010061190A (en) | 2008-09-01 | 2008-09-01 | Model parameter extraction device and model parameter extraction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008223247A JP2010061190A (en) | 2008-09-01 | 2008-09-01 | Model parameter extraction device and model parameter extraction method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010061190A true JP2010061190A (en) | 2010-03-18 |
Family
ID=42187951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008223247A Withdrawn JP2010061190A (en) | 2008-09-01 | 2008-09-01 | Model parameter extraction device and model parameter extraction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010061190A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067830A (en) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | Model parameter abstraction program |
| CN105373634A (en) * | 2014-08-18 | 2016-03-02 | 中国科学院微电子研究所 | A method and system for improving the extraction accuracy of specific device model parameters |
-
2008
- 2008-09-01 JP JP2008223247A patent/JP2010061190A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067830A (en) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | Model parameter abstraction program |
| CN105373634A (en) * | 2014-08-18 | 2016-03-02 | 中国科学院微电子研究所 | A method and system for improving the extraction accuracy of specific device model parameters |
| CN105373634B (en) * | 2014-08-18 | 2018-07-03 | 中国科学院微电子研究所 | A method and system for improving the extraction accuracy of specific device model parameters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4882902B2 (en) | Simulation method and program | |
| JP5148354B2 (en) | Integrated circuit modeling method and integrated circuit | |
| JP5390154B2 (en) | Circuit simulation apparatus, circuit simulation method, and program | |
| US8954908B1 (en) | Fast monte carlo statistical analysis using threshold voltage modeling | |
| JP4874207B2 (en) | Circuit simulation method, circuit simulation apparatus, and program | |
| US8151240B2 (en) | Effective gate length circuit modeling based on concurrent length and mobility analysis | |
| KR19980064044A (en) | Hot carrier degradation estimation method | |
| US20060142987A1 (en) | Circuit simulation method and circuit simulation apparatus | |
| JP2020525872A (en) | Influenza prediction model generation method, device, and computer-readable storage medium | |
| JP2009026829A (en) | Designing method for semiconductor integrated circuit, and mask data generating program | |
| JP2012048706A (en) | Constructing mapping between model parameters and electrical parameters | |
| JP2008027940A (en) | Semiconductor integrated circuit design method and circuit simulation method | |
| US9646124B2 (en) | Modeling transistor performance considering non-uniform local layout effects | |
| CN113408231A (en) | Method for establishing degradation simulation model | |
| JPWO2012081158A1 (en) | Circuit simulation method and semiconductor integrated circuit | |
| US20190219625A1 (en) | Predicting noise propagation in circuits | |
| US8082532B1 (en) | Placing complex function blocks on a programmable integrated circuit | |
| JP2010061190A (en) | Model parameter extraction device and model parameter extraction method | |
| JP2008053692A (en) | Simulation model of BT degradation of transistor and simulation modeling method | |
| CN111579961B (en) | Method, apparatus and computer-readable storage medium for determining electrical characteristics of a chip | |
| TW200417887A (en) | Circuit simulation for a circuit | |
| US20160259871A1 (en) | Model generation method and information processing apparatus | |
| JP5560700B2 (en) | Design support apparatus, design support method, and design support program | |
| JP5227141B2 (en) | Model parameter extracting apparatus and model parameter extracting program for semiconductor device model | |
| JP2013232135A (en) | Layout design device, layout design method, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111101 |