JP2010060655A - プラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置 - Google Patents

Abstract

【課題】回収回路による電力効率の向上と、維持パルス端縁の急峻性の確保を両立可能なＰＤＰ駆動回路を提供する。
【解決手段】表示セルにおいて維持放電させるために、維持電圧電源Ｅｓから維持スイッチ素子Ｑ１、Ｑ２を介して表示電極対に電圧を印加する放電維持パルス発生部２９と、回収コンデンサＣ１、回収インダクタＬ１、および回収コンデンサと表示電極対の接続を制御する回収スイッチ素子Ｑ３を有する回収回路３３とを備える。更に、回収コンデンサに充電された電圧を調整する電源回路３４を備える。維持放電をさせるための維持パルス電圧の立ち上がり時には、回収スイッチ素子がオフ、維持スイッチ素子がオンして、放電維持パルス発生部から表示電極に対して維持パルス電圧が印加され、維持パルス電圧の立ち下がり時には、回収スイッチ素子がオン、維持スイッチ素子がオフして、表示電極に蓄積された電荷が回収コンデンサに回収される。
【選択図】図１

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。

ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）の構成の一例を、図１６に示す。図１６において、前面板１は、前面ガラス基板２の表面上に、面放電を行う走査電極３および維持電極４からなる表示電極対５を平行に配列した構成を有する。走査電極３および維持電極４はそれぞれ、前面ガラス基板２の表面上に形成された透明電極３ａ、４ａと、その上に形成されたバス電極３ｂ、４ｂとで構成される。バス電極３ｂ、４ｂは、例えば、銀（Ａｇ）とその結着材であるガラスフリット材料からなる。そして表示電極対５を覆うように前面側誘電体層６が形成され、その上に保護膜７が形成されている。

背面板８は、背面ガラス基板９の表面上に、アドレス電極１０を平行に配列して形成されており、その上が背面側誘電体層１１で覆われている。そして、背面側誘電体層１１の上に隔壁１２が形成されている。隔壁１２は、アドレス電極１０に平行な方向に伸びて形成された縦隔壁１２ａと、それと直交する方向に形成された横隔壁１２ｂとで形成された井桁形状をしている。隔壁１２の側面と背面側誘電体層１１の表面とには、アドレス電極１０に対応して赤色（Ｒ）蛍光体層１３ｒ、緑色（Ｇ）蛍光体層１３ｇ、青色（Ｂ）蛍光体層１３ｂ（総称して「蛍光体層１３」ともいう）が塗布形成されている。

前面板１と背面板８とは、表示電極対５とアドレス電極１０とがマトリックスを形成するように対向させて配置されている。前面板１と背面板８との間の間隙には、放電空間１４が形成される。そして、前面板１と背面板８との外周部はガラスフリットなどの封着材によって封着され（図示せず）、ネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスからなる放電ガスが封入されている。放電ガスは、例えば、Ｘｅの割合が１０％のものが用いられ、約４５０Ｔｏｒｒ（約６０ｋＰａ）の圧力で封入される。表示電極対５とアドレス電極１０とが立体交差する部分の放電空間１４に、隔壁１２によって区画された放電セル１５が形成されている。前面板１の、表示電極対５の間には、横隔壁１２ｂに対応するブラックマトリクス（光吸収層）１６が形成されている。

図１７は、上記ＰＤＰの電極配列図である。行方向にｎ本の走査電極ＳＣＮ１〜ＳＣＮｎ（図１６の走査電極３）およびｎ本の維持電極ＳＵＳ１〜ＳＵＳｎ（図１６の維持電極４）が交互に配列され、列方向にｍ本のアドレス電極ＤＡ１〜ＤＡｍ（図１６のアドレス電極１０）が配列されている。そして、１対の走査電極ＳＣＮｉおよび維持電極ＳＵＳｉ（ｉ＝１〜ｎ）と１つのアドレス電極ＤＡｊ（ｊ＝１〜ｍ）とが交差した部分に、放電セルＣｉｊ（図１６の放電セル１５）が形成され、放電セル１５は（ｍ×ｎ）個形成されている。なお、以下の記載では、全ての走査電極についてはＳＣＮ、全ての維持電極についてはＳＵＳ、全てのアドレス電極についてはＤＡと記す。

このような構成のＰＤＰにおいて、ガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体層１３を励起して発光させることによりカラー表示を行う。このＰＤＰは、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行う。各サブフィールドはそれぞれ所定の輝度重みを持つ。また、各サブフィールドは初期化期間、アドレス期間および維持期間を有する。そして、画像データを表示するために、初期化期間、アドレス期間および維持期間のそれぞれで異なる信号波形が各電極に印加される。

図１８は、上述のＰＤＰ２０を組み込んだプラズマディスプレイ装置の回路構成を示すブロック図である。図１８に示すプラズマディスプレイ装置は、ＡＤコンバータ２１、映像信号処理部２２、サブフィールド処理部２３、アドレス電極駆動部２４、走査電極駆動部２５、および維持電極駆動部２６、およびＰＤＰ２０を備えている。

ＡＤコンバータ２１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理部２２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ２０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。サブフィールド処理部２３は、映像信号処理部２２で作成されたサブフィールドデータから、アドレス電極駆動部用制御信号、走査電極駆動部用制御信号および維持電極駆動部用制御信号を生成し、アドレス電極駆動部２４、走査電極駆動部２５、維持電極駆動部２６へそれぞれ出力する。

アドレス電極駆動部２４は、アドレス電極ＤＡｊの各々を独立して駆動する。走査電極駆動部２５は、走査電極ＳＣＮｉの各々をそれぞれ独立して駆動する。維持電極駆動部２６は、ＰＤＰ２０の全ての維持電極ＳＵＳｉをまとめて駆動することができる。

以上のような駆動電圧を印加するためのプラズマディスプレイパネル（ＰＤＰ）駆動回路の具体的な回路構成を図１９に示す。図１９は、従来のＰＤＰ駆動回路の走査電極駆動部２５および維持電極駆動部２６の等価回路を示す図である。ここで、ＰＤＰ２０の等価回路は維持電極ＳＵＳと走査電極ＳＣＮとの間の浮遊容量Ｃｐ（以下、ＰＤＰ２０のパネル容量という）でのみ表され、放電セルでの放電時にＰＤＰ２０を流れる電流の経路は省略される。

図２０は、各サブフィールドの初期化期間、アドレス期間、維持期間において、ＰＤＰ２０の各電極に印加される駆動電圧波形を示す。それぞれのサブフィールドでは、発光期間の重みを変えるため維持期間における維持パルスの数が異なる以外はほぼ同様の動作が行われ、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。図２０には、図１９のＰＤＰ駆動回路の各スイッチの制御波形も併せて示す。ＰＤＰ駆動回路における、初期化期間、アドレス期間、及び放電維持期間の動作について、図１９および図２０を参照して説明する。

初期化期間中、走査電極駆動部２５では、走査パルス発生部２７がローサイド走査スイッチ素子Ｓ２をオン状態に維持する。初期化パルス発生部２８はローサイド走査スイッチ素子Ｓ２を通し、初期化パルス電圧を走査電極ＳＣＮに対して印加する。同時に、維持電極駆動部２６では、第二の放電維持パルス発生部３１が初期化パルス電圧を維持電極ＳＵＳに対して印加する。それにより、走査電極ＳＣＮと維持電極ＳＵＳとの電位が変化する。一方、アドレス電極ＤＡは接地電位（≒０）に維持される。

初期化パルス電圧の変化に応じ、初期化期間は、図２０に示すように六つのモードＩ〜ＶＩに分けられる。

＜モードＩ＞
走査電極駆動部２５では、ローサイド維持スイッチ素子Ｑ２、分離スイッチ素子ＱＳ１、ＱＳ、及びローサイド走査スイッチ素子Ｓ２がオン状態に維持される。維持電極駆動部２６では、ローサイド維持スイッチ素子Ｑ２Ｘがオン状態に維持される。残りのスイッチ素子はオフ状態に維持される。それにより、走査電極ＳＣＮと維持電極ＳＵＳとは共に接地電位に維持される。

＜モードＩＩ＞
走査電極駆動部２５では、ローサイド維持スイッチ素子Ｑ２がオフにされ、ハイサイド維持スイッチ素子Ｑ１がオンにされる。それにより、走査電極ＳＣＮの電位が外部電源Ｅｓの電位Ｖｓまで上昇する。維持電極駆動部２６では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極ＳＵＳは接地電位に維持される。

＜モードＩＩＩ＞
走査電極駆動部２５では、分離スイッチ素子ＱＳがオフにされ、ハイサイドランプ波形発生部ＱＲ１がオンにされる。それにより、走査電極ＳＣＮの電位が一定の速度で、外部電源Ｅｓの電位Ｖｓから初期化パルス電圧の上限Ｖｒまで上昇する。維持電極駆動部２６では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極ＳＵＳは接地電位に維持される。こうして、ＰＤＰ２０の全ての放電セルに対する印加電圧が一様に、初期化パルス電圧の上限Ｖｒまで上昇する。それにより、ＰＤＰ２０の全ての放電セルで一様な壁電荷が蓄積される。

＜モードＩＶ＞
走査電極駆動部２５では、ハイサイドランプ波形発生部ＱＲ１がオフにされ、分離スイッチ素子ＱＳがオンにされる。それにより、走査電極ＳＣＮの電位が外部電源Ｅｓの電位Ｖｓまで降下する。維持電極駆動部２６では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極ＳＵＳは接地電位に維持される。

＜モードＶ＞
走査電極駆動部２５では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、走査電極ＳＣＮは外部電源Ｅｓの電位Ｖｓに維持される。維持電極駆動部２６では、ローサイド維持スイッチ素子Ｑ２Ｘがオフにされ、ハイサイド維持スイッチ素子Ｑ１Ｘがオンにされる。それにより、維持電極ＳＵＳの電位が外部電源Ｅｓの電位Ｖｓまで上昇する。

＜モードＶＩ＞
走査電極駆動部２５では、ハイサイド維持スイッチ素子Ｑ１及び分離スイッチ素子ＱＳ１がオフにされ、ローサイドランプ波形発生部ＱＲ２がオンにされる。それにより、走査電極ＳＣＮの電位は一定の速度で、外部の負電圧源Ｅｎ（電圧：−Ｖｎ＜０）の電位まで降下する。維持電極駆動部２６では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極ＳＵＳｉは外部電源Ｅｓの電位Ｖｓに維持される。従って、ＰＤＰ２０の放電セルには、モードＩＩ〜Ｖでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。

次に、アドレス期間中の動作について説明する。アドレス期間中、維持電極駆動部２６では、ハイサイド維持スイッチ素子Ｑ１Ｘがオン状態に維持される。残りのスイッチ素子はオフ状態に維持される。それにより、維持電極ＳＵＳが外部電源Ｅｓの電位Ｖｓに維持される。走査電極駆動部２５では、ローサイド維持スイッチ素子Ｑ２、ローサイドランプ波形発生部ＱＲ２、及び分離スイッチ素子ＱＳがオン状態に維持される。従って、走査スイッチ素子Ｓ１、Ｓ２の直列接続の一端は−Ｖｎより第一の定電圧源Ｅ１の電圧Ｖ１だけ高い電位Ｖｐ＝Ｖ１−Ｖｎ（以下、走査パルス電圧の上限という）に維持され、他端は−Ｖｎに維持される。

アドレス期間の開始時、全ての走査電極ＳＣＮについて、ハイサイド走査スイッチ素子Ｓ１がオン状態に維持され、ローサイド走査スイッチ素子Ｓ２がオフ状態に維持される。それにより、全ての走査電極ＳＣＮの電位が一様に走査パルス電圧の上限Ｖｐに維持される。

走査電極駆動部２５は続いて、走査電極ＳＣＮｉの電位を次のように変化させる（図２０に示される走査パルス電圧ＳＰ参照）。走査電極の一つＳＣＮｉが選択されるとき、その走査電極ＳＣＮｉに接続されるハイサイド走査スイッチ素子Ｓ１がオフにされ、ローサイド走査スイッチ素子Ｓ２がオンにされる。それにより、その走査電極ＳＣＮｉの電位が−Ｖｎの電位まで降下する。その走査電極ＳＣＮｉが所定時間、−Ｖｎの電位に維持された後、その走査電極ＳＣＮｉに接続されるローサイド走査スイッチ素子Ｓ２がオフにされ、ハイサイド走査スイッチ素子Ｓ１がオンにされる。それにより、その走査電極ＳＣＮｉの電位が走査パルス電圧の上限Ｖｐまで上昇する。

走査電極駆動部２５は各走査電極に接続される走査スイッチ素子Ｓ１、Ｓ２が、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧ＳＰが各走査電極に対して順次、印加される。

アドレス期間中、外部から入力される映像信号に基づきアドレス電極の一つＤＡｊが選択され、その選択されたアドレス電極ＤＡｊの電位が所定時間、信号パルス電圧の上限Ｖａまで上昇する。例えば図２０に示されるように、走査パルス電圧ＳＰが走査電極の一つＳＣＮｉに印加され、かつ信号パルス電圧Ｖａがアドレス電極の一つＤＡｊに印加されるとき、その走査電極ＳＣＮｉとアドレス電極ＤＡｊとの間の電圧は他の電極間の電圧より高い。従って、その走査電極ＳＣＮｉとアドレス電極ＤＡｊとの間の交差点に位置する放電セルでは放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。

次に、放電維持期間中の動作について説明する。放電維持期間中、走査電極駆動部２５では、走査パルス発生部２７がローサイド走査スイッチ素子Ｓ２をオン状態に維持し、分離スイッチ素子ＱＳ１、ＱＳをオン状態に維持する。第一の放電維持パルス発生部２９は二つの維持スイッチ素子Ｑ１、Ｑ２を交互にオンにする。それにより、走査電極ＳＣＮの電位が外部電源Ｅｓの電位Ｖｓと接地電位との間で切り換わる。すなわち、放電維持パルス電圧が分離スイッチ素子ＱＳ１、ＱＳとローサイド走査スイッチ素子Ｓ２とを通し、走査電極ＳＣＮに対して印加される。

同時に、維持電極駆動部２６では、第二の放電維持パルス発生部３１が二つの維持スイッチ素子Ｑ１Ｘ、Ｑ２Ｘを交互にオンにする。それにより、走査電極ＳＣＮの電位が外部電源Ｅｓの電位Ｖｓと接地電位との間で切り換わる。すなわち、放電維持パルス電圧が維持電極ＳＵＳに対して印加される。

二つの放電維持パルス発生部２９、３１は逆位相で動作するので、放電維持パルス電圧が走査電極ＳＣＮと維持電極ＳＵＳとに対して交互に印加される。それにより、ＰＤＰ２０の各放電セルでは、走査電極ＳＣＮと維持電極ＳＵＳとの間に交流電圧が生じる。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。

二つの回収回路３０、３２はそれぞれ、インダクタと回収コンデンサとを含む（図示せず）。第一の回収回路３０では、走査電極ＳＣＮの電位が上下するとき、インダクタがＰＤＰ２０のパネル容量Ｃｐと共振し、同様に、第二の回収回路３２では、維持電極ＳＵＳの電位が上下するとき、インダクタがパネル容量Ｃｐと共振する。このように、維持期間において、ＬＣ共振によって走査電極ＳＣＮ及び維持電極ＳＵＳの駆動を行うことにより、維持スイッチ素子Ｑ１、Ｑ２、及び維持スイッチ素子Ｑ１Ｘ、Ｑ２Ｘのオン、オフによりＰＤＰ２０のパネル容量を充放電する場合と比べて、ＰＤＰ２０へ流れる電流及びＰＤＰ２０から流れる電流の実効値を低減させることができる。

以上のように、回収回路によってパネルの電圧を上昇及び下降による充放電電流を低下させることで、損失を低減し、電力効率を向上させることができる。（例えば特許文献１参照）
また、特許文献１に記載の技術では、発光効率を高めるために、回収動作中に放電を発生させるように制御する。すなわち、回収回路を動作させ、ＬＣ共振によりＰＤＰに電流を供給している時に、放電を発生させる。ＬＣ共振動作中のため、第一のインダクタＬ１が放電電流を制限するように作用する。したがって、放電が時間的に長くなり、その結果として発光効率が高く放電が安定したプラズマディスプレイ装置が得られる。
特開２００２−２１５０８４号公報

近年は省エネルギー化の促進や消費電力の削減の観点から、発光効率の高いＰＤＰが求められている。そのために、放電セルの構造や放電ガスの成分などを変えたＰＤＰが開発されている。このような従来とは異なるＰＤＰの場合、従来の電圧や電流の供給方法ではＰＤＰの性能を充分に発揮できず、結果として発光効率の低い場合が存在する。

例えば、放電ガス中のキセノン分圧を高めることで発光効率を高めたＰＤＰの場合、キセノン分圧の低いＰＤＰと比較して発光時間が短くなる傾向がある。この場合、放電電流を制限してしまうと、発光に必要な電流が不足する。したがって、このようなＰＤＰの場合、特許文献１のようなアプローチでは、結果的にＰＤＰの発光効率が高くならない。

また、上述のような構成のＰＤＰにおいて、維持パルス電圧が高いほど発光輝度が高くなることが知られている。しかし、上記従来例の構成では、回収回路を用いて維持パルス電圧を立ち上げるため、維持パルス電圧の立上りが緩やかになり、パルス前縁の急峻性が損なわれる。すなわち、回収回路を用いて維持パルス電圧を立ち上げる場合、ＬＣ共振を用いてパネル容量に電圧を印加するので、パネル容量に印加される波形は上昇及び降下時に正弦波形を示す。したがって、パネル容量に印加される波形は、維持パルス電圧値に達する直前にその勾配が減少する。このように、特に、維持パルス電圧値になる直前は、立上りが緩やかになり、放電が維持パルス電圧に達する前に放電してしまうため、維持パルス電圧を高くすることは困難である。

また、一般的な回収回路では回路の抵抗損失があるので、回収回路を使って電荷を１００％回収して維持パルス電圧値に達するようにすることは、実際には不可能である。

そこで本発明は、回収回路の使用による電力効率の向上と、放電時に維持パルス電圧が高い状態になることを両立させることが可能なプラズマディスプレイパネル駆動回路を提供することを目的とする。

本発明のプラズマディスプレイパネル駆動回路は、基本構成として、走査電極および維持電極からなる複数の表示電極対と、前記表示電極対と直交するアドレス電極とを有するプラズマディスプレイパネルの前記各電極に電圧を印加し、前記表示電極対と前記アドレス電極により形成された表示セルにおいて放電を行わせるように構成され、前記表示セルにおいて維持放電させるために、維持電圧電源から維持スイッチ素子を介して前記表示電極対に電圧を印加する放電維持パルス発生部と、回収コンデンサ、前記回収コンデンサと前記表示電極対の間に接続された回収インダクタ、および前記回収コンデンサと前記表示電極対の接続を制御するための回収スイッチ素子を有する回収回路とを備える。

上記課題を解決するために、第１の構成のプラズマディスプレイパネル駆動回路においては、前記回収回路が、前記回収コンデンサに充電された電圧を調整する電源回路を更に備え、前記維持放電をさせるための維持パルス電圧の立ち上がり時には、前記回収スイッチ素子がオフ、前記維持スイッチ素子がオンして、前記放電維持パルス発生部から前記表示電極に対して前記維持パルス電圧が印加され、前記維持パルス電圧の立ち下がり時には、前記回収スイッチ素子がオン、前記維持スイッチ素子がオフして、前記表示電極に蓄積された電荷が前記回収コンデンサに回収されるように制御することを特徴とする。

第２の構成のプラズマディスプレイパネル駆動回路においては、前記回収回路が、前記回収コンデンサを所定電圧に充電する電源回路を更に備え、前記維持放電をさせるための維持パルス電圧の立ち下がり時には、前記回収スイッチ素子がオフ、前記維持スイッチ素子がオンして、前記放電維持パルス発生部から前記表示電極に対して前記維持パルス電圧が印加され、前記維持パルス電圧の立ち上がり時には、前記回収スイッチ素子がオン、前記維持スイッチ素子がオフして、前記回収コンデンサに蓄積された電荷が前記表示電極に供給されるように制御することを特徴とする。

上記第１の構成によれば、維持パルス電圧の立上り時は放電維持パルス発生部のみを動作させることによって、急峻な立上りのパルス電圧が印加されて高輝度の発光が得られ、維持パルス電圧の立下り時には回収回路を機能させることにより、電力効率の向上も可能である。しかも、回収コンデンサに充電された電圧を電源回路から他の要素に供給して回収コンデンサの電圧を低下させることにより、効率のよい回収動作を行うことが可能となる。

また、第２の構成によれば、維持パルス電圧の立ち上がり時には、回収回路から電圧を供給することにより、損失を抑制しつつ、維持パルス電圧を所定の電圧まで高め、維持パルス電圧の立ち下がり時には、放電維持パルス発生部のみを動作させることによって、維持パルスの立下がりは急峻になり、高輝度の発光が得られる。

本発明のＰＤＰ駆動回路は、上記構成を基本として、以下のような態様をとることができる。

すなわち、上記第１の構成のＰＤＰ駆動回路において、前記回収コンデンサの電圧から前記電源回路を介して供給される電圧Ｖａが、前記回収コンデンサの設定電圧Ｖｃに対してＶａ＞Ｖｃの関係にある時は、前記電源回路は昇圧回路により構成され、Ｖａ＜Ｖｃの関係にある時は，前記電源回路は降圧回路により構成されることができる。

また、上記第２の構成のＰＤＰ駆動回路において、前記回収コンデンサに前記電源回路を介して供給する電圧Ｖａが、前記回収コンデンサの設定電圧Ｖｃに対してＶａ＞Ｖｃの関係にある時は、前記電源回路は降圧回路により構成され、Ｖａ＜Ｖｃの関係にある時は、前記電源回路は昇圧回路により構成されることができる。

第１の構成のＰＤＰ駆動回路において、前記回収コンデンサの設定電圧Ｖｃが、前記維持電圧電源の電圧値Ｖｓｕｓに対して、Ｖｃ＜Ｖｓｕｓ／２の関係に設定されることが好ましい。

第２の構成のＰＤＰ駆動回路において、前記回収コンデンサの設定電圧Ｖｃが、前記維持電圧電源の電圧値Ｖｓｕｓに対して、Ｖｃ＞Ｖｓｕｓ／２の関係に設定されることが好ましい。

第１または第２の構成のＰＤＰ駆動回路において、前記回収コンデンサの電圧を検出する電圧検出回路を備え、前記電圧検出回路による検出値が前記回収コンデンサの設定電圧Ｖｃに対して所定の範囲内にある場合、前記電源回路を動作させないように制御することが好ましい。

第１の構成のＰＤＰ駆動回路において、前記回収コンデンサに接続され、定電圧源から電圧Ｖｂの供給を受ける補助電源回路を更に備え、前記補助電源回路は、プラズマディスプレイパネルの起動時に、前記回収コンデンサに対して設定電圧Ｖｃにするための充電を行うように制御されることが好ましい。

この場合、前記電源回路が供給する電圧Ｖａと、前記補助電源回路が供給を受ける電圧Ｖｂが同一であり、前記電源回路と前記補助電源回路とは、昇圧回路と降圧回路を組み合わせた電源回路として構成され、プラズマディスプレイパネルの起動時に、昇圧回路と降圧回路のいずれか一方を動作させて前記回収コンデンサに対する充電を行い、起動時以外は、他方を動作させて電圧Ｖａに電力を供給するように駆動する構成とすることができる。

第１または第２の構成のＰＤＰ駆動回路において、前記放電維持パルス発生部のハイサイド側またはローサイド側の前記維持スイッチ素子を駆動するための駆動回路が、短周期用駆動回路と長周期用駆動回路を含み、前記長周期用駆動回路により前記維持スイッチ素子がターンオンする時間の方が、前記短周期用駆動回路により前記維持スイッチ素子がターンオンする時間よりも長くなるように設定され、プラズマディスプレイパネルにより表示する画像データに基づき、前記短周期用駆動回路と前記長周期用駆動回路を切替えて使用することが好ましい。

本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対と前記表示電極対と直交するアドレス電極を有し、前記表示電極対と前記アドレス電極の各交差部に表示セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動するための、上記いずれかの構成のプラズマディスプレイパネル駆動回路とを備える。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、実施の形態１におけるＰＤＰ駆動回路の要部である、走査電極駆動部の回収回路３３の構成を、放電維持パルス発生部２９とともに示す回路図である。維持電極駆動部の回収回路は、この回収回路３３と同様に構成されるので、図示を省略する。本実施の形態では、回収回路３３以外は図２０に示したものと同様の構成であり、同一の要素については、同一の参照符号を付して説明の繰り返しを省略する。

回収回路３３は、インダクタＬ１、回収コンデンサＣ１、回収スイッチ素子Ｑ３、及びダイオードＤ１を有する。更に、回収回路３３には、回収コンデンサＣ１に接続された電源回路３４が設けられている。電源回路３４は、回収コンデンサＣ１に充電された電圧を調整して、駆動回路を構成する他の要素に、定電圧Ｖａを供給するように構成されている。

この回収回路３３を含むＰＤＰ駆動回路の動作について、図２、図３を参照して説明する。図２は、上記構成の回路の維持期間における、走査電極および維持電極に印加される維持パルスの波形（それぞれＳＣＮ、ＳＵＳと記す）を示す。図２に示す電圧波形によれば、維持パルス波形ＳＣＮ、ＳＵＳともに、立ち上り時の、急峻な前縁部分の直後に放電が発生する。このように維持パルスの立ち上りを急峻にするため、立ち上がり時には回収回路３３を使わずに、ハイサイド維持スイッチ素子Ｑ１をオンにして電圧源Ｅｓから維持電圧Ｖｓｕｓを走査電極に供給する。立下りの部分では、回収回路３３を動作させて表示電極の電荷を回収コンデンサＣ１に回収するため、後縁では緩やかに電圧が降下する。

図３は、この動作における、走査電極に印加される電圧波形ＳＣＮと、放電維持パルス発生部２９および回収回路３３の各スイッチ素子Ｑ１、Ｑ２、Ｑ３のオンオフタイミングを示す。各スイッチ素子の状態について、斜線部はオン、×の部分はオンオフどちらでもよく、印のない部分はオフであることを示す。

期間Ｉでは、ハイサイド維持スイッチ素子Ｑ１をオン、回収スイッチ素子Ｑ３、ローサイド維持スイッチ素子Ｑ２はオフにする。ハイサイド維持スイッチ素子Ｑ１をオンにすることで、維持電圧Ｖｓｕｓが電圧源Ｅｓから走査電極ＳＣＮｉに供給され、急峻な立ち上がりが形成されて放電が発生する。

期間ＩＩでは、ハイサイド維持スイッチ素子Ｑ１をオフにし、回収スイッチ素子Ｑ３をオンにする。回収スイッチ素子Ｑ３をオンにすることで、ＰＤＰのパネル容量とインダクタＬ１とでＬＣ共振回路が形成される。それにより、走査電極ＳＣＮｉの電圧は下降する。回収ダイオードＤ２が直列に接続されているため、電流の向きが反転すると同時にダイオードＤ２が逆方向の電流を阻止して、共振動作は停止する。

期間ＩＩＩでは、ローサイド維持スイッチ素子Ｑ２をオンにする。回収スイッチ素子Ｑ３はオン、オフいずれでもよい。この期間には、維持電極ＳＵＳｉに対して、維持電極駆動部２６側の放電維持パルス発生部３１ならびに回収回路により、期間ＩおよびＩＩと同様の動作が行われる。したがって、維持電極側の電圧が上昇して、維持電圧にクランプされ、維持電極側から走査電極側に放電電流が流れた後、電圧が接地電位付近まで下降する。

以上のようにして、維持パルス電圧の立ち上がり時には、回収スイッチ素子Ｑ３がオフ、放電維持パルス発生部２９のハイサイド維持スイッチ素子Ｑ１がオンして、放電維持パルス発生部２９から表示電極に対して放電電力が供給されるように動作する。回収回路３３は動作しないので、維持パルスの立上りは急峻になり、放電発生時に十分高い維持パルス電圧が印加されているので、高輝度が得られる。一方、維持パルス電圧の立ち下がり時には、回収スイッチ素子Ｑ３がオン、放電維持パルス発生部２９のハイサイド維持スイッチ素子Ｑ１がオフして、表示電極に蓄積された電荷が回収コンデンサＣ１に回収される。

次に、電源回路３４の動作について説明する。電源回路３４により、回収コンデンサＣ１に充電された電圧を調整して、駆動回路を構成する他の要素に電力を供給する理由は以下のとおりである。

すなわち、本来、回収回路３３は、維持パルスの立上りの放電と、立下りの充電の動作が共存することによって、回収コンデンサＣ１が維持電圧Ｖｓｕｓの半分程度に落ち着く。これに対して、本実施の形態のように立上りでの回収回路３３からの放電を取り除くと、立下りの充電のみとなる。ＰＤＰのパネル容量に蓄えられた電荷がすべて回収コンデンサＣ１に蓄えられるが、立上り時の放電用の回収スイッチ素子がないので、回収コンデンサＣ１に蓄えられた電荷は使われない。回収コンデンサＣ１が電荷を蓄える一方になってしまうと、回収コンデンサＣ１の電圧が維持電圧Ｖｓｕｓの半分を超えてしまう。

回収回路３３では、回収コンデンサＣ１とＰＤＰの電位差を使って、共振現象によって回収動作をしているが、回収コンデンサＣ１の電圧が上昇して、ＰＤＰの電圧との電位差がなくなると、回収動作が不能になる。このように、充電用のスイッチ素子のみでは、回収回路として効率よく動作しない。そこで、電源回路３４を設けて、回収コンデンサＣ１の電圧を制御することで、回収動作を可能とする。

電源回路３４は、定電圧源として供給する電圧Ｖａと、回収コンデンサの設定電圧Ｖｃの関係により、以下のように構成される。すなわち、Ｖａ＞Ｖｃの場合、電源回路は昇圧回路（スイッチングレギュレータ）とする。この場合の定電圧源としては、例えば、維持電圧源に供給される。また、Ｖａ＜Ｖｃの場合、電源回路は降圧回路（スイッチングレギュレータ・リニアレギュレータ）とする。この場合の定電圧源としては、例えばアドレス電圧源に供給される。定電圧源の供給先としては、電力消費量がある程度大きい必要がある。何故なら、回収コンデンサＣ１の電荷が電源回路３４により移動してくるので、消費量より多くの電荷が移動してくると、定電圧源の本来の目的である電圧の安定化が妨げられるからである。

以上のように、放電が維持パルスの立上った後で行われ、放電に関与しない立下りの部分で回収を行う構成に代えて、以下のような維持パルスで維持放電を行う場合も、急峻なパルス電圧により高輝度の発光と、電力効率の向上を両立させることが可能である。図４は、この場合の回収回路３５の構成を、放電維持パルス発生部２９とともに示す。この回収回路３５は、インダクタＬ１、および回収コンデンサＣ１に対して、ハイサイド側の回収スイッチ素子Ｑ４、およびダイオードＤ２が接続されている点、および、電源回路３４には定電圧源から電圧Ｖａが供給される点が、図１に示した回収回路３３と相違する。

図５は、回収回路３５の維持期間における、走査電極および維持電極に印加される維持パルスの波形（それぞれＳＣＮ、ＳＵＳと記す）を示す。図５に示す電圧波形において、維持パルス波形ＳＣＮ、ＳＵＳともに、維持パルスの立ち上がり時は、回収回路３５からの電圧印加により緩やかに電圧が上昇する。一方の電極に印加される電圧がＶｓｕｓまで上昇した後、他方の電極に印加される電圧の後縁部分が急峻に立ち下がる。その急峻な後縁部分の直後に放電が発生する。このように維持パルスの立ち下がりを急峻にするため、回収回路３５を使わずに、ローサイド維持スイッチ素子Ｑ２をオンにして走査電極を接地電位に接続する。

図６はこの動作における、走査電極に印加される電圧波形ＳＣＮと、放電維持パルス発生部２９および回収回路３５の各スイッチ素子Ｑ１、Ｑ２、Ｑ４のオンオフタイミングを示す。期間Ｉでは、回収スイッチ素子Ｑ４をオン、維持スイッチ素子Ｑ１、Ｑ２はオフにする。回収スイッチ素子Ｑ４をオンにすることで、ＰＤＰのパネル容量とインダクタＬ１とでＬＣ共振回路が形成される。それにより、回収コンデンサＣ１からＰＤＰに電圧が印加され、走査電極ＳＣＮｉの電圧は緩やかに上昇する。

期間ＩＩでは、ハイサイド維持スイッチ素子Ｑ１をオンにする。回収スイッチ素子Ｑ４はオンオフいずれでもよい。ハイサイド維持スイッチ素子Ｑ１をオンにすることで、走査電極は維持電圧Ｖｓｕｓにクランプされる。期間ＩＩＩでは、ローサイド維持スイッチ素子Ｑ２をオン、回収スイッチ素子Ｑ４、ハイサイド維持スイッチ素子Ｑ１をオフにする。ローサイド維持スイッチ素子Ｑ２をオンにすることで、走査電極は接地電位に接続され、ＳＣＮは急峻に立ち下がる。期間ＩＶでは、ローサイド維持スイッチ素子Ｑ２のオンが持続し、走査電極が接地電位にクランプされた状態が続く。

図５に示したように、期間ＩＩには、維持電極に対して、維持電極駆動部２６側の放電維持パルス発生部３１（図２０参照）ならびに回収回路により、期間ＩＩＩ、ＩＶ、およびＩと同様の動作が行われる。走査電極が維持電圧Ｖｓｕｓにクランプされた状態で、維持電極の電圧ＳＵＳが急峻に立ち下がり、それにより、走査電極と維持電極間に維持電圧Ｖｓｕｓが印加されて、放電が発生し、走査電極から維持電極に放電電流が流れる。

以上のようにして、維持パルス電圧の立ち上がり時には、回収スイッチ素子Ｑ４がオン、放電維持パルス発生部２９の維持スイッチ素子Ｑ１、Ｑ２はオフで、回収コンデンサＣ１から表示電極に電圧が供給される。共振回路を介した維持パルス電圧の印加により、パネルに流れる電流の実効値は低減され、損失の少ない維持パルス電圧の上昇が行われる。一方、維持パルス電圧の立ち下がり時には、回収スイッチ素子Ｑ４がオフ、放電維持パルス発生部２９のローサイド維持スイッチ素子Ｑ２がオンして、走査電極を接地電位にする。従って、回収回路３５は動作しないので、維持パルスの立下がりは急峻になり、表示電極間に、高い維持パルス電圧が印加されて高輝度が得られる。

電源回路３４は、定電圧源として回収コンデンサへ電圧を供給する電圧Ｖａと、回収コンデンサの設定電圧Ｖｃの関係により、以下のように構成される。すなわち、Ｖａ＞Ｖｃの場合、電源回路は降圧回路（スイッチングレギュレータ・リニアレギュレータ）とする。この場合の定電圧源としては、例えば、維持電圧源に供給される。また、Ｖａ＜Ｖｃの場合、電源回路は昇圧回路（スイッチングレギュレータ）とする。この場合の定電圧源としては、例えばアドレス電圧源に供給される。

次に、回収コンデンサＣ１の設定電圧Ｖｃについては、以下のことを考慮することが望ましい。すなわち、通常の回収コンデンサの設定電圧Ｖｓｕｓ／２では、回路の抵抗損失等があるので、回収回路を使って、ＧＮＤまで維持パルス電圧を低下させること、あるいは、Ｖｓｕｓまでパルス電圧を上昇させることができない。

そこで、図１の構成のように立ち下がり時に回収回路３３を使用する場合は、回収コンデンサＣ１の電圧ＶｃはＶｓｕｓ／２より小さくする。それにより、回収回路３３を使ってＧＮＤまで維持パルス電圧を低下させることができる。また、図４の構成のように立ち上がり時に回収回路３５を使用する場合は、回収コンデンサＣ１の電圧ＶｃはＶｓｕｓ／２より大きくする。それにより、回収回路３５を使ってＶｓｕｓまで維持パルス電圧を上昇させることができる。このように設定することにより、回収効率を高めることができる。

次に、図１の場合の回収回路３３あるいは回収回路３５を構成する電源回路３４について、具体的な構成例を示す。

図７に示す電源回路３４ａは、昇圧回路の場合であり、スイッチングレギュレータにより構成される。回収コンデンサＣ１の正極側端子に接続されたインダクタＬ２とダイオードＤ３の直列回路を介して、定電圧源（定電圧源は一定の電圧Ｖａ）に接続される。インダクタＬ２とダイオードＤ３の間と接地電位間にトランジスタＴｒ１が接続され、そのベースに制御回路３６ａが接続されている。制御回路３６ａは、回収コンデンサＣ１の正極側端子にも接続され、回収コンデンサＣ１の電圧を検出する。検出された電圧に基づき、トランジスタＴｒ１のスイッチングを制御して、回収コンデンサＣ１の電圧が設定電圧Ｖｃになるように制御を行う。

図８に示す電源回路３４ｂは、降圧回路の場合であり、リニアレギュレータにより構成される。回収コンデンサＣ１の正極側端子に接続されたトランジスタＴｒ２を介して、定電圧源に接続される。トランジスタＴｒ２のベースに制御回路３６ｂが接続されている。制御回路３６ｂは、回収コンデンサＣ１の正極側端子にも接続され、回収コンデンサＣ１の電圧を検出する。検出された電圧に基づき、トランジスタＴｒ２をアナログ制御して、回収コンデンサＣ１の電圧が設定電圧Ｖｃになるように制御を行う。

図９に示す電源回路３４ｃは、降圧回路の場合であり、スイッチングレギュレータにより構成される。回収コンデンサＣ１の正極側端子に接続されたトランジスタＴｒ３とインダクタＬ３の直列回路を介して、定電圧源に接続される。トランジスタＴｒ３とインダクタＬ３の間と接地電位間にダイオードＤ４が接続されている。トランジスタＴｒ３のベースに制御回路３６ｃが接続されている。制御回路３６ｃは、回収コンデンサＣ１の正極側端子にも接続され、回収コンデンサＣ１の電圧を検出する。検出された電圧に基づき、トランジスタＴｒ３のスイッチングを制御して、回収コンデンサＣ１の電圧が設定電圧Ｖｃになるように制御を行う。

（実施の形態２）
図１０Ａは、実施の形態２におけるＰＤＰ駆動回路の要部を示す回路図である。本実施の形態のＰＤＰ駆動回路は、図１の回収回路に搭載される図７、８、９に示した電源回路３４ａ、３４ｂ、３４ｃのいずれかを備える。図１０Ａの回路は、電源回路３４ａ、３４ｂ、３４ｃに含まれる制御回路３６ａ、３６ｂ、３６ｃの一部である、回収コンデンサＣ１の電圧Ｖｚを検出するための電圧検出回路である。

この電圧検出回路は、ヒステリシスコンパレータにより構成され、回収コンデンサＣ１の電圧Ｖｚを分圧する抵抗Ｒ１、Ｒ２と、分圧された電圧を演算増幅器３７に入力するための抵抗Ｒ３と、帰還用の抵抗Ｒ４と、基準電圧Ｖｒｅｆとを有する。演算増幅器３７は、電圧Ｖｚを抵抗Ｒ１、Ｒ２で分圧した電圧と、基準電圧Ｖｒｅｆとを比較して、その結果に応じて２値の出力ＯＵＴを出力し、それに基づき例えば，電源回路３４ａによる昇圧動作が行われる。

演算増幅器３７からの出力ＯＵＴは、Ｖｒｅｆおよび抵抗Ｒ１〜Ｒ４の値を適宜選択することにより、図１０Ｂに示すとおりに設定される。図１の駆動回路の場合、電源回路を動作させないと、ＰＤＰの電荷が回収コンデンサに蓄積するため、回収コンデンサの電圧Ｖｚは上昇する。出力ＯＵＴが０の状態で、電源回路を停止状態にしており、回収コンデンサＣ１の電圧Ｖｚが上昇し、電圧ＶｚがＶｃ＋αになると、出力ＯＵＴが１に反転し、電源回路を動作状態にする。

一方、図４の駆動回路の場合、電源回路を動作させないと、ＰＤＰに電圧を印加するため、回収コンデンサの電圧Ｖｚは下降する。出力ＯＵＴが１の状態で、電源回路を停止状態にしており、電圧Ｖｚが下降し、コンデンサ電圧ＶｚがＶｃより低くなると、出力ＯＵＴが０に反転し、電源回路を動作状態にする。

このように、図１のような駆動回路の場合、コンデンサ電圧ＶｚがＶｃ＋αに達しない範囲では、電源回路を動作させないように制御される。このように制御する理由は、放電維持期間のみに電源回路を動作させるためである。ＰＤＰの場合、初期化期間・アドレス期間・放電維持期間があり、放電維持期間は回収回路を使ってパネルの電圧を回収する動作を行うが、それ以外の期間は基本的に回収回路は動作しない。そのため、回収コンデンサＣ１の電圧は変化せず、電源回路３４ａ、３４ｂ、３４ｃを動作させる必要がないからである。この考え方は、図４の構成の駆動回路にも適応可能である。

以上のとおり、本実施の形態の構成によれば、電源回路を常に動作させる必要がないので、電源回路の動作に使用する電力が削減でき、消費電力抑制が可能となる。

（実施の形態３）
図１１は、実施の形態３におけるＰＤＰ駆動回路の要部を示す回路図である。本実施の形態のＰＤＰ駆動回路は、例えば図１に示した回収回路３３に変更を加えたものである。すなわち、回収コンデンサＣ１には、電源回路３４に加えて補助電源回路３８が接続される。補助電源回路３８の機能は、以下のとおりである。

ＰＤＰの起動時には、回収コンデンサＣ１の電圧が０Ｖであるため、起動してからしばらくの間は回収効率が悪くなる。そこで、起動時に回収コンデンサＣ１を設定電圧Ｖｃにするための補助電源回路３８を設ける。補助電源回路３８は、他の定電圧源から電圧Ｖｂの供給を受けて動作するので、定電圧源の電圧Ｖｂと設定電圧Ｖｃの関係で補助電源回路３８の種類が決まる。

Ｖｂ＞Ｖｃの場合、補助電源回路３８には、例えば上述したようなスイッチングレギュレータやリニアレギュレータ等の降圧回路を用いる。このような電圧Ｖｂの電圧源は、例えば維持電圧源である。

Ｖｂ＜Ｖｃの場合、補助電源回路３８には、例えば上述したようなスイッチングレギュレータ等の昇圧回路を用いる。このような電圧Ｖｂの電圧源は、例えば書き込み電圧源である。

また、Ｖａ＝Ｖｂの場合、すなわち、電源回路３４が電圧を供給する定電圧源の電圧Ｖａと、補助電源回路３８が電圧の供給を受ける定電圧源の電圧Ｖｂが同じである場合、以下のように、昇圧回路と降圧回路を組み合わせた双方向コンバータを用いて電源回路３４と補助電源回路３８を一体化することができる。

図１２Ａは、Ｖａ＝Ｖｂ＞Ｖｃの場合の、双方向コンバータの構成例を示す。この回路は、定電圧源（電圧Ｖａ）と回収コンデンサＣ１の間に接続されたＰｃｈトランジスタＴｒ４とインダクタＬ４の直列回路と、ＰｃｈトランジスタＴｒ４とインダクタＬ４の接続ノードと接地電位との間に接続されたＮｃｈトランジスタＴｒ５からなる。制御回路３９は、回収コンデンサＣ１の電圧の検出値と起動信号に基づき、両トランジスタのスイッチング動作を制御する。その動作を図１２Ｂに示す。

起動時に起動信号が供給されている場合が１、起動信号が供給されていない場合が０で示される。起動時には、トランジスタＴｒ４がスイッチングをして、トランジスタＴｒ５は常時ＯＦＦであり、トランジスタＴｒ５のボディーダイオードまたは並列ダイオードを介して、降圧回路として動作し、回収コンデンサＣ１への充電が行われる。

起動時以外は、トランジスタＴｒ４が常時ＯＦＦ、トランジスタＴｒ５はスイッチングをして、トランジスタＴｒ４のボディーダイオードまたは並列ダイオードを介して、昇圧回路として動作し、回収コンデンサＣ１から定電圧源への電力供給が行われる。

図１３Ａは、Ｖａ＝Ｖｂ＜Ｖｃの場合の、双方向コンバータの構成例を示す。この回路は、定電圧源（電圧Ｖａ）と回収コンデンサＣ１との間に接続されたインダクタＬ５とＰｃｈトランジスタＴｒ６の直列回路と、インダクタＬ５とＰｃｈトランジスタＴｒ６の接続ノードと接地電位との間に接続されたＮｃｈトランジスタＴｒ７からなる。制御回路４０は、回収コンデンサＣ１の電圧の検出値と起動信号に基づき、両トランジスタのスイッチング動作を制御する。その動作を図１３Ｂに示す。

起動時には、トランジスタＴｒ７がスイッチングをして、トランジスタＴｒ６は常時ＯＦＦであり、トランジスタＴｒ６のボディーダイオードまたは並列ダイオードを介して、昇圧回路として動作し、回収コンデンサＣ１への充電が行われる。

起動時以外は、トランジスタＴｒ７が常時ＯＦＦ、トランジスタＴｒ６はスイッチングをして、トランジスタＴｒ７のボディーダイオードまたは並列ダイオードを介して、降圧回路として動作し、回収コンデンサＣ１から定電圧源への電力供給が行われる。

なお、上記構成に代えて同期整流動作をさせて、起動時には、一方のトランジスタはスイッチングをして、他方のトランジスタは同期整流するようにスイッチングし、起動時以外は、一方のトランジスタは同期整流をさせて、他方のトランジスタはスイッチングするように構成してもよい。

（実施の形態４）
図１４は、実施の形態４におけるＰＤＰ駆動回路の要部を示す回路図である。この回路は、図１Ａと同様の、放電維持パルス発生部２９および回収回路３３を示す。本実施の形態の特徴は、ハイサイド維持スイッチ素子Ｑ１のゲート駆動回路が２種類、すなわち、短周期用ゲート駆動回路４１と長周期用ゲート駆動回路４２が設けられていることである。

維持パルス周期を長くすると、放電と放電の間隔が長くなり、プライミング粒子が減衰する。それにより、放電遅れが大きくなり、比較的パルスの立ち上がり時間を短くしなくても、維持電圧Ｖｓｕｓになってから放電する。

そこで図１４に示したように、ハイサイド維持スイッチ素子Ｑ１のゲート駆動回路を２種類設ける。短周期用ゲート駆動回路４１は、短い周期Ｔｏの維持パルスを供給し、ゲート抵抗Ｒｏを通して、ハイサイド維持スイッチ素子Ｑ１のゲートを駆動する。長周期用ゲート駆動回路４２は、長い周期Ｔｇの維持パルスを供給し、ゲート抵抗Ｒｇを通して、ハイサイド維持スイッチ素子Ｑ１のゲートを駆動する。

図１５（ａ）に、短周期用ゲート駆動回路４１による駆動の場合の維持波形を、図１５（ｂ）に、長周期用ゲート駆動回路４２による駆動の場合の維持波形を示す。Ｒｏ＜Ｒｇなので、長周期用ゲート駆動回路４２によりハイサイド維持スイッチ素子Ｑ１がターンオンする時間ｔｇの方が、短周期用ゲート駆動回路４１によりハイサイド維持スイッチ素子Ｑ１がターンオンする時間ｔｏよりも長くなる。

維持パルス周期を長くして立ち上がり時間が長くなると、パネル容量に流れる電流が減少するため、消費電力が低減される。パネルに電荷を移動させるのに必要な電荷量は同じでも、短い時間で電荷を移動させると、実効電流が大きくなる。損失は実効電流の２乗に比例するので、短い時間で電荷を移動させると、損失が増大する。

ただし、単純に維持パルス周期を長くすると、設定できるサブフィールド数が減少し、表示階調数が減少する。従って、画像データに基づき、維持パルス周期を長くしても良いサブフィールドがある場合に、本実施の形態の構成によりゲート駆動回路４２を動作させるようにすればよい。また、実施の形態１で示した図４の放電維持パルス発生部のローサイド維持スイッチ素子Ｑ２のゲート駆動回路を２種類設けてもよい。それにより、実施の形態４で示した構成と同様の効果を得ることが可能である。

本発明によれば、回収回路の使用による電力効率の向上と、放電に関与する維持パルス端縁の急峻性の確保を両立させることが可能であり、壁掛けテレビや大型モニターに用いられるＰＤＰの駆動に有用である。

実施の形態１におけるＰＤＰ駆動回路に含まれる回収回路および放電維持パルス発生部を示す回路図 同ＰＤＰ駆動回路の維持期間における、走査電極および維持電極に印加される維持パルスを示す波形図 同ＰＤＰ駆動回路の維持期間における、表示電極に印加される電圧波形と、放電維持パルス発生部および回収回路の各スイッチ素子のオンオフタイミングを示す図 実施の形態１におけるＰＤＰ駆動回路に含まれる他の構成の回収回路および放電維持パルス発生部を示す回路図 同ＰＤＰ駆動回路の維持期間における、走査電極および維持電極に印加される維持パルスを示す波形図 同ＰＤＰ駆動回路の維持期間における、表示電極に印加される電圧波形と、放電維持パルス発生部および回収回路の各スイッチ素子のオンオフタイミングを示す図 図１または図４の回収回路に含まれる電源回路を示す回路図 同電源回路の他の構成を示す回路図 同電源回路の更に他の構成を示す回路図 実施の形態２におけるＰＤＰ駆動回路の要部である電圧検出回路を示す回路図 同電圧検出回路の動作を示す表 実施の形態３におけるＰＤＰ駆動回路の要部である補助電源回路を設けた構成を示す回路図 同実施の形態における、電源回路と補助電源回路を一体化した電源回路の構成を示す回路図 同電源回路の動作を示す表 電源回路と補助電源回路を一体化した電源回路の他の構成を示す回路図 同電源回路の動作を示す表 実施の形態４におけるＰＤＰ駆動回路の要部である放電維持パルス発生部を示す回路図 同放電維持パルス発生部の動作を示す波形図 従来例のＰＤＰの構成を示す斜視図 同ＰＤＰの電極配列を示す図 同ＰＤＰを組み込んだプラズマディスプレイ装置の構成を機能ブロック毎に示したブロック図 従来例のＰＤＰ駆動回路における走査電極駆動部および維持電極駆動部を示す回路図 同ＰＤＰの各電極に対して１サブフィールド期間中に印加する電圧波形を示す波形図

符号の説明

１ 前面板
２ 前面ガラス基板
３ 走査電極
３ａ、４ａ 透明電極
３ｂ、４ｂ バス電極
４ 維持電極
５ 表示電極対
６ 前面側誘電体層
７ 保護膜
８ 背面板
９ 背面ガラス基板
１０ アドレス電極
１１ 背面側誘電体層
１２、２０ 隔壁
１２ａ 縦隔壁
１２ｂ 横隔壁
１３ 蛍光体層
１３ｒ 赤色（Ｒ）蛍光体層
１３ｇ 緑色（Ｇ）蛍光体層
１３ｂ 青色（Ｂ）蛍光体層
１４ 放電空間
１５ 放電セル
１６ ブラックマトリクス
２０ ＰＤＰ
２１ Ａ／Ｄコンバータ
２２ 映像信号処理部
２３ サブフィールド処理部
２４ アドレス電極駆動部
２５ 走査電極駆動部
２６ 維持電極駆動部
２７ 走査パルス発生部
２８ 初期化パルス発生部
２９ 第一の放電維持パルス発生部
３０、３２、３３、３５ 回収回路
３１ 第二の放電維持パルス発生部
３４、３４ａ、３４ｂ、３４ｃ 電源回路
３６ａ、３６ｂ、３６ｃ、３９、４０ 制御回路
３７ 演算増幅器
３８ 補助電源回路
４１ 短周期用ゲート駆動回路
４２ 長周期用ゲート駆動回路
Ｃ１ 回収コンデンサ
Ｄ１、Ｄ２ 回収ダイオード
Ｄ３、Ｄ４ ダイオード
ＩＣ１ スキャンドライバ
Ｌ１〜Ｌ５ インダクタ
Ｑ１、Ｑ１Ｘ ハイサイド維持スイッチ素子
Ｑ２、Ｑ２Ｘ ローサイド維持スイッチ素子
Ｑ３、Ｑ４ 回収スイッチ素子
ＱＲ１ ハイサイドランプ波形発生部
ＱＲ２ ローサイドランプ波形発生部
ＱＳ１、ＱＳ 分離スイッチ素子
Ｒ１〜Ｒ４、Ｒｏ、Ｒｇ 抵抗
Ｓ１ ハイサイド走査スイッチ素子
Ｓ２ ローサイド走査スイッチ素子
Ｔｒ１〜Ｔｒ７ トランジスタ

Claims (12)

1. 走査電極および維持電極からなる複数の表示電極対と、前記表示電極対と直交するアドレス電極とを有するプラズマディスプレイパネルの前記各電極に電圧を印加し、前記表示電極対と前記アドレス電極により形成された表示セルにおいて放電を行わせるように構成され、
   前記表示セルにおいて維持放電させるために、維持電圧電源から維持スイッチ素子を介して前記表示電極対に電圧を印加する放電維持パルス発生部と、
   回収コンデンサ、前記回収コンデンサと前記表示電極対の間に接続された回収インダクタ、および前記回収コンデンサと前記表示電極対の接続を制御するための回収スイッチ素子を有する回収回路とを備えたプラズマディスプレイパネル駆動回路において、
   前記回収回路が、前記回収コンデンサに充電された電圧を調整する電源回路を更に備え、
   前記維持放電をさせるための維持パルス電圧の立ち上がり時には、前記回収スイッチ素子がオフ、前記維持スイッチ素子がオンして、前記放電維持パルス発生部から前記表示電極に対して前記維持パルス電圧が印加され、
   前記維持パルス電圧の立ち下がり時には、前記回収スイッチ素子がオン、前記維持スイッチ素子がオフして、前記表示電極に蓄積された電荷が前記回収コンデンサに回収されるように制御することを特徴とするプラズマディスプレイパネル駆動回路。
2. 走査電極および維持電極からなる複数の表示電極対と、前記表示電極対と直交するアドレス電極とを有するプラズマディスプレイパネルの前記各電極に電圧を印加し、前記表示電極対と前記アドレス電極により形成された表示セルにおいて放電を行わせるように構成され、
   前記表示セルにおいて維持放電させるために、維持電圧電源から維持スイッチ素子を介して前記表示電極対に電圧を印加する放電維持パルス発生部と、
   回収コンデンサ、前記回収コンデンサと前記表示電極対の間に接続された回収インダクタ、および前記回収コンデンサと前記表示電極対の接続を制御するための回収スイッチ素子を有する回収回路とを備えたプラズマディスプレイパネル駆動回路において、
   前記回収回路が、前記回収コンデンサを所定電圧に充電する電源回路を更に備え、
   前記維持放電をさせるための維持パルス電圧の立ち下がり時には、前記回収スイッチ素子がオフ、前記維持スイッチ素子がオンして、前記放電維持パルス発生部から前記表示電極に対して前記維持パルス電圧が印加され、
   前記維持パルス電圧の立ち上がり時には、前記回収スイッチ素子がオン、前記維持スイッチ素子がオフして、前記回収コンデンサに蓄積された電荷が前記表示電極に供給されるように制御することを特徴とするプラズマディスプレイパネル駆動回路。
3. 前記回収コンデンサの電圧から前記電源回路を介して供給される電圧Ｖａが、前記回収コンデンサの設定電圧Ｖｃに対してＶａ＞Ｖｃの関係にある時は、前記電源回路は昇圧回路により構成され、Ｖａ＜Ｖｃの関係にある時は、前記電源回路は降圧回路により構成される請求項１記載のプラズマディスプレイパネル駆動回路。
4. 前記回収コンデンサに前記電源回路を介して供給する電圧Ｖａが、前記回収コンデンサの設定電圧Ｖｃに対してＶａ＞Ｖｃの関係にある時は、前記電源回路は降圧回路により構成され、Ｖａ＜Ｖｃの関係にある時は、前記電源回路は昇圧回路により構成される請求項２に記載のプラズマディスプレイパネル駆動回路。
5. 前記回収コンデンサの設定電圧Ｖｃが、前記維持電圧電源の電圧値Ｖｓｕｓに対して、Ｖｃ＜Ｖｓｕｓ／２の関係に設定された請求項１に記載のプラズマディスプレイパネル駆動回路。
6. 前記回収コンデンサの設定電圧Ｖｃが、前記維持電圧電源の電圧値Ｖｓｕｓに対して、Ｖｃ＞Ｖｓｕｓ／２の関係に設定された請求項２に記載のプラズマディスプレイパネル駆動回路。
7. 前記回収コンデンサの電圧を検出する電圧検出回路を備え、前記電圧検出回路による検出値が前記回収コンデンサの設定電圧Ｖｃに対して所定の範囲内にある場合、前記電源回路を動作させないように制御する請求項１または２に記載のプラズマディスプレイパネル駆動回路。
8. 前記回収コンデンサに接続され、定電圧源から電圧Ｖｂの供給を受ける補助電源回路を更に備え、
   前記補助電源回路は、プラズマディスプレイパネルの起動時に、前記回収コンデンサに対して設定電圧Ｖｃにするための充電を行うように制御される請求項１に記載のプラズマディスプレイパネル駆動回路。
9. 前記電源回路が供給する電圧Ｖａと、前記補助電源回路が供給を受ける電圧Ｖｂが同一であり、
   前記電源回路と前記補助電源回路とは、昇圧回路と降圧回路を組み合わせた電源回路として構成され、
   プラズマディスプレイパネルの起動時に、昇圧回路と降圧回路のいずれか一方を動作させて前記回収コンデンサに対する充電を行い、起動時以外は、他方を動作させて電圧Ｖａに電力を供給するように駆動する請求項８に記載のプラズマディスプレイパネル駆動回路。
10. 前記放電維持パルス発生部のハイサイド側の前記維持スイッチ素子を駆動するための駆動回路が、短周期用駆動回路と長周期用駆動回路を含み、
    前記長周期用駆動回路により前記維持スイッチ素子がターンオンする時間の方が、前記短周期用駆動回路により前記維持スイッチ素子がターンオンする時間よりも長くなるように設定され、
    プラズマディスプレイパネルにより表示する画像データに基づき、前記短周期用駆動回路と前記長周期用駆動回路を切替えて使用する請求項１に記載のプラズマディスプレイパネル駆動回路。
11. 前記放電維持パルス発生部のローサイド側の前記維持スイッチ素子を駆動するための駆動回路が、短周期用駆動回路と長周期用駆動回路を含み、
    前記長周期用駆動回路により前記維持スイッチ素子がターンオンする時間の方が、前記短周期用駆動回路により前記維持スイッチ素子がターンオンする時間よりも長くなるように設定され、
    プラズマディスプレイパネルにより表示する画像データに基づき、前記短周期用駆動回路と前記長周期用駆動回路を切替えて使用する請求項２に記載のプラズマディスプレイパネル駆動回路。
12. 走査電極と維持電極とからなる表示電極対と前記表示電極対と直交するアドレス電極を有し、前記表示電極対と前記アドレス電極の各交差部に表示セルが形成されたプラズマディスプレイパネルと、
    前記プラズマディスプレイパネルを駆動するための、請求項１〜１１のいずれか１項に記載のプラズマディスプレイパネル駆動回路とを備えたプラズマディスプレイ装置。

Images