JP2010049722A - Content addressable memory data error detecting device and content addressable memory data error detection method, and program - Google Patents
Content addressable memory data error detecting device and content addressable memory data error detection method, and program Download PDFInfo
- Publication number
- JP2010049722A JP2010049722A JP2008210540A JP2008210540A JP2010049722A JP 2010049722 A JP2010049722 A JP 2010049722A JP 2008210540 A JP2008210540 A JP 2008210540A JP 2008210540 A JP2008210540 A JP 2008210540A JP 2010049722 A JP2010049722 A JP 2010049722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- associative memory
- search
- search key
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】データ検索時に、連想メモリ(CAM)の内部データのエラーをリアルタイムで検出できるようにする。
【解決手段】CAM5にデータを登録する際には、記憶媒体3にも同一内容のデータを登録しておく。データ検索時に、制御部21から検索キーeが出力されると、エラー監視部22は内部のレジスタ23に検索キーeをセットし、CAM5は検索キーeと同一内容のデータが登録されているアドレスを検索結果fとして出力する。エラー監視部22は、検索結果fをリードアドレスgとして記憶媒体3からデータhを読み出し、レジスタ23に保持されている検索キーeと比較する。そして、比較一致の場合は、データ検索が正常終了したと判断し、CPU4に対して検索結果fと正常終了通知iとを出力する。これに対して、比較不一致の場合は、CAM5の内部データにエラーが発生していると判断し、CPU4に対して異常終了通知jを出力する。
【選択図】図1An error in internal data of an associative memory (CAM) can be detected in real time during data search.
When registering data in a CAM, the same content data is registered in a storage medium. When the search key e is output from the control unit 21 during the data search, the error monitoring unit 22 sets the search key e in the internal register 23, and the CAM5 is an address where data having the same content as the search key e is registered. Is output as the search result f. The error monitoring unit 22 reads the data h from the storage medium 3 using the search result f as the read address g, and compares it with the search key e held in the register 23. If the comparison matches, it is determined that the data search has ended normally, and the search result f and the normal end notification i are output to the CPU 4. On the other hand, if the comparison does not match, it is determined that an error has occurred in the internal data of the CAM 5, and an abnormal termination notification j is output to the CPU 4.
[Selection] Figure 1
Description
本発明は、連想メモリの内部データのエラーを検出する連想メモリデータエラー検出技術に関する。 The present invention relates to an associative memory data error detection technique for detecting an internal data error in an associative memory.
連想メモリ(Contents Addressable Memory;CAM)は、検索キーとして入力されたデータと同一パターンを有するデータを内部データから検索し、検索結果としてその物理的なアドレスや、検索したデータに関連付けて登録されているデータを出力するものである。 The content addressable memory (CAM) searches the internal data for data having the same pattern as the data input as a search key, and is registered in association with the physical address and the searched data as a search result. Output data.
このような連想メモリは、例えば、ルータ等のパケットスイッチ装置で受信したパケットの転送先を決定するために使用される。パケットスイッチ装置では、例えば、パケットの送信先アドレス情報を検索キーとして連想メモリを検索し、検索結果に応じた転送先にパケットを転送する。従って、連想メモリから出力される検索結果にエラーがあった場合や、連想メモリの内部データにエラーがあった場合は、不正な転送先にパケットが転送されてしまうので、エラー検出を行うことが重要になる。 Such an associative memory is used, for example, to determine a transfer destination of a packet received by a packet switch device such as a router. In the packet switch device, for example, the associative memory is searched using the transmission destination address information of the packet as a search key, and the packet is transferred to the transfer destination according to the search result. Therefore, if there is an error in the search result output from the associative memory, or if there is an error in the internal data of the associative memory, the packet will be transferred to an illegal transfer destination, so error detection can be performed. Become important.
ところで、連想メモリから出力される検索結果のエラーは、例えば、検索結果にパリティビットを付加することにより、リアルタイムで検出することができる。しかし、内部データのエラーは、この方法では検出することができない。内部データにビット反転するようなソフトエラーが発生し、検索キーの入力時に本来ヒットすべき内部データとは別の内部データがヒットしたとしても、出力される検索結果にはエラーがないので、内部データのエラーを検出することはできない。 Incidentally, an error in the search result output from the associative memory can be detected in real time by adding a parity bit to the search result, for example. However, internal data errors cannot be detected by this method. Even if a soft error such as bit inversion occurs in the internal data and internal data that is different from the internal data that should have been hit when the search key is input, there is no error in the output search results. Data errors cannot be detected.
連想メモリの内部データのエラーを検出するための一般的な方法としては、周期的に連想メモリから内部データを読み出してマスタデータと比較する方法や、パリティビットを付加したデータを連想メモリに登録しておき、周期的に連想メモリから内部データを読み出し、パリティチェックを行う方法が知られている。 As a general method for detecting an internal data error in the associative memory, the internal data is periodically read from the associative memory and compared with the master data, or data with a parity bit added is registered in the associative memory. A method is known in which internal data is periodically read from an associative memory and a parity check is performed.
また、連想メモリに登録されているデータに更に検査ビットを付加したデータを登録したRAMを用意しておき、RAMから巡回的に検査ビットの付加されているデータを読み出してエラー訂正処理を行い、エラー訂正処理後のデータを連想メモリに登録するようにした技術も知られている(例えば、特許文献1参照)。 In addition, a RAM in which data in which a check bit is added to data registered in the associative memory is registered is prepared, data in which the check bit is cyclically read from the RAM, error correction processing is performed, A technique is also known in which data after error correction processing is registered in an associative memory (see, for example, Patent Document 1).
上述した一般的な方法によれば、連想メモリの内部データのエラーを検出することができる。しかし、検索処理とは別の周期的に行われる処理によって内部データのエラーを検出するようにしているため、データ検索時にリアルタイムで内部データのエラーを検出することができないという問題がある。 According to the general method described above, it is possible to detect an error in the internal data of the associative memory. However, since the internal data error is detected by a process that is periodically performed differently from the search process, there is a problem that the internal data error cannot be detected in real time during the data search.
また、特許文献1に記載されている技術によれば、連想メモリの内部データの信頼性を高いものにすることができる。しかし、この特許文献1に記載されている技術は、検索処理とは別の処理によって連想メモリにエラー訂正済みのデータを書き込むようにしているだけであるので、データ検索時にリアルタイムで内部データのエラーを検出することはできない。
Moreover, according to the technique described in
〔発明の目的〕
そこで、本発明の目的は、データ検索時にリアルタイムで連想メモリの内部データのエラーを検出することができる連想メモリデータエラー検出装置を提供することにある。
(Object of invention)
Accordingly, an object of the present invention is to provide an associative memory data error detection device capable of detecting an internal data error in an associative memory in real time during data retrieval.
本発明にかかる第1の連想メモリデータエラー検出装置は、
連想メモリに登録されているデータ中の照合部と同一内容のデータが、該データを検索キーとして前記連想メモリに入力した際に得られる検索結果に関連するアドレスに登録された記憶媒体と、
データ検索時に前記連想メモリに入力される検索キーと、該検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスから読み出したデータとを比較することにより、前記連想メモリの内部データのエラーを検出する連想メモリ制御回路とを備える。
A first associative memory data error detection device according to the present invention includes:
A storage medium registered at an address related to a search result obtained when data having the same content as the collating unit in the data registered in the associative memory is input to the associative memory using the data as a search key;
By comparing the search key input to the associative memory at the time of data search with the data read from the address on the storage medium related to the search result of the associative memory for the search key, the internal data of the associative memory And an associative memory control circuit for detecting the error.
本発明にかかる第1の連想メモリデータエラー検出方法は、
コンピュータが、登録データと登録先アドレスとを含むデータ登録命令に従って、前記連想メモリ上の前記登録先アドレスに前記登録データを登録する第1のステップと、
前記コンピュータが、前記登録データ中の照合部と同一内容のデータを、該データを検索キーとして前記連想メモリに入力した際に得られる検索結果と関連する、記憶媒体上のアドレスに登録する第2のステップと、
前記コンピュータが、データ検索時に前記連想メモリに入力される検索キーと、該検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスから読み出したデータとを比較することにより、前記連想メモリの内部データのエラーを検出する第3のステップとを含む。
A first associative memory data error detection method according to the present invention includes:
A first step in which the computer registers the registration data at the registration destination address on the associative memory in accordance with a data registration instruction including registration data and a registration destination address;
The computer registers the data having the same content as the collation part in the registration data at an address on a storage medium associated with a search result obtained when the data is input to the associative memory as a search key. And the steps
The computer compares the retrieval key input to the associative memory at the time of data retrieval with the data read from the address on the storage medium associated with the retrieval result of the associative memory for the retrieval key. And a third step of detecting an error in the internal data of the memory.
本発明にかかる第1のプログラムは、
連想メモリに登録されているデータ中の照合部と同一内容のデータが、該データを検索キーとして前記連想メモリに入力した際に得られる検索結果に関連するアドレスに登録された記憶媒体を備えたコンピュータを、連想メモリデータエラー検出装置として機能させるためのプログラムであって、
前記コンピュータを、データ検索時に前記連想メモリに入力される検索キーと、該検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスから読み出したデータとを比較することにより、前記連想メモリの内部データのエラーを検出する連想メモリ制御回路として機能させる。
The first program according to the present invention is:
Data having the same content as the collating unit in the data registered in the associative memory is provided with a storage medium registered at an address related to a search result obtained when the data is input to the associative memory as a search key. A program for causing a computer to function as an associative memory data error detection device,
The computer compares the search key input to the associative memory at the time of data search with the data read from the address on the storage medium associated with the search result of the associative memory for the search key. It functions as an associative memory control circuit that detects an error in the internal data of the memory.
本発明によれば、データ検索時にリアルタイムで連想メモリの内部データのエラーを検出することができる連想メモリデータエラー検出装置を提供できる。 According to the present invention, it is possible to provide an associative memory data error detection device capable of detecting an internal data error of an associative memory in real time during data search.
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。 Next, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
〔本発明の第1の実施の形態〕
図1を参照すると、本発明の第1の実施の形態は、データ検索処理プログラムが動作するCPU4と連想メモリ(CAM)5との間に、CAMデータエラー検出装置1が配置されている。
[First embodiment of the present invention]
Referring to FIG. 1, in the first embodiment of the present invention, a CAM data
CPU4上で動作するデータ検索処理プログラムは、CAM5を用いたデータ検索を行うために、CAM5に対するデータ登録命令およびデータ検索命令を発行する機能を有する。データ登録命令は、登録データと、その登録先アドレスとを含む。データ検索命令は、検索キーを含む。
The data search processing program operating on the CPU 4 has a function of issuing a data registration command and a data search command for the
CAM5は、図2(A)に示すように、CAMアドレス「0〜(N−1)」にデータ#0〜#(N−1)が登録されており、入力された検索キーとデータ領域に登録されている全データ#0〜#(N−1)とを瞬時に照合し、検索キーと一致したデータが登録されているアドレスを検索結果として出力する機能を有する。すなわち、CAM5のデータ領域に登録されているデータは、検索キーとの照合対象となる照合部から構成されていることになる。
As shown in FIG. 2A, in the
CAMデータエラー検出装置1は、CAM制御回路2と、記憶媒体3とを含んでいる。
The CAM data
記憶媒体3は、NVRAM(Non Volatile RAM)などによって実現されるものであり、図2(B)に示すように、CAM5のアドレス「0〜(N−1)」に登録されているデータ#0〜#(N−1)と同一内容のデータ#0〜#(N−1)が、それぞれ記憶媒体アドレス「0〜(N−1)」に登録されている。
The
CAM制御回路2は、制御部21と、レジスタ23を有するエラー監視部22とを備えている。
The
制御部21は、CPU4から入力された命令を解読し、解読結果に従った処理を行う。より具体的には、データ登録命令aが入力された場合は、その命令a中の登録データbおよび登録先アドレスcをCAM5及び記憶媒体3に対して出力し、登録データbの登録処理を行わせる。また、データ検索命令dが入力された場合は、その命令中の検索キーeをCAM5およびエラー監視部22に対して出力し、CAM5に検索処理を行わせる。
The
エラー監視部22は、次のような機能を有する。
・制御部21から出力された検索キーeをレジスタ23にセットする機能。
・CAM5から出力された検索結果(アドレス)fをリードアドレスgとして記憶媒体3からデータhを読み出す機能。
・記憶媒体3から読み出したデータhと、レジスタ23に保持されている検索キーeとを比較し、比較一致の場合は、CAM5からの検索結果fと正常終了通知iとをCPU4に対して出力し、比較不一致の場合は、異常終了通知jをCPU4に対して出力する機能。
The
A function of setting the search key e output from the
A function of reading data h from the
The data h read from the
なお、CAM制御回路2は、コンピュータによって実現可能であり、コンピュータによって実現する場合は、例えば次のようにする。コンピュータをCAM制御回路2として機能させるためのプログラムを記録したディスク、半導体メモリ、その他の記録媒体を用意し、コンピュータに上記プログラムを読み取らせる。コンピュータは、読み取ったプログラムに従って自身の動作を制御することにより、自コンピュータ上に、制御部21およびエラー監視部22を実現する。
The
〔第1の実施の形態の動作の説明〕
次に、本実施の形態の動作について詳細に説明する。先ず、データ登録時の動作を図3のフローチャートを参照して説明する。
[Description of Operation of First Embodiment]
Next, the operation of the present embodiment will be described in detail. First, the operation at the time of data registration will be described with reference to the flowchart of FIG.
CPU4は、データ登録時、登録データbとその登録先アドレスcとを含んだデータ登録命令aを発行する(ステップS301)。 At the time of data registration, the CPU 4 issues a data registration command a including registration data b and its registration destination address c (step S301).
制御部21は、このデータ登録命令aを解読し、先ず、命令a中の登録データb及び登録先アドレスcをCAM5に対して出力し、CAM5上のアドレスcにデータbを書き込む(ステップS302)。その後、記憶媒体3に対して登録データb及び登録先アドレスcを出力し、記憶媒体3上のアドレスcにデータbを登録する(ステップS303)。以上の処理により、CAM5と記憶媒体3の同一アドレスに同一データが登録される。なお、CAM5の複数のアドレスにデータを登録する必要がある場合は、CPU4は、各アドレスにデータを登録するためのデータ登録命令をそれぞれ発行する。
The
次に、データ検索時の動作について図4のフローチャートを参照して説明する。 Next, the operation at the time of data search will be described with reference to the flowchart of FIG.
CPU4は、データ検索時、検索キーeを含んだデータ検索命令dを発行する(ステップS401)。 At the time of data search, the CPU 4 issues a data search command d including a search key e (step S401).
制御部21は、データ検索命令dを解読し、その命令dに含まれている検索キーeをCAM5及びエラー監視部22に対して出力する(ステップS402)。これにより、エラー監視部22は検索キーeをレジスタ23にセットし、CAM5は検索処理を開始する(ステップS402)。
The
その後、CAM5が検索キーeと一致するデータが登録されているアドレスを検索結果fとして出力すると(ステップS404)、エラー監視部22は、検索結果fをリードアドレスgとして記憶媒体3に入力することで、記憶媒体3からデータhを読み出し、レジスタ23に保持されている検索キーeと比較する(ステップS405、S406)。
Thereafter, when the
そして、両者が一致した場合(ステップS407がYES)は、検索処理が正常終了したと判断し、CAM5から出力された検索結果fと正常終了通知iとを、データ検索命令dの発行元のCPU4に出力する(ステップS408)。
If the two match (YES in step S407), it is determined that the search process has ended normally, and the search result f output from the
これに対して不一致であった場合(ステップS407がNO)は、CAM5の内部データにエラーが発生していると判断し、CPU4に対して異常終了通知jを出力する(ステップS409)。
If there is no match (NO in step S407), it is determined that an error has occurred in the internal data of the
次に、図5を参照して、CAM5の内部データが正常であるときの動作について説明する。
Next, the operation when the internal data of the
制御部21が検索キーeとして「データ#1」を出力すると、CAM5は、検索結果fとしてアドレス「1」を出力する。なお、エラー監視部22は、検索キーe(この場合「データ#1」)を内部のレジスタ23に保持する。
When the
エラー監視部22は、CAM5から検索結果fとしてアドレス「1」が出力されると、記憶媒体3のアドレス「1」から「データ#1」を読み出し、レジスタ23に保持されている検索キーeと比較する。この場合、レジスタ23には「データ#1」が保持されているので、比較結果は一致し、検索処理が正常終了したと判断される。
When the address “1” is output as the search result f from the
次に、図6を参照してCAM5の内部データにエラーが発生している場合の動作について説明する。なお、以下の説明では、CAM5のアドレス「1」「2」に登録されているデータ「データ#1」「データ#2」にエラーが発生し、それぞれ「データ#1'」「データ#1」に変化しているとする。
Next, an operation when an error has occurred in the internal data of the
制御部21が検索キーeとして「データ#1」を出力すると、CAM5は、アドレス「2」に「データ#1」が登録されているので、検索結果fとしてアドレス「2」を出力する。このアドレス「2」は、CAM5の内部データにエラーがない場合に出力されるアドレス「1」とは異なるものである。なお、エラー監視部22は、検索キーeとして「データ#1」を内部のレジスタ23に保持する。
When the
エラー監視部22は、CAM5から検索結果fとしてアドレス「2」が出力されると、記憶媒体3のアドレス「2」から「データ#2」を読み出し、レジスタ23に保持されている検索キーeと比較する。この場合、レジスタ23には「データ#1」が保持されているので、比較不一致となり、CAM5の内部データにエラーが発生していることが検出される。
When the address “2” is output as the search result f from the
〔第1の実施の形態の効果〕
本実施の形態によれば、データ検索時にリアルタイムでCAM5の内部データのエラーを検出できるといった効果を得ることができる。その理由は、CAM5と同一内容の記憶媒体3を用意しておき、データ検索時には、CAM5から出力された検索結果(本実施の形態では、検索キーと同一データが登録されているアドレス)に対応する、記憶媒体3上のアドレスに登録されているデータと検索キーとを比較するようにしているからである。
[Effect of the first embodiment]
According to the present embodiment, it is possible to obtain an effect that an error in internal data of the
また、本実施の形態では、登録データbと登録先アドレスcとを含むデータ登録命令aに従って、CAM5上の上記登録先アドレスcおよび記憶媒体3上の上記登録先アドレスcに、登録データbを登録する制御部21を備えているので、1つのデータ登録命令aを入力するだけで、CAM5および記憶媒体3に対してデータを登録することが可能になるという効果を得ることもできる。
In the present embodiment, the registration data b is sent to the registration destination address c on the
〔本発明の第2の実施の形態〕
次に、本発明の第2の実施の形態について説明する。第1の実施の形態では、CAMから出力される検索結果の正常性を確認した後、CPUに対して検索結果を通知するようにしたが、本実施の形態では、CAMの検索結果を迅速にCPUに通知できるようにするため、CAMから出力された検索結果を直ちにCPUに通知し、正常性の確認は後追いで行うようにしたことを特徴とする。
[Second Embodiment of the Present Invention]
Next, a second embodiment of the present invention will be described. In the first embodiment, after confirming the normality of the search result output from the CAM, the search result is notified to the CPU. However, in this embodiment, the search result of the CAM is quickly displayed. In order to be able to notify the CPU, the search result output from the CAM is immediately notified to the CPU, and the normality is confirmed later.
図7を参照すると、本実施の形態のCAMデータエラー検出装置1aは、CAM制御回路2の代わりにCAM制御回路2aを備えている点で、図1に示した第1の実施の形態のCAMデータエラー検出装置1と相違している。
Referring to FIG. 7, the CAM data error detection device 1 a according to the present embodiment includes a CAM control circuit 2 a instead of the
本実施の形態のCAM制御回路2aは、検索結果複製部24が追加されている点、およびエラー監視部22の代わりにエラー監視部22aを備えている点が第1の実施の形態のCAM制御回路2と相違している。
The CAM control circuit 2a of the present embodiment is that the search
検索結果複製部24は、CAM5から出力された検索結果fをCPU4及びエラー監視部22aに対して出力する。
The search
エラー監視部22aは、レジスタ23に保持されている検索キーeと、記憶媒体3から読み出したデータhとを比較し、比較一致の場合は、CPU4に対して正常終了通知iを出力し、比較不一致の場合は、CPU4に対して異常終了通知jを出力する。
The
なお、本実施の形態のCAM制御回路2aもコンピュータによって実現可能である。 Note that the CAM control circuit 2a of the present embodiment can also be realized by a computer.
次に、本実施の形態の動作について説明する。なお、データ登録時の動作は第1の実施の形態と同様であるので、ここでは、図8を参照してデータ検索時の動作についてのみ説明する。 Next, the operation of the present embodiment will be described. Since the operation at the time of data registration is the same as that of the first embodiment, only the operation at the time of data search will be described here with reference to FIG.
CPU4がデータ検索命令dを発行すると(ステップS801)、ステップS802〜S804において、前述した図4のステップS402〜S404と同様の処理が行われ、CAM5から検索結果f(検索キーと一致するデータが登録されているアドレス)が出力される。 When the CPU 4 issues a data search instruction d (step S801), in steps S802 to S804, the same processing as in steps S402 to S404 in FIG. 4 described above is performed, and the search result f (data matching the search key is received from the CAM 5). Registered address) is output.
これにより、検索結果複製部24は、CPU4およびエラー監視部22aに対して検索結果fを出力する(ステップS805)。このように本実施の形態では、CAM5から出力された検索結果fを直ちにCPU4に出力するようにしているので、CPU4にCAM5の検索結果fを迅速に伝えることができる。
As a result, the search
その後、エラー監視部22aが、検索結果fをリードアドレスgとして記憶媒体3に入力することで、記憶媒体3からデータhを読み出し、レジスタ23に保持されている検索キーeと比較する(ステップS807)。そして、両者が一致した場合(ステップS808がYES)、検索処理が正常終了したと判断して、CPU4に対して正常終了通知iを出力する(ステップS809)。これに対して、不一致の場合(ステップS808がNO)は、CAM5の内部データにエラーが発生していると判断し、CPU4に対して異常終了通知jを出力する。
Thereafter, the
〔第2の実施の形態の効果〕
本実施の形態によれば、第1の実施の形態で得られる効果に加え、CPU4に対して迅速にCAM5の検索結果を通知することが可能になるという効果を得ることができる。その理由は、CAM5の検索結果fは検索結果複製部24を用いて直ちにCPU4へ通知し、検索結果fを利用したエラー監視部22aでのエラー検出処理は後追いで行うようにしたからである。
[Effects of Second Embodiment]
According to the present embodiment, in addition to the effect obtained in the first embodiment, it is possible to obtain an effect that it is possible to quickly notify the search result of the
〔本発明の他の実施の形態〕
なお、上述した第1および第2の実施の形態では説明しなかったが、Don't Careビットが使用可能なTCAM(Ternary CAM:3値連想メモリ)を使用することもできる。この場合は、エラー監視部22、22aにおいて検索キーeと記憶媒体3から読み出したデータhとを比較する際、Don't Careビット以外のビット比較を行うようにすれば良い。
[Other Embodiments of the Invention]
Although not described in the first and second embodiments described above, a TCAM (Ternary CAM: ternary associative memory) that can use the Don't Care bit can also be used. In this case, when comparing the search key e and the data h read from the
また、前述した第1および第2の実施の形態では、入力された検索キーと一致するデータが登録されているアドレスを検索結果として出力するCAM5を使用したが、図9(A)に示すように、各アドレス0〜(N−1)に照合部#0〜#(N−1)と検索結果部#0〜#(N−1)とから構成されるデータが登録され、検索キーが入力された場合、照合部の内容が上記検索キーと一致するデータ中の検索結果部を検索結果として出力するCAM5aを使用することもできる。この場合には、記憶媒体3の代わりに、図9(B)に示すような記憶媒体3aを使用する。すなわち、CAM5aに登録されている照合部#0〜#(N−1)と同一内容のデータ(照合部#0〜#(N−1))が、それをCAM5aに入力した際に得られる検索結果(検索結果部#0〜#(N−1))に関連するアドレスに登録された記憶媒体3aを使用する。検索結果に関連するアドレスとしては、例えば、検索結果のハッシュ値を使用することができる。また、図9(B)に示すような記憶媒体3aを使用することに伴い、図3のステップS303、図4のステップS405、および図8のステップS806の処理を変更する必要がある。
In the first and second embodiments described above, the
すなわち、図3のステップS303では、データ登録命令によって登録指示されているデータ(照合部と検索結果部とから構成される)中の検索結果部に対するハッシュ値を求め、記憶媒体3a上の上記ハッシュ値に対応するアドレスに、上記データ中の照合部の内容を書き込むようにする。 That is, in step S303 of FIG. 3, a hash value for the search result part in the data instructed by the data registration command (consisting of the collation part and the search result part) is obtained, and the hash on the storage medium 3a is obtained. The contents of the collation part in the data are written to the address corresponding to the value.
また、図4のステップS405や図8のステップS806では、CAM5aから出力された検索結果に対するハッシュ値を求め、記憶媒体3a上の上記ハッシュ値に対応するアドレスからデータを読み出すようにする。
In step S405 in FIG. 4 and step S806 in FIG. 8, a hash value for the search result output from the
また、上述した第1及び第2の実施の形態では説明しなかったが、単位時間当たりのミスヒット回数(検索キーと一致するデータを検索できなかった回数)が所定回数以上となった場合、CAM5に登録されているデータとマスタデータとを比較し、エラーの発生しているデータを検出するようにしても良い。
In addition, although not described in the first and second embodiments described above, when the number of miss hits per unit time (the number of times data that matches the search key could not be searched) is equal to or greater than a predetermined number of times, Data registered in the
本発明は、連想メモリを使用したルータ等のパターンスイッチ装置に使用すると好適である。 The present invention is suitable for use in a pattern switching device such as a router using an associative memory.
1、1a…CAMデータエラー検出装置
2、2a…CAM制御回路
21…制御部
22、22a…エラー監視部
23…レジスタ
24…検索結果複製部
3、3a…記憶媒体
4…CPU
5、5a…CAM
DESCRIPTION OF
5, 5a ... CAM
Claims (15)
データ検索時に前記連想メモリに入力される検索キーと、該検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスから読み出したデータとを比較することにより、前記連想メモリの内部データのエラーを検出する連想メモリ制御回路とを備えることを特徴とする連想メモリデータエラー検出装置。 A storage medium registered at an address related to a search result obtained when data having the same content as the collating unit in the data registered in the associative memory is input to the associative memory using the data as a search key;
By comparing the search key input to the associative memory at the time of data search with the data read from the address on the storage medium related to the search result of the associative memory for the search key, the internal data of the associative memory And an associative memory control circuit for detecting an error in the associative memory.
前記連想メモリ制御回路は、前記検索キーと前記記憶媒体から読み出したデータとを比較して両者が一致すると判定した後、前記連想メモリの検索結果を前記検索キーの発行元に出力することを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to claim 1,
The associative memory control circuit compares the search key and data read from the storage medium and determines that they match, and then outputs the search result of the associative memory to the issuer of the search key. An associative memory data error detection device.
前記連想メモリ制御回路は、前記検索キーと前記記憶媒体から読み出したデータとを比較する前に、前記連想メモリの検索結果を前記検索キーの発行元に出力することを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to claim 1,
The associative memory control circuit outputs a search result of the associative memory to the issuer of the search key before comparing the search key with data read from the storage medium. Detection device.
前記連想メモリ制御回路は、
データ検索時に前記連想メモリに入力される前記検索キーを保持するレジスタと、
前記検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスからデータを読み出し、該読み出したデータと前記レジスタに保持されている検索キーとを比較し、比較一致の場合は前記検索キーの発行元に対して前記連想メモリの検索結果を出力し、比較不一致の場合は、前記発行元に対して異常終了通知を出力するエラー監視部とを備えることを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to claim 1 or 2,
The associative memory control circuit includes:
A register for holding the search key input to the associative memory at the time of data search;
Data is read from the address on the storage medium related to the search result of the associative memory with respect to the search key, and the read data is compared with the search key held in the register. An associative memory data error comprising: an error monitoring unit that outputs a search result of the associative memory to a key issuer and outputs an abnormal end notification to the issuer in the case of a comparison mismatch Detection device.
前記連想メモリ制御回路は、
データ検索時に前記連想メモリに入力される前記検索キーを保持するレジスタと、
前記検索キーに対する前記連想メモリの検索結果を前記検索キーの発行元に対して出力する検索結果複製部と、
前記検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスからデータを読み出し、該読み出したデータと前記レジスタに保持されている検索キーとを比較し、比較一致の場合は前記検索キーの発行元に対して正常終了通知を出力し、比較不一致の場合は前記発行元に対して異常終了通知を出力するエラー監視部とを備えることを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to claim 1 or 3,
The associative memory control circuit includes:
A register for holding the search key input to the associative memory at the time of data search;
A search result duplicating unit that outputs a search result of the associative memory for the search key to an issuer of the search key;
Data is read from the address on the storage medium related to the search result of the associative memory with respect to the search key, and the read data is compared with the search key held in the register. An associative memory data error detection device comprising: an error monitoring unit that outputs a normal end notification to a key issuer and outputs an abnormal end notification to the issuer in case of a comparison mismatch.
前記連想メモリに検索キーを入力した際に得られる検索結果は、照合部の内容が前記検索キーと一致するデータが登録されている前記連想メモリ上のアドレスであり、
前記連想メモリの検索結果と関連するアドレスが、前記連想メモリから検索結果として出力されるアドレスであることを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to any one of claims 1 to 5,
A search result obtained when a search key is input to the associative memory is an address on the associative memory in which data in which the content of the matching unit matches the search key is registered,
An associative memory data error detection device, wherein an address associated with a search result of the associative memory is an address output as a search result from the associative memory.
前記連想メモリに検索キーを入力した際に得られる検索結果は、照合部の内容が前記検索キーと一致するデータ中の所定部分であり、
前記連想メモリの検索結果と関連するアドレスが、前記所定部分のハッシュ値であることを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to any one of claims 1 to 5,
The search result obtained when a search key is input to the associative memory is a predetermined portion in the data in which the content of the matching unit matches the search key,
An associative memory data error detection device, wherein an address associated with a search result of the associative memory is a hash value of the predetermined portion.
前記連想メモリ制御回路は、
前記連想メモリへの登録データと登録先アドレスとを含むデータ登録命令が入力された際、前記連想メモリ上の前記登録先アドレスに前記登録データを登録すると共に前記記憶媒体上の前記登録先アドレスに前記登録データを書き込む制御部を備えることを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to claim 6,
The associative memory control circuit includes:
When a data registration command including registration data in the associative memory and a registration destination address is input, the registration data is registered in the registration destination address on the associative memory and the registration destination address on the storage medium is registered. An associative memory data error detection device comprising a control unit for writing the registration data.
前記連想メモリ制御回路は、
前記連想メモリへの登録データと登録先アドレスとを含むデータ登録命令が入力された際、前記連想メモリ上の前記登録先アドレスに前記登録データを登録すると共に前記登録データ中の照合部に対して所定の演算を実行することにより求めた前記記憶媒体上のアドレスに前記登録データを登録する制御部を備えることを特徴とする連想メモリデータエラー検出装置。 The associative memory data error detection device according to claim 7,
The associative memory control circuit includes:
When a data registration command including registration data to the associative memory and a registration destination address is input, the registration data is registered at the registration destination address on the associative memory and the verification unit in the registration data An associative memory data error detection apparatus comprising: a control unit that registers the registration data at an address on the storage medium obtained by executing a predetermined calculation.
前記コンピュータが、前記登録データ中の照合部と同一内容のデータを、該データを検索キーとして前記連想メモリに入力した際に得られる検索結果と関連する、記憶媒体上のアドレスに登録する第2のステップと、
前記コンピュータが、データ検索時に前記連想メモリに入力される検索キーと、該検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスから読み出したデータとを比較することにより、前記連想メモリの内部データのエラーを検出する第3のステップとを含むことを特徴とする連想メモリデータエラー検出方法。 A first step in which the computer registers the registration data at the registration destination address on the associative memory according to a data registration instruction including registration data and a registration destination address;
The computer registers the data having the same content as the collation part in the registration data at an address on a storage medium associated with a search result obtained when the data is input to the associative memory as a search key. And the steps
The computer compares the retrieval key input to the associative memory at the time of data retrieval with the data read from the address on the storage medium associated with the retrieval result of the associative memory for the retrieval key. And a third step of detecting an error in the internal data of the memory.
前記第3のステップでは、前記検索キーと前記記憶媒体から読み出したデータとを比較して両者が一致すると判定した後、前記連想メモリの検索結果を前記検索キーの発行元に出力することを特徴とする連想メモリデータエラー検出方法。 The content addressable memory data error detection method according to claim 10,
In the third step, the search key and data read from the storage medium are compared to determine that they match, and then the search result of the associative memory is output to the issuer of the search key. Associative memory data error detection method.
前記第3のステップでは、前記検索キーと前記記憶媒体から読み出したデータとを比較する前に、前記連想メモリの検索結果を前記検索キーの発行元に出力することを特徴とする連想メモリデータエラー検出方法。 The associative memory data error detection method according to claim 10,
In the third step, before associating the search key with the data read from the storage medium, the search result of the associative memory is output to the issuer of the search key. Detection method.
前記コンピュータを、データ検索時に前記連想メモリに入力される検索キーと、該検索キーに対する前記連想メモリの検索結果と関連する前記記憶媒体上のアドレスから読み出したデータとを比較することにより、前記連想メモリの内部データのエラーを検出する連想メモリ制御回路として機能させるためのプログラム。 Data having the same content as the collating unit in the data registered in the associative memory is provided with a storage medium registered at an address related to a search result obtained when the data is input to the associative memory as a search key. A program for causing a computer to function as an associative memory data error detection device,
The computer compares the search key input to the associative memory at the time of data search with the data read from the address on the storage medium associated with the search result of the associative memory for the search key. A program for functioning as an associative memory control circuit that detects errors in internal data in the memory.
前記連想メモリ制御回路は、前記検索キーと前記記憶媒体から読み出したデータとを比較して両者が一致すると判定した後、前記連想メモリの検索結果を前記検索キーの発行元に出力することを特徴とするプログラム。 The program according to claim 13, wherein
The associative memory control circuit compares the search key and data read from the storage medium and determines that they match, and then outputs the search result of the associative memory to the issuer of the search key. Program.
前記連想メモリ制御回路は、前記検索キーと前記記憶媒体から読み出したデータとを比較する前に、前記連想メモリの検索結果を前記検索キーの発行元に出力することを特徴とするプログラム。 The program according to claim 13, wherein
The associative memory control circuit outputs a search result of the associative memory to a source of the search key before comparing the search key with data read from the storage medium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008210540A JP2010049722A (en) | 2008-08-19 | 2008-08-19 | Content addressable memory data error detecting device and content addressable memory data error detection method, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008210540A JP2010049722A (en) | 2008-08-19 | 2008-08-19 | Content addressable memory data error detecting device and content addressable memory data error detection method, and program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010049722A true JP2010049722A (en) | 2010-03-04 |
Family
ID=42066687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008210540A Withdrawn JP2010049722A (en) | 2008-08-19 | 2008-08-19 | Content addressable memory data error detecting device and content addressable memory data error detection method, and program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010049722A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101139207B1 (en) * | 2010-09-06 | 2012-04-26 | 에스케이하이닉스 주식회사 | Memory system and method of operation the same |
| KR101212679B1 (en) | 2010-12-30 | 2012-12-14 | 에스케이하이닉스 주식회사 | Semiconductor memory device and method of operating the same |
| JP2022545716A (en) * | 2019-08-28 | 2022-10-28 | マイクロン テクノロジー,インク. | Error correction for associative memory |
-
2008
- 2008-08-19 JP JP2008210540A patent/JP2010049722A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101139207B1 (en) * | 2010-09-06 | 2012-04-26 | 에스케이하이닉스 주식회사 | Memory system and method of operation the same |
| US8599593B2 (en) | 2010-09-06 | 2013-12-03 | Hynix Semiconductor Inc. | Memory system and method of operating the same |
| KR101212679B1 (en) | 2010-12-30 | 2012-12-14 | 에스케이하이닉스 주식회사 | Semiconductor memory device and method of operating the same |
| JP2022545716A (en) * | 2019-08-28 | 2022-10-28 | マイクロン テクノロジー,インク. | Error correction for associative memory |
| US11789797B2 (en) | 2019-08-28 | 2023-10-17 | Micron Technology, Inc. | Error control for content-addressable memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7237172B2 (en) | Error detection and correction in a CAM | |
| KR101308047B1 (en) | Memory system, memory for the same, and command decoding method of the memory | |
| US20080294847A1 (en) | Cache control device and computer-readable recording medium storing cache control program | |
| JP2004054935A (en) | Bit error detection method and device in maskable content collation memory | |
| CN112447254B (en) | Error Detection Method in Ternary Content Addressable Memory | |
| JP2011054263A (en) | Memory error and redundancy | |
| US7840874B2 (en) | Speculative cache tag evaluation | |
| JP2007133986A (en) | Semiconductor memory | |
| US7774615B2 (en) | Integrity control of a memory external to a processor | |
| JP2010049722A (en) | Content addressable memory data error detecting device and content addressable memory data error detection method, and program | |
| JP4793741B2 (en) | Error correction circuit and error correction method | |
| JP2004531819A (en) | Method for protecting a computer from manipulation of register contents and computer for implementing the method | |
| US7735082B2 (en) | Task management system | |
| TW200417851A (en) | Computer system capable of maintaining system's stability while memory is unstable and memory control method | |
| JP2004054936A (en) | Bit error detection method and device in content collation memory | |
| US20070174622A1 (en) | Protection of data of a memory associated with a microprocessor | |
| US9288161B2 (en) | Verifying the functionality of an integrated circuit | |
| JP2007041665A (en) | Ecc functional test circuit and ecc functional test method | |
| JP4025575B2 (en) | Content address memory system | |
| JP4260805B2 (en) | CAM device and CAM control method | |
| WO2007088597A1 (en) | Error correction code generation method and memory management device | |
| CN101253485A (en) | Storage device and method of operation thereof | |
| CN113204446B (en) | Register data checking device and method | |
| JP4717617B2 (en) | Associative memory control device and method | |
| US20250208948A1 (en) | Data corruption indication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111101 |