JP2010045309A - 露光方法及び半導体装置の製造方法 - Google Patents
露光方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010045309A JP2010045309A JP2008210071A JP2008210071A JP2010045309A JP 2010045309 A JP2010045309 A JP 2010045309A JP 2008210071 A JP2008210071 A JP 2008210071A JP 2008210071 A JP2008210071 A JP 2008210071A JP 2010045309 A JP2010045309 A JP 2010045309A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure
- term
- exposure condition
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】デバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲットに可及的に近いチップ性能を得る。
【解決手段】所定の露光条件における所定のデバイスパターンの寸法とそのターゲット値との差分の２乗と、デバイスパターンの出現頻度との乗算値を、デバイスパターンごとに算出し、各乗算値の総和を評価関数の第１項として求め、デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定し、限界露光条件以下及び限界露光条件以上で値が十分に大きくなる関数を、評価関数の第２項及び第３項として求め、評価関数の第１項〜第３項の総和が最小となる条件に基づいて最適露光条件を決定する。
【選択図】図４
【解決手段】所定の露光条件における所定のデバイスパターンの寸法とそのターゲット値との差分の２乗と、デバイスパターンの出現頻度との乗算値を、デバイスパターンごとに算出し、各乗算値の総和を評価関数の第１項として求め、デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定し、限界露光条件以下及び限界露光条件以上で値が十分に大きくなる関数を、評価関数の第２項及び第３項として求め、評価関数の第１項〜第３項の総和が最小となる条件に基づいて最適露光条件を決定する。
【選択図】図４
Description
本件は、フォトマスクのマスクパターンを基板上に露光転写してデバイスパターンを形成する露光方法及び半導体装置の製造方法に関する。
半導体装置の製造においては、半導体基板上の絶縁膜や導電膜等の薄膜に成膜されたレジスト膜にフォトマスクのマスクパターンを露光転写し、現像を経てレジストパターンを形成する。そして、このレジストパターンをマスクとして薄膜をエッチングし、レジストパターンに倣った形状のデバイスパターンを形成する。
半導体装置に要求される電気特性を満たすためには、半導体基板上に転写したレジストパターンの寸法ばらつきを一定範囲内にしなければならない。例えば、トランジスタのゲート（ゲートパターン）の寸法ばらつきは、トランジスタの閾値電圧ばらつきの原因となるため、ゲートパターンを形成する際におけるレジストパターンの寸法ばらつきを一定範囲内にする必要がある。
レジストパターンは、露光エネルギー及びフォーカス補正値により変化する。ここで、露光エネルギーとは、感光性樹脂のレジスト膜に照射する露光光のエネルギー量である。フォーカス補正値とは、投影レンズ面に垂直方向のウェーハステージ補正駆動による補正値（露光装置に内蔵されたフォーカスセンサがベストフォーカスと認識した地点を基準とする。）である。レジストパターンの寸法を制御するには、露光エネルギー及びフォーカス補正値を制御因子として用いている。
レジストパターンは、露光エネルギー及びフォーカス補正値により変化する。ここで、露光エネルギーとは、感光性樹脂のレジスト膜に照射する露光光のエネルギー量である。フォーカス補正値とは、投影レンズ面に垂直方向のウェーハステージ補正駆動による補正値（露光装置に内蔵されたフォーカスセンサがベストフォーカスと認識した地点を基準とする。）である。レジストパターンの寸法を制御するには、露光エネルギー及びフォーカス補正値を制御因子として用いている。
従来では、例えば特許文献１のように、露光条件出し実験により露光エネルギー及びフォーカス補正値を設定している。
この手法では、先ず、ステップショット毎に露光エネルギー及びフォーカス補正値を変化させて露光処理を行った実験用基板を作製する。そして、各露光エネルギー及びフォーカス補正値におけるレジストパターンの寸法や形状の測定を寸法測定装置により行う。寸法測定装置には、走査型電子顕微鏡（ＳＥＭ）や周期パターンの散乱光の分析に基づく光学式計測装置等がある。このとき測定されるレジストパターンの寸法をＣＤ（Critical Dimension）値と呼ぶ。
次に、測定ポイント毎に、測定されたＣＤ値及び形状のうち、規格から一定範囲の以内となる露光エネルギーとフォーカス補正値の範囲を求め、プロセスウィンドウと呼ばれる窓を作成する。測定ポイント毎に、例えばその窓の重心をそれぞれ露光エネルギーの設定値、フォーカス補正値の設定値とする。
この手法では、先ず、ステップショット毎に露光エネルギー及びフォーカス補正値を変化させて露光処理を行った実験用基板を作製する。そして、各露光エネルギー及びフォーカス補正値におけるレジストパターンの寸法や形状の測定を寸法測定装置により行う。寸法測定装置には、走査型電子顕微鏡（ＳＥＭ）や周期パターンの散乱光の分析に基づく光学式計測装置等がある。このとき測定されるレジストパターンの寸法をＣＤ（Critical Dimension）値と呼ぶ。
次に、測定ポイント毎に、測定されたＣＤ値及び形状のうち、規格から一定範囲の以内となる露光エネルギーとフォーカス補正値の範囲を求め、プロセスウィンドウと呼ばれる窓を作成する。測定ポイント毎に、例えばその窓の重心をそれぞれ露光エネルギーの設定値、フォーカス補正値の設定値とする。
このような、露光条件を決定する実験による露光条件の設定作業は、レチクル個体差や露光工程間における工程条件（例えば、半導体デバイスの膜構成や露光装置の照明光学系の照明条件（縮小レンズ開口数ＮＡ及び照明コヒーレンシーσ）等）の違いや露光装置間の機差の影響により、レチクルと露光工程と露光装置が変わる際に行われる。
実験用基板を用いてＣＤ値が測定されるレジストパターンは、通常、リソグラフィー工程及びエッチング工程の寸法管理用に予め設計された評価パターンである。評価パターンとしては、孤立パターン及び細密パターンを用いるのが一般的である。孤立パターンとは、半導体回路中に存在する（マスクデザインルール上許される）最も幅の小さいパターンが孤立してレイアウトされているものである。細密パターンとは、細密ピッチでアレイ状にレイアウトされているものである。
評価パターンに孤立パターン及び細密パターンを用いられる理由としては、これら２種のパターンは、光学的な特性としてもレイアウトとしても、他の中間ピッチパターンの最も極端な性質を有する。従って、これら２種のパターンの寸法を一定値以内に抑えておくことが、他の中間的な性質を持つパターンの寸法管理にもつながると考えられることが挙げられる。また、寸法変動要因である露光量やフォーカス変動に対して、これら２種のパターンは最も敏感であることが多く、管理パターンに必要な特性を備えていると考えられることも挙げられる。
従来の評価パターンの使用は、露光技術の観点からは理に適っていたが、実際に形成されるデバイスパターンの実情を考慮した場合、必ずしも最適とは言えないという問題がある。
図１は、いわゆるスタンダードセルのゲートパターンについて、パターン間スペースの出現頻度をスペースに対してプロットした特性図である。図１において、横軸はフォトマスクのデザインルールで許される最小スペースで規格化してあり、１が最小ピッチパターンに相当する。また、２，３，４，５，６もそれぞれ、図１中に図示したレイアウトをマスクデザインルールで許される最小ルールで描いた場合のスペースに相当する。
図１は、いわゆるスタンダードセルのゲートパターンについて、パターン間スペースの出現頻度をスペースに対してプロットした特性図である。図１において、横軸はフォトマスクのデザインルールで許される最小スペースで規格化してあり、１が最小ピッチパターンに相当する。また、２，３，４，５，６もそれぞれ、図１中に図示したレイアウトをマスクデザインルールで許される最小ルールで描いた場合のスペースに相当する。
図１より明らかなように、実情としては細密ピッチパターンの出現頻度はそれほど高いとは言えない。また、半導体チップの微細化のためには、ゲート間隔は小さいほうが望ましく、左右とも孤立している評価パターンのようなゲートパターンはそれほど多くないはずである。チップ性能を狙い値（ターゲット値）に近づけるためには、半導体チップ中の大多数のゲートの寸法・形状がターゲット値に近いことが必須であると考えられる。しかしながら、従来の評価パターンでは、その出現頻度が考慮されておらず、必ずしもターゲット値に近い高いチップ性能は得られなかった。
また、近年加速的に進行しているデバイスパターンの微細化によって、２次元的なパターン配置に依存してプロセスマージンが小さくなり、断線又は短絡（ショート）の発生原因となって歩留まり低下を引き起こすホットスポット（hotspot）が問題視されるようになっている。
従って、マスクパターンの最適な露光条件を決定するには、デバイスパターンの出現頻度に加えて、ホットスポットも同時に考慮することが必要不可欠であるが、現在のところ、このような露光方法は案出されていない。
従って、マスクパターンの最適な露光条件を決定するには、デバイスパターンの出現頻度に加えて、ホットスポットも同時に考慮することが必要不可欠であるが、現在のところ、このような露光方法は案出されていない。
本件は、上記の課題に鑑みてなされたものであり、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲット値に可及的に近いチップ性能を得ることを可能とする信頼性の高い露光方法及び装置、並びに半導体装置の製造方法を提供することを目的とする。
本件の露光方法は、複数種類のデバイスパターンを形成する際の最適露光条件を決定するに際して、所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程とを含む。
本件の露光装置は、複数種類のデバイスパターンを形成する際の最適露光条件を決定する露光装置であって、所定の露光条件における所定の前記デバイスパターンに対応したＣＤ値とそのターゲット値との差分値の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める第１の算出部と、前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件に基づいて、前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める第２の算出部と、前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する露光条件決定部とを含む。
本件の半導体装置の製造方法は、フォトマスクのマスクパターンを半導体基板上のレジストに露光転写し、レジストパターンを形成する第１の工程と、前記レジストパターンを用いて、前記半導体基板上にデバイスパターンを形成する第２の工程とを含み、前記第１の工程は、複数種類の前記デバイスパターンを形成する際の最適露光条件を決定するに際して、所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程とを含む。
本件によれば、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲット値に可及的に近いチップ性能を得ることが可能となる。
―本件の基本骨子―
本件では、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、最適露光条件を決定するための新たな評価関数ｆを導入する（図２）。
本件では、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、最適露光条件を決定するための新たな評価関数ｆを導入する（図２）。
（１）式において、Ｐｉは、複数種類のレジストパターンのうちでｉ番目のレジストパターンｉ（ｉ＝１，２・・・）の半導体チップ内の出現確率（出現頻度）である。ΔＣＤｉはレジストパターンｉの条件ｘにおけるターゲット値からのずれ、ｘは露光量やフォーカス値等の露光条件である。
従って、（１）式の第１項は、条件ｘで露光した場合のターゲット値を基準としたときの分散を表しており、この値が小さければ小さいほど半導体チップの平均的なパターン寸法がターゲット値に近づく。
従って、（１）式の第１項は、条件ｘで露光した場合のターゲット値を基準としたときの分散を表しており、この値が小さければ小さいほど半導体チップの平均的なパターン寸法がターゲット値に近づく。
（１）式の第２項、第３項は、決定した最適条件から量産時に生じ得る露光条件の変動範囲内で、断線又はショートが発生しないことを保障するために必要な項である。
ホットスポットとなるレジストパターンｊ，ｋ（ｊ，ｋ＝１，２・・・）に対応したデバイスパターンが断線又はショートを引き起こす可能性のある露光条件をｘｊ以上、及びｘｋ以下とする。当該ホットスポットから量産時に生じ得る露光条件の変動量δの間に最適条件が存在する場合には、ある確率で断線又はショートが発生する。従って、(１)式のｆ（ｘ）には、断線又はショートを引き起こす可能性のある露光条件からδの間に最適条件が位置しないように、ｘｊ，ｘｋからδだけずらしたところから外側で値が無限大となる∞×θ関数を第２項、第３項として付加される。そして、(１)式のｆ（ｘ）が最小となる露光条件が、ホットスポットによって量産中に断線又はショートを引き起こさない範囲で、半導体チップ内のデバイスパターンの寸法平均値が最もターゲット値に近くなる最適露光条件となる。
ホットスポットとなるレジストパターンｊ，ｋ（ｊ，ｋ＝１，２・・・）に対応したデバイスパターンが断線又はショートを引き起こす可能性のある露光条件をｘｊ以上、及びｘｋ以下とする。当該ホットスポットから量産時に生じ得る露光条件の変動量δの間に最適条件が存在する場合には、ある確率で断線又はショートが発生する。従って、(１)式のｆ（ｘ）には、断線又はショートを引き起こす可能性のある露光条件からδの間に最適条件が位置しないように、ｘｊ，ｘｋからδだけずらしたところから外側で値が無限大となる∞×θ関数を第２項、第３項として付加される。そして、(１)式のｆ（ｘ）が最小となる露光条件が、ホットスポットによって量産中に断線又はショートを引き起こさない範囲で、半導体チップ内のデバイスパターンの寸法平均値が最もターゲット値に近くなる最適露光条件となる。
―本件を適用した好適な諸実施形態―
以下、本件を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
以下、本件を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
本実施形態では、デバイスパターンとして例えばゲートパターンを形成する場合について説明する。本実施形態において最適化する露光条件は、露光量及びフォーカス値とする。
本実施形態では、デバイスパターンとして例えばゲートパターンを形成する場合について説明する。本実施形態において最適化する露光条件は、露光量及びフォーカス値とする。
本実施形態では、図５のように、マスクデザインルールで許されるデバイスパターンのうち、最も幅の狭いゲートの孤立パターン、細密パターンであるライン＆スペースパターンに加え、コンタクトピッチパターンの３本のパターンを新たに評価パターンとして追加する。コンタクトピッチパターンとは、マスクデザインルールで許される最小スペースで２本のゲート間にコンタクトを配置した場合のゲートパターンである。
図６は、ある半導体チップにおける各デバイスパターンの出現頻度を調査した結果を示す特性図である。コンタクトピッチパターンは、細密パターンの約５倍及び孤立パターンの約２倍の頻度で使用されていることが判る。
図６は、ある半導体チップにおける各デバイスパターンの出現頻度を調査した結果を示す特性図である。コンタクトピッチパターンは、細密パターンの約５倍及び孤立パターンの約２倍の頻度で使用されていることが判る。
［露光装置の概略構成］
図３は、第１の実施形態による露光装置の概略構成を示す模式図である。
この露光装置では、エキシマレーザ等の光源１１から出射された光は、照明光学系１２で露光に最適なスリット形状の露光光に成形されて、フォトマスク１０の表面に形成されたパターン面を照明する。フォトマスク１０のパターン面には、露光すべきＩＣ回路等に対応したマスクパターンが形成されており、このマスクパターンを透過した露光光は投影光学系１４を通過して、半導体基板２０の表面に結像されてパターン像を形成する。
図３は、第１の実施形態による露光装置の概略構成を示す模式図である。
この露光装置では、エキシマレーザ等の光源１１から出射された光は、照明光学系１２で露光に最適なスリット形状の露光光に成形されて、フォトマスク１０の表面に形成されたパターン面を照明する。フォトマスク１０のパターン面には、露光すべきＩＣ回路等に対応したマスクパターンが形成されており、このマスクパターンを透過した露光光は投影光学系１４を通過して、半導体基板２０の表面に結像されてパターン像を形成する。
ここで、フォトマスク１０は、所定方向に往復走査可能なマスクステージ１３上に載置されている。また、半導体基板２０は、所定方向に駆動可能且つ傾き（チルト）を補正可能なウェーハステージ１５上に載置される。
マスクステージ１３とウェーハステージ１５とを、露光倍率の比率の速度で相対的に走査させることで、フォトマスク１０上のショット領域の露光を行う。１ショット露光の終了後に、ウェーハステージ１５は次のショット領域へステップ移動し、先程とは逆方向に走査露光を行い次のショット領域が露光される。このような動作をステップ・アンド・スキャンと呼び、これを繰り返すことで半導体基板２０の全域についてショット露光する。
１０は、当該露光装置の全体を統括して制御する制御部である。
制御部１０には、複数種のデバイスパターン、ここでは孤立パターン、細密パターン及びコンタクトピッチパターンを形成する際の最適露光条件を決定するものである第１項計算部２１、第２項計算部２２、第３項計算部２３、評価関数決定部２４、及び露光条件決定部２５が接続されている。
制御部１０には、複数種のデバイスパターン、ここでは孤立パターン、細密パターン及びコンタクトピッチパターンを形成する際の最適露光条件を決定するものである第１項計算部２１、第２項計算部２２、第３項計算部２３、評価関数決定部２４、及び露光条件決定部２５が接続されている。
第１項計算部２１は、上記の（１）式で示す評価関数の第１項を算出するものである。詳細には、所定の露光条件における評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの出現頻度との乗算値を、評価パターンごとに算出し、各乗算値の総和を評価関数の第１項として求める。
第２項計算部２２は、評価パターンに断線又は短絡が生じる可能性のあるものとして特定された限界露光条件について、限界露光条件以上で値が十分に大きくなる関数を、評価関数の第２項として求めるものである。
第３項計算部２３は、限界露光条件以下で値が十分に大きくなる関数を、評価関数の第３項として求めるものである。
第２項計算部２２は、評価パターンに断線又は短絡が生じる可能性のあるものとして特定された限界露光条件について、限界露光条件以上で値が十分に大きくなる関数を、評価関数の第２項として求めるものである。
第３項計算部２３は、限界露光条件以下で値が十分に大きくなる関数を、評価関数の第３項として求めるものである。
評価関数決定部２４は、算出された第１項、第２項及び第３項に基づき、得られた評価関数の露光条件依存を示すものである。
露光条件決定部２５は、評価関数の第１項、第２項及び第３項の総和が最小となる条件を、最適露光条件として決定するものである。
露光条件決定部２５は、評価関数の第１項、第２項及び第３項の総和が最小となる条件を、最適露光条件として決定するものである。
［露光設定方法］
図４は、第１の実施形態による露光設定方法をステップ順に示すフロー図である。
先ず、例えば図６のように、評価パターンである孤立パターン、細密パターン及びコンタクトピッチパターンに対応したマスクパターンの出現頻度を調査する（ステップＳ１）。
続いて、孤立パターン、細密パターン及びコンタクトピッチパターンの評価パターンに対応したマスクパターンを含むフォトマスクを用いて、露光量及びフォーカスを振って（変化させて）半導体基板にレジストパターンを形成する（ステップＳ２）。
図４は、第１の実施形態による露光設定方法をステップ順に示すフロー図である。
先ず、例えば図６のように、評価パターンである孤立パターン、細密パターン及びコンタクトピッチパターンに対応したマスクパターンの出現頻度を調査する（ステップＳ１）。
続いて、孤立パターン、細密パターン及びコンタクトピッチパターンの評価パターンに対応したマスクパターンを含むフォトマスクを用いて、露光量及びフォーカスを振って（変化させて）半導体基板にレジストパターンを形成する（ステップＳ２）。
続いて、評価パターンに対応したレジストパターンのＣＤ値を、例えば走査型電子顕微鏡（ＳＥＭ）を用いて測定する（ステップＳ３）。
図７は、測定されたＣＤ値と露光装置に設定したフォーカス値との関係を示す特性図である。３種類の評価パターンでフォーカスによる寸法変動の度合いが異なるため、それぞれの凸型曲線の曲率が異なっていることが判る。また、フォーカス変動に対して傾きが０となる最適フォーカス値も、評価パターンによって若干異なることが判る。
図８は、露光装置の設定上のフォーカス値が０ｎｍ、±４０ｎｍの場合におけるＣＤ値の露光量依存を示す特性図である。どの評価パターンでもターゲット値は７０ｎｍであるが、同じ露光量で７０ｎｍの寸法が得られていない。これは、光近接効果補正（ＯＰＣ）（ＯＰＣモデルを含む）の不完全さ、マスクパターンの寸法のターゲット値からのずれ、レジストのロットの違い等に起因する寸法のパターン依存の微変化等に起因して生じるものである。
図７は、測定されたＣＤ値と露光装置に設定したフォーカス値との関係を示す特性図である。３種類の評価パターンでフォーカスによる寸法変動の度合いが異なるため、それぞれの凸型曲線の曲率が異なっていることが判る。また、フォーカス変動に対して傾きが０となる最適フォーカス値も、評価パターンによって若干異なることが判る。
図８は、露光装置の設定上のフォーカス値が０ｎｍ、±４０ｎｍの場合におけるＣＤ値の露光量依存を示す特性図である。どの評価パターンでもターゲット値は７０ｎｍであるが、同じ露光量で７０ｎｍの寸法が得られていない。これは、光近接効果補正（ＯＰＣ）（ＯＰＣモデルを含む）の不完全さ、マスクパターンの寸法のターゲット値からのずれ、レジストのロットの違い等に起因する寸法のパターン依存の微変化等に起因して生じるものである。
続いて、第１項計算部２１は、上記の（１）式で示す評価関数の第１項を算出する（ステップＳ４）。
各露光量及び各フォーカス値のマトリックスに対して評価関数の第１項、即ち、
各露光量及び各フォーカス値のマトリックスに対して評価関数の第１項、即ち、
を求めた結果を図９に示す。フォーカス値が−４０ｎｍ又は−８０ｎｍ、露光量が１９．５ｍＪ／ｃｍ2で最小値１となることが判る。
続いて、ホットスポットの発生箇所で断線又はショートを引き起こす可能性がある露光条件の範囲を見積もる（ステップＳ５）。いくつか考えられる方法があるが、例えば、断線・ショートを引き起こす可能性のある露光条件を実験的に見積もる方法の１つとして、非特許文献１のProcess Window Qualification（ＰＷＱ）を用いることができる。
ＰＷＱでは、最適露光条件で露光した半導体チップと、露光条件を振って作製した半導体チップとをＤＵＶ波長のブライトフィールドの欠陥検査装置で比較検査することで、露光条件を振ったときにパターン形状が変化し易い箇所を特定することができる。特定箇所を例えばＳＥＭで観察することにより、各デバイスパターンが断線又はショートする露光条件を確定する。
ＰＷＱでは、最適露光条件で露光した半導体チップと、露光条件を振って作製した半導体チップとをＤＵＶ波長のブライトフィールドの欠陥検査装置で比較検査することで、露光条件を振ったときにパターン形状が変化し易い箇所を特定することができる。特定箇所を例えばＳＥＭで観察することにより、各デバイスパターンが断線又はショートする露光条件を確定する。
また、例えば非特許文献２を用いて、シミュレーションにより断線又はショートを引き起こす露光条件を見積もることも可能である。
従来、フルチップのシミュレーションは長大な計算時間を要したために非現実的であったが、専用ハードを用いることにより、複数露光条件でのシミュレーションが可能となっている。
図１０は、ＣＤ値を測定した条件と同様の露光条件でシミュレーションを行い、ホットスポットを抽出した結果を示す図である。
シミュレーションにより得られたデバイスパターンにおいて、パターン幅、スペース幅共に３５ｎｍを下回った場合を断線又はショートの可能性があるホットスポットと定義した。図１０で升目模様を付した露光条件が断線又はショートの可能性がある露光条件である。
従来、フルチップのシミュレーションは長大な計算時間を要したために非現実的であったが、専用ハードを用いることにより、複数露光条件でのシミュレーションが可能となっている。
図１０は、ＣＤ値を測定した条件と同様の露光条件でシミュレーションを行い、ホットスポットを抽出した結果を示す図である。
シミュレーションにより得られたデバイスパターンにおいて、パターン幅、スペース幅共に３５ｎｍを下回った場合を断線又はショートの可能性があるホットスポットと定義した。図１０で升目模様を付した露光条件が断線又はショートの可能性がある露光条件である。
続いて、第２項計算部２２及び第３項計算部２３は、上記の（１）式で示す評価関数の第２項及び第３項、即ち、
を算出する（ステップＳ６）。
先ず、量産時に起こり得る露光条件の振れ幅を、露光装置のスペックや管理パターンの測長値実績等から求める。本件にとってどのような手法を用いるかは本質でないが、露光装置のスペックから量産時に起こり得る露光条件の触れ幅を求めた例を図１１に示す。全体の露光量精度として１％、フォーカス精度として８０ｎｍというスペックである。図１０に升目模様を付して示したホットスポットが生じる条件＋未調査条件(調査範囲を超える条件)から、このスペックの範囲の条件（図１２中では砂地模様を付した箇所）については、評価関数に無限大を加算する。実際の計算において無限大を取り扱うのは難しいため、第１項と比べて十分に大きな値、本実施形態においては１００００を加算することにした。
先ず、量産時に起こり得る露光条件の振れ幅を、露光装置のスペックや管理パターンの測長値実績等から求める。本件にとってどのような手法を用いるかは本質でないが、露光装置のスペックから量産時に起こり得る露光条件の触れ幅を求めた例を図１１に示す。全体の露光量精度として１％、フォーカス精度として８０ｎｍというスペックである。図１０に升目模様を付して示したホットスポットが生じる条件＋未調査条件(調査範囲を超える条件)から、このスペックの範囲の条件（図１２中では砂地模様を付した箇所）については、評価関数に無限大を加算する。実際の計算において無限大を取り扱うのは難しいため、第１項と比べて十分に大きな値、本実施形態においては１００００を加算することにした。
続いて、評価関数決定部２４は、算出された第１項、第２項及び第３項に基づき、得られた評価関数の露光条件依存を求める（ステップＳ７）。
ステップＳ７により得られた評価関数の露光条件依存を図１３に示す。図示のように、ホットスポットが生じる危険箇所から一定幅の条件で評価値が非常に大きな値となっており、この壁の内側に最適条件が必ず求められるようになっていることが判る。
ステップＳ７により得られた評価関数の露光条件依存を図１３に示す。図示のように、ホットスポットが生じる危険箇所から一定幅の条件で評価値が非常に大きな値となっており、この壁の内側に最適条件が必ず求められるようになっていることが判る。
そして、露光条件決定部２５は、ステップＳ７により得られた評価関数の露光条件依存に基づいて、評価関数の第１項、第２項及び第３項の総和が最小となる条件を、最適露光条件として決定する（ステップＳ８）。
本実施形態では、評価関数値が最小となる露光条件は、図１３の上図で網目模様を付した箇所、即ち、露光量が１９．５ｍＪ/ｃｍ2、フォーカス値が−４０ｎｍのように求められる。
本実施形態では、評価関数値が最小となる露光条件は、図１３の上図で網目模様を付した箇所、即ち、露光量が１９．５ｍＪ/ｃｍ2、フォーカス値が−４０ｎｍのように求められる。
なお、本実施形態では、評価パターンとして孤立パターン、細密パターン及びコンタクトピッチパターンの３種を用いた場合を例示した。ここで、評価パターンの測長時間や評価パターン領域の問題がなければ、以上で述べた方法で、４種以上の評価パターンについて、その出現頻度及びホットスポットを考慮した最適露光条件の決定が可能である。
［半導体装置の製造方法］
本実施形態では、上記した露光設定方法を用いた半導体装置の製造方法を開示する。ここでは、半導体装置として、ＭＯＳトランジスタを例示する。勿論、半導体装置として、ＭＯＳトランジスタ以外の半導体メモリ（例えば機能ブロックであるＲＯＭの構成要素）や他の機能ブロックの構成要素である種々の半導体デバイスにも適用可能である。
図１４は、第１の実施形態により作製されたＭＯＳトランジスタを示す概略断面図である。
本実施形態では、上記した露光設定方法を用いた半導体装置の製造方法を開示する。ここでは、半導体装置として、ＭＯＳトランジスタを例示する。勿論、半導体装置として、ＭＯＳトランジスタ以外の半導体メモリ（例えば機能ブロックであるＲＯＭの構成要素）や他の機能ブロックの構成要素である種々の半導体デバイスにも適用可能である。
図１４は、第１の実施形態により作製されたＭＯＳトランジスタを示す概略断面図である。
本実施形態の半導体装置の製造方法は、フォトマスクのマスクパターンを半導体基板上のレジストに露光転写し、レジストパターンを形成する第１の工程と、レジストパターンを用いて、半導体基板上にデバイスパターンを形成する第２の工程とを含む。
ここで、第１の工程のうち、例えばゲートパターンを形成するときには、上記した露光設定方法のステップＳ１〜Ｓ８を順次行い、決定された最適露光条件に基づいてマスクパターンの露光転写が実行される。
ここで、第１の工程のうち、例えばゲートパターンを形成するときには、上記した露光設定方法のステップＳ１〜Ｓ８を順次行い、決定された最適露光条件に基づいてマスクパターンの露光転写が実行される。
先ず、リソグラフィーにより、シリコン基板３１の素子分離領域に素子分離用のレジストパターンを形成する。このレジストパターンをマスクとして半導体基板をドライエッチングして、素子分離溝を形成する。レジストパターンは灰化処理等により除去される。
そして、ＣＶＤ法等により、素子分離溝を埋め込む絶縁膜、ここではシリコン酸化膜等を堆積し、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法等により平坦化して、素子分離溝内をシリコン酸化物で充填するＳＴＩ（Shallow Trench Isolation）素子分離構造３２を形成する。
そして、ＣＶＤ法等により、素子分離溝を埋め込む絶縁膜、ここではシリコン酸化膜等を堆積し、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法等により平坦化して、素子分離溝内をシリコン酸化物で充填するＳＴＩ（Shallow Trench Isolation）素子分離構造３２を形成する。
続いて、熱酸化法等により、シリコン基板３１上に薄い絶縁膜、ここではシリコン酸化膜を形成した後、ＣＶＤ法等により多結晶シリコン膜を堆積する。
そして、第１の工程において、決定された最適露光条件に基づいた露光工程を含むリソグラフィーにより、多結晶シリコン膜上にゲート用のレジストパターンを形成する。続く第２の工程において、このレジストパターンをマスクとして多結晶シリコン膜及びシリコン酸化膜をドライエッチングして、シリコン基板３１上にゲート絶縁膜３３を介したゲート電極３４をパターン形成する。レジストパターンは灰化処理等により除去される。
そして、第１の工程において、決定された最適露光条件に基づいた露光工程を含むリソグラフィーにより、多結晶シリコン膜上にゲート用のレジストパターンを形成する。続く第２の工程において、このレジストパターンをマスクとして多結晶シリコン膜及びシリコン酸化膜をドライエッチングして、シリコン基板３１上にゲート絶縁膜３３を介したゲート電極３４をパターン形成する。レジストパターンは灰化処理等により除去される。
続いて、ゲート電極３４をマスクとして、シリコン基板３１の表層に不純物（Ｐ型であればホウ素（Ｂ+）等、Ｎ型であればリン（Ｐ+）や砒素（Ａｓ+）等）を所定のドーズ量及び加速エネルギーでイオン注入する。これにより、ゲート電極３４の両側にエクステンション領域３５が形成される。
続いて、ＣＶＤ法等により、ゲート電極３４を含むシリコン基板３１の全面に絶縁膜、ここではシリコン酸化膜を堆積する。
そして、シリコン酸化膜の全面を異方性ドライエッチング（エッチバック）し、シリコン酸化物をゲート電極３４及びゲート絶縁膜３３の両側のみに残し、サイドウォール絶縁膜３６を形成する。
そして、シリコン酸化膜の全面を異方性ドライエッチング（エッチバック）し、シリコン酸化物をゲート電極３４及びゲート絶縁膜３３の両側のみに残し、サイドウォール絶縁膜３６を形成する。
続いて、ゲート電極３４及びサイドウォール絶縁膜３６をマスクとして、シリコン基板３１の表層に不純物（Ｐ型であればホウ素（Ｂ+）等、Ｎ型であればリン（Ｐ+）や砒素（Ａｓ+）等）を所定のドーズ量及び加速エネルギーでイオン注入する。これにより、サイドウォール絶縁膜３６の両側にエクステンション領域３５と一部重畳されてなるソース／ドレイン領域３７が形成される。
続いて、ＣＶＤ法等により、ゲート電極３４を埋め込む膜厚となるように、シリコン基板３１の全面に絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜３８を形成する。
続いて、リソグラフィーにより、層間絶縁膜３８上にコンタクト孔用のレジストパターンを形成する。このレジストパターンをマスクとして層間絶縁膜３８をドライエッチングして、ソース／ドレイン領域３７の表面の一部を露出させるコンタクト孔を形成する。レジストパターンは灰化処理等により除去される。
そして、所定のグルー膜等を介してコンタクト孔を埋め込むように導電材料、ここではタングステン（Ｗ）等をＣＶＤ法等により層間絶縁膜３８上に堆積し、ＣＭＰ法等により平坦化して、コンタクト孔内をＷで充填するコンタクトプラグ３９を形成する。
そして、所定のグルー膜等を介してコンタクト孔を埋め込むように導電材料、ここではタングステン（Ｗ）等をＣＶＤ法等により層間絶縁膜３８上に堆積し、ＣＭＰ法等により平坦化して、コンタクト孔内をＷで充填するコンタクトプラグ３９を形成する。
続いて、層間絶縁膜３８上に配線材料、ここではＡｌ合金等をスパッタ法等により堆積する。
そして、リソグラフィーにより、配線材料上にコンタクト孔用のレジストパターンを形成する。このレジストパターンをマスクとして配線材料をドライエッチングして、コンタクトプラグ３９と接続される配線４１を形成する。レジストパターンは灰化処理等により除去される。
そして、リソグラフィーにより、配線材料上にコンタクト孔用のレジストパターンを形成する。このレジストパターンをマスクとして配線材料をドライエッチングして、コンタクトプラグ３９と接続される配線４１を形成する。レジストパターンは灰化処理等により除去される。
続いて、ＣＶＤ法等により、配線４１を埋め込む膜厚となるように、層間絶縁膜３８の全面に絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜４２を形成する。
なお、１層目の配線としては、いわゆるダマシン法により形成しても良い。
詳細には、例えば、層間絶縁膜４２（の下層部分）を形成した後、フォトマスクを用いて、リソグラフィーにより、層間絶縁膜４２上に配線溝用のレジストパターンを形成する。このレジストパターンをマスクとして層間絶縁膜４２をドライエッチングして、コンタクトプラグ４９の表面の一部を露出させる配線溝を形成する。レジストパターンは灰化処理等により除去される。
そして、配線溝を埋め込むように導電材料、ここでは銅（Ｃｕ）又はＣｕ合金等をメッキ法等により堆積し、ＣＭＰ法等により平坦化して、配線溝内をＣｕ又はＣｕ合金で充填する配線を形成する。
その後、層間絶縁膜４２（の上層部分）を形成する。
詳細には、例えば、層間絶縁膜４２（の下層部分）を形成した後、フォトマスクを用いて、リソグラフィーにより、層間絶縁膜４２上に配線溝用のレジストパターンを形成する。このレジストパターンをマスクとして層間絶縁膜４２をドライエッチングして、コンタクトプラグ４９の表面の一部を露出させる配線溝を形成する。レジストパターンは灰化処理等により除去される。
そして、配線溝を埋め込むように導電材料、ここでは銅（Ｃｕ）又はＣｕ合金等をメッキ法等により堆積し、ＣＭＰ法等により平坦化して、配線溝内をＣｕ又はＣｕ合金で充填する配線を形成する。
その後、層間絶縁膜４２（の上層部分）を形成する。
続いて、リソグラフィーにより、層間絶縁膜４２上にビア孔用のレジストパターンを形成する。このレジストパターンをマスクとして層間絶縁膜４２をドライエッチングして、配線４１の表面の一部を露出させるビア孔を形成する。レジストパターンは灰化処理等により除去される。
そして、所定のグルー膜等を介してビア孔を埋め込むように導電材料、ここでは銅（Ｃｕ）又はＣｕ合金等をメッキ法等により堆積し、ＣＭＰ法等により平坦化して、配線溝内をＣｕ又はＣｕ合金で充填するビアプラグ４３を形成する。
そして、所定のグルー膜等を介してビア孔を埋め込むように導電材料、ここでは銅（Ｃｕ）又はＣｕ合金等をメッキ法等により堆積し、ＣＭＰ法等により平坦化して、配線溝内をＣｕ又はＣｕ合金で充填するビアプラグ４３を形成する。
続いて、層間絶縁膜４２上に配線材料、ここではＡｌ合金等をスパッタ法等により堆積する。
そして、リソグラフィーにより、配線材料上にコンタクト孔用のレジストパターンを形成する。このレジストパターンをマスクとして配線材料をドライエッチングして、ビアプラグ４３と接続される配線４４を形成する。レジストパターンは灰化処理等により除去される。
なお、２層目の配線についても、１層目の配線と同様に、ダマシン法により形成しても良い。
そして、リソグラフィーにより、配線材料上にコンタクト孔用のレジストパターンを形成する。このレジストパターンをマスクとして配線材料をドライエッチングして、ビアプラグ４３と接続される配線４４を形成する。レジストパターンは灰化処理等により除去される。
なお、２層目の配線についても、１層目の配線と同様に、ダマシン法により形成しても良い。
続いて、ＣＶＤ法等により、配線４４を埋め込む膜厚となるように、層間絶縁膜４２の全面に絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜４５を形成する。
しかる後、更なる上層配線及び層間絶縁膜を形成し、ＭＯＳトランジスタを完成させる。
しかる後、更なる上層配線及び層間絶縁膜を形成し、ＭＯＳトランジスタを完成させる。
なお、上記の例では、ゲート電極３４を形成するときのレジストパターンの形成に、本実施形態の露光設定方法を適用した場合について例示したが、配線４１，４４等を形成するときのレジストパターンの形成にも、本実施形態の露光設定方法を適用するようにしても良い。
以上説明したように、本実施形態によれば、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲット値に可及的に近いチップ性能を得ることが可能となる。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に露光条件の設定を行うが、評価パターンとして縦横配置のパターン（被露光面において、縦方向に延在する評価パターン及び横方向に延在する評価パターン）が考慮される点で相違する。
本実施形態では、第１の実施形態と同様に露光条件の設定を行うが、評価パターンとして縦横配置のパターン（被露光面において、縦方向に延在する評価パターン及び横方向に延在する評価パターン）が考慮される点で相違する。
例えば、ある半導体チップでレイアウトされたゲートパターンの縦方向に延在するパターン（縦パターン）と横方向に延在するパターン（横パターン）との比率を調査する。本実施形態のサンプルに使用した半導体チップでは、縦パターンの比率が０．８８、横パターンの比率が０．１２であった。
本実施形態では、評価パターンとして、縦パターンの細密パターン及び孤立パターン、横パターンの細密パターン及び孤立パターンの４種類とする。
本実施形態では、評価パターンとして、縦パターンの細密パターン及び孤立パターン、横パターンの細密パターン及び孤立パターンの４種類とする。
そして、第１の実施形態と同様に、ステップＳ１〜Ｓ３を順次行った後、ステップＳ４において、上記の（１）式で示す評価関数の第１項を算出する。ここで、Ｐｉにおいて、縦パターンについては細密、孤立パターン共に０．８８／２、横パターンについては細密、孤立パターン共に０．１２／２を用いる。出現頻度を２で除したのは、評価パターンが疎、密の２種類であることを考慮したためである。
そして、第１の実施形態と同様に、ステップＳ５〜Ｓ８を順次行い、最適露光条件を決定する。
そして、第１の実施形態と同様に、ステップＳ５〜Ｓ８を順次行い、最適露光条件を決定する。
本実施形態によれば、縦パターン及び横パターンまで考慮したデバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲット値に可及的に近いチップ性能を得ることが可能となる。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
（第３の実施形態）
数多くの評価パターンを予め半導体チップ内にレイアウトすることは面積的に困難なことがあり、また条件決定のための露光量及びフォーカス依存性の測定は、いち早く製品を出荷するため、十分な時間を掛けられないことも多い。本実施形態においては、予め判っているターゲット値からのずれと、各デバイスパターンに対応した評価パターンの出現頻度とを考慮して、最適露光条件を決定する手法について説明する。
数多くの評価パターンを予め半導体チップ内にレイアウトすることは面積的に困難なことがあり、また条件決定のための露光量及びフォーカス依存性の測定は、いち早く製品を出荷するため、十分な時間を掛けられないことも多い。本実施形態においては、予め判っているターゲット値からのずれと、各デバイスパターンに対応した評価パターンの出現頻度とを考慮して、最適露光条件を決定する手法について説明する。
図１５は、第３の実施形態による露光設定方法をステップ順に示すフロー図である。
ここでは説明の便宜上、露光条件としてフォーカス値については考慮せず、露光量のみを対象とする。
先ず、様々なピッチのレジストパターンについて露光特性を調べるための専用のマスクを用い、多くのレジストパターンについてＯＰＣ残渣、ＥＬ（Exposure Latitude）を予め調べておく（ステップＳ１１，Ｓ１２）。ここで、ＯＰＣ残渣とは、近接効果によるパターンのターゲットからのずれを、周辺パターンに応じてマスク形状を変えることで、狙い通りのパターン形状を得る技術をＯＰＣ(Optical Proximity Correction)というが、ＯＰＣを行ったにも関わらず、補正グリッド、ＯＰＣモデルの不完全さ、マスクパターンの寸法のターゲット値からのずれ、レジストのロットの違い等に起因して生じるターゲット寸法からのずれである。また、ＥＬとは、１０％のＣＤ値の変動を引き起こす露光量変動の割合である。この調査の一例を図１６に示す。
ＯＰＣ残渣を求める露光量は、従来の手法（孤立パターン及び細密パターンのアレイ）から求める最適露光条件、また露光量依存性もこの最適露光条件を中心に調べておく。
ここでは説明の便宜上、露光条件としてフォーカス値については考慮せず、露光量のみを対象とする。
先ず、様々なピッチのレジストパターンについて露光特性を調べるための専用のマスクを用い、多くのレジストパターンについてＯＰＣ残渣、ＥＬ（Exposure Latitude）を予め調べておく（ステップＳ１１，Ｓ１２）。ここで、ＯＰＣ残渣とは、近接効果によるパターンのターゲットからのずれを、周辺パターンに応じてマスク形状を変えることで、狙い通りのパターン形状を得る技術をＯＰＣ(Optical Proximity Correction)というが、ＯＰＣを行ったにも関わらず、補正グリッド、ＯＰＣモデルの不完全さ、マスクパターンの寸法のターゲット値からのずれ、レジストのロットの違い等に起因して生じるターゲット寸法からのずれである。また、ＥＬとは、１０％のＣＤ値の変動を引き起こす露光量変動の割合である。この調査の一例を図１６に示す。
ＯＰＣ残渣を求める露光量は、従来の手法（孤立パターン及び細密パターンのアレイ）から求める最適露光条件、また露光量依存性もこの最適露光条件を中心に調べておく。
続いて、実デバイスパターンが入図されると、ＯＰＣ残渣等を求めたレジストパターンについて、その実デバイスパターン中の出現頻度を求める（ステップＳ１３）。この調査の一例を図１７に示す。
続いて、第１の実施形態と同様に、第１項計算部２１は、上記の（１）式で示す評価関数の第１項を算出する（ステップＳ１４）。
本実施形態においては、ΔＣＤi（ΔDose）は、予め求めたＯＰＣ残渣及びＥＬを用いて、
ΔＣＤi（ΔDose）＝ＯＰＣ残渣i＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
のように求めることができる。ここで、ＯＰＣ残渣i、TargetＣＤi、ＥＬiは、ｉ番目のＯＰＣ残渣、ＣＤのターゲット値、ＥＬである。従って、評価関数の第１項は図１８のようになり、露光量が−０．３７％のときに最小値となることが判る。
本実施形態においては、ΔＣＤi（ΔDose）は、予め求めたＯＰＣ残渣及びＥＬを用いて、
ΔＣＤi（ΔDose）＝ＯＰＣ残渣i＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
のように求めることができる。ここで、ＯＰＣ残渣i、TargetＣＤi、ＥＬiは、ｉ番目のＯＰＣ残渣、ＣＤのターゲット値、ＥＬである。従って、評価関数の第１項は図１８のようになり、露光量が−０．３７％のときに最小値となることが判る。
続いて、第１の実施形態のステップＳ５と同様に、パターンが断線又はショートする可能性のある露光量を求める（ステップＳ１５）。
続いて、第１の実施形態のステップＳ６と同様に、第２項計算部２２及び第３項計算部２３は、量産時に生じ得る露光量変動の範囲から評価関数の第２項及び第３項を求める（ステップＳ１６）。
続いて、第１の実施形態のステップＳ７と同様に、評価関数決定部２４は、算出された第１項、第２項及び第３項に基づき、得られた評価関数の露光条件依存を求める（ステップＳ１７）。
続いて、第１の実施形態のステップＳ６と同様に、第２項計算部２２及び第３項計算部２３は、量産時に生じ得る露光量変動の範囲から評価関数の第２項及び第３項を求める（ステップＳ１６）。
続いて、第１の実施形態のステップＳ７と同様に、評価関数決定部２４は、算出された第１項、第２項及び第３項に基づき、得られた評価関数の露光条件依存を求める（ステップＳ１７）。
続いて、露光条件決定部２５は、ステップＳ１７により得られた評価関数の露光条件依存に基づいて、評価関数の第１項、第２項及び第３項の総和が最小となる最適露光量のパーセンテージを決定する（ステップＳ１８）。
そして、露光条件決定部２５は、従来の手法（ステップＳ１９〜Ｓ２１）で求められた最適露光量に対して、ステップＳ１８で決定された最適露光量のパーセンテージだけ補正した値を最適条件として算出する（ステップＳ２２）。
ここで、ステップＳ１９〜Ｓ２１では、評価パターンを孤立パターン及び細密パターンとして、露光量及びフォーカスを振って（変化させて）半導体基板にレジストパターンを形成し、評価パターンに対応したレジストパターンのＣＤ値を、例えばＳＥＭを用いて測定し、露光条件の設定値を算出する。
そして、露光条件決定部２５は、従来の手法（ステップＳ１９〜Ｓ２１）で求められた最適露光量に対して、ステップＳ１８で決定された最適露光量のパーセンテージだけ補正した値を最適条件として算出する（ステップＳ２２）。
ここで、ステップＳ１９〜Ｓ２１では、評価パターンを孤立パターン及び細密パターンとして、露光量及びフォーカスを振って（変化させて）半導体基板にレジストパターンを形成し、評価パターンに対応したレジストパターンのＣＤ値を、例えばＳＥＭを用いて測定し、露光条件の設定値を算出する。
なお、本実施形態では、露光条件として露光量のみの場合を例示したが、露光条件を露光量及びフォーカス値とする場合には、例えば（パターン毎にDOF(Depth of focus：10%のCD変動を引き起こすフォーカスずれ量)を予め測定しておき、ΔＣＤi（ΔDose，ΔFocus）は、予め求めたＯＰＣ残渣、ＥＬ、ＤＯＦを用いて、
ΔＣＤi（ΔDose，ΔFocus）
＝ＯＰＣ残渣i＋｛０．４×TargetＣＤi／ＤＯＦi 2｝ΔFocus2
＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
と求めれば良い。
ΔＣＤi（ΔDose，ΔFocus）
＝ＯＰＣ残渣i＋｛０．４×TargetＣＤi／ＤＯＦi 2｝ΔFocus2
＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
と求めれば良い。
以上説明したように、本実施形態によれば、より簡易且つ短時間で、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲット値に可及的に近いチップ性能を得ることが可能となる。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
（第４の実施形態）
本実施形態では、第３の実施形態の場合に加えて、新たに入ってきたマスクパターンの平均寸法が、ターゲット値と比べて小さくなっていた場合（例えば２ｎｍ程度小さくなっていた場合）に、最適露光量を求める手法について説明する。
図１９は、第４の実施形態による露光設定方法をステップ順に示すフロー図である。
本実施形態では、第３の実施形態の場合に加えて、新たに入ってきたマスクパターンの平均寸法が、ターゲット値と比べて小さくなっていた場合（例えば２ｎｍ程度小さくなっていた場合）に、最適露光量を求める手法について説明する。
図１９は、第４の実施形態による露光設定方法をステップ順に示すフロー図である。
マスクパターンの寸法の平均値が小さくなっていた場合、レジストパターンによってＭＥＥＦ(Mask Error Enhancement Factor : マスクパターンの寸法が単位量だけ異なった場合に、レジストパターンの寸法の変化量を示す比率)が異なるため、ＯＰＣ残渣がマイナス側に平行移動するだけでなく、全体の依存性が変化する（図２０）。
このようなレジストパターンによるＭＥＥＦの違いを考慮しながら最適露光条件を決定するためには、ＯＰＣ残渣、ＥＬに加え、レジストパターンのＭＥＥＦを予め専用のフォトマスクを用いて測定しておくことが必要である（図２１）。
このようなレジストパターンによるＭＥＥＦの違いを考慮しながら最適露光条件を決定するためには、ＯＰＣ残渣、ＥＬに加え、レジストパターンのＭＥＥＦを予め専用のフォトマスクを用いて測定しておくことが必要である（図２１）。
即ち本実施形態では、第３の実施形態におけるステップＳ１１を行った後、ステップＳ１２に代わり、ステップＳ３１として、ＯＰＣ残渣及びＥＬに加え、レジストパターンのＭＥＥＦを測定する。
マスクパターンの平均値ずれがあった場合のＯＰＣ残渣は、元々のＯＰＣ残渣に、各パターンのＭＥＥＦにマスクパターンの平均値ずれを乗じたものを加算した値となる。従ってステップＳ１４において、ΔＣＤi（ΔDose）は、
ΔＣＤi（ΔDose）
＝ＯＰＣ残渣i＋ＭＥＥＦi×ΔMask＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
のように求めることができる。従って、評価関数の第１項は図２２のようになり、露光量が１．１％のときに最小値となることが判る。
そして、第３の実施形態と同様に、ステップＳ１３〜Ｓ２２を順次実行し、最適条件を決定する。
マスクパターンの平均値ずれがあった場合のＯＰＣ残渣は、元々のＯＰＣ残渣に、各パターンのＭＥＥＦにマスクパターンの平均値ずれを乗じたものを加算した値となる。従ってステップＳ１４において、ΔＣＤi（ΔDose）は、
ΔＣＤi（ΔDose）
＝ＯＰＣ残渣i＋ＭＥＥＦi×ΔMask＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
のように求めることができる。従って、評価関数の第１項は図２２のようになり、露光量が１．１％のときに最小値となることが判る。
そして、第３の実施形態と同様に、ステップＳ１３〜Ｓ２２を順次実行し、最適条件を決定する。
また、第４の実施形態において、マスクパターンの寸法ずれのパターン間差が判っている場合には、パターン間差も考慮して評価関数の第１項を求めても良い。その際には、
ΔＣＤi（ΔDose）
＝ＯＰＣ残渣i＋ＭＥＥＦi×ΔMaski＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
のようにΔMaskのパターン依存を取り入れた式を用いる。ここで、ｉ番目のデバイスパターンのΔMaskをΔMaskiとしている。
ΔＣＤi（ΔDose）
＝ＯＰＣ残渣i＋ＭＥＥＦi×ΔMaski＋｛０．２×TargetＣＤi／ＥＬi｝ΔDose
のようにΔMaskのパターン依存を取り入れた式を用いる。ここで、ｉ番目のデバイスパターンのΔMaskをΔMaskiとしている。
以上説明したように、本実施形態によれば、より簡易且つ短時間で、デバイスパターンの出現頻度と共にホットスポットを考慮対象として、マスクパターンの最適な露光条件を決定し、ターゲット値に可及的に近いチップ性能を得ることが可能となる。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
そして、このように最適露光条件を決定してマスクパターンの露光を行うことにより、極めて信頼性の高い半導体装置が実現される。
なお、上記した第１〜第４の実施形態について、デバイスパターンの出現頻度をそのまま使用せず、何らかの再重み付けを行ったり、対数を取ったりした値を用いても良い。また、デバイスパターンの出現頻度を半導体チップ毎に求めず、例えば汎用されているマクロ、スタンダードセル等から求めておき、その値を様々な半導体チップの代表的な出現頻度として用いても良い。
また、第３及び第４の実施形態においても、第２の実施形態を適用しても良い。即ち、ステップＳ１３において、ＯＰＣ残渣等を求めたレジストパターンについて、その実デバイスパターン中の出現頻度を求める際に、縦パターン及び横パターンについても考慮し、その出現頻度を求めるようにしても好適である。
（その他の実施形態）
上述した実施形態による露光装置、ここでは図３の露光装置の構成要素である第１項計算部２１、第２項計算部２２、第３項計算部２３、評価関数決定部２４、及び露光条件決定部２５等の機能は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、露光設定方法の各ステップ（図４のステップＳ１〜Ｓ８、図１５のステップＳ１１〜Ｓ２２、図１９のステップＳ１１，Ｓ３１，Ｓ１３〜Ｓ２２等）は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
上述した実施形態による露光装置、ここでは図３の露光装置の構成要素である第１項計算部２１、第２項計算部２２、第３項計算部２３、評価関数決定部２４、及び露光条件決定部２５等の機能は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、露光設定方法の各ステップ（図４のステップＳ１〜Ｓ８、図１５のステップＳ１１〜Ｓ２２、図１９のステップＳ１１，Ｓ３１，Ｓ１３〜Ｓ２２等）は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
例えば、図２３は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図２３において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態の図４のステップＳ１〜Ｓ８、図１５のステップＳ１１〜Ｓ２２、図１９のステップＳ１１，Ｓ３１，Ｓ１３〜Ｓ２２の手順等が実現される。
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。
１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のＰＣと双方向のデータのやり取りを行う。
以下、本件の諸態様を付記としてまとめて記載する。
（付記１）複数種類のデバイスパターンを形成する際の最適露光条件を決定するに際して、
所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、
前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程と
を含むことを特徴とする露光方法。
所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、
前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程と
を含むことを特徴とする露光方法。
（付記２）複数の前記露光条件により各種の評価パターンを露光形成する工程と、
前記各評価パターンの寸法を測定する工程と
を更に含み、
前記評価関数の前記第１項を求める工程において、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする付記１に記載の露光方法。
前記各評価パターンの寸法を測定する工程と
を更に含み、
前記評価関数の前記第１項を求める工程において、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする付記１に記載の露光方法。
（付記３）前記評価関数の前記第１項を求める工程において、予め規定された、所定の露光条件における所定の前記デバイスパターンの予測寸法を用いて、前記予測寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を前記第１項とすることを特徴とする付記１に記載の露光方法。
（付記４）前記予め規定された前記予測寸法にＭＥＥＦが加味されることを特徴とする付記３に記載の露光方法。
（付記５）前記各種の前記デバイスパターンには、被露光面において、縦方向に延在する前記デバイスパターンと、横方向に延在する前記デバイスパターンとが含まれることを特徴とする付記１〜４のいずれか１項に記載の露光方法。
（付記６）複数種類のデバイスパターンを形成する際の最適露光条件を決定する露光装置であって、
所定の露光条件における所定の前記デバイスパターンに対応したＣＤ値とそのターゲット値との差分値の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める第１の算出部と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件に基づいて、前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める第２の算出部と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する露光条件決定部と
を含むことを特徴とする露光装置。
所定の露光条件における所定の前記デバイスパターンに対応したＣＤ値とそのターゲット値との差分値の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める第１の算出部と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件に基づいて、前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める第２の算出部と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する露光条件決定部と
を含むことを特徴とする露光装置。
（付記７）複数の前記露光条件により各種の評価パターンを露光形成され、前記各評価パターンの寸法が測定されており、
前記第１の算出部は、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記条件決定部は、前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする付記６に記載の露光装置。
前記第１の算出部は、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記条件決定部は、前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする付記６に記載の露光装置。
（付記８）前記第１の算出部は、予め規定された、所定の露光条件における所定の前記デバイスパターンの予測寸法を用いて、前記予測寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を前記第１項とすることを特徴とする付記６に記載の露光装置。
（付記９）前記予め規定された前記予測寸法にＭＥＥＦが加味されることを特徴とする付記８に記載の露光装置。
（付記１０）前記各種の前記デバイスパターンには、被露光面において、縦方向に延在する前記デバイスパターンと、横方向に延在する前記デバイスパターンとが含まれることを特徴とする付記６〜９のいずれか１項に記載の露光装置。
（付記１１）フォトマスクのマスクパターンを半導体基板上のレジストに露光転写し、レジストパターンを形成する第１の工程と、
前記レジストパターンを用いて、前記半導体基板上にデバイスパターンを形成する第２の工程と
を含み、
前記第１の工程は、
複数種類の前記デバイスパターンを形成する際の最適露光条件を決定するに際して、
所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、
前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程と
を含むことを特徴とする半導体装置の製造方法。
前記レジストパターンを用いて、前記半導体基板上にデバイスパターンを形成する第２の工程と
を含み、
前記第１の工程は、
複数種類の前記デバイスパターンを形成する際の最適露光条件を決定するに際して、
所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、
前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１２）前記第１の工程は、
複数の前記露光条件により各種の評価パターンを露光形成する工程と、
前記各評価パターンの寸法を測定する工程と
を更に含み、
前記評価関数の前記第１項を求める工程において、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする付記１１に記載の半導体装置の製造方法。
複数の前記露光条件により各種の評価パターンを露光形成する工程と、
前記各評価パターンの寸法を測定する工程と
を更に含み、
前記評価関数の前記第１項を求める工程において、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）前記評価関数の前記第１項を求める工程において、予め規定された、所定の露光条件における所定の前記デバイスパターンの予測寸法を用いて、前記予測寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を前記第１項とすることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）前記予め規定された前記予測寸法にＭＥＥＦが加味されることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）前記各種の前記デバイスパターンには、被露光面において、縦方向に延在する前記デバイスパターンと、横方向に延在する前記デバイスパターンとが含まれることを特徴とする付記１１〜１４のいずれか１項に記載の半導体装置の製造方法。
１０ フォトマスク
１１ 光源
１２ 照明光学系
１３ マスクステージ
１４ 投影光学系
１５ ウェーハステージ
１６ 制御部
２０ 半導体基板
２１ 第１項計算部
２２ 第２項計算部
２３ 第３項計算部
２４ 評価関数決定部
２５ 露光条件決定部
１１ 光源
１２ 照明光学系
１３ マスクステージ
１４ 投影光学系
１５ ウェーハステージ
１６ 制御部
２０ 半導体基板
２１ 第１項計算部
２２ 第２項計算部
２３ 第３項計算部
２４ 評価関数決定部
２５ 露光条件決定部
Claims (6)
- 複数種類のデバイスパターンを形成する際の最適露光条件を決定するに際して、
所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、
前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程と
を含むことを特徴とする露光方法。 - 複数の前記露光条件により各種の評価パターンを露光形成する工程と、
前記各評価パターンの寸法を測定する工程と
を更に含み、
前記評価関数の前記第１項を求める工程において、所定の前記露光条件における所定の評価パターンの寸法とそのターゲット値との差分の２乗と、当該評価パターンの対応するデバイスパターンの出現頻度との乗算値を、前記評価パターンごとに算出し、前記各乗算値の総和を前記第１項とし、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件を、前記最適露光条件とすることを特徴とする請求項１に記載の露光方法。 - 前記評価関数の前記第１項を求める工程において、予め規定された、所定の露光条件における所定の前記デバイスパターンの予測寸法を用いて、前記予測寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を前記第１項とすることを特徴とする請求項１に記載の露光方法。
- 前記予め規定された前記予測寸法にＭＥＥＦが加味されることを特徴とする請求項３に記載の露光方法。
- 前記各種の前記デバイスパターンには、被露光面において、縦方向に延在する前記デバイスパターンと、横方向に延在する前記デバイスパターンとが含まれることを特徴とする請求項１〜４のいずれか１項に記載の露光方法。
- フォトマスクのマスクパターンを半導体基板上のレジストに露光転写し、レジストパターンを形成する第１の工程と、
前記レジストパターンを用いて、前記半導体基板上にデバイスパターンを形成する第２の工程と
を含み、
前記第１の工程は、
複数種類の前記デバイスパターンを形成する際の最適露光条件を決定するに際して、
所定の露光条件における所定の前記デバイスパターンの寸法とそのターゲット値との差分の２乗と、当該デバイスパターンの出現頻度との乗算値を、前記デバイスパターンごとに算出し、前記各乗算値の総和を評価関数の第１項として求める工程と、
前記デバイスパターンに断線又は短絡が生じる可能性のある限界露光条件を特定する工程と、
前記限界露光条件以下及び前記限界露光条件以上で値が十分に大きくなる関数を、前記評価関数の第２項及び第３項として求める工程と、
前記評価関数の前記第１項、前記第２項及び前記第３項の総和が最小となる条件に基づいて前記最適露光条件を決定する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008210071A JP2010045309A (ja) | 2008-08-18 | 2008-08-18 | 露光方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008210071A JP2010045309A (ja) | 2008-08-18 | 2008-08-18 | 露光方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010045309A true JP2010045309A (ja) | 2010-02-25 |
Family
ID=42016428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008210071A Pending JP2010045309A (ja) | 2008-08-18 | 2008-08-18 | 露光方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010045309A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011158704A1 (en) * | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2012191018A (ja) * | 2011-03-10 | 2012-10-04 | Canon Inc | プログラム及び決定方法 |
| JP2013145880A (ja) * | 2012-01-10 | 2013-07-25 | Asml Netherlands Bv | 確率的影響を低減するための照明源マスクの最適化 |
| WO2014042044A1 (ja) * | 2012-09-11 | 2014-03-20 | 株式会社ニコン | 瞳輝度分布の設定方法 |
| JP2014182219A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2014182220A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2020112786A (ja) * | 2019-01-10 | 2020-07-27 | カール・ツァイス・エスエムティー・ゲーエムベーハー | マイクロリソグラフィ投影露光装置に関してマニピュレータを制御する制御装置及び方法 |
-
2008
- 2008-08-18 JP JP2008210071A patent/JP2010045309A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011158704A1 (en) * | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9252103B2 (en) | 2010-06-18 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8906737B2 (en) | 2010-06-18 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2012191018A (ja) * | 2011-03-10 | 2012-10-04 | Canon Inc | プログラム及び決定方法 |
| US9213783B2 (en) | 2012-01-10 | 2015-12-15 | Asml Netherlands B.V. | Source mask optimization to reduce stochastic effects |
| JP2013145880A (ja) * | 2012-01-10 | 2013-07-25 | Asml Netherlands Bv | 確率的影響を低減するための照明源マスクの最適化 |
| US9934346B2 (en) | 2012-01-10 | 2018-04-03 | Asml Netherlands B.V. | Source mask optimization to reduce stochastic effects |
| WO2014042044A1 (ja) * | 2012-09-11 | 2014-03-20 | 株式会社ニコン | 瞳輝度分布の設定方法 |
| JP5920610B2 (ja) * | 2012-09-11 | 2016-05-18 | 株式会社ニコン | 瞳強度分布の設定方法、照明光学系およびその調整方法、露光装置、並びにデバイス製造方法 |
| JP2014182220A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2014182219A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2020112786A (ja) * | 2019-01-10 | 2020-07-27 | カール・ツァイス・エスエムティー・ゲーエムベーハー | マイクロリソグラフィ投影露光装置に関してマニピュレータを制御する制御装置及び方法 |
| JP7441640B2 (ja) | 2019-01-10 | 2024-03-01 | カール・ツァイス・エスエムティー・ゲーエムベーハー | マイクロリソグラフィ投影露光装置に関してマニピュレータを制御する制御装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11126774B2 (en) | Layout optimization of a main pattern and a cut pattern | |
| US8510689B1 (en) | Method and system for implementing context simulation | |
| JP4832088B2 (ja) | 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置 | |
| US7721237B2 (en) | Method, system, and computer program product for timing closure in electronic designs | |
| US8142961B2 (en) | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method | |
| JP6325568B2 (ja) | ダブルパターンリソグラフィのための金属密度分布 | |
| US8527918B2 (en) | Target-based thermal design using dummy insertion for semiconductor devices | |
| JP5299608B2 (ja) | 光計測及びプロファイルモデルと重要プロファイル形状との相関を用いた自動プロセス制御 | |
| TWI425376B (zh) | 決定用以模型化ｃａｒ／ｐｅｂ對光阻圖案之衝擊的製程模型之方法與設備 | |
| JP2010045309A (ja) | 露光方法及び半導体装置の製造方法 | |
| US9588439B1 (en) | Information matrix creation and calibration test pattern selection based on computational lithography model parameters | |
| TWI485509B (zh) | 圖案產生方法 | |
| KR20080067624A (ko) | 근접 보정 및 검사를 위한 설계자의 의도 허용오차 대역 | |
| US20130286370A1 (en) | System and method of predicting problematic areas for lithography in a circuit design | |
| WO2004104700A1 (ja) | パターン寸法補正装置及び方法、フォトマスク及び試験用フォトマスク | |
| US12112116B2 (en) | Machine learning based model builder and its applications for pattern transferring in semiconductor manufacturing | |
| US20200026820A1 (en) | Layout Pattern Similarity Determination Based On Binary Turning Function Signatures | |
| US8062810B2 (en) | Method of correcting a mask pattern and method of manufacturing a semiconductor device | |
| US7949967B2 (en) | Design Pattern correcting method, process proximity effect correcting method, and semiconductor device manufacturing method | |
| CN117055304B (zh) | 用于生成套刻标记图案的方法、设备和介质 | |
| KR20060055414A (ko) | 얕은 트렌치 격리 스트레스 및 광 근접 효과들을균형화함으로써 반도체 장치를 제조하는 방법 | |
| JP2003057801A (ja) | マスクデータの補正方法、その装置、およびフォトマスク製造方法 | |
| CN104050309A (zh) | 主图案和切割图案的布局优化 | |
| JP5087928B2 (ja) | 半導体装置の歩留まり算出方法及びコンピュータプログラム | |
| CN116203803A (zh) | 用于光学邻近校正的方法和制造半导体器件的方法 |