JP2010041361A - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Abstract

【課題】チップ外部のドライバ側で変更を行わなくても、読出しパルスの立ち上がり特性を急峻にすることと、転送パルスの立ち下がり特性を緩やかにすることとを両立させる。
【解決手段】パッド３１／３２に印加される垂直転送パルスφＶ１〜φＶ４については、抵抗素子４１２を含む第１伝送路４１によって伝送することで、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにする。一方、読出しパルスφＲＯＰについては、第１伝送路４１よりも抵抗値が低い第２伝送路４２によって伝送することで、当該読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にする。
【選択図】図４

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特にＣＣＤ(Charge Coupled Device)固体撮像装置に代表される電荷転送型固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置に関する。

電荷転送型固体撮像装置、例えばＣＣＤ固体撮像装置は、光電変換を行うセンサ部と、当該センサ部に蓄積された信号電荷を読み出す読出しゲート部と、当該読出しゲート部によって読み出された信号電荷を転送する電荷転送部とを有している。エリアセンサの場合には、電荷転送部は、信号電荷を画素列の画素配列方向（垂直方向）に転送する垂直転送部と、信号電荷を画素行の画素配列方向（水平方向）に転送する水平転送部とからなる。

そして、一般的には、垂直転送部の特定の相の転送電極、例えば４相駆動の場合には１相目と３相目に対応する各転送電極が読出しゲート部のゲート電極を兼ねた構造となっている。このことから、４相の転送パルスφＶ１〜φＶ４のうち、１相目と３相目の転送パルスφＶ１，φＶ３が低レベル、中間レベルおよび高レベルの３値をとる。そして、その３値目の高レベルのパルスが読出しゲート部のゲート電極に印加される読出しパルスとして用いている（例えば、特許文献１参照）。

特開２００７−１４２６９６号公報（特に、段落００１８および図２参照）

ここで、中間レベルを０Ｖとしたとき、読出しパルスは正の電圧パルスとなり、転送パルスは負の電圧パルスとなる。読出しパルスの波高値（最大電圧値）は、転送パルスの波高値よりもはるかに高い電圧値に設定される。

そして、読出しパルスが規定時間内に最大値に達し、信号電荷の読出しを確実に実行するためには、当該読出しパルスの立ち上がり特性ｔr が急峻なほど有利である。一方、電荷転送部での信号電荷の転送に関しては、転送パルスの立ち下がり特性ｔf が緩やかな方が転送電界を確保できるために有利になる。

しかしながら、読出しパルスおよび転送パルスについては、チップ（基板）外部のタイミングジェネレータ等のドライバ側で変更を行わない限りは、読出しパルスおよび転送パルスのそれぞれの立ち上がり特性ｔr および立ち下がり特性ｔf は同一となる。したがって、読出しパルスの立ち上がり特性ｔr を急峻にすることと、転送パルスの立ち下がり特性ｔf を緩やかにすることとを両立させることはできないことになる。

そこで、本発明は、読出しパルスの立ち上がり特性を急峻にすることと、転送パルスの立ち下がり特性を緩やかにすることとを両立させることが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明は、
光電変換を行うセンサ部と、
前記センサ部に蓄積された信号電荷を読み出す読出しゲート部と、
前記読出しゲート部によって読み出された信号電荷を転送するとともに、特定の相の転送電極が前記読出しゲート部のゲート電極を兼ねている電荷転送部と、
前記センサ部、前記読出しゲート部および前記電荷転送部が形成された基板上で、前記ゲート電極を兼ねる前記転送電極に繋がる配線の途中に設けられ、前記転送電極を駆動する転送パルスと前記読出しゲート部を駆動する読出しパルスとを伝送するパルス伝送部とを備えた固体撮像装置において、
前記パルス伝送部に、抵抗素子を含む第１伝送路と当該第１伝送路よりも抵抗値が低い第２伝送路とを設け、
第１伝送路によって前記転送パルスを前記転送電極へ伝送し、第２伝送路によって前記読出しパルスを前記読出しゲート部へ伝送するようにする。

上記構成の固体撮像装置において、抵抗素子を含む第１伝送路によって転送パルスを伝送することで、抵抗素子の抵抗成分（配線抵抗を含む）によって転送パルスが、第１伝送路に入力される前よりも緩やかに立ち下がる。一方、第１伝送路よりも抵抗値が低い第２伝送路によって読出しパルスを伝送することで、当該読出しパルスが第１伝送路によって伝送される場合よりも急峻に立ち上がる。すなわち、半導体基板上に設けられたパルス伝送部の第１，第２伝送路の作用により、チップ外部のドライバ側で変更を行わなくても、読出しパルスの立ち上がり特性を急峻にすることと、転送パルスの立ち下がり特性を緩やかにすることとを両立させることができる。

本発明によれば、チップ外部のドライバ側で変更を行わなくても、読出しパルスの立ち上がり特性を急峻にすることと、転送パルスの立ち下がり特性を緩やかにすることとを両立させることができる。その結果、信号電荷の読出し性能を維持しつつ信号電荷の転送性能を改善できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。本実施形態では、固体撮像装置として、例えばインターライン転送（ＩＴ）方式のＣＣＤ固体撮像装置に適用した場合を例に挙げて説明するものとする。

図１は、本発明が適用されるＣＣＤ固体撮像装置の一例を示す概略構成図である。図１において、撮像部１１は、行列状に２次元配置された複数のセンサ部（画素）１２と、これらセンサ部１２に隣接して設けられた読出しゲート部１３と、行列状の画素配列に対して画素列ごとに設けられたＣＣＤからなる垂直転送部１４とから構成されている。

この撮像部１１において、１つのセンサ部１２、これに隣接した読出しゲート部１３および１つのセンサ部１２に対応した垂直転送部１４のパケットからなる１単位が単位セル１５となる。ここで、垂直転送部１４のパケットとは、垂直転送部１４において１画素分の信号電荷を扱う単位を言う。そして、このパケットが連続して連なることで垂直転送部１４の転送チャネルが形成される。

センサ部１２は、例えばＰＮ接合のフォトダイオードからなり、入射光をその輝度レベルに応じた電荷量の信号電荷に光電変換して蓄積する。読出しゲート部１３は、読出しパルスφＲＯＰが印加されることにより、センサ部１２に蓄積された信号電荷を垂直転送部１４へ読み出す。垂直転送部１４は、例えば４相の垂直転送パルスφＶ１〜φＶ４によって転送駆動され、読出しゲート部１３によってセンサ部１２から読み出された信号電荷を、水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。ここに、垂直方向とは、画素列の画素の配列方向を言う。

ここで、垂直転送部１４において、パケットが連なってなる転送チャネルの上方には、４相の垂直転送パルスφＶ１〜φＶ４に対応した４つの転送電極が転送方向に繰り返して配置されている。そして、例えば１相目と３相目に対応する各転送電極が、読出しゲート部１３のゲート電極を兼ねている。このことから、４相の垂直転送パルスφＶ１〜φＶ４のうち、１相目と３相目の垂直転送パルスφＶ１，φＶ３が低レベル、中間レベルおよび高レベルの３値をとり、その３値目の高レベルのパルスが読出しゲート部１３に印加される読出しパルスφＲＯＰとなる。

すなわち、１相目と３相目の垂直転送パルスφＶ１，φＶ３の３値目の読出しパルスφＲＯＰが１相目と３相目に対応する各転送電極（読出しゲート部１３のゲート電極）に印加される。これにより、センサ部１２に蓄積された信号電荷が垂直転送部１４に読み出される。２相目と４相目の垂直転送パルスφＶ２，φＶ３は、低レベルと中間レベルの２値をとる。そして、４相の垂直転送パルスφＶ１〜φＶ４が低レベルと中間レベルとの間で周期的に遷移することで垂直転送部１４の転送駆動が行われ、センサ部１２から読み出された信号電荷が当該垂直転送部１４によって垂直転送される。

垂直転送部１４の一方の端部側には、ＣＣＤからなる水平転送部１６が配されている。この水平転送部１６には、複数本の垂直転送部１４から１ラインに相当する信号電荷が順にシフト（転送）される。水平転送部１６は、例えば２相の水平転送パルスφＨ１，φＨ２によって転送駆動されることで、複数本の垂直転送部１４からシフトされる１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間にて順次水平方向に転送する。ここに、水平方向とは、画素行の画素の配列方向を言う。

水平転送部１６の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１７が設けられている。この電荷電圧変換部１７は、水平転送部１６によって水平転送される信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体を経て撮像部１１に入射し、センサ部１２でその輝度レベルに応じて光電変換されて得られる撮像信号ＯＵＴとして出力される。

上述したセンサ部１２、読出しゲート部１３、垂直転送部１４、水平転送部１６および電荷電圧変換部１７等の構成要素は、半導体基板（以下、「チップ」と記述する場合もある）１８上に形成されている。半導体基板１８は、後述する基板バイアス電圧Ｖｓｕｂによってバイアスされている。以上により、インターライン転送方式のＣＣＤ固体撮像装置１０が構成される。

このＣＣＤ固体撮像装置１０の駆動制御は、チップ外部のタイミング制御回路２１によるタイミング制御によって行われる。タイミング制御回路２１は、垂直同期信号ＶＤ、水平同期信号ＨＤおよびマスタークロックＭＣＫを基に、ＣＣＤ固体撮像装置１０の各種の動作の制御を行うために、ＣＣＤ駆動回路２２およびシャッタ駆動回路２３を制御する。ここに、各種の動作としては、センサ部１２での信号電荷の蓄積（露光）期間の制御、センサ部１２から垂直転送部１４への信号電荷の読出し、垂直転送部１４での垂直転送、水平転送部１６での水平転送、電荷電圧変換部１７のリセット動作などが挙げられる。

具体的には、タイミング制御回路２１は、フィールド読出しを行うために、２つのフィールドで１コマ（フレーム）の映像が得られるようにＣＣＤ駆動回路２２の駆動制御を行う。このタイミング制御回路２１によるタイミング制御の下に、ＣＣＤ駆動回路２２は、４相の垂直転送パルスφＶ１〜φＶ４および２相の水平転送パルスφＨ１，φＨ２によって垂直転送部１４および水平転送部１６を駆動する。

シャッタ駆動回路２３は、タイミング制御回路２１によるタイミング制御の下に、シャッタパルスφＶｓｕｂを半導体基板１８に所定のタイミングで印加することで、センサ部１２に蓄積された信号電荷を半導体基板１８側に掃き捨てる電子シャッタ動作を行う。この電子シャッタ動作により、センサ部１２に信号電荷を蓄積する蓄積期間、即ち露光期間の制御が行われる。このとき、シャッタパルスφＶｓｕｂは、半導体基板１８をバイアスする基板バイアス電圧Ｖｓｕｂに重畳される形で印加される。

図２に、４相の垂直転送パルスφＶ１〜φＶ４および読出しパルスφＲＯＰのタイミング関係を示す。図２から明らかなように、読出しパルスφＲＯＰは正の電圧パルスであり、垂直転送パルスφＶ１〜φＶ４は負の電圧パルスである。ここでは、垂直転送パルスφＶ１〜φＶ４の低レベルを−７．５Ｖ、高レベル（中間レベル）を０Ｖ、読出しパルスφＲＯＰの電圧値（高レベル）を１３Ｖとした場合を例に挙げている。ただし、これらの数値は一例に過ぎず、当該数値に限定されるものではない。

図２から明らかなように、各フィールドの垂直ブランキング期間（Ｖ−Ｂｌｋ）に読出しパルスφＲＯＰがアクティブ（高レベル）になる。これにより、読出しゲート部１３によるセンサ部１２から垂直転送部１４への信号電荷の読出しが行われる。また、水平ブランキング期間（Ｈ−Ｂｌｋ）に４相の垂直転送パルスφＶ１〜φＶ４が、中間レベル（０Ｖ）と低レベル（−７．５Ｖ）との間で遷移する動作を周期的に繰り返す。この垂直転送パルスφＶ１〜φＶ４による転送駆動により、垂直転送部１４が信号電荷を垂直方向に転送する。

ここで、垂直転送パルスφＶ１〜φＶ４の伝送部について考える。図３に示すように、読出しパルスφＲＯＰを含む１相目、３相目の垂直転送パルスφＶ１，φＶ３は、チップ外部のＣＣＤ駆動回路２２からパッド３１を介して半導体基板１８内に入力される。読出しパルスφＲＯＰを含まない２相目、４相目の垂直転送パルスφＶ２，φＶ４は、ＣＣＤ駆動回路２２からパッド３２を介して半導体基板１８内に入力される。そして、半導体基板１８上においては、一般的には、パッド３１，３２の各々と撮像部１１との間の配線３３，３４を通して垂直転送部１４に供給される。

このように、垂直転送パルスφＶ１〜φＶ４を、単に配線３３，３４を通して伝送する場合、読出しパルスφＲＯＰおよび垂直転送パルスφＶ１〜φＶ４のそれぞれの立ち上がり特性ｔr および立ち下がり特性ｔf は同一となる。ただし、タイミング制御回路２１等のドライバ側で変更を行った場合はこの限りではない。

したがって、読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にすることと、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにすることとを両立させることはできない。すなわち、読出しパルスφＲＯＰの遷移特性ｔr ／ｔf が急峻になるように設計すると、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔfも急峻になってしまう。逆に、垂直転送パルスφＶ１〜φＶ４の遷移特性が緩やかになるように設計すると、読出しパルスφＲＯＰの立ち上がり特性ｔr も緩やかになってしまう。

因みに、前にも述べたように、読出しパルスφＲＯＰが規定時間内に最大値に達し、信号電荷の読出しを確実に実行するためには、当該読出しパルスφＲＯＰの立ち上がり特性ｔr が急峻なほど有利である。一方、垂直転送部１４での信号電荷の転送に関しては、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf が緩やかな方が転送電界を確保できるために有利になる。

［本実施形態の特徴部分］
本実施形態では、チップ外部のドライバ側で変更を行わなくても、読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にすることと、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにすることとを両立させるために以下のような構成を採っている。

すなわち、チップ（基板）上の垂直転送パルスφＶ１〜φＶ４の伝送部に、抵抗素子を含む第１伝送路と、当該第１伝送路よりも抵抗値が低い第２伝送路とを設ける。そして、第１伝送路によって垂直転送パルスφＶ１〜φＶ４を垂直転送部１４の転送電極へ伝送し、第２伝送路によって読出しパルスφＲＯＰを読出しゲート部１３のゲート電極へ伝送するようにする。

抵抗素子を含む第１伝送路によって垂直転送パルスφＶ１〜φＶ４を伝送することで、抵抗素子の抵抗成分（配線抵抗を含む）によって垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf が、当該第１伝送路に入力されたときよりも緩やかになる。一方、第１伝送路よりも抵抗値が低い第２伝送路によって読出しパルスφＲＯＰを伝送することで、当該読出しパルスφＲＯＰの立ち上がり特性ｔr が、第１伝送路によって伝送する場合に比べて急峻になる。

すなわち、第１，第２伝送路の作用により、チップ外部のドライバ側で変更を行わなくても、読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にすることと、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにすることとを両立させることができる。これにより、読出しゲート部１３の信号電荷の読出し性能を維持しつつ垂直転送部１４の信号電荷の転送性能を改善できる。

以下に、垂直転送パルスφＶ１〜φＶ４のパルス伝送部に設けられる第１，第２伝送路の具体的な実施例について説明する。

第１，第２伝送路は、読出しパルスφＲＯＰを含む１相目、３相目の垂直転送パルスφＶ１，φＶ３が入力されるパッド３１から垂直転送部１４の１相目／３相目の転送電極までの途中、即ち１相目／３相目の転送電極に繋がる配線３３の途中に設けられる。なお、読出しパルスφＲＯＰを含まない２相目、４相目の垂直転送パルスφＶ２，φＶ４が入力されるパッド３２側の配線３４の途中にも第１，第２伝送路が設けられる。

（実施例１）
図４は、実施例１に係るパルス伝送部の構成を示す回路図である。

ここでは、１相目、３相目の垂直転送パルスφＶ１，φＶ３側のパルス伝送部について代表して説明するが、２相目、４相目の垂直転送パルスφＶ２，φＶ４側のパルス伝送部も同じ構成となる。なお、当然のことながら、垂直転送パルスφＶ１〜φＶ４の各パルス伝送部は互いに独立して設けられる。

実施例１に係るパルス伝送部は、一方向性素子であるダイオード４１１と例えばポリシリコンからなる抵抗素子４１２とを有する第１伝送路４１と、ダイオード４２１を有する第２伝送路４２とから構成されている。

ダイオード４１１はカソード電極がパッド３１側になるように設けられる。抵抗素子４１２は、ダイオード４１１に対して直列に接続される。本例では、抵抗素子４１２は、ダイオード４１１に対して例えばアノード電極側に直列に接続されている。ダイオード４２１は、アノード電極がパッド３１側になるように、ダイオード４１１および抵抗素子４１２の直列接続回路に対して並列に接続されている。

上記構成の実施例１に係るパルス伝送部において、先ず、パッド３１に読出しパルスφＲＯＰが印加された場合の回路動作について説明する。先述したように、読出しパルスφＲＯＰは正の電圧パルスである。したがって、読出しパルスφＲＯＰがパッド３１に印加された瞬間には、第１伝送路４１側のダイオード４１１が逆バイアスとなるために、当該ダイオード４１１が非導通状態となる。

一方、第２伝送路４２側のダイオード４２１については、読出しパルスφＲＯＰがパッド３１に印加され、当該読出しパルスφＲＯＰが０Ｖから１３Ｖに立ち上がる瞬間には順バイアスとなるために、当該ダイオード４２１が導通状態となる。したがって、パッド３１に印加された読出しパルスφＲＯＰによる配線系および転送電極の充電は第２伝送路４２を通して行われる。

このとき、第２伝送路４２にはダイオード４２１だけが設けられているために、第２伝送路４２の抵抗値は、ダイオード４１１が導通状態にあるときの第１伝送路４１の抵抗値よりも極めて小さい。したがって、第２伝送路４２を通して伝送される読出しパルスφＲＯＰの立ち上がり特性（波形）ｔr が、パッド３１に印加されたときの波形と同様に急峻となる。

ただし、読出しパルスφＲＯＰが消滅するとき、即ち当該読出しパルスφＲＯＰが１３Ｖから０Ｖに遷移するときには、ダイオード４１１が順バイアスとなって導通し、ダイオード４２１が逆バイアスとなって非導通状態となる。したがって、読出しパルスφＲＯＰの立ち下がり特性ｔf が抵抗素子４１２を含む第１伝送路４１の時定数で決まるために鈍った波形となる（ｔr ≠ｔf ）。

ここで、読出しパルスφＲＯＰの立ち下がり特性ｔf が鈍った波形となり、緩やかに遷移したとしても、信号電荷の読出し動作が完了した後のことであるために、信号電荷の読出し動作に何ら影響が及ぶことはない。信号電荷の読出しを確実に実行するために重要なことは、読出しパルスφＲＯＰの立ち上がり特性ｔr が急峻であることである。

続いて、パッド３１に１相目／３相目の垂直転送パルスφＶ１／φＶ３が印加された場合の回路動作について説明する。先述したように、垂直転送パルスφＶ１／φＶ３は負の電圧パルスである。したがって、垂直転送パルスφＶ１／φＶ３がパッド３１に印加された瞬間には第２伝送路４２側のダイオード４２１が逆バイアスとなるために、当該ダイオード４２１が非導通状態となる。

一方、第１伝送路４１側のダイオード４１１については、垂直転送パルスφＶ１／φＶ３がパッド３１に印加され、当該垂直転送パルスφＶ１／φＶ３が０Ｖから−７．５Ｖに立ち下がる瞬間には順バイアスとなるため導通状態となる。したがって、パッド３１に印加された垂直転送パルスφＶ１／φＶ３による転送電極および配線系の充電は第１伝送路４１を通して行われる。

このとき、第１伝送路４１にはダイオード４１１に対して抵抗素子４１２が直列に接続されており、垂直転送パルスφＶ１／φＶ３の立ち下がり特性ｔf が抵抗素子４１２を含む第１伝送路４１の時定数で決まるために鈍った波形となる。すなわち、垂直転送パルスφＶ１／φＶ３の立ち下がり特性ｔf が、パッド３１に印加されたときよりも緩やかになる。

ただし、垂直転送パルスφＶ１／φＶ３が消滅するとき、即ち当該垂直転送パルスφＶ１／φＶ３が−７．５Ｖから０Ｖに遷移するときには、ダイオード４２１が順バイアスとなって導通し、ダイオード４１１が逆バイアスとなって非導通状態となる。したがって、垂直転送パルスφＶ１／φＶ３の立ち上がり特性ｔr が急峻となる（ｔr ≠ｔf ）。

ここで、垂直転送パルスφＶ１／φＶ３の立ち上がり特性ｔr が急峻な波形となったとしても、転送電界の確保に有利になるのは立ち下がり特性ｔf であるために、転送動作に何ら影響が及ぶことはない。すなわち、転送電界を確保するために重要なことは、垂直転送パルスφＶ１／φＶ３の立ち下がり特性ｔf が緩やかであることである。

図５に、読み出しパルスφＲＯＰ（Ａ）および垂直転送パルスφＶ１／φＶ３（Ｂ）の各波形を示す。図５（Ａ），（Ｂ）において、（ａ）は実施例１の構成を採らない場合、（ｂ）は実施例１の構成を採った場合の読み出しパルスφＲＯＰおよび垂直転送パルスφＶ１／φＶ３の各波形を示している。

実施例１の構成を採らない場合は、読み出しパルスφＲＯＰおよび垂直転送パルスφＶ１／φＶ３のいずれも、立ち上がり特性ｔr ＝立ち下がり特性ｔf である。これに対し、実施例１の場合は、読み出しパルスφＲＯＰおよび垂直転送パルスφＶ１／φＶ３のいずれも、急峻な立ち上がり特性ｔr をほぼ維持しつつ、立ち下がり特性ｔf を、実施例１の構成を採らない場合に比べて緩やかにすることができる（ｔr ≠ｔf ）。

このように、読み出しパルスφＲＯＰについては、立ち上がり特性ｔr が急峻であることで、当該読み出しパルスφＲＯＰが規定時間内に最大値に達するために、信号電荷の読出しを確実に行うことができる。また、１相目、３相目の垂直転送パルスφＶ１，φＶ３については、立ち下がり特性ｔf が緩やかであることで、転送電界を確保できるために有利になる。

なお、読み出しパルスφＲＯＰを含まない２相目，４相目の垂直転送パルスφＶ２，φＶ４を伝送する配線３４側にも、配線３３側と同様に第１，第２転送路４１，４２が設けられている。したがって、垂直転送パルスφＶ２，φＶ４に対しても、１相目、３相目の垂直転送パルスφＶ１，φＶ３と同様の作用効果を得ることができる。

以上のように、実施例１によれば、チップ外部のドライバ側で変更を行わなくても、読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にすることと、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにすることとを両立させることができる。これにより、読出しゲート部１３の信号電荷の読出し性能を維持しつつ垂直転送部１４の信号電荷の転送性能を改善できる。

＜ダイオードの構成例１＞
ところで、ダイオード４１１，４２１を半導体基板１８上に搭載する場合、ＰＮ接合部からのホットキャリアの発生が懸念される。そこで、ダイオード４１１，４２１を半導体基板１８上に搭載するに当たっては、これらダイオード４１１，４２１をウェルで囲み込む構造とするのがよい。

具体的には、図６に示すように、例えばＮ型の半導体基板１８の表層部にＰ型ウェル１９を形成し、当該ウェル１９内にダイオード４１１，４２１を形成する。そして、ウェル１９には、適当なバイアス電圧、例えば−７．５Ｖの負電圧を印加するようにする。

この構成例１の構造を採ることにより、ダイオード４１１，４２１を半導体基板１８上に搭載した際の不要な基板電流の発生を抑えることができる。

＜ダイオードの構成例２＞
図７は、ダイオード４１１，４２１の構成例２の構造を示す断面図である。本構成例２では、ダイオード４１１，４２１をポリシリコン（Ｐｏｌｙ Ｓｉ）で構成した構造を採っている。具体的には、図７に示すように、イオンインプラ等を利用してポリシリコン電極上にＰ型、Ｎ型領域を設けてＰＮ接合を形成し、当該ＰＮ接合をダイオード４１１，４２１として用いる。

（実施例２）
図８は、実施例２に係るパルス伝送部の構成を示す回路図であり、図中、図４と同等部分には同一符号を付して示している。

ここでも、１相目、３相目の垂直転送パルスφＶ１，φＶ３側のパルス伝送部について代表して説明するが、２相目、４相目の垂直転送パルスφＶ２，φＶ４側のパルス伝送部も同じ構成となる。また、垂直転送パルスφＶ１〜φＶ４の各パルス伝送部は互いに独立して設けられる。

実施例２に係るパルス伝送部は、例えばポリシリコンからなる抵抗素子４３１を有する第１伝送路４３と、ＰチャネルＭＯＳトランジスタ４４１を有する第２伝送路４４とから構成されている。抵抗素子４３１は、パッド３１から垂直転送部１４の１相目／３相目の転送電極に至る配線３３の途中に挿入されている。

ＰチャネルＭＯＳトランジスタ４４１は、所定の閾値電圧、例えば０Ｖ付近の閾値電圧Ｖｔｈを持ち、ソース電極がパッド３１側になるように抵抗素子４３１に対して並列に接続されている。ＭＯＳトランジスタ４４１のゲート電極は、例えばグランドＧＮＤに接地されている。あるいは、ＭＯＳトランジスタ４４１のゲート電極に０Ｖを印加するようにしてもよい。

上記構成の実施例２に係るパルス伝送部において、先ず、パッド３１に読出しパルスφＲＯＰが印加された場合の回路動作について説明する。先述したように、読出しパルスφＲＯＰは正の電圧パルスである。したがって、読出しパルスφＲＯＰがパッド３１に印加され、当該読出しパルスφＲＯＰが０Ｖから１３Ｖに立ち上がる瞬間には、第２伝送路４４側のＰチャネルＭＯＳトランジスタ４４１のゲート−ソース間が負バイアスとなるために、当該ＭＯＳトランジスタ４４１が導通状態になる。

このとき、第１，第２伝送路４３，４４からなるパルス伝送部の抵抗値は、ＰチャネルＭＯＳトランジスタ４４１のオン抵抗値と抵抗素子（ポリシリコン抵抗）４３１の抵抗値との並列合成抵抗値となる。ここで、ＭＯＳトランジスタ４４１のオン抵抗値を抵抗素子４３１の抵抗値に比べて極めて小さく設定しておけば、第１，第２伝送路４３，４４からなるパルス伝送部は抵抗成分が存在しない場合と等価となる。

そして、パッド３１に印加された読出しパルスφＲＯＰによる配線系および転送電極の充電は、図９（Ａ）に示すように、抵抗値が抵抗素子４３１に比べて極めて小さい第１，第２伝送路４３，４４の並列回路を通して行われる。ＭＯＳトランジスタ４４１のオン抵抗値が抵抗素子４３１の抵抗値に比べて極めて小さいことから、読出しパルスφＲＯＰが第２伝送路４４を通して伝送されると捉えることもできる。このとき、読出しパルスφＲＯＰの伝送路の抵抗値が抵抗素子４３１の抵抗値に比べて小さいために、読出しパルスφＲＯＰの立ち上がり特性ｔr が、パッド３１に印加されたときと同様に急峻となる。

続いて、パッド３１に垂直転送パルスφＶ１／φＶ３が印加された場合の回路動作について説明する。垂直転送パルスφＶ１／φＶ３は負の電圧パルスである。したがって、垂直転送パルスφＶ１／φＶ３がパッド３１に印加され、当該垂直転送パルスφＶ１／φＶ３が０Ｖから−７．５Ｖに立ち下がる瞬間には、第２伝送路４４側のＰチャネルＭＯＳトランジスタ４４１のゲート−ソース間が正バイアスとなるために、当該ＭＯＳトランジスタ４４１が非導通状態になる。

これにより、垂直転送パルスφＶ１／φＶ３は、図９（Ｂ）に示すように、抵抗素子４３１を含む第１伝送路４３を通して伝送される。すなわち、パッド３１に印加された垂直転送パルスφＶ１／φＶ３による転送電極および配線系の充電は第１伝送路４３を通して行われる。このとき、第１伝送路４３には抵抗素子４３１が挿入されているために、当該抵抗素子４３１を通ることによって垂直転送パルスφＶ１／φＶ３の立ち下がり特性ｔf が、パッド３１に印加されたときよりも緩やかになる。

以上のように、実施例２によれば、チップ外部のドライバ側で変更を行わなくても、読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にすることと、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにすることとを両立させることができる。これにより、読出しゲート部１３の信号電荷の読出し性能を維持しつつ垂直転送部１４の信号電荷の転送性能を改善できる。

（実施例３）
図１０は、実施例３に係るパルス伝送部の構成を示す回路図であり、図中、図４と同等部分には同一符号を付して示している。

図１０に示すように、本実施例３では、１相目／３相目の垂直転送パルスφＶ１／φＶ３が印加されるパッド３１Ａと、読出しパルスφＲＯＰが印加されるパッド３１Ｂとが独立して設けられている。そして、垂直転送部１４の１相目／３相目の転送電極に至る配線３３とパッド３１Ａとの間に抵抗素子４５１を含む第１伝送路４５が挿入され、配線３３とパッド３１Ｂとの間に配線４６１からなる第２伝送路４６が挿入されている。また、垂直転送部１４の２相目／４相目の転送電極に至る配線３４とパッド３２との間には、抵抗素子４７１を含む伝送路４７が挿入されている。

すなわち、実施例３においては、パッド３１Ａに印加された１相目／３相目の垂直転送パルスφＶ１／φＶ３による垂直転送部１４の１相目／３相目の転送電極および配線系の充電は、抵抗素子４５１を含む第１伝送路４５を通して行われる。また、パッド３２に印加された２相目／４相目の垂直転送パルスφＶ２／φＶ４による垂直転送部１４の２相目／４相目の転送電極および配線系の充電は、抵抗素子４７１を含む伝送路４７を通して行われる。

ここで、垂直転送パルスφＶ１／φＶ３の伝送路４５には抵抗素子４５１が設けられ、垂直転送パルスφＶ２／φＶ４の伝送路４７には抵抗素子４７１が設けられており、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf が抵抗素子４５１／４７１を含む伝送路４５／４７の時定数で決まるために鈍った波形となる。すなわち、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf が、パッド３１Ａ，３２に印加されたときよりも緩やかになる。

一方、パッド３１Ｂに印加された読出しパルスφＲＯＰによる垂直転送部１４の１相目／３相目の転送電極および配線系の充電は、配線４６１からなる第２伝送路４６を通して行われる。ここで、第２伝送路４６の抵抗値は配線４６１の配線抵抗のみからなり、抵抗素子４５１を含む第１伝送路４５に比べて極めて小さい。したがって、第２伝送路４６を通して伝送される読出しパルスφＲＯＰの立ち上がり特性（波形）ｔr が、パッド３１Ｂに印加されたときの波形と同様に急峻となる。

以上のように、実施例３によれば、チップ外部のドライバ側で変更を行わなくても、読出しパルスφＲＯＰの立ち上がり特性ｔr を急峻にすることと、垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf を緩やかにすることとを両立させることができる。これにより、読出しゲート部１３の信号電荷の読出し性能を維持しつつ垂直転送部１４の信号電荷の転送性能を改善できる。

特に、読出しパルスφＲＯＰを１相目，３相目の垂直転送パルスφＶ１，φＶ３と独立してチップ内に入力し、それぞれ独立した第１，第２伝送路４５，４６によって伝送するようにしたことで、次のような作用効果を得ることができる。すなわち、チップ外部のドライバ側で設定された読出しパルスφＲＯＰの立ち上がり特性ｔr ／立ち下がり特性ｔf をそのままに垂直転送パルスφＶ１〜φＶ４の立ち下がり特性ｔf のみを緩やかにすることができる。

［変形例］
本発明は、ＣＣＤ固体撮像装置への適用に限られるものではなく、特定の相の転送電極が読出しゲート部のゲート電極を兼ねている電荷転送部を有する固体撮像装置全般に適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本発明は、固体撮像装置への適用に限られるものではなく、当該固体撮像装置を撮像デバイスとして用いる撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

［撮像装置］
図１１は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１１に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理回路であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した実施形態に係るＣＣＤ固体撮像装置が用いられる。

表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

本発明が適用されるＣＣＤ固体撮像装置の一例を示す概略構成図である。 ４相の垂直転送パルスφＶ１〜φＶ４および読出しパルスφＲＯＰのタイミング関係を示すタイミングチャートである。 パッドと転送部の転送電極との間の一般的な配線構造を示す図である。 実施例１に係るパルス伝送部の構成を示す回路図である。 実施例１に係るパルス伝送部の動作説明に供する波形図である。 ダイオードの構成例１の構造を示す断面図である。 ダイオードの構成例２の構造を示す断面図である。 実施例２に係るパルス伝送部の構成を示す回路図である。 実施例２に係るパルス伝送部の動作説明図である。 実施例あに係るパルス伝送部の構成を示す回路図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。

符号の説明

１０…ＣＣＤ固体撮像装置、１１…撮像部、１２…センサ部、１３…読出しゲート部、１４…垂直転送部、１５…単位セル、１６…水平転送部、１７…電荷電圧変換部、１８…半導体基板、２１…タイミング制御回路、２２…ＣＣＤ駆動回路、２３…シャッタ駆動回路、３１，３１Ａ，３１Ｂ，３２…パッド、３３，３４…配線、４１，４３，４５…第１伝送路、４２，４４，４６…第２伝送路

Claims (8)

1. 光電変換を行うセンサ部と、
   前記センサ部に蓄積された信号電荷を読み出す読出しゲート部と、
   前記読出しゲート部によって読み出された信号電荷を転送するとともに、特定の相の転送電極が前記読出しゲート部のゲート電極を兼ねている電荷転送部と、
   前記センサ部、前記読出しゲート部および前記電荷転送部が形成された基板上で、前記ゲート電極を兼ねる前記転送電極に繋がる配線の途中に設けられ、前記転送電極を駆動する転送パルスと前記読出しゲート部を駆動する読出しパルスとを伝送するパルス伝送部とを備え、
   前記パルス伝送部は、
   抵抗素子を含み、前記転送パルスを前記転送電極へ伝送する第１伝送路と、
   前記第１伝送路よりも抵抗値が低く、前記読出しパルスを前記読出しゲート部へ伝送する第２伝送路とを有する
   固体撮像装置。
2. 前記読出しパルスは正の電圧パルスであり、前記転送パルスは負の電圧パルスであり、
   前記第１伝送路は、前記転送パルスが入力される側がカソード電極となるように前記抵抗素子に対して直列に接続されたダイオードを有し、
   前記第２伝送路は、前記読出しパルスが入力される側がアノード電極となるように設けられたダイオードを有する
   請求項１記載の固体撮像装置。
3. 前記第１，第２伝送路の前記ダイオードは、前記基板に形成されたウェル内に形成されている
   請求項２記載の固体撮像装置。
4. 前記第１，第２伝送路の前記ダイオードは、前記基板上に設けられたポリシリコン電極上に形成されている
   請求項２記載の固体撮像装置。
5. 前記読出しパルスは正の電圧パルスであり、前記転送パルスは負の電圧パルスであり、
   前記第２伝送路は、前記読出しパルスが入力される側がソース電極となるように前記抵抗素子に対して並列に接続されたＰチャネルＭＯＳトランジスタを有する
   請求項１記載の固体撮像装置。
6. 前記第１伝送路と前記第２伝送路とに、前記転送パルスと前記読出しパルスとが独立して入力される
   請求項１記載の固体撮像装置。
7. 光電変換を行うセンサ部と、
   前記センサ部に蓄積された信号電荷を読み出す読出しゲート部と、
   前記読出しゲート部によって読み出された信号電荷を転送するとともに、特定の相の転送電極が前記読出しゲート部のゲート電極を兼ねている電荷転送部と、
   前記センサ部、前記読出しゲート部および前記電荷転送部が形成された基板上で、前記ゲート電極を兼ねる前記転送電極に繋がる配線の途中に設けられ、前記転送電極を駆動する転送パルスと前記読出しゲート部を駆動する読出しパルスとを伝送するパルス伝送部とを備えた固体撮像装置の駆動に当たり、前記パルス伝送部において、
   抵抗素子を含む第１伝送路によって前記転送パルスを前記転送電極へ伝送し、
   前記第１伝送路よりも抵抗値が低い第２伝送路によって前記読出しパルスを前記読出しゲート部へ伝送する
   固体撮像装置の駆動方法。
8. 光電変換を行うセンサ部と、
   前記センサ部に蓄積された信号電荷を読み出す読出しゲート部と、
   前記読出しゲート部によって読み出された信号電荷を転送するとともに、特定の相の転送電極が前記読出しゲート部のゲート電極を兼ねている電荷転送部と、
   前記センサ部、前記読出しゲート部および前記電荷転送部が形成された基板上で、前記ゲート電極を兼ねる前記転送電極に繋がる配線の途中に設けられ、前記転送電極を駆動する転送パルスと前記読出しゲート部を駆動する読出しパルスとを伝送するパルス伝送部とを備え、
   前記パルス伝送部は、
   抵抗素子を含み、前記転送パルスを前記転送電極へ伝送する第１伝送路と、
   前記第１伝送路よりも抵抗値が低く、前記読出しパルスを前記読出しゲート部へ伝送する第２伝送路とを有する
   固体撮像装置を用いた撮像装置。

Images