JP2010040587A - Method of manufacturing silicon wafer - Google Patents
Method of manufacturing silicon wafer Download PDFInfo
- Publication number
- JP2010040587A JP2010040587A JP2008198680A JP2008198680A JP2010040587A JP 2010040587 A JP2010040587 A JP 2010040587A JP 2008198680 A JP2008198680 A JP 2008198680A JP 2008198680 A JP2008198680 A JP 2008198680A JP 2010040587 A JP2010040587 A JP 2010040587A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- rapid heating
- cooling heat
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 143
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 143
- 239000010703 silicon Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 184
- 238000001816 cooling Methods 0.000 claims abstract description 83
- 230000007547 defect Effects 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000007789 gas Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 42
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 19
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims description 100
- 229910052760 oxygen Inorganic materials 0.000 claims description 100
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 99
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 33
- 239000002244 precipitate Substances 0.000 claims description 24
- 239000006104 solid solution Substances 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000009467 reduction Effects 0.000 abstract description 19
- 235000012431 wafers Nutrition 0.000 description 129
- 125000004429 atom Chemical group 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 239000010410 layer Substances 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000001556 precipitation Methods 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229940038504 oxygen 100 % Drugs 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000003325 tomography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001226 reprecipitation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を向上させることができるシリコンウェーハの製造方法を提供する。
【解決手段】 チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、酸素ガス分圧が20%以上100%以下である酸化性ガス雰囲気中、最高到達温度(T1)1300℃以上1380℃で、急速加熱・急速冷却熱処理を行う
【選択図】 図2
PROBLEM TO BE SOLVED: To provide a silicon wafer manufacturing method capable of improving Grown-in defect reduction power while suppressing occurrence of slip during rapid heating / cooling heat treatment.
SOLUTION: A silicon wafer manufactured from a silicon single crystal ingot grown by the Czochralski method has a maximum reached temperature (T in an oxidizing gas atmosphere having an oxygen gas partial pressure of 20% to 100%. 1 ) Perform rapid heating / cooling heat treatment at 1300 ° C to 1380 ° C [Selection] Fig. 2
Description
本発明は、半導体デバイスの基板に使用されるシリコンウェーハの製造方法に関する。 The present invention relates to a method for manufacturing a silicon wafer used for a substrate of a semiconductor device.
近年の半導体デバイスの高集積化に伴い、その基板として用いられるシリコンウェーハに対する品質要求が厳しくなってきている。特に、シリコンウェーハのデバイス活性領域におけるGrown−in欠陥の低減化が強く要求されている。 With the recent high integration of semiconductor devices, quality requirements for silicon wafers used as substrates have become severe. In particular, there is a strong demand for reducing grown-in defects in the device active region of silicon wafers.
Grown−in欠陥には、例えば、COP(Crystal Originated Particle)、LSTD(Laser Scattering Tomography Defect)とよばれる過飽和の空孔型点欠陥の凝集体や、成長してOSF(Oxidation Induced Stacking Fault)やBMD(Balk Micro Defect)となるOSF核、BMD核などの酸素析出物や、転位クラスタとよばれる過飽和の格子間シリコン型点欠陥の凝集体がある。 The grown-in defects include, for example, aggregates of supersaturated vacancy point defects called COP (Crystal Originated Particles) and LSTD (Laser Scattering Tomography Defects), and OSF (Oxidation Induced Fracture). There are oxygen precipitates such as OSF nuclei and BMD nuclei to be (Balk Micro Defect), and supersaturated interstitial silicon type point defect aggregates called dislocation clusters.
このうち前記格子間シリコン型点欠陥の凝集体(転移クラスタ)においては、単結晶引上時において引上条件を調整することでその発生を防止することができるが、前記空孔点欠陥の凝集体や前記酸素析出物の発生を防止するのは非常に困難である。 Among these, the interstitial silicon-type point defect aggregates (transition clusters) can be prevented by adjusting the pulling conditions during pulling of the single crystal. It is very difficult to prevent the collection and the generation of oxygen precipitates.
また、前記酸素析出物においては、デバイス活性領域以外のバルク領域に存在する場合には、重金属等に対するゲッタリング効果を備えているため、有効であるが、前記酸素析出物がデバイス活性領域に存在する場合には、デバイス歩留を低下させる要因となるため好ましくない。 In addition, when the oxygen precipitate is present in a bulk region other than the device active region, it is effective because it has a gettering effect on heavy metals and the like, but the oxygen precipitate exists in the device active region. In this case, it is not preferable because it causes a decrease in device yield.
このようなGrown−in欠陥を低減する方法として様々な技術が開示されている。 Various techniques have been disclosed as methods for reducing such grown-in defects.
例えば、チョクラルスキー法でシリコン単結晶を育成する際に、引上条件(引上速度V、結晶内温度勾配G)を制御することで、全面にGrown−in欠陥のないシリコン単結晶ウェーハを製造する技術が開示されている(例えば、特許文献1)。 For example, when growing a silicon single crystal by the Czochralski method, by controlling the pulling conditions (pulling speed V, intra-crystal temperature gradient G), a silicon single crystal wafer having no Grown-in defects on the entire surface can be obtained. A manufacturing technique is disclosed (for example, Patent Document 1).
また、シリコンウェーハ中の炭素濃度、窒素濃度、酸素濃度を所定の値に制御するように育成したCZシリコン単結晶から作製されたシリコンウェーハ表面にエピタキシャル層を形成することで、優れた結晶性とIG能力を有するエピタキシャルウェーハを得ることができる技術が開示されている(例えば、特許文献2)。 In addition, by forming an epitaxial layer on the surface of a silicon wafer produced from a CZ silicon single crystal grown so as to control the carbon concentration, nitrogen concentration, and oxygen concentration in the silicon wafer to predetermined values, excellent crystallinity and A technique capable of obtaining an epitaxial wafer having IG capability is disclosed (for example, Patent Document 2).
また、シリコンウェーハを水素又はアルゴンあるいはその混合雰囲気で1050℃以上の温度領域で熱処理することで、ウェーハの欠陥発生を防止する技術が開示されている(例えば、特許文献3)。 In addition, a technique for preventing the generation of defects in a wafer by heat-treating a silicon wafer in a temperature region of 1050 ° C. or higher in an atmosphere of hydrogen, argon, or a mixture thereof is disclosed (for example, Patent Document 3).
更に、近年において、ウェーハ表層部がきわめて低欠陥のシリコンウェーハを高生産性でかつ簡単に作製する技術として、シリコンウェーハに、急速加熱・急速冷却熱処理(RTP:Rapid Thermal Process)を施す技術が知られている。 Furthermore, in recent years, as a technique for easily producing a silicon wafer having a very low defect in the surface layer of the wafer with high productivity, a technique for subjecting a silicon wafer to a rapid thermal process (RTP: Rapid Thermal Process) is known. It has been.
例えば、リング状酸化誘起積層欠陥の発生する領域を含むパーフェクト領域(格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域)から切り出されたシリコンウェーハに、水素、アルゴン、またはそれらの混合ガス雰囲気中で急速加熱・急速冷却の熱処理を施すことで、OSF等を核とした残留結晶欠陥、研磨等の機械的加工に起因する残留加工起因欠陥等による不良点が低減され、GOI特性に優れたシリコンウェーハを得ることができる技術が開示されている(例えば、特許文献4)。 For example, a silicon wafer cut out from a perfect region including a region where a ring-shaped oxidation-induced stacking fault occurs (a region where an interstitial silicon type point defect aggregate and a hole type point defect aggregate do not exist) By applying heat treatment such as rapid heating / cooling in an atmosphere of argon or a mixed gas thereof, there are defects due to residual crystal defects centered on OSF and the like, and defects due to residual processing due to mechanical processing such as polishing. A technique capable of obtaining a silicon wafer that is reduced and has excellent GOI characteristics is disclosed (for example, Patent Document 4).
また、シリコンウェーハを少なくとも一時的に酸素含有雰囲気に曝し、その際熱処理を、所定の不等式を満足するように選択した温度で熱処理を行うことで、ウェーハ厚さの主要部分にわたりCOPs不含であるシリコンウェーハを得ることができる技術が開示されている(例えば、特許文献5)。 In addition, the silicon wafer is exposed to an oxygen-containing atmosphere at least temporarily, and the heat treatment is performed at a temperature selected so as to satisfy a predetermined inequality, so that COPs are not contained over a major portion of the wafer thickness. A technique capable of obtaining a silicon wafer is disclosed (for example, Patent Document 5).
更に、チョクラルスキー法により製造されたシリコン基板を、窒素100%または酸素100%あるいは酸素と窒素の混合雰囲気下、最大保持温度を1125℃以上シリコンの融点以下とし、保持時間を5秒間以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却することで、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、所望の酸素析出特性を有するシリコン基板を得ることができる技術が開示されている(例えば、特許文献6)
しかしながら、特許文献1に記載の技術は、引上条件のわずかな変動により、Grown−in欠陥が発生してしまう問題があるため、その引上条件の制御は非常に難しいものであった。 However, the technique described in Patent Document 1 has a problem that a Grown-in defect occurs due to a slight change in the pulling condition, and therefore, it is very difficult to control the pulling condition.
また、特許文献2に記載のエピタキシャル層を形成する技術は、非常にコストが高いという問題があり、また、デバイス活性領域を形成するために、例えば、5μm以上の厚さまでエピタキシャル層の形成を行う必要があり、非常に、生産性が悪く、高コストとなるものであった。 Further, the technique for forming an epitaxial layer described in Patent Document 2 has a problem that the cost is very high, and the epitaxial layer is formed to a thickness of, for example, 5 μm or more in order to form a device active region. It was necessary, and the productivity was very poor and the cost was high.
また、特許文献3に記載の熱処理技術は、熱処理時間が長時間となるため、生産性が悪く、更に、熱処理時にスリップが発生しやすいという問題があるため、好ましいものではなかった。 In addition, the heat treatment technique described in Patent Document 3 is not preferable because the heat treatment time is long, so that the productivity is poor and the slip easily occurs during the heat treatment.
また、特許文献4に記載の急速加熱・急速冷却熱処理技術は、前記処理前のシリコンウェーハとして、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を用いる点を前提としているため、急速加熱・急速冷却熱処理におけるGrown−in欠陥の低減には限界があるものであった。 In addition, the rapid heating / cooling heat treatment technique described in Patent Document 4 uses a perfect region in which an interstitial silicon type point defect aggregate and a hole type point defect aggregate do not exist as the silicon wafer before the processing. Because of this premise, there is a limit to the reduction of grown-in defects in rapid heating / cooling heat treatment.
また、特許文献5に記載の急速加熱・急速冷却熱処理技術は、熱処理のための出発材料として、極めて小さいCOPが高い濃度で生じるように制御した単結晶から得られたシリコンウェーハを使用することが有利とされているため、同様に、急速加熱・急速冷却熱処理におけるGrown−in欠陥の低減には限界があるものであった。 In addition, the rapid heating / cooling heat treatment technique described in Patent Document 5 uses a silicon wafer obtained from a single crystal controlled so that extremely small COP is generated at a high concentration as a starting material for the heat treatment. Similarly, there is a limit to the reduction of Grown-in defects in the rapid heating / cooling thermal process.
また、特許文献6に記載の急速加熱・急速冷却熱処理技術は、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、所望の酸素析出特性を有するシリコン基板を得ることを目的とするものであり、シリコンウェーハのデバイス活性領域におけるGrown−in欠陥の低減を目的とするものではなかった。 In addition, the rapid heating / cooling heat treatment technique described in Patent Document 6 aims to obtain a silicon substrate having desired oxygen precipitation characteristics without controlling the oxygen concentration in the silicon substrate manufactured by the CZ method. However, it was not intended to reduce Grown-in defects in the device active region of the silicon wafer.
本発明は、上述の事情に鑑みてなされたものであり、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を向上させることができるシリコンウェーハの製造方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and a silicon wafer manufacturing method capable of improving the reduction of Grown-in defects while suppressing the occurrence of slip during rapid heating / cooling heat treatment. The purpose is to provide.
本発明にかかるシリコンウェーハの製造方法は、チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、酸素ガス分圧が20%以上100%以下である酸化性ガス雰囲気中、最高到達温度1300℃以上1380℃以下で、急速加熱・急速冷却熱処理を行うことを特徴とする。 The method for producing a silicon wafer according to the present invention includes an oxidizing gas atmosphere having an oxygen gas partial pressure of 20% to 100% with respect to a silicon wafer produced from a silicon single crystal ingot grown by the Czochralski method. Among these, rapid heating / cooling heat treatment is performed at a maximum temperature of 1300 ° C. to 1380 ° C.
このような構成を備えることで、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を向上させることができる。 By providing such a configuration, it is possible to improve the Grown-in defect reduction power while suppressing the occurrence of slip during the rapid heating / cooling heat treatment.
前記最高到達温度は、1350℃以上1380℃以下であることが好ましい。 The maximum temperature reached is preferably 1350 ° C. or higher and 1380 ° C. or lower.
このような構成を備えることで、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を更に向上させることができる。 By providing such a configuration, it is possible to further improve the ability to reduce Grown-in defects while suppressing the occurrence of slip during the rapid heating / cooling heat treatment.
前記急速加熱・急速冷却熱処理により形成されたシリコン酸化膜のウェーハ面内における膜厚バラツキは、前記膜厚の最大値をtOXmax、前記膜厚の最小値をtOXmin、前記膜厚の平均値をtOXaveとしたとき、(tOXmax−tOXmin)/(tOXave)で計算される比が1.5%以内であることが好ましい。 The film thickness variation in the wafer surface of the silicon oxide film formed by the rapid heating / cooling heat treatment is such that the maximum value of the film thickness is t OX max, the minimum value of the film thickness is t OX min, When the average value is t OX ave, the ratio calculated by (t OX max−t OX min) / (t OX ave) is preferably within 1.5%.
このような構成を備えることで、急速加熱・急速冷却熱処理時におけるスリップの発生を更に抑制することができる。 By providing such a configuration, it is possible to further suppress the occurrence of slip during the rapid heating / cooling heat treatment.
前記急速加熱・急速冷却熱処理前のシリコンウェーハの少なくともデバイス活性領域に存在する過飽和の空孔型点欠陥の凝集体は、該凝集体と同じ体積を有する球の直径に換算した大きさが最大で180nm以下であることが好ましい。 Aggregates of supersaturated vacancy-type point defects existing in at least the device active region of the silicon wafer before the rapid heating / cooling heat treatment have a maximum size in terms of the diameter of a sphere having the same volume as the aggregate. It is preferable that it is 180 nm or less.
このような構成を備えることで、前記急速加熱・急速冷却熱処理によって発生した過飽和の空孔型点欠陥の凝集体を確実に消滅させることができる。 By providing such a configuration, aggregates of supersaturated hole-type point defects generated by the rapid heating / cooling heat treatment can be surely eliminated.
前記シリコン単結晶インゴットの育成を窒素ノンドープにて行うことが好ましい。 The silicon single crystal ingot is preferably grown without nitrogen doping.
このような構成を備えることで、育成したシリコン単結晶インゴットの軸方向におけるGrown−in欠陥のサイズ及び密度を安定化させることができる。 By providing such a configuration, the size and density of the grown-in defects in the axial direction of the grown silicon single crystal ingot can be stabilized.
前記シリコン単結晶インゴット中の固溶酸素濃度が5×1017atoms/cm3以上1.3×1018atoms/cm3以下の範囲内であることが好ましい。 The solid solution oxygen concentration in the silicon single crystal ingot is preferably in the range of 5 × 10 17 atoms / cm 3 to 1.3 × 10 18 atoms / cm 3 .
このような構成を備えることで、急速加熱・急速冷却熱処理におけるLSTD密度の減少率が比較的大きく、酸素析出物密度が高いシリコンウェーハを得ることができる。 By providing such a configuration, it is possible to obtain a silicon wafer having a relatively large reduction rate of the LSTD density in the rapid heating / rapid cooling heat treatment and a high oxygen precipitate density.
前記急速加熱・急速冷却熱処理を行ったシリコンウェーハの表面を研磨することが好ましい。 It is preferable to polish the surface of the silicon wafer subjected to the rapid heating / cooling heat treatment.
このような構成を備えることで、ウェーハの表面近傍にCOPが残存してしまった場合でも、Grown−in欠陥が少ない高品質なシリコンウェーハを容易に製造することができる。 With such a configuration, even when COP remains near the surface of the wafer, a high-quality silicon wafer with few grown-in defects can be easily manufactured.
前記急速加熱・急速冷却熱処理を加えることによって、前記シリコンウェーハの少なくともデバイス活性領域に存在する過飽和の空孔型点欠陥の凝集体および酸素析出物を消滅させてDZ層を形成すると共に、前記DZ層に固溶酸素を導入させることが好ましい。 By applying the rapid heating / rapid cooling heat treatment, agglomerates of supersaturated vacancy-type point defects and oxygen precipitates existing in at least the device active region of the silicon wafer are eliminated to form a DZ layer, and the DZ layer is formed. It is preferable to introduce solid solution oxygen into the layer.
このような構成を備えることで、前記DZ層における固溶酸素濃度が高くなるため、応力により発生した転位が前記固溶酸素によりピンニングされるため、転位の伸張を抑制することができる。 By providing such a configuration, since the solid solution oxygen concentration in the DZ layer becomes high, the dislocations generated by the stress are pinned by the solid solution oxygen, so that the extension of dislocations can be suppressed.
本発明は、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を向上させることができるシリコンウェーハの製造方法が提供される。そのため、生産性が高く、低コストでGrown−in欠陥が少ない高品質なシリコンウェーハを製造することができる。 The present invention provides a method for producing a silicon wafer that can improve the reduction of Grown-in defects while suppressing the occurrence of slip during rapid heating / cooling heat treatment. Therefore, a high-quality silicon wafer with high productivity, low cost and few grown-in defects can be manufactured.
以下、本発明の好適な実施形態について図面を参照して説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明のシリコンウェーハの製造方法に用いられるRTP装置の一例の概要を示す断面図である。 FIG. 1 is a cross-sectional view showing an outline of an example of an RTP apparatus used in the method for producing a silicon wafer of the present invention.
本発明のシリコンウェーハの製造方法に用いられるRTP装置10は、図1に示すように、雰囲気ガス導入口20a及び雰囲気ガス排出口20bを備えた反応管20と、反応管20の上部に離間して配置された複数のランプ30と、反応管20内の反応空間25にウェーハWを支持するウェーハ支持部40とを備える。ウェーハ支持部40は、ウェーハWを直接支持する環状のサセプタ40aと、サセプタ40aを支持するステージ40bとを備える。反応管20は、例えば、石英で構成されている。ランプ30は、例えば、ハロゲンランプで構成されている。サセプタ40aは、例えば、シリコンで構成されている。ステージ40bは、例えば、石英で構成されている。 As shown in FIG. 1, the RTP apparatus 10 used in the method for producing a silicon wafer of the present invention is separated from the reaction tube 20 provided with the atmospheric gas inlet 20 a and the atmospheric gas outlet 20 b and at the upper part of the reaction tube 20. And a plurality of lamps 30 arranged in the manner described above, and a wafer support 40 that supports the wafer W in the reaction space 25 in the reaction tube 20. The wafer support unit 40 includes an annular susceptor 40a that directly supports the wafer W, and a stage 40b that supports the susceptor 40a. The reaction tube 20 is made of, for example, quartz. The lamp 30 is composed of, for example, a halogen lamp. The susceptor 40a is made of silicon, for example. The stage 40b is made of, for example, quartz.
図1に示すRTP装置10を用いてウェーハWに対して、急速加熱・急速冷却熱処理(RTP:Rapid Thermal Process)を行う場合は、反応管20に設けられた図示しないウェーハ導入口より、ウェーハWを反応空間25内に導入し、ウェーハ支持部40のサセプタ40a上にウェーハWを支持し、雰囲気ガス導入口20aから後述する雰囲気ガスを導入すると共に、ランプ30によりウェーハW表面に対してランプ照射をすることで行う。なお、このRTP装置10における反応空間25内の温度制御は、ウェーハ支持部40のステージ40bに埋め込まれた複数の放射温度計50によってウェーハWの下部のウェーハ径方向におけるウェーハ面内の平均温度を測定し、その測定された温度に基づいて複数のハロゲンランプ30の制御(各ランプの個別のON−OFF制御や、発光する光の発光強度の制御等)を行う。 When performing rapid heating / cooling heat treatment (RTP: Rapid Thermal Process) on the wafer W using the RTP apparatus 10 shown in FIG. 1, the wafer W is introduced from a wafer introduction port (not shown) provided in the reaction tube 20. Is introduced into the reaction space 25, the wafer W is supported on the susceptor 40a of the wafer support portion 40, an atmospheric gas to be described later is introduced from the atmospheric gas inlet 20a, and the surface of the wafer W is irradiated with the lamp 30 by lamp irradiation. It is done by doing. The temperature control in the reaction space 25 in the RTP apparatus 10 is performed by adjusting the average temperature in the wafer surface in the wafer radial direction below the wafer W by a plurality of radiation thermometers 50 embedded in the stage 40b of the wafer support 40. Based on the measured temperature, the plurality of halogen lamps 30 are controlled (individual ON-OFF control of each lamp, emission intensity control of emitted light, etc.).
次に、本発明のシリコンウェーハの製造方法について説明する。 Next, the manufacturing method of the silicon wafer of this invention is demonstrated.
本発明に係わるシリコンウェーハの製造方法は、チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、酸素ガス分圧が20%以上100%以下である酸化性ガス雰囲気中、最高到達温度1300℃以上1380℃以下で、急速加熱・急速冷却熱処理を行う。 The method for producing a silicon wafer according to the present invention includes an oxidizing gas atmosphere having an oxygen gas partial pressure of 20% to 100% with respect to a silicon wafer produced from a silicon single crystal ingot grown by the Czochralski method. Among them, rapid heating / cooling heat treatment is performed at a maximum temperature of 1300 ° C. to 1380 ° C.
チョクラルスキー法によるシリコン単結晶インゴットの育成は周知の方法にて行う。 The silicon single crystal ingot is grown by the Czochralski method by a known method.
すなわち、石英ルツボに充填した多結晶シリコンを加熱してシリコン融液とし、このシリコン融液の液面上方から種結晶を接触させて、種結晶と石英ルツボを回転させながら引上げ、所望の直径まで拡径して直胴部を育成することでシリコン単結晶インゴットを製造する。 That is, the polycrystalline silicon filled in the quartz crucible is heated to form a silicon melt, the seed crystal is brought into contact with the silicon melt from above the liquid surface, and the seed crystal and the quartz crucible are pulled up while rotating to a desired diameter. A silicon single crystal ingot is manufactured by expanding the diameter and growing the straight body portion.
こうして得られたシリコン単結晶インゴットは、周知の方法によりシリコンウェーハに加工される。 The silicon single crystal ingot thus obtained is processed into a silicon wafer by a known method.
すなわち、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、研磨等の加工工程を経て、シリコンウェーハを製造する。なお、ここで記載された加工工程は例示的なものであり、本発明は、この加工工程のみに限定されるものではない。 That is, after a silicon single crystal ingot is sliced into a wafer shape with an inner peripheral blade or a wire saw, a silicon wafer is manufactured through processing steps such as chamfering, lapping, etching, and polishing of the outer peripheral portion. Note that the processing steps described here are exemplary, and the present invention is not limited to this processing step.
次に、製造されたシリコンウェーハに対して、酸素ガス分圧が20%以上100%以下である酸化性ガス雰囲気中、最高到達温度1300℃以上1380℃以下で、急速加熱・急速冷却熱処理を行う。 Next, rapid heating / cooling heat treatment is performed on the manufactured silicon wafer at an ultimate temperature of 1300 ° C. to 1380 ° C. in an oxidizing gas atmosphere having an oxygen gas partial pressure of 20% to 100%. .
この急速加熱・急速冷却熱処理は、例えば、図1に示すようなRTP装置10を用いて行い、雰囲気ガスとして酸素ガス分圧が20%以上100%以下の酸化性ガス雰囲気を用いて行う。なお、ここでいう酸素ガス分圧は、図1を用いて説明すると反応管20内に供給する際の混合ガス(雰囲気ガス)における酸素ガス分圧のことをいう。 The rapid heating / cooling heat treatment is performed using, for example, an RTP apparatus 10 as shown in FIG. 1 and using an oxidizing gas atmosphere having an oxygen gas partial pressure of 20% or more and 100% or less as an atmosphere gas. Note that the oxygen gas partial pressure referred to here refers to the oxygen gas partial pressure in the mixed gas (atmosphere gas) supplied to the reaction tube 20 when described with reference to FIG.
このように、雰囲気ガスとして酸素ガス分圧が20%以上100%以下である酸化性ガス雰囲気を用いることで、急速加熱・急速冷却熱処理におけるGrown−in欠陥の低減力を大きく向上させることができる。 Thus, by using an oxidizing gas atmosphere having an oxygen gas partial pressure of 20% or more and 100% or less as the atmosphere gas, the ability to reduce grown-in defects in rapid heating / cooling heat treatment can be greatly improved. .
なお、前記酸化性ガス雰囲気における酸素ガス分圧が20%未満である場合には、急速加熱・急速冷却熱処理におけるLSTD密度の低減力が極端に低下するため好ましくない。 Note that when the oxygen gas partial pressure in the oxidizing gas atmosphere is less than 20%, the LSTD density reducing power in the rapid heating / rapid cooling heat treatment is extremely reduced, which is not preferable.
なお、ここでいう酸化性ガス雰囲気とは、酸素ガス分圧が20%以上100%未満含まれている混合ガス又は酸素100%ガスのことをいう。このうち、混合ガスにおける前記酸素ガス以外のガスは不活性ガスであることが好ましい。 The oxidizing gas atmosphere here refers to a mixed gas or oxygen 100% gas containing an oxygen gas partial pressure of 20% or more and less than 100%. Of these, the gas other than the oxygen gas in the mixed gas is preferably an inert gas.
前記酸素ガス以外のガスとして窒素ガスを用いる場合には、急速加熱・急速冷却熱処理においてシリコンウェーハの表面に窒化膜が形成されてしまい、その窒化膜の除去のため、新たにエッチング工程等を増やさなければならず、工程が増加するため好ましくない。前記酸素ガス以外のガスとして水素ガスを用いる場合には、酸素及び水素の混合ガスは爆発の危険性があるため好ましくない。 When nitrogen gas is used as a gas other than the oxygen gas, a nitride film is formed on the surface of the silicon wafer in the rapid heating / cooling heat treatment, and a new etching process is added to remove the nitride film. This is not preferable because the number of steps increases. When hydrogen gas is used as a gas other than the oxygen gas, a mixed gas of oxygen and hydrogen is not preferable because there is a risk of explosion.
前記不活性ガスとしては、主に、アルゴンガスを用いることが好ましい。アルゴンガスを用いることによって、前記不具合が生ずることなく、良好な急速加熱・急速冷却熱処理を行うことができる。 As the inert gas, it is mainly preferable to use argon gas. By using argon gas, good rapid heating / cooling heat treatment can be performed without causing the above-mentioned problems.
図2は急速加熱・急速冷却熱処理における温度プロセスの一例を示す説明図である。 FIG. 2 is an explanatory view showing an example of a temperature process in the rapid heating / cooling heat treatment.
急速加熱・急速冷却熱処理は、例えば、図1に示すようなRTP装置10を用いて、図2に示すような温度プロセスにて行う。 The rapid heating / cooling heat treatment is performed by, for example, a temperature process as shown in FIG. 2 using an RTP apparatus 10 as shown in FIG.
すなわち、製造されたシリコンウェーハを、所望の温度T0(例えば、500℃)でRTP装置10の反応管20内に設置し、酸素ガス分圧が20%以上100%以下である酸化性ガス雰囲気中で、所望の最高到達温度T1(1300℃以上1380℃以下)まで、所望の昇温速度ΔTu(例えば、75℃/sec)で昇温し、所望の最高到達温度T1で、所望の時間t(例えば、15sec)保持する。その後、所望の降温速度ΔTd(例えば、25℃/sec)で、所望の温度T0(例えば、500℃)まで降温して、その後、シリコンウェーハを反応管20内から取り出す。 That is, the manufactured silicon wafer is placed in the reaction tube 20 of the RTP apparatus 10 at a desired temperature T 0 (for example, 500 ° C.), and an oxygen gas partial pressure is 20% or more and 100% or less. in the middle, until the desired maximum temperature T 1 (1300 ° C. or higher 1380 ° C. or less), a desired heating rate DerutaTu (e.g., 75 ° C. / sec) was heated, in a desired maximum temperature T 1, the desired Hold time t (for example, 15 sec). Thereafter, the temperature is lowered to a desired temperature T 0 (eg, 500 ° C.) at a desired temperature drop rate ΔTd (eg, 25 ° C./sec), and then the silicon wafer is taken out from the reaction tube 20.
すなわち、ここでいう急速加熱・急速冷却熱処理は、高速の昇温速度ΔTu、最高到達温度T1での短い保持時間t及び高速の降温速度ΔTdを含む温度プロセスを備えた熱処理のことをいう。 That is, rapid thermal heat treatment as referred to herein refers to a heat treatment with rapid heating rate DerutaTu, a temperature process including a short retention time t and a fast cooling rate ΔTd at the maximum temperature T 1.
なお、ここでいう高速の昇温速度ΔTuは、好ましくは、10℃/sec以上のことをいい、短い保持時間tは、好ましくは、1sec以上60sec以内であり、また、高速の降温速度ΔTdは、好ましくは、10℃/sec以上のことをいう。これより、生産性が高い急速加熱・急速冷却熱処理を実現できる。 The high temperature increase rate ΔTu referred to here is preferably 10 ° C./sec or more, the short holding time t is preferably 1 sec or more and 60 sec or less, and the high temperature decrease rate ΔTd is Preferably, it means 10 ° C./sec or more. Thus, rapid heating / cooling heat treatment with high productivity can be realized.
最高到達温度T1は、前述しているように、1300℃以上1380℃以下であることが好ましい。 As described above, the maximum temperature T 1 is preferably 1300 ° C. or higher and 1380 ° C. or lower.
なお、本願でいう最高到達温度T1とは、前述したように、図1に示すようなRTP装置10内にウェーハWを設置した場合において、ウェーハWの下部のウェーハ径方向におけるウェーハ面内9点の平均温度のことをいう。 As described above, the maximum temperature T 1 referred to in the present application is the in-wafer 9 in the wafer radial direction below the wafer W when the wafer W is installed in the RTP apparatus 10 as shown in FIG. The average temperature of a point.
このように、最高到達温度T1を、1300℃以上1380℃以下とすることで、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を向上させることができる。 As described above, by setting the maximum temperature T 1 to 1300 ° C. or higher and 1380 ° C. or lower, it is possible to improve the reduction of Grown-in defects while suppressing the occurrence of slip during the rapid heating / cooling heat treatment. it can.
前記最高到達温度T1が1300℃未満である場合には、急速加熱・急速冷却熱処理におけるLSTD密度の低減力が低くなるため好ましくない。また、前記最高到達温度T1が1380℃を超える場合には、急速加熱・急速冷却熱処理を行っているシリコンウェーハに大きいスリップが発生してしまうため好ましくない。また、前記最高到達温度T1が1380℃を超えると、RTP装置としての耐久性に問題があるため、RTP装置の劣化を早めてしまい、ひいては、シリコンウェーハのデバイス特性の悪化の要因となるため好ましくない。 The best case reached temperature T 1 is less than 1300 ° C. is not preferable because the reduction force of LSTD density in rapid thermal heat treatment is lowered. Further, when the maximum temperature T 1 exceeds 1380 ° C., a large slip is generated in the silicon wafer subjected to the rapid heating / cooling heat treatment, which is not preferable. Further, if the maximum temperature T 1 exceeds 1380 ° C., there is a problem in durability as an RTP apparatus, so that the deterioration of the RTP apparatus is accelerated and eventually the device characteristics of the silicon wafer are deteriorated. It is not preferable.
以上のように、本発明にかかるシリコンウェーハの製造方法は、上述した構成を備えているため、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を向上させることができる。そのため、生産性が高く、低コストでGrown−in欠陥が少ない高品質なシリコンウェーハを製造することができる。 As described above, since the method for manufacturing a silicon wafer according to the present invention has the above-described configuration, it is possible to improve the reduction of Grown-in defects while suppressing the occurrence of slip during rapid heating / cooling heat treatment. Can be made. Therefore, a high-quality silicon wafer with high productivity, low cost and few grown-in defects can be manufactured.
次に、本発明に係わるLSTD密度が低減されるメカニズムについて考察する。図3は、本発明に係わるLSTD密度が低減されるメカニズムを説明するための概念図である。 Next, the mechanism by which the LSTD density according to the present invention is reduced will be considered. FIG. 3 is a conceptual diagram for explaining a mechanism for reducing the LSTD density according to the present invention.
本発明のように酸素分圧が20%以上と高い酸化性ガス雰囲気中で急速加熱・急速冷却熱処理の急激な昇温を行うと、シリコンウェーハ表面は酸化されるとともに、シリコンウェーハ内に急激に酸素(O2)およびInterstitial−Si(以下、「i−Si」という)が導入される(図3(a))。その後、高温処理中に、COPの内壁に形成された内壁酸化膜に含まれる酸素がシリコンウェーハ内に溶解し、ウェーハ内で固溶酸素(Oi)として生成される(図3(b))。この固溶酸素(Oi)の生成によってCOPの内壁酸化膜が除去され、前記内壁酸化膜が除去されたCOP内に導入されたi−Siが埋まることによってCOPが消滅し、いわゆるDZ(Denuted Zone)層が形成される(図3(c))。また、図示しないがCOPの消滅と共に、DZ層に存在する酸素析出物も消滅する。 When the rapid heating of the rapid heating / cooling heat treatment is performed in an oxidizing gas atmosphere having a high oxygen partial pressure of 20% or more as in the present invention, the surface of the silicon wafer is oxidized and suddenly enters the silicon wafer. Oxygen (O 2 ) and Interstitial-Si (hereinafter referred to as “i-Si”) are introduced (FIG. 3A). After that, during the high temperature treatment, oxygen contained in the inner wall oxide film formed on the inner wall of the COP is dissolved in the silicon wafer and is generated as solid solution oxygen (Oi) in the wafer (FIG. 3B). The inner wall oxide film of the COP is removed by the generation of the dissolved oxygen (Oi), and the COP disappears by filling the i-Si introduced into the COP from which the inner wall oxide film has been removed, so-called DZ (Detented Zone). ) Layer is formed (FIG. 3C). Although not shown, the oxygen precipitates present in the DZ layer disappear with the disappearance of the COP.
なお、形成されたDZ層には、前記固溶酸素が残存する状態となる(図3(c))。従って、前記DZ層における固溶酸素濃度が高くなるため、ウェーハ裏面等から応力により発生した転位が前記固溶酸素によりピンニングされるため、転位の伸張を抑制することができる。 Note that the solid solution oxygen remains in the formed DZ layer (FIG. 3C). Accordingly, since the concentration of dissolved oxygen in the DZ layer is increased, dislocations generated by stress from the back surface of the wafer or the like are pinned by the dissolved oxygen, and therefore, the extension of dislocations can be suppressed.
また、前記DZ層は格子間シリコンの導入により格子間シリコン過飽和の状態となるため、急速加熱・急速冷却熱処理後の熱処理(例えば、デバイス工程における熱処理)において、前記DZ層内に固溶酸素が再析出されるのを防止することができる。 In addition, since the DZ layer becomes supersaturated with interstitial silicon due to the introduction of interstitial silicon, in the heat treatment after the rapid heating / cooling heat treatment (for example, heat treatment in the device process), dissolved oxygen is present in the DZ layer. Reprecipitation can be prevented.
なお、本発明に係わるシリコンウェーハの製造方法では、ウェーハの表面近傍にCOPが残存してしまう場合がある。図4は、本発明に係わるLSTD密度が低減されるメカニズムにおいて、ウェーハの表面近傍のCOPが残存するメカニズムを説明するための概念図である。 In the silicon wafer manufacturing method according to the present invention, COP may remain near the surface of the wafer. FIG. 4 is a conceptual diagram for explaining the mechanism in which the COP in the vicinity of the wafer surface remains in the mechanism for reducing the LSTD density according to the present invention.
本発明のように酸素分圧が20%以上と高い酸化性ガス雰囲気中で急速加熱・急速冷却熱処理を行うと、ウェーハの表面近傍は酸素過飽和の状態となる。そのため、表面近傍に発生しているCOPの内壁に形成された内壁酸化膜に含まれる酸素がウェーハ内に溶解されにくくなる。従って、ウェーハの表面近傍に形成されたCOPの内壁酸化膜は残存してしまう状態となり、この残存した内壁酸化膜が形成されたCOP内部には導入されたi−Siが埋まらないため、表面近傍のCOPを消滅することができない場合がある(図4(a)〜(c))。 When rapid heating / cooling heat treatment is performed in an oxidizing gas atmosphere having a high oxygen partial pressure of 20% or more as in the present invention, the vicinity of the surface of the wafer is in an oxygen supersaturated state. Therefore, oxygen contained in the inner wall oxide film formed on the inner wall of the COP generated near the surface is hardly dissolved in the wafer. Therefore, the COP inner wall oxide film formed in the vicinity of the wafer surface remains, and the introduced i-Si is not buried inside the COP in which the remaining inner wall oxide film is formed. In some cases, the COP cannot be eliminated (FIGS. 4A to 4C).
このような場合には、ウェーハの表面近傍に残存したCOPを研磨により除去することで、Grown−in欠陥が少ない高品質なシリコンウェーハを容易に製造することができる。 In such a case, a high-quality silicon wafer with few grown-in defects can be easily manufactured by removing the COP remaining in the vicinity of the surface of the wafer by polishing.
なお、この研磨は、周知技術である仕上げ研磨のみで行ってもよく、周知技術である二次研磨と仕上げ研磨とを併用して行ってもよい。 Note that this polishing may be performed only by the finish polishing that is a well-known technique, or may be performed by using a combination of secondary polishing and finish polishing that are well-known techniques.
前記最高到達温度T1は、1350℃以上1380℃以下であることがより好ましい。 The maximum temperature T 1 is more preferably 1350 ° C. or higher and 1380 ° C. or lower.
このような構成を備えることで、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Grown−in欠陥の低減力を更に向上させることができる。詳細は実施例にて後述する。 By providing such a configuration, it is possible to further improve the ability to reduce Grown-in defects while suppressing the occurrence of slip during the rapid heating / cooling heat treatment. Details will be described later in Examples.
前記急速加熱・急速冷却熱処理により形成されたシリコン酸化膜のウェーハ面内における膜厚バラツキは、前記膜厚の最大値をtOXmax、前記膜厚の最小値をtOXmin、前記膜厚の平均値をtOXaveとしたとき、(tOXmax−tOXmin)/(tOXave)で計算される比が1.5%以内であることが好ましい。 The film thickness variation in the wafer surface of the silicon oxide film formed by the rapid heating / cooling heat treatment is such that the maximum value of the film thickness is t OX max, the minimum value of the film thickness is t OX min, When the average value is t OX ave, the ratio calculated by (t OX max−t OX min) / (t OX ave) is preferably within 1.5%.
このような構成を備えることで、急速加熱・急速冷却熱処理時におけるスリップの発生を更に抑制することができる。 By providing such a configuration, it is possible to further suppress the occurrence of slip during the rapid heating / cooling heat treatment.
なお、前記膜厚の比は、急速加熱・急速冷却熱処理を行ったシリコンウェーハの表面に形成されたシリコン酸化膜の膜厚を、エリプソメトリ法を用いて測定し、算出することができる。また、前記膜厚の比の制御は、図1に示すRTP装置10で説明すると、反応管20の上部に離間して配置された複数のランプ30の個別制御(ON−OFF制御や、発光する光の発光強度の制御等)や、雰囲気ガスの流量等の制御により行うことができる。 The film thickness ratio can be calculated by measuring the film thickness of a silicon oxide film formed on the surface of a silicon wafer subjected to rapid heating / cooling heat treatment using an ellipsometry method. Further, the control of the ratio of the film thickness will be described with reference to the RTP apparatus 10 shown in FIG. 1. For example, the control of the light emission intensity) and the flow rate of the atmospheric gas.
前記急速加熱・急速冷却熱処理前のシリコンウェーハの少なくともデバイス活性領域に存在する過飽和の空孔型点欠陥の凝集体は、該凝集体と同じ体積を有する球の直径に換算した大きさが最大で180nm以下であることが好ましい。 Aggregates of supersaturated vacancy-type point defects existing in at least the device active region of the silicon wafer before the rapid heating / cooling heat treatment have a maximum size in terms of the diameter of a sphere having the same volume as the aggregate. It is preferable that it is 180 nm or less.
このような構成を備えることで、前記急速加熱・急速冷却熱処理によって発生した過飽和の空孔型点欠陥の凝集体を確実に消滅させることができる。 By providing such a configuration, aggregates of supersaturated hole-type point defects generated by the rapid heating / cooling heat treatment can be surely eliminated.
なお、シリコン単結晶インゴットの育成時において、発生する過飽和の空孔型点欠陥の凝集体を前述した大きさ以下にするためには、窒素ドープ処理を行うことで達成することができる。このような窒素ドープ処理は、例えば、石英ルツボに多結晶シリコンを充填する際に、窒化シリコン膜が形成されたシリコンウェーハを合わせて充填することで行うことができる。 In order to reduce the supersaturated vacancy-type point defect aggregates generated during the growth of the silicon single crystal ingot to be equal to or smaller than the above-described size, it can be achieved by performing nitrogen doping treatment. Such nitrogen doping treatment can be performed, for example, by filling together a silicon wafer on which a silicon nitride film is formed when filling a quartz crucible with polycrystalline silicon.
しかしながら、このような窒素ドープ処理は、育成したシリコン単結晶インゴットの直胴部の上部から下部にかけて窒素のドープ量が徐々に増加する傾向がある。このような場合には、育成したシリコン単結晶インゴットの軸方向におけるGrown−in欠陥のサイズ及び密度は不均一になる。そのため、シリコン単結晶インゴットの軸方向においてGrown−in欠陥のサイズ及び密度のバラツキが生じることになる。従って、シリコン単結晶インゴットを加工し、かつ前述した急速加熱・急速冷却熱処理を行って得られるシリコンウェーハの品質に、ロット間、すなわち、同シリコン単結晶インゴット内において大きいバラツキが生じることになる。 However, such nitrogen doping treatment tends to gradually increase the doping amount of nitrogen from the upper part to the lower part of the straight body part of the grown silicon single crystal ingot. In such a case, the size and density of the grown-in defects in the axial direction of the grown silicon single crystal ingot are not uniform. As a result, the size and density of the grown-in defects vary in the axial direction of the silicon single crystal ingot. Accordingly, the quality of the silicon wafer obtained by processing the silicon single crystal ingot and performing the rapid heating / cooling heat treatment described above varies greatly between lots, that is, within the silicon single crystal ingot.
なお、本発明に係わる急速加熱・急速冷却熱処理におけるGrown−in欠陥の低減力は向上しているため、このような窒素ドープ処理を行わなくても、すなわち、窒素ドープ処理により、過飽和な空孔型点欠陥の凝集体を小さくしなくても、後工程である急速加熱・急速冷却熱処理でこれらを低減させることができる。 In addition, since the ability to reduce the grown-in defects in the rapid heating / rapid cooling heat treatment according to the present invention has been improved, supersaturated vacancies can be obtained without performing such nitrogen doping treatment, that is, by nitrogen doping treatment. Even if the agglomerates of mold point defects are not reduced, these can be reduced by rapid heating / cooling heat treatment, which is a subsequent process.
従って、前述した急速加熱・急速冷却熱処理を備えた本発明に係わるシリコンウェーハの製造方法では、前記シリコン単結晶インゴットの育成を、窒素ノンドープにて行っても、シリコン単結晶育成時に発生した過飽和の空孔型点欠陥の凝集体を低減させることができ、更に、シリコン単結晶インゴットの軸方向におけるGrown−in欠陥のサイズ及び密度のバラツキを安定化させることもできる。 Therefore, in the method for producing a silicon wafer according to the present invention having the rapid heating / cooling heat treatment described above, even if the silicon single crystal ingot is grown with nitrogen non-doping, the supersaturation generated during the growth of the silicon single crystal is not caused. Agglomerates of vacancy-type point defects can be reduced, and variation in the size and density of grown-in defects in the axial direction of the silicon single crystal ingot can also be stabilized.
なお、シリコン単結晶インゴットの育成を、窒素ノンドープにて行うことで、前述した急速加熱・急速冷却熱処理により消すことが難しい大きさ(最大で180nmを超えるもの)の過飽和の空孔型点欠陥の凝集体が発生する場合には、窒素ノンドープと高速引上げと併用して行うことで、前述した急速加熱・急速冷却熱処理によって消滅できる範囲まで過飽和の空孔型点欠陥の凝集体の大きさを小さくすることができる。なお、ここでいう高速引上げとは、直径300mmのシリコンウェーハを製造する場合は、平均1.2mm/min以上のことをさし、直径200mmのシリコンウェーハを製造する場合は、平均1.8mm/min以上のことをいう。 In addition, by growing silicon single crystal ingots with nitrogen non-doping, supersaturated vacancy type point defects with a size that is difficult to eliminate by the rapid heating / cooling heat treatment described above (those exceeding 180 nm at the maximum) When aggregates are generated, it is performed in combination with nitrogen non-doping and high-speed pulling to reduce the size of supersaturated vacancy-type point defect aggregates to the extent that they can be eliminated by the rapid heating / cooling heat treatment described above. can do. The high speed pulling here means an average of 1.2 mm / min or more when manufacturing a silicon wafer having a diameter of 300 mm, and an average of 1.8 mm / min when manufacturing a silicon wafer having a diameter of 200 mm. It means more than min.
前記シリコン単結晶インゴット中の固溶酸素濃度が5×1017atoms/cm3以上1.3×1018atoms/cm3以下の範囲内であることが好ましい。
なお、本明細書中の固溶酸素濃度は、1970-1979年度版Old ASTM基準の換算係数から求めた値である。
It is preferred dissolved oxygen concentration in the silicon single crystal ingot is in the range of 5 × 10 17 atoms / cm 3 or more 1.3 × 10 18 atoms / cm 3 or less.
In addition, the solid solution oxygen concentration in this specification is a value obtained from a conversion factor based on the 1970-1979 edition Old ASTM standard.
現書りき、前述したける窒素の固溶限界表面粗さの修正を目的とするやこのような構成を備えることで、急速加熱・急速冷却熱処理におけるLSTD密度の減少率が比較的大きく、酸素析出物密度が高いシリコンウェーハを得ることができる。 At present, with the purpose of correcting the solid solution limit surface roughness of nitrogen as described above, the LSTD density reduction rate in the rapid heating / cooling heat treatment is relatively large due to the provision of such a configuration. A silicon wafer having a high material density can be obtained.
次に、実施例により本発明の効果について具体的に説明するが、本発明は下記の実施例に限定されるものではない。 Next, the effects of the present invention will be specifically described by way of examples, but the present invention is not limited to the following examples.
(実施例1)
CZ法により、P型、結晶面方位(001)、固溶酸素濃度[Oi]1.2×1018atoms/cm3(Old ASTMによる換算係数からの算出値)、抵抗23〜25Ω/cmであるシリコン単結晶インゴットを作製した。
Example 1
By CZ method, P-type, crystal plane orientation (001), dissolved oxygen concentration [Oi] 1.2 × 10 18 atoms / cm 3 (calculated from conversion factor by Old ASTM), resistance 23-25 Ω / cm A silicon single crystal ingot was produced.
この際、窒化珪素膜で被膜されたシリコンウェーハを投入する窒素ドープ処理を行い、引上速度を平均で1.2mm/minに調整すると共に、シリコン単結晶の育成時に転位クラスタが発生しないように、引上速度Vと、1300℃における結晶軸方向の温度勾配Gを制御することでV/Gを制御しながら引き上げを行った。 At this time, nitrogen doping treatment is performed by introducing a silicon wafer coated with a silicon nitride film, the pulling speed is adjusted to 1.2 mm / min on average, and dislocation clusters are not generated during the growth of the silicon single crystal. The pulling-up speed V and the temperature gradient G in the crystal axis direction at 1300 ° C. were controlled, and the pulling was performed while controlling V / G.
次に、得られたシリコン単結晶インゴットを、ワイヤソーによりウェーハ状に切断し、ベベル加工、ラッピング、エッチング、研磨を施して、両面研磨された直径が300mmのシリコンウェーハを作製した。 Next, the obtained silicon single crystal ingot was cut into a wafer shape with a wire saw and subjected to bevel processing, lapping, etching, and polishing, and a double-side polished silicon wafer having a diameter of 300 mm was produced.
次に、作製したシリコンウェーハを同ロットで数枚サンプリングし、そのサンプリングしたシリコンウェーハのデバイス面のGrown−in欠陥を、AFM
(原子間力顕微鏡:Atomic Force Microscopy)で観察した。観察したGrown-in欠陥と同じ体積を有する球の直径に換算した大きさの最大値を測定した。その結果、本実施例で測定されたCOPの大きさの最大値は100nmであった。
Next, several samples of the produced silicon wafer were sampled in the same lot, and the grown-in defect on the device surface of the sampled silicon wafer was determined as AFM.
Observation was carried out with an atomic force microscope (Atomic Force Microscope). The maximum value in terms of the diameter of a sphere having the same volume as the observed Grown-in defect was measured. As a result, the maximum value of the COP size measured in this example was 100 nm.
次に、図1に示すようなRTP装置10を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。本実施例では、図2に示す温度プロセスのうち、T0:500℃、ΔTu:75℃/sec、t:15sec、ΔTd:25℃/secを共通条件とし、T1を1250℃から1400℃の範囲で、かつ、雰囲気ガスをArと酸素の混合ガスを用いて、この混合ガスにおける酸素ガスの分圧を0%(Ar100%ガス)、10%、20%、30%、40%、100%(酸素100%ガス)と振って、それぞれ急速加熱・急速冷却熱処理を行った。この時の温度は、図1に示すようなウェーハ支持部40のステージ40bに埋め込まれた複数の放射温度計50によって測定されたウェーハWの下部のウェーハ径方向におけるウェーハ面内の9点の平均温度である。 Next, using the RTP apparatus 10 as shown in FIG. 1, the silicon wafer produced was subjected to rapid heating / cooling heat treatment. In the present embodiment, among the temperature processes shown in FIG. 2, T 0 : 500 ° C., ΔTu: 75 ° C./sec, t: 15 sec, ΔTd: 25 ° C./sec are common conditions, and T 1 is 1250 ° C. to 1400 ° C. And the atmospheric gas is a mixed gas of Ar and oxygen, and the partial pressure of oxygen gas in this mixed gas is 0% (Ar 100% gas), 10%, 20%, 30%, 40%, 100 % (Oxygen 100% gas) and rapid heating / cooling heat treatment was performed, respectively. The temperature at this time is an average of nine points in the wafer surface in the wafer radial direction below the wafer W measured by a plurality of radiation thermometers 50 embedded in the stage 40b of the wafer support 40 as shown in FIG. Temperature.
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、LSTD密度及びスリップ長を測定した。LSTD密度は、レイテックス社製MO601を用い、レーザ波長を680nm、進入深さを5μmに調整して測定した。また、スリップ長は、リガク社製X線トポグラフィ(XRT300、400回折)にて測定した。 Next, the LSTD density and the slip length were measured on the silicon wafer subjected to the rapid heating / cooling heat treatment. The LSTD density was measured by using MO601 manufactured by Raytex Co., Ltd., adjusting the laser wavelength to 680 nm and the penetration depth to 5 μm. The slip length was measured by X-ray topography (XRT300, 400 diffraction) manufactured by Rigaku Corporation.
図5は、実施例1での急速加熱・急速冷却熱処理後の各条件におけるLSTD密度及び全スリップ長の発生状況を表す結果図である。横軸はRTP処理温度(℃)であり、第1縦軸(紙面左側の縦軸)はLSTD密度(個/cm2)であり、第2縦軸(紙面右側の縦軸)は全スリップ長(mm)である。ここでいう全スリップ長とはウェーハ全体をX線トポグラフィで測定し、ウェーハ全体で確認された複数のスリップの各々の長さを測定し、すべてのスリップの長さの合計値のことをいう。また、図5にプロットされた各点は、◆が酸素分圧0%、□が酸素分圧10%、△が酸素分圧20%、○が酸素分圧30%、▲が酸素分圧40%、■が酸素分圧100%の各々の雰囲気ガス条件でのRTP処理温度に対するLSTD密度を表すプロットデータであり、×は、酸素分圧が20%のときに発生した全スリップ長のプロットデータである。 FIG. 5 is a result diagram showing the LSTD density and the occurrence state of the total slip length under each condition after the rapid heating / cooling heat treatment in Example 1. The horizontal axis is the RTP treatment temperature (° C.), the first vertical axis (left side of the vertical axis) is LSTD density (pieces / cm 2), a second vertical axis (right side of the vertical axis) is the total slip length (Mm). The total slip length here refers to the total value of the lengths of all the slips obtained by measuring the entire wafer by X-ray topography, measuring the length of each of the plurality of slips confirmed on the entire wafer. In addition, each point plotted in FIG. 5 is: ◆ is oxygen partial pressure 0%, □ is oxygen partial pressure 10%, Δ is oxygen partial pressure 20%, ○ is oxygen partial pressure 30%, and ▲ is oxygen partial pressure 40 % And ■ are plot data representing the LSTD density with respect to the RTP treatment temperature under each atmospheric gas condition with an oxygen partial pressure of 100%, and x is a plot data of the total slip length generated when the oxygen partial pressure is 20%. It is.
図5に示すように、酸素分圧が20%以上の場合には、酸素分圧が10%以下の場合と比べて顕著にLSTD密度が低減されているのが確認できる。また、RTP処理温度においても1300℃以上で大きくLSTD密度の低減が確認され、更に、1350℃以上では、LSTD密度がかなりの低密度で安定化しているのが確認できる。また、全スリップ長については、1380℃までは若干ながら増加する傾向があるものの、1380℃を超えると大きく増加してしまう傾向が確認できる。なお、この全スリップ長のプロットデータは、酸素分圧が20%のときのものであるが、他の条件でも同様な傾向を有していたため、図5中ではその他の条件は省略している。 As shown in FIG. 5, when the oxygen partial pressure is 20% or more, it can be confirmed that the LSTD density is significantly reduced as compared with the case where the oxygen partial pressure is 10% or less. In addition, it is confirmed that the LSTD density is greatly reduced at 1300 ° C. or higher at the RTP processing temperature, and that the LSTD density is stabilized at a considerably low density at 1350 ° C. or higher. Further, the total slip length tends to increase slightly up to 1380 ° C., but it can be confirmed that the total slip length greatly increases when it exceeds 1380 ° C. The plot data of the total slip length is obtained when the oxygen partial pressure is 20%. However, since the same tendency was observed under other conditions, the other conditions are omitted in FIG. .
以上より、図5に示すように、LSTD密度の低減が大きく、かつ、スリップの発生を少なく抑える効果がある条件は、酸素分圧が20%以上100%以下であり、かつ、RTP処理温度が1300℃以上1380℃以下、好ましくは、1350℃以上1380℃以下であることが確認できる。 From the above, as shown in FIG. 5, the conditions under which the reduction in the LSTD density is large and the effect of suppressing the occurrence of slip are as follows: the oxygen partial pressure is 20% or more and 100% or less, and the RTP treatment temperature is It can be confirmed that the temperature is 1300 ° C. or higher and 1380 ° C. or lower, preferably 1350 ° C. or higher and 1380 ° C. or lower.
(実施例2)
CZ法により、P型、結晶面方位(001)、固溶酸素濃度[Oi]1.0×1018atoms/cm3(Old ASTMによる換算係数からの算出値)、抵抗28〜30Ω/cmであり、その他は実施例1と同様な方法で、両面研磨された直径が300mmのシリコンウェーハを作製した。
(Example 2)
By CZ method, P-type, crystal plane orientation (001), dissolved oxygen concentration [Oi] 1.0 × 10 18 atoms / cm 3 (calculated from conversion factor by Old ASTM), resistance 28-30 Ω / cm There were others, and a silicon wafer having a diameter of 300 mm polished on both sides was produced in the same manner as in Example 1.
次に、作製したシリコンウェーハを同ロットで数枚サンプリングし、そのサンプリングしたシリコンウェーハのデバイス面のGrown−in欠陥を、AFM
(原子間力顕微鏡:Atomic Force Microscopy)で観察した。観察したGrown−in欠陥と同じ体積を有する球の直径に換算した大きさの最大値を測定した。その結果、本実施例で測定されたCOPの大きさの最大値は100nmであった。
Next, several samples of the produced silicon wafer were sampled in the same lot, and the grown-in defect on the device surface of the sampled silicon wafer was determined as AFM.
Observation was carried out with an atomic force microscope (Atomic Force Microscope). The maximum value in terms of the diameter of a sphere having the same volume as the observed Grown-in defect was measured. As a result, the maximum value of the COP size measured in this example was 100 nm.
次に、図1に示すようなRTP装置10を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。本実施例では、図2に示す温度プロセスのうち、T0:500℃、ΔTu:75℃/sec、t:15sec、ΔTd:25℃/sec、雰囲気ガス:酸素ガス100%を共通条件とし、T1を、1300℃、1350℃、1380℃の3条件で、急速加熱・急速冷却熱処理後、ウェーハ表面に形成される酸化膜の膜厚バラツキが変化するように、サンプル毎に処理条件を調整して、急速加熱・急速冷却熱処理を行った。 Next, using the RTP apparatus 10 as shown in FIG. 1, the silicon wafer produced was subjected to rapid heating / cooling heat treatment. In the present embodiment, among the temperature processes shown in FIG. 2, T 0 : 500 ° C., ΔTu: 75 ° C./sec, t: 15 sec, ΔTd: 25 ° C./sec, atmospheric gas: oxygen gas 100% are common conditions, the T 1, 1300 ℃, 1350 ℃ , in three conditions of 1380 ° C., after rapid thermal heat treatment, as the film thickness variation of the oxide film formed on the wafer surface changes, adjusting the processing conditions for each sample Then, rapid heating / cooling heat treatment was performed.
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、急速加熱・急速冷却熱処理で形成される酸化膜の膜厚バラツキ及びスリップ長を測定した。膜厚バラツキは、ルドルフリサーチ社製AutoELIIIを用いてエリプソメトリ法にて行い、測定位置を図6に示すように、ウェーハの中心(距離0mm)及びウェーハ中心からウェーハの半径方向に向かって40mm、75mm、110mm、145mmの計9点測定を行い、前記9点測定における前記膜厚の最大値tOXmax、最小値tOXmin、平均値tOXaveを算出し、(tOXmax−tOXmin)/(tOXave)で計算される比、すなわち、膜厚バラツキを算出した。また、スリップ長は、実施例1と同様にリガク社製X線トモグラフィにて測定した。 Next, the thickness variation and the slip length of the oxide film formed by the rapid heating / rapid cooling heat treatment were measured on the silicon wafer subjected to the rapid heating / cooling heat treatment. The film thickness variation is performed by the ellipsometry method using AutoELIII made by Rudolf Research, and the measurement position is 40 mm from the wafer center (distance 0 mm) and from the wafer center toward the radial direction of the wafer, as shown in FIG. A total of nine points of 75 mm, 110 mm, and 145 mm are measured, and a maximum value t OX max, a minimum value t OX min, and an average value t OX ave of the nine-point measurement are calculated, and (t OX max−t OX The ratio calculated by (min) / (t OX ave), that is, the film thickness variation was calculated. The slip length was measured by X-ray tomography manufactured by Rigaku Corporation in the same manner as in Example 1.
図7は、実施例2に係わる急速加熱・急速冷却熱処理後の膜厚バラツキに対するスリップ長の発生状況を表す結果図である。横軸は酸化膜の膜厚バラツキ(%)であり、縦軸は、そのときの全スリップ長(mm)である。また、図7のプロットされた各点は、◇が1300℃、□が1350℃、△が1380℃である。 FIG. 7 is a result diagram showing the occurrence of slip length with respect to film thickness variation after the rapid heating / cooling heat treatment according to the second embodiment. The horizontal axis represents the thickness variation (%) of the oxide film, and the vertical axis represents the total slip length (mm) at that time. In addition, each point plotted in FIG. 7 is 1300 ° C. for □, 1350 ° C. for □, and 1380 ° C. for Δ.
図7に示すように、ウェーハ面内の膜厚バラツキの増加に伴い、全スリップ長も増加する傾向があることが確認できる。また、温度が高くなると、全スリップ長も増加する傾向が確認できる。なお、図7に示すように、膜厚バラツキが1.5%以下である場合には全スリップ長の発生は軽微であり、より好ましいことが確認できる。 As shown in FIG. 7, it can be confirmed that the total slip length tends to increase as the film thickness variation in the wafer surface increases. Moreover, when temperature rises, the tendency for total slip length to also increase can be confirmed. In addition, as shown in FIG. 7, when the film thickness variation is 1.5% or less, the occurrence of the total slip length is slight and it can be confirmed that it is more preferable.
(実施例3)
CZ法により、P型、結晶面方位(001)、抵抗23〜25Ω/cmであり、かつ、固溶酸素濃度を0.3×1018atoms/cm3〜1.5×1018atoms/cm3の範囲で振ったシリコン単結晶インゴットを各々作成し、その他は実施例1と同様な方法で、固溶酸素濃度が異なる両面研磨された直径が300mmのシリコンウェーハを作製した。
(Example 3)
According to CZ method, P type, crystal plane orientation (001), resistance 23 to 25 Ω / cm, and solid solution oxygen concentration is 0.3 × 10 18 atoms / cm 3 to 1.5 × 10 18 atoms / cm Each of the silicon single crystal ingots shaken in the range of 3 was prepared, and the other methods were the same as in Example 1 to prepare a silicon wafer having a diameter of 300 mm that was polished on both sides with different solid solution oxygen concentrations.
この時の固溶酸素濃度は、FTIR(Fourier Transform Infrared Spectrometer:アクセントオプティカルテクノロジー社製QS−612)により測定した値である。 The solid solution oxygen concentration at this time is a value measured by FTIR (Fourier Transform Infrared Spectrometer: QS-612 manufactured by Accent Optical Technology).
次に、作製したシリコンウェーハを同ロットで数枚サンプリングし、そのサンプリングしたシリコンウェーハのデバイス面のGrown−in欠陥を、AFM(原子間力顕微鏡:Atomic Force Microscopy)で観察した。観察したGrown−in欠陥と同じ体積を有する球の直径に換算した大きさの最大値を測定した。その結果、本実施例で測定されたCOPの大きさの最大値は100nmであった。 Next, several silicon wafers were sampled in the same lot, and the grown-in defects on the device surface of the sampled silicon wafers were observed with an AFM (Atomic Force Microscope). The maximum value in terms of the diameter of a sphere having the same volume as the observed Grown-in defect was measured. As a result, the maximum value of the COP size measured in this example was 100 nm.
次に、図1に示すようなRTP装置10を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。本実施例では、図2に示す温度プロセスのうち、T0:500℃、ΔTu:75℃/sec、t:15sec、ΔTd:25℃/sec、雰囲気ガス:酸素ガス100%を共通条件とし、T1を1300℃、1350℃の2条件で、固溶酸素濃度が異なる各々のサンプルについて急速加熱・急速冷却熱処理を行った。なお、急速加熱・急速冷却熱処理前のシリコンウェーハの表面のLSTD密度を予め測定し、急速加熱・急速冷却熱処理後に一対一で対応できるように、シリコンウェーハにナンバリング処理を施してから、急速加熱・急速冷却熱処理処理を行った。 Next, using the RTP apparatus 10 as shown in FIG. 1, the silicon wafer produced was subjected to rapid heating / cooling heat treatment. In the present embodiment, among the temperature processes shown in FIG. 2, T 0 : 500 ° C., ΔTu: 75 ° C./sec, t: 15 sec, ΔTd: 25 ° C./sec, atmospheric gas: oxygen gas 100% are common conditions, T 1 and 1300 ° C., in two conditions of 1350 ° C., was rapid thermal heat treatment solution oxygen concentration is about each of the different samples. In addition, the LSTD density of the surface of the silicon wafer before the rapid heating / cooling heat treatment is measured in advance, and the silicon wafer is subjected to a numbering process so that it can be handled one-to-one after the rapid heating / cooling heat treatment. A rapid cooling heat treatment was performed.
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、LSTD密度を測定し、急速加熱・急速冷却熱処理前後のLSTD密度の変化からその減少率(急速加熱・急速冷却熱処理後のLSTD密度/急速加熱・急速冷却熱処理前のLSTD密度)を算出した。また、酸素析出物密度を測定した。急速加熱・急速冷却熱処理前後のLSTD密度は、実施例1と同様に、レイテックス社製MO601を用い、レーザ波長を680nm、進入深さを5μmに調整して測定した。また、酸素析出物密度は、IRトモグラフィ(レイテックス社製MO411)で行った。なお、このIRトモグラフィのサンプル評価前に、酸素析出熱処理として、酸素100%ガス雰囲気中、800℃で4時間の熱処理を行った後に、同ガス雰囲気(酸素100%ガス)中、1000℃で16時間の熱処理を行った。 Next, the LSTD density was measured for the silicon wafer subjected to the rapid heating / cooling heat treatment, and the decrease rate (LSTD after the rapid heating / cooling heat treatment was determined from the change in the LSTD density before and after the rapid heating / cooling heat treatment. Density / LSTD density before rapid heating / cooling heat treatment) was calculated. Moreover, the oxygen precipitate density was measured. As in Example 1, the LSTD density before and after the rapid heating / cooling heat treatment was measured by using MO601 manufactured by Raytex Co., Ltd., adjusting the laser wavelength to 680 nm and the penetration depth to 5 μm. The oxygen precipitate density was measured by IR tomography (MO411 manufactured by Raytex). Prior to the IR tomography sample evaluation, after heat treatment at 800 ° C. for 4 hours in an oxygen 100% gas atmosphere as an oxygen precipitation heat treatment, at 1000 ° C. in the same gas atmosphere (oxygen 100% gas). Heat treatment was performed for 16 hours.
図8は、実施例3に係わるシリコンウェーハの固溶酸素濃度に対するLSTD密度減少率及び酸素析出物密度を表す結果図である。 FIG. 8 is a result chart showing the LSTD density reduction rate and the oxygen precipitate density with respect to the solid solution oxygen concentration of the silicon wafer according to Example 3.
図8において横軸は固溶酸素濃度(×1018atoms/cm3)であり、第1縦軸(紙面左側の縦軸)はLSTD密度減少率(%)であり、第2縦軸(紙面右側の縦軸)は酸素析出物密度(/cm3)である。また、図8のプロットされた各点は、●が1300℃における各固溶酸素濃度に対するLSTD密度減少率に対応するプロットであり、■が、1350℃における各固溶酸素濃度に対するLSTD密度減少率に対応するプロットであり、○が、1300℃における各固溶酸素濃度に対する酸素析出物密度に対応するプロットであり、□が、1350℃における各固溶酸素濃度に対する酸素析出物密度に対応するプロットである。 In FIG. 8, the horizontal axis is the solid solution oxygen concentration (× 10 18 atoms / cm 3 ), the first vertical axis (the vertical axis on the left side of the paper) is the LSTD density reduction rate (%), and the second vertical axis (the paper surface). The right vertical axis) is the oxygen precipitate density (/ cm 3 ). Each plotted point in FIG. 8 is a plot corresponding to the LSTD density reduction rate for each solute oxygen concentration at 1300 ° C., and ■ is the LSTD density reduction rate for each solute oxygen concentration at 1350 ° C. Is a plot corresponding to the oxygen precipitate density for each solute oxygen concentration at 1300 ° C., and □ is a plot corresponding to the oxygen precipitate density for each solute oxygen concentration at 1350 ° C. It is.
図8に示すように、シリコンウェーハの固溶酸素濃度が増加すると、LSTD密度減少率は低下する傾向が確認できる。特に、固溶酸素濃度が1.3×1018atoms/cm3を超えるとその傾向は顕著である。これは、シリコンウェーハ中に酸素が多いため、COPの内壁酸化膜が消滅し難いためである。ただし、シリコンウェーハの固溶酸素濃度が少ない場合には酸素析出核が減少するため、急速加熱・急速冷却熱処理や酸素析出熱処理後の析出密度が減少するものと考えられる。特に、図8に示すように、固溶酸素濃度が0.5×1018atoms/cm3未満の場合はその傾向は顕著である。 As shown in FIG. 8, it can be confirmed that the LSTD density reduction rate tends to decrease as the solute oxygen concentration of the silicon wafer increases. In particular, when the concentration of dissolved oxygen exceeds 1.3 × 10 18 atoms / cm 3 , the tendency is remarkable. This is because the inner wall oxide film of the COP is difficult to disappear because of the large amount of oxygen in the silicon wafer. However, when the concentration of dissolved oxygen in the silicon wafer is small, the oxygen precipitation nuclei are reduced, and it is considered that the precipitation density after the rapid heating / cooling heat treatment or the oxygen precipitation heat treatment decreases. In particular, as shown in FIG. 8, the tendency is remarkable when the dissolved oxygen concentration is less than 0.5 × 10 18 atoms / cm 3 .
また、図8に示すように、シリコンウェーハの固溶酸素濃度が増加すると酸素析出物密度が増加する傾向にあり、固溶酸素濃度が0.7×1018atoms/cm3以上で、ほぼその増加傾向が均一化される。従って、酸素析出物密度の観点から見ると、シリコンウェーハの固溶酸素濃度は0.7×1018atoms/cm3以上であることがより好ましい。 Further, as shown in FIG. 8, when the concentration of dissolved oxygen in the silicon wafer increases, the density of oxygen precipitates tends to increase, and the concentration of dissolved oxygen is 0.7 × 10 18 atoms / cm 3 or more. The increasing trend is made uniform. Accordingly, from the viewpoint of oxygen precipitate density, the solid solution oxygen concentration of the silicon wafer is more preferably 0.7 × 10 18 atoms / cm 3 or more.
以上より、LSTD密度減少率が比較的大きく、酸素析出物密度が高い範囲は、図8に示すように、シリコンウェーハの固溶酸素濃度が0.5×1018atoms/cm3以上1.3×1018atoms/cm3以下の範囲であり、より好ましくは、0.7×1018atoms/cm3以上1.3×1018atoms/cm3以下の範囲である。この範囲とすることで、LSTD密度減少率が比較的大きく、酸素析出物密度が高く、より好ましいことがわかる。 From the above, in the range where the LSTD density reduction rate is relatively large and the oxygen precipitate density is high, the solid solution oxygen concentration of the silicon wafer is 0.5 × 10 18 atoms / cm 3 or more 1.3 as shown in FIG. The range is not more than × 10 18 atoms / cm 3 , more preferably not less than 0.7 × 10 18 atoms / cm 3 and not more than 1.3 × 10 18 atoms / cm 3 . By setting it as this range, it can be seen that the LSTD density reduction rate is relatively large and the oxygen precipitate density is high, which is more preferable.
(実施例4)
実施例1において、酸素分圧が20%〜100%、RTP処理温度を1300℃、1330℃、1350℃及び1380℃で急速加熱・急速冷却熱処理を行った各々のサンプルについて、実施例3で説明した酸素析出熱処理(酸素100%ガス雰囲気中、800℃で4時間の熱処理を行った後に、同ガス雰囲気(酸素100%ガス)中、1000℃で16時間の熱処理)を行い、その後、得られたサンプルについて、酸素析出物密度を評価し、これを実施例4とした。この酸素析出物密度の評価は、レイテックス社製BMD
Analyzer System MO411を用いて、ウェーハ表面から深さ50umまでの領域で行った。この酸素析出熱処理をいわゆるデバイス工程における熱処理と想定した。
Example 4
In Example 1, each sample subjected to rapid heating / cooling heat treatment at an oxygen partial pressure of 20% to 100% and RTP treatment temperatures of 1300 ° C., 1330 ° C., 1350 ° C. and 1380 ° C. will be described in Example 3. Oxygen precipitation heat treatment (heat treatment at 800 ° C. for 4 hours in a 100% oxygen gas atmosphere followed by heat treatment at 1000 ° C. for 16 hours in the same gas atmosphere (oxygen 100% gas)) and then obtained. The sample was evaluated for oxygen precipitate density, and this was designated as Example 4. The oxygen precipitate density was evaluated by BMD manufactured by Raytex.
An analyzer system MO411 was used in the region from the wafer surface to a depth of 50 μm. This oxygen precipitation heat treatment was assumed to be a heat treatment in a so-called device process.
なお、この実施例4における比較例として、実施例1において、酸素分圧が0%、10%で、かつ、RTP処理温度を1300℃、1330℃、1350℃及び1380℃で急速加熱・急速冷却熱処理を行ったサンプルについても同様な酸素析出熱処理を行い酸素析出物密度を評価した。 As a comparative example in Example 4, in Example 1, the oxygen partial pressure is 0% and 10%, and the RTP treatment temperatures are 1300 ° C, 1330 ° C, 1350 ° C, and 1380 ° C, and rapid heating and rapid cooling are performed. The sample subjected to the heat treatment was also subjected to the same oxygen precipitation heat treatment to evaluate the oxygen precipitate density.
その結果、酸素分圧が低いほど、およびRTP処理温度が低いほど、酸素析出物密度が高くなることが判った。すなわち、比較例として行ったサンプルは、実施例4に比べて酸素析出物密度が高かった。これは、酸素分圧が高く、かつRTP処理温度が高いほど、格子間シリコン濃度が増加して過飽和度が高くなっており、酸素析出熱処理による酸素析出を抑制しているためであると考えられる。 As a result, it was found that the lower the oxygen partial pressure and the lower the RTP treatment temperature, the higher the oxygen precipitate density. That is, the sample taken as a comparative example had a higher oxygen precipitate density than that of Example 4. This is considered to be because the higher the oxygen partial pressure and the higher the RTP treatment temperature, the higher the interstitial silicon concentration and the higher the degree of supersaturation, thereby suppressing oxygen precipitation due to oxygen precipitation heat treatment. .
以上の結果から、本発明に係わるシリコンウェーハの製造方法を用いて製造されたシリコンウェーハは、急速加熱・急速冷却熱処理後の熱処理(例えば、デバイス工程における熱処理)において、DZ層内に固溶酸素が再析出されるのを防止することができると考えられる。 From the above results, the silicon wafer manufactured using the method for manufacturing a silicon wafer according to the present invention has dissolved oxygen in the DZ layer in the heat treatment after the rapid heating / rapid cooling heat treatment (for example, heat treatment in the device process). It is thought that reprecipitation can be prevented.
10 RTP装置
20 反応管
30 ランプ
40 ウェーハ支持部
10 RTP device 20 Reaction tube 30 Lamp 40 Wafer support
Claims (8)
By applying the rapid heating / rapid cooling heat treatment, agglomerates of supersaturated vacancy-type point defects and oxygen precipitates existing in at least the device active region of the silicon wafer are eliminated to form a DZ layer, and the DZ layer is formed. 8. The method for producing a silicon wafer according to claim 1, wherein solid solution oxygen is introduced into the layer.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008198680A JP2010040587A (en) | 2008-07-31 | 2008-07-31 | Method of manufacturing silicon wafer |
| US12/512,492 US8476149B2 (en) | 2008-07-31 | 2009-07-30 | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| CN 200910157497 CN101638807B (en) | 2008-07-31 | 2009-07-30 | Silicon wafer, method for manufacturing the same and method for heat-treating the same |
| TW098125986A TWI410539B (en) | 2008-07-31 | 2009-07-31 | Silicon wafer, method of manufacturing the same, and method of heat treatment thereof |
| KR1020090070845A KR20100014191A (en) | 2008-07-31 | 2009-07-31 | Silicon wafer, method for manufacturing silicon wafer, and heat treatment method for silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008198680A JP2010040587A (en) | 2008-07-31 | 2008-07-31 | Method of manufacturing silicon wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010040587A true JP2010040587A (en) | 2010-02-18 |
Family
ID=41613977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008198680A Pending JP2010040587A (en) | 2008-07-31 | 2008-07-31 | Method of manufacturing silicon wafer |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2010040587A (en) |
| CN (1) | CN101638807B (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233556A (en) * | 2010-04-23 | 2011-11-17 | Covalent Materials Corp | Silicon wafer heat treatment method |
| JP2011243899A (en) * | 2010-05-21 | 2011-12-01 | Sumco Corp | Method for manufacturing silicon wafer |
| JP2013030723A (en) * | 2011-06-24 | 2013-02-07 | Covalent Materials Corp | Method of manufacturing silicon wafer |
| JP2013074139A (en) * | 2011-09-28 | 2013-04-22 | Globalwafers Japan Co Ltd | Heat treatment method for silicon wafer |
| KR20140001815A (en) * | 2010-07-14 | 2014-01-07 | 신에쯔 한도타이 가부시키가이샤 | Method of manufacturing silicon substrate, and silicon substrate |
| KR20140109945A (en) | 2012-01-11 | 2014-09-16 | 신에쯔 한도타이 가부시키가이샤 | Silicon single crystal wafer manufacturing method and electronic device |
| JP2015032810A (en) * | 2013-08-07 | 2015-02-16 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer and production method therefor |
| JP2015204326A (en) * | 2014-04-11 | 2015-11-16 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer heat treatment method and silicon wafer |
| CN109075076A (en) * | 2016-04-27 | 2018-12-21 | 环球晶圆日本股份有限公司 | silicon wafer |
| JP2019192831A (en) * | 2018-04-26 | 2019-10-31 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
| WO2021261309A1 (en) * | 2020-06-24 | 2021-12-30 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer and method for producing silicon wafer |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5572569B2 (en) * | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | Silicon substrate manufacturing method and silicon substrate |
| CN103384910B (en) * | 2012-02-23 | 2017-05-24 | 富士电机株式会社 | Semiconductor device manufacturing method |
| JP2018065710A (en) * | 2016-10-18 | 2018-04-26 | 信越化学工業株式会社 | Polycrystalline silicon block, polycrystalline silicon rod, and method for producing single crystal silicon |
| JP6711320B2 (en) * | 2017-06-26 | 2020-06-17 | 株式会社Sumco | Silicon wafer |
| DE102017219255A1 (en) * | 2017-10-26 | 2019-05-02 | Siltronic Ag | Semiconductor wafer of monocrystalline silicon |
| JP6844561B2 (en) * | 2018-03-09 | 2021-03-17 | 信越半導体株式会社 | Oxygen concentration evaluation method |
| CN108695155A (en) * | 2018-05-30 | 2018-10-23 | 厦门芯代集成电路有限公司 | A kind of manufacturing method that can accurately control the injection of IGBT holoe carriers |
| JP7632261B2 (en) * | 2021-12-17 | 2025-02-19 | 株式会社Sumco | Silicon wafer and its manufacturing method |
| CN114280072B (en) * | 2021-12-23 | 2023-06-20 | 宁夏中欣晶圆半导体科技有限公司 | Detection method of BMD in single crystal silicon |
| CN121185055A (en) * | 2025-11-20 | 2025-12-23 | 浙江晶科能源有限公司 | Solar cell sintering furnace, solar cell manufacturing method and solar cell |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377330A (en) * | 1989-08-21 | 1991-04-02 | Fujitsu Ltd | Processing of silicon single-crystal wafer |
| JPH1074771A (en) * | 1996-06-28 | 1998-03-17 | Sumitomo Sitix Corp | Heat treatment method for silicon single crystal wafer, heat treatment apparatus therefor, silicon single crystal wafer and method for producing the same |
| JPH11135510A (en) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JPH11150119A (en) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | Heat treatment method and apparatus for silicon semiconductor substrate |
| JP2000031150A (en) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Heat treatment method for silicon substrate, its substrate, and epitaxial wafer using the substrate |
| JP2001308101A (en) * | 2000-04-19 | 2001-11-02 | Mitsubishi Materials Silicon Corp | Heat treatment method for silicon wafer and silicon wafer |
| JP2003115491A (en) * | 2001-10-03 | 2003-04-18 | Sumitomo Mitsubishi Silicon Corp | Method for heat treating silicon semiconductor substrate |
| JP2004063685A (en) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| JP2005123241A (en) * | 2003-10-14 | 2005-05-12 | Shin Etsu Handotai Co Ltd | Silicon wafer and its manufacturing method |
| JP2006080348A (en) * | 2004-09-10 | 2006-03-23 | Shin Etsu Handotai Co Ltd | Soi substrate and manufacturing method therefor |
| JP2006344823A (en) * | 2005-06-09 | 2006-12-21 | Sumco Corp | Silicon wafer for IGBT and method for manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503594B2 (en) * | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
| JP3544676B2 (en) * | 1997-04-09 | 2004-07-21 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Method for manufacturing single crystal silicon ingot |
| JP2002231726A (en) * | 2001-02-01 | 2002-08-16 | Sumitomo Mitsubishi Silicon Corp | Method of heat-treating silicon wafer |
| JP4633977B2 (en) * | 2001-08-30 | 2011-02-16 | 信越半導体株式会社 | Annealed wafer manufacturing method and annealed wafer |
| DE10205084B4 (en) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Process for the thermal treatment of a silicon wafer and silicon wafer produced thereby |
| JP4806975B2 (en) * | 2005-06-20 | 2011-11-02 | 株式会社Sumco | Method for growing silicon single crystal |
| CN1940150A (en) * | 2005-09-27 | 2007-04-04 | 东芝陶瓷株式会社 | Method of manufacturing silicon wafer |
-
2008
- 2008-07-31 JP JP2008198680A patent/JP2010040587A/en active Pending
-
2009
- 2009-07-30 CN CN 200910157497 patent/CN101638807B/en active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377330A (en) * | 1989-08-21 | 1991-04-02 | Fujitsu Ltd | Processing of silicon single-crystal wafer |
| JPH1074771A (en) * | 1996-06-28 | 1998-03-17 | Sumitomo Sitix Corp | Heat treatment method for silicon single crystal wafer, heat treatment apparatus therefor, silicon single crystal wafer and method for producing the same |
| JPH11135510A (en) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JPH11150119A (en) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | Heat treatment method and apparatus for silicon semiconductor substrate |
| JP2000031150A (en) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Heat treatment method for silicon substrate, its substrate, and epitaxial wafer using the substrate |
| JP2001308101A (en) * | 2000-04-19 | 2001-11-02 | Mitsubishi Materials Silicon Corp | Heat treatment method for silicon wafer and silicon wafer |
| JP2003115491A (en) * | 2001-10-03 | 2003-04-18 | Sumitomo Mitsubishi Silicon Corp | Method for heat treating silicon semiconductor substrate |
| JP2004063685A (en) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| JP2005123241A (en) * | 2003-10-14 | 2005-05-12 | Shin Etsu Handotai Co Ltd | Silicon wafer and its manufacturing method |
| JP2006080348A (en) * | 2004-09-10 | 2006-03-23 | Shin Etsu Handotai Co Ltd | Soi substrate and manufacturing method therefor |
| JP2006344823A (en) * | 2005-06-09 | 2006-12-21 | Sumco Corp | Silicon wafer for IGBT and method for manufacturing the same |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233556A (en) * | 2010-04-23 | 2011-11-17 | Covalent Materials Corp | Silicon wafer heat treatment method |
| JP2011243899A (en) * | 2010-05-21 | 2011-12-01 | Sumco Corp | Method for manufacturing silicon wafer |
| KR20140001815A (en) * | 2010-07-14 | 2014-01-07 | 신에쯔 한도타이 가부시키가이샤 | Method of manufacturing silicon substrate, and silicon substrate |
| KR101684873B1 (en) | 2010-07-14 | 2016-12-09 | 신에쯔 한도타이 가부시키가이샤 | Method of manufacturing silicon substrate, and silicon substrate |
| JP2013030723A (en) * | 2011-06-24 | 2013-02-07 | Covalent Materials Corp | Method of manufacturing silicon wafer |
| JP2013074139A (en) * | 2011-09-28 | 2013-04-22 | Globalwafers Japan Co Ltd | Heat treatment method for silicon wafer |
| US9252025B2 (en) | 2012-01-11 | 2016-02-02 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon single crystal wafer and electronic device |
| KR20140109945A (en) | 2012-01-11 | 2014-09-16 | 신에쯔 한도타이 가부시키가이샤 | Silicon single crystal wafer manufacturing method and electronic device |
| KR101657351B1 (en) * | 2013-08-07 | 2016-09-13 | 글로벌웨어퍼스 재팬 가부시키가이샤 | Silicon wafer and method for manufacturing the same |
| KR20150017684A (en) * | 2013-08-07 | 2015-02-17 | 글로벌웨어퍼스 재팬 가부시키가이샤 | Silicon wafer and method for manufacturing the same |
| TWI556312B (en) * | 2013-08-07 | 2016-11-01 | 環球晶圓日本股份有限公司 | Silicon wafer and its manufacturing method |
| JP2015032810A (en) * | 2013-08-07 | 2015-02-16 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer and production method therefor |
| US10141180B2 (en) | 2013-08-07 | 2018-11-27 | Globalwafers Japan Co., Ltd. | Silicon wafer and method for manufacturing the same |
| JP2015204326A (en) * | 2014-04-11 | 2015-11-16 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer heat treatment method and silicon wafer |
| KR101829505B1 (en) * | 2014-04-11 | 2018-02-14 | 글로벌웨어퍼스 재팬 가부시키가이샤 | Method for heat treatment of silicon wafer and silicon wafer |
| CN109075076A (en) * | 2016-04-27 | 2018-12-21 | 环球晶圆日本股份有限公司 | silicon wafer |
| CN109075076B (en) * | 2016-04-27 | 2023-03-24 | 环球晶圆日本股份有限公司 | Silicon wafer |
| JP2019192831A (en) * | 2018-04-26 | 2019-10-31 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
| JP7051560B2 (en) | 2018-04-26 | 2022-04-11 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
| WO2021261309A1 (en) * | 2020-06-24 | 2021-12-30 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer and method for producing silicon wafer |
| JP2022006418A (en) * | 2020-06-24 | 2022-01-13 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer and method of manufacturing silicon wafer |
| JP7090295B2 (en) | 2020-06-24 | 2022-06-24 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafers and methods for manufacturing silicon wafers |
| US12371813B2 (en) | 2020-06-24 | 2025-07-29 | Globalwafers Japan Co., Ltd. | Silicon wafer and method for producing silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101638807B (en) | 2012-12-12 |
| CN101638807A (en) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010040587A (en) | Method of manufacturing silicon wafer | |
| US7977219B2 (en) | Manufacturing method for silicon wafer | |
| US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
| JP5578172B2 (en) | Annealed wafer manufacturing method and device manufacturing method | |
| KR101102336B1 (en) | Silicon Wafer and Manufacturing Method Thereof | |
| TWI548785B (en) | Silicon wafer and its manufacturing method | |
| TWI471940B (en) | Silicon substrate manufacturing method and silicon substrate | |
| JP2002187794A (en) | Silicon wafer and method for producing silicon single crystal used therein | |
| WO2009151077A1 (en) | Method for manufacturing silicon single crystal wafer, and silicon single crystal wafer | |
| KR101313462B1 (en) | Method for heat treating silicon wafer | |
| JP2016152370A (en) | Method of manufacturing silicon wafer | |
| US20100127354A1 (en) | Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof | |
| JP5944643B2 (en) | Heat treatment method for silicon wafer | |
| JP2002145697A (en) | Single crystal silicon wafer, ingot and method for manufacturing the same | |
| JP5997552B2 (en) | Heat treatment method for silicon wafer | |
| JP2011222842A (en) | Manufacturing method for epitaxial wafer, epitaxial wafer, and manufacturing method for imaging device | |
| JP5262021B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP2010040588A (en) | Silicon wafer | |
| JP2002198375A (en) | Semiconductor wafer heat treatment method and semiconductor wafer manufactured by the method | |
| JPH1192283A (en) | Silicon wafer and method for manufacturing the same | |
| KR101472183B1 (en) | Method for heat-treating silicon wafer | |
| JP5583053B2 (en) | Heat treatment method for silicon wafer | |
| JP2001284362A (en) | Silicon wafer manufacturing method | |
| JP2013175742A (en) | Epitaxial wafer manufacturing method, epitaxial wafer and imaging device manufacturing method | |
| JP2014168090A (en) | Manufacturing method of silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121206 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |