JP2010040560A - Chip ptc thermistor and its manufacturing method - Google Patents
Chip ptc thermistor and its manufacturing method Download PDFInfo
- Publication number
- JP2010040560A JP2010040560A JP2008198299A JP2008198299A JP2010040560A JP 2010040560 A JP2010040560 A JP 2010040560A JP 2008198299 A JP2008198299 A JP 2008198299A JP 2008198299 A JP2008198299 A JP 2008198299A JP 2010040560 A JP2010040560 A JP 2010040560A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ptc thermistor
- electrode layer
- chip
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】サーミスタ素子と外部電極の界面に抵抗を生じないチップ型PTCサーミスタを提供する。
【解決手段】正の抵抗温度特性を有するPTCサーミスタ素体2に対し、該PTCサーミスタ素体の互いに背反する第1および第2の端面2a、2bに各々、第1および第2の外部電極3、4を設けてなるチップ型PTCサーミスタ1であって、
前記第1および第2の外部電極がそれぞれ、背反方向に向けて積層する複数の電極形成層21、22、23、24からなり、前記複数の電極形成層のうち、前記PTCサーミスタ素体の第1および第2の端面に接合される電極形成層が第1電極層としてオーミック接触し、前記第1電極層がAgに加えてZnを含むことを特徴とする。
【選択図】図2A chip-type PTC thermistor that does not generate resistance at the interface between a thermistor element and an external electrode is provided.
For a PTC thermistor body 2 having a positive resistance temperature characteristic, first and second external electrodes 3 are respectively provided on first and second end faces 2a and 2b opposite to each other of the PTC thermistor body. 4 is a chip-type PTC thermistor 1 provided with
Each of the first and second external electrodes includes a plurality of electrode forming layers 21, 22, 23, and 24 that are stacked in a direction opposite to each other, and of the plurality of electrode forming layers, the first of the PTC thermistor element bodies An electrode forming layer joined to the first and second end faces is in ohmic contact as a first electrode layer, and the first electrode layer contains Zn in addition to Ag.
[Selection] Figure 2
Description
本発明は、過熱保護用素子または過電流保護用素子として用いられているチップ型PTCサーミスタおよびその製造方法に関するものである。
本発明におけるチップ型PTCサーミスタにあって、PTCとは、正温度特性:Positive Temperature Coefficientの略語表示であり、以下、本明細書を通してPTCという。
The present invention relates to a chip-type PTC thermistor used as an overheat protection element or an overcurrent protection element and a method for manufacturing the same.
In the chip-type PTC thermistor according to the present invention, PTC is an abbreviation display of positive temperature characteristic: hereinafter referred to as PTC throughout this specification.
一般に、チップ型サーミスタは、特許文献1に記載されているように、サーミスタ素体に対し、互いに背反する第1および第2の端面に、第1および第2の外部電極を設けて構成される。
なお、特許文献1に記載のものは、チップ型NTCサーミスタであり、NTCとは、負温度特性:Negative Temperature Coefficientの略語表示であり、PTCと逆方向の温度特性を有するものである。
In general, a chip-type thermistor is configured by providing first and second external electrodes on first and second end surfaces opposite to each other as described in
In addition, what is described in
この特許文献1に記載のチップ型サーミスタにおける第1および第2の外部電極は、サーミスタ素体の表面と接触する第1層の下地電極層により構成されており、該第1層の下地電極層として、Ag電極層が形成されている。また、このAg電極層の上に、第2層、第3層として湿式法でNi皮膜、Sn皮膜が形成されている。
The first and second external electrodes in the chip-type thermistor described in
しかし、特許文献2に記載されるように、PTCサーミスタ素子等の半導体からなるチップ型電子部品においては、サーミスタ素体に直接Agで第1層の下地電極層を形成すると、サーミスタ素体と第1層の下地電極層との間に界面抵抗が発生する。その結果、一般に界面に抵抗を生じないとされるIn−Ga簡易電極を用いたサーミスタ素子と比べ、抵抗が高くなる。
However, as described in
このように、PTCサーミスタ素子が、In−Ga簡易電極を用いたサーミスタ素子と比べ、抵抗が高くなる理由は、次のように考えられる。
すなわち、PTCサーミスタ素子がNTCサーミスタ素子に比べ抵抗が低く、さらには、PTCサーミスタ素子表面の比抵抗がNTCサーミスタのそれに比べ低いことが影響していると考えられる。
Thus, the reason why the resistance of the PTC thermistor element is higher than that of the thermistor element using the In—Ga simple electrode is considered as follows.
That is, it is considered that the PTC thermistor element has a lower resistance than the NTC thermistor element, and further, the specific resistance on the surface of the PTC thermistor element is lower than that of the NTC thermistor.
このことについて説明する。サーミスタの全抵抗を、
〔サーミスタの全抵抗〕=[サーミスタ素子の内部抵抗+サーミスタ素子と外部電極の界面抵抗+外部電極の内部抵抗]
と仮定して考えた場合、NTCサーミスタは、全抵抗が比較的大きく、また、サーミスタ素子と外部電極の界面抵抗がサーミスタ素子の内部抵抗に比べ低い。このため、サーミスタ素子と外部電極の界面抵抗は、全抵抗でみると無視できる。
This will be described. The total resistance of the thermistor,
[Total resistance of thermistor] = [Internal resistance of thermistor element + Interface resistance between thermistor element and external electrode + Internal resistance of external electrode]
Assuming that the NTC thermistor has a relatively large total resistance, the interface resistance between the thermistor element and the external electrode is lower than the internal resistance of the thermistor element. For this reason, the interface resistance between the thermistor element and the external electrode is negligible in terms of total resistance.
しかし、PTCサーミスタは、全抵抗がNTCサーミスタより低く、サーミスタ素子と外部電極の界面抵抗が、サーミスタ素子の内部抵抗と同等以上になる。このため、全抵抗は界面抵抗の存在により界面抵抗分だけ高くなる。また、界面抵抗自体もサーミスタ素子表面の比抵抗がNTCサーミスタのそれに比べ低いため、高くなることも考えられる。 However, the total resistance of the PTC thermistor is lower than that of the NTC thermistor, and the interface resistance between the thermistor element and the external electrode is equal to or higher than the internal resistance of the thermistor element. For this reason, the total resistance is increased by the interface resistance due to the presence of the interface resistance. Further, the interface resistance itself may be higher because the specific resistance of the thermistor element surface is lower than that of the NTC thermistor.
以上の問題を鑑みて、本発明では、サーミスタ素子と外部電極の界面に抵抗を生じないチップ型PTCサーミスタおよびその製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a chip-type PTC thermistor that does not cause resistance at the interface between the thermistor element and the external electrode, and a method for manufacturing the same.
本発明は、上記の目的を達成するにあたって、具体的には、PTCサーミスタ素体に対し、該PTCサーミスタ素体の互いに背反する第1および第2の端面に各々、第1および第2の外部電極を設けてなるチップ型PTCサーミスタであって、
前記第1および第2の外部電極がそれぞれ、背反方向に向けて積層する複数の電極形成層からなり、前記複数の電極形成層のうち、前記PTCサーミスタ素体の第1および第2の端面に接合される電極形成層が第1電極層としてオーミック接触し、前記第1電極層が、Agに加えてZnを含むことを特徴とするチップ型PTCサーミスタを構成するものである。
In order to achieve the above object, the present invention specifically relates to the PTC thermistor element body on the first and second end faces opposite to each other of the PTC thermistor element body, respectively. A chip type PTC thermistor provided with an electrode,
Each of the first and second external electrodes is composed of a plurality of electrode forming layers stacked in a reverse direction, and the first and second end faces of the PTC thermistor element body among the plurality of electrode forming layers. The electrode forming layer to be joined is in ohmic contact as a first electrode layer, and the first electrode layer includes Zn in addition to Ag, and constitutes a chip type PTC thermistor.
また、本発明は、PTCサーミスタ素体に対し、該PTCサーミスタ素体の互いに背反する第1および第2の端面に各々、第1および第2の外部電極を設けてなり、前記第1および第2の外部電極がそれぞれ、背反方向に向けて積層する複数の電極形成層からなるチップ型PTCサーミスタの製造方法であり、
前記PTCサーミスタ素体の第1および第2の端面に対して、オーミック接触するように、Agに加えてZnを含む第1電極層を形成する第1の工程と、
前記各第1電極層上に、Agと接合剤とからなる第2電極層を形成する第2の工程と、
前記各第2電極層上に、Niを含む少なくとも1種類の物質成分からなる第3電極層を形成する第3の工程と、
前記各第3電極層上に、Snを含む少なくとも1種類の物質成分からなる第4電極層を形成する第4の工程と、
を備えたことを特徴とするチップ型PTCサーミスタの製造方法を構成するものである。
According to the present invention, the first and second external electrodes are provided on the first and second end surfaces of the PTC thermistor body opposite to each other, respectively. Each of the two external electrodes is a manufacturing method of a chip-type PTC thermistor composed of a plurality of electrode forming layers laminated in the opposite direction,
A first step of forming a first electrode layer containing Zn in addition to Ag so as to make ohmic contact with the first and second end faces of the PTC thermistor body;
A second step of forming a second electrode layer made of Ag and a bonding agent on each of the first electrode layers;
A third step of forming a third electrode layer comprising at least one substance component containing Ni on each of the second electrode layers;
A fourth step of forming a fourth electrode layer comprising at least one substance component containing Sn on each of the third electrode layers;
A method for manufacturing a chip-type PTC thermistor is provided.
上記構成(チップ型PTCサーミスタおよびその製造方法)をとることにより、AgにZnを含有させた第1電極層が、PTCサーミスタ素体の第1および第2の端面に形成され、該端面とオーミック接触するため、界面抵抗の発生を抑えることができる。
ここで、Agに含有させる金属として、Znを用いているので、サーミスタ素体と第1電極層とをオーミック接触させながらも、外部電極の内部抵抗の増大を好適に抑制することができる。
By adopting the above configuration (chip-type PTC thermistor and manufacturing method thereof), first electrode layers containing Ag in Zn are formed on the first and second end faces of the PTC thermistor body, and the end faces and the ohmic contacts are formed. Because of the contact, the generation of interface resistance can be suppressed.
Here, since Zn is used as the metal contained in Ag, an increase in internal resistance of the external electrode can be suitably suppressed while the thermistor body and the first electrode layer are in ohmic contact.
さらに、本発明は、前記複数の電極形成層のうち、前記各第1電極層上に形成される電極形成層が第2電極層として、Agと接合剤とからなることを特徴とするものである。
上記構成をとることにより、AgにZnを含有させた第1電極層上に、Agと接合剤とからなる第2電極層が形成されるので、Agと接合剤とで電極層(第1電極層+第2電極層)を形成した場合と比較して、次のような有利な作用効果を奏することができる。
Furthermore, the present invention is characterized in that, among the plurality of electrode forming layers, the electrode forming layer formed on each first electrode layer is composed of Ag and a bonding agent as the second electrode layer. is there.
By adopting the above configuration, a second electrode layer made of Ag and a bonding agent is formed on the first electrode layer containing Ag in Zn. Therefore, the electrode layer (first electrode) is formed of Ag and the bonding agent. Compared with the case of forming (layer + second electrode layer), the following advantageous effects can be obtained.
すなわち、電極層自体の抵抗値を考慮すれば、その抵抗値の低さからAgと接合剤とで電極層を構成することが好ましい。しかしながら、Agと接合剤とで電極層を構成すると、上記したようにサーミスタ素子との間で非オーミック接触となり、界面抵抗が発生してしまう。これに対し、上記構成によれば、第1電極層がAgにZnを含有しているため、第1電極層とサーミスタ素子との間をオーミック接触として界面抵抗の発生を抑制しつつ、第2電極層をAgと接合剤とで形成することにより、電極層自体の抵抗値の増大を抑制することができる。 That is, when the resistance value of the electrode layer itself is taken into consideration, it is preferable that the electrode layer is composed of Ag and the bonding agent because of the low resistance value. However, when an electrode layer is composed of Ag and a bonding agent, non-ohmic contact is made with the thermistor element as described above, and interface resistance is generated. On the other hand, according to the above configuration, since the first electrode layer contains Zn in Ag, the second electrode layer and the thermistor element are brought into ohmic contact while suppressing generation of interface resistance. By forming the electrode layer with Ag and the bonding agent, an increase in the resistance value of the electrode layer itself can be suppressed.
さらに、本発明は、前記複数の電極形成層が、前記各第2電極層上に形成される電極形成層が第3電極層としてNiを含む少なくとも1種類の物質により構成されてなることを特徴とするものである。
上記構成をとることにより、第3電極層がNiを含有する物質により構成されるため、Agのマイグレーションを防止することができる。
Furthermore, the present invention is characterized in that the plurality of electrode forming layers are formed of at least one kind of substance containing Ni as a third electrode layer, the electrode forming layer formed on each second electrode layer. It is what.
By adopting the above configuration, Ag migration can be prevented because the third electrode layer is formed of a substance containing Ni.
さらに、本発明は、複数の電極形成層が第4電極層としてSnを含む少なくとも1種類の物質により構成されてなることを特徴とするものである。
上記構成をとることにより、第4電極層がSnを含む物質により構成されるため、実装時のはんだ濡れ性を向上させることができる。
Furthermore, the present invention is characterized in that the plurality of electrode formation layers are made of at least one kind of substance containing Sn as the fourth electrode layer.
By adopting the above configuration, the fourth electrode layer is made of a substance containing Sn, so that the solder wettability at the time of mounting can be improved.
さらに、本発明は、第1電極層が、Znを35〜55重量%、Agを40〜60重量%、接合剤(ガラスフリット等)を2〜8重量%含有してなることを特徴とするものである。
上記構成をとることにより、AgにZnを含有させた第1電極層が、PTCサーミスタ素体の第1および第2の端面に形成され、該端面と好適にオーミック接触するため、界面抵抗の発生を抑えることができる。
Furthermore, the present invention is characterized in that the first electrode layer contains 35 to 55% by weight of Zn, 40 to 60% by weight of Ag, and 2 to 8% by weight of a bonding agent (glass frit or the like). Is.
By adopting the above configuration, the first electrode layer containing Zn in Ag is formed on the first and second end faces of the PTC thermistor body, and preferably makes ohmic contact with the end faces, thereby generating interface resistance. Can be suppressed.
さらに、本発明は、前記第2電極層が、無機物成分のうち、Agを50〜90重量%含有してなることを特徴とするものである。
上記構成をとることにより、Agと接合剤とで形成した第2電極層と、AgにZnを含有させた第1電極層との間の接合強度も十分に維持することができ、かつ、電極層自体の抵抗値も抑制することができる。
Furthermore, the present invention is characterized in that the second electrode layer contains 50 to 90% by weight of Ag among inorganic components.
By taking the above configuration, the bonding strength between the second electrode layer formed of Ag and the bonding agent and the first electrode layer containing Ag in Zn can be sufficiently maintained, and the electrode The resistance value of the layer itself can also be suppressed.
上記の外部電極を用いることによりサーミスタ素子と外部電極の界面に抵抗を生じないチップ型PTCサーミスタを提供することができる。 By using the external electrode, it is possible to provide a chip-type PTC thermistor that does not generate resistance at the interface between the thermistor element and the external electrode.
以下、本発明によるチップ型PTCサーミスタについて、図面に示す具体的な一実施例に基づいて詳細に説明する。
図1は、本実施例の一形態におけるチップ型PTCサーミスタ1の斜視図であり、図2は、本発明によるチップ型PTCサーミスタであって、サーミスタ素体の一方の端面に第1の外部電極を、他方の端面に第2の外部電極を設けた基本構成例を示す概略的な断面図である。
図3は、本発明によるチップ型PTCサーミスタであって、サーミスタ素体に対して設けた第1の外部電極および第2の外部電極が、サーミスタ素体の四側面の一部を覆っている構成例を示す概略的な断面図である。
Hereinafter, a chip type PTC thermistor according to the present invention will be described in detail based on a specific embodiment shown in the drawings.
FIG. 1 is a perspective view of a chip-
FIG. 3 shows a chip-type PTC thermistor according to the present invention, in which the first external electrode and the second external electrode provided for the thermistor body cover a part of the four side surfaces of the thermistor body. It is a schematic sectional drawing which shows an example.
本発明によるチップ型PTCサーミスタ1は、PTCサーミスタ素体2に対し、該PTCサーミスタ素体2の互いに背反する第1の端面2a、第2の端面2bに対して各々、第1の外部電極3、第2の外部電極4を設けたものからなっている。前記第1および第2の外部電極3、4は、それぞれ背反方向に向けて積層する複数の電極形成層21、22、23、24からなっている。
The chip-
前記複数の電極形成層のうち、第1電極層21は、前記PTCサーミスタ素体2の第1および第2の端面2a、2bに対してオーミック接触するもので、Agに加えてZnを含んでいる。
第2電極層22は、前記各第1電極層21上(PTCサーミスタ素体2に接合される接合面と反対側の各背反面上)に、Agと接合剤とにより形成されてなる。、
第3電極層23は、前記各第2電極層22上(第1電極層21に接合される接合面と反対側の各背反面上)に、Niを含む少なくとも1種類の物質により構成されてなり、第4電極層24は、前記各第3電極層23上(第2電極層22に接合される接合面と反対側の各背反面上)に、Snを含む少なくとも1種類の物質により構成されてなる。
Of the plurality of electrode forming layers, the
The
The
本発明において、前記第1および第2の外部電極3、4を構成する複数の電極形成層における第1電極層21は、一例において、無機物成分のうち、Znを35〜55重量%、Agを40〜60重量%、接合剤(ガラスフリット等)を2〜8重量%含有することが好ましい。
In the present invention, the
さらに、前記第1および第2の外部電極3、4を構成する複数の電極形成層における第2電極層22は、無機物成分のうち、Agを50〜90重量%含有することが好ましい。
Further, the
次に、本発明によるチップ型PTCサーミスタ1の製造方法についての具体的な実施例に沿って説明する。
まず、チタン酸バリウムを主成分とするセラミックサーミスタ材料として、BaTiO3(Ba0.90Sr0.10)を主成分とし、この主成分に対して、副成分としてSiO2、MnO2、Y2O3をそれぞれ秤量し、ボールミルにて湿式混合し乾燥した。
Next, a specific example of a manufacturing method of the chip-
First, as a ceramic thermistor material containing barium titanate as a main component, BaTiO 3 (Ba 0.90 Sr 0.10 ) is used as a main component, and with respect to this main component, SiO 2 , MnO 2 , Y 2 as subcomponents. Each O 3 was weighed, wet-mixed in a ball mill and dried.
次に、このサーミスタ材料を、空気中で1100℃、2時間熱処理した後、再びボールミルにて湿式粉砕し乾燥した。この粉砕粉にポリビニルアルコールからなるバインダーを添加して造粒し、1cm2当たり800kgの圧力で縦50mm、横20mm、厚さ1.5mmの角板形状に成形した。次いでこの成形体を1300℃で2時間焼成し焼結体を得た。 Next, this thermistor material was heat-treated in air at 1100 ° C. for 2 hours, and then wet-pulverized again with a ball mill and dried. This pulverized powder was granulated by adding a binder made of polyvinyl alcohol, and formed into a square plate shape having a length of 50 mm, a width of 20 mm, and a thickness of 1.5 mm at a pressure of 800 kg per cm 2 . Next, this molded body was fired at 1300 ° C. for 2 hours to obtain a sintered body.
次に、この焼結体を研磨、切断によって形状が縦2.0mm、横1.2mm、厚さ0.9mmのサーミスタ素体2を得た。
Next, the sintered body was polished and cut to obtain a
[外部電極の構成比較]実施例1、比較例1〜3、従来例
[実施例1]
このサーミスタ素体2の1.2mm×0.9mmの端面2a、2bに、有機物系バインダーに接合剤(ガラスフリット)とZn、Agを含んだペースト(Zn/Ag/ガラスフリット=45/50/5、重量%比)をスクリーン印刷やタンポ印刷により均一に塗布し、150℃15分で乾燥させ、第1電極層21を形成した(第1の工程)。
[Comparison of Configuration of External Electrode] Example 1, Comparative Examples 1 to 3, Conventional Example [Example 1]
On the 1.2 mm × 0.9 mm end faces 2 a and 2 b of the
次いで、外部電極である第2電極層22として、前記第1電極層21上に、第1電極層21と同様、Agと接合剤とを含んだペースト(Ag70重量%)を塗布し、150℃15分で乾燥させた後、550℃で10分間焼付けし、第2電極層22を形成した(第2の工程)。
Next, as the
次いで、前記第2電極層22の表面上に、中性のNiメッキ液中で電解メッキ法によりNiをメッキし、第3電極層23を形成した(第3の工程)。
Next, Ni was plated on the surface of the
次に、前記第3電極層23の表面上に、電解メッキ法によりSnをメッキし、第4電極層24を形成し(第4の工程)、チップ型PTCサーミスタを得た。
Next, Sn was plated on the surface of the
(比較例1〜3)
表1に示すように、第1〜4電極層の構成は異なる。ただし、同一組成の電極層を形成する場合における形成条件は実施例1と同様にして、PTCサーミスタ試料を作製した。
(Comparative Examples 1-3)
As shown in Table 1, the configurations of the first to fourth electrode layers are different. However, the PTC thermistor sample was produced in the same manner as in Example 1 in forming the electrode layer having the same composition.
(従来例)
表1に示すとおり、一般に界面に抵抗を生じないとされるIn−Ga電極を第1電極(第2〜4電極層なし)とした以外は、実施例1と同様にして、PTCサーミスタ試料を作製した。
(Conventional example)
As shown in Table 1, a PTC thermistor sample was prepared in the same manner as in Example 1 except that the In—Ga electrode, which is generally considered not to generate resistance at the interface, was changed to the first electrode (without the second to fourth electrode layers). Produced.
上記の各PTCサーミスタ試料について、界面抵抗を発生しないとされる従来例を基準にして抵抗値を比較した。
下記の表1に、電極構成に対する抵抗値の測定結果を示す。外部電極の構成が本発明の範囲外である比較例1〜3は従来例と比べて抵抗値が高く、実施例1は従来例と同等であることが分かる。
For each of the above PTC thermistor samples, the resistance values were compared on the basis of a conventional example that does not generate interface resistance.
Table 1 below shows the measurement results of the resistance value with respect to the electrode configuration. It can be seen that Comparative Examples 1 to 3 in which the configuration of the external electrode is outside the scope of the present invention have a higher resistance value than the conventional example, and Example 1 is equivalent to the conventional example.
[第1電極層の組成比較]実施例1〜11、従来例
下記の表2は第1電極層の組成(重量%)に対する抵抗値・接着性を示したものである。なお、実施例2〜11については、第1電極層の組成(重量%)は異なるが、電極層形成条件は実施例1と同様にして、PTCサーミスタ試料を作製した。
上記の各PTCサーミスタ試料について、界面抵抗を発生しないとされる従来例を基準にして抵抗値、接着性を比較した。
接着性は電極強度試験[セロテープ(登録商標)テスト]で評価した。具体的には、第1電極層のPTCサーミスタ素子表面に対する剥離強度を評価し、剥離なしを○、一部剥離を△、半分以上の剥離を×とした。
[Comparison of composition of first electrode layer] Examples 1 to 11 and conventional example Table 2 below shows resistance values and adhesiveness with respect to the composition (% by weight) of the first electrode layer. In Examples 2 to 11, PTC thermistor samples were prepared in the same manner as in Example 1 except that the composition (% by weight) of the first electrode layer was different.
About each said PTC thermistor sample, resistance value and adhesiveness were compared on the basis of the prior art example which does not generate | occur | produce interface resistance.
Adhesion was evaluated by an electrode strength test [Cellotape (registered trademark) test]. Specifically, the peel strength of the first electrode layer with respect to the surface of the PTC thermistor element was evaluated.
表2より分かるように、第1電極層の組成は、Znを35〜55重量%、Agを40〜60重量%、ガラスフリットを2〜8重量%とした場合が抵抗値が小さく、接着性も優れている。 As can be seen from Table 2, the composition of the first electrode layer is such that the resistance value is small when the Zn content is 35 to 55 wt%, the Ag content is 40 to 60 wt%, and the glass frit is 2 to 8 wt%. Is also excellent.
[第2電極層の組成比較]実施例1、12〜17、従来例
下記の表3は、第2電極層22中に含まれるAgと接合剤の組成(重量%)と抵抗値との関係を定量的に示したものである。なお、実施例12〜17については、第2電極層のAgと接合剤の組成(重量%)を変更した以外は、実施例1と同様の条件にて、試料を作製した。
上記の各PTCサーミスタ試料について、界面抵抗を発生しないとされる従来例を基準にして抵抗値、接着性を比較した。
接着性は電極強度試験[セロテープ(登録商標)テスト]で評価した。具体的には、第1電極層のPTCサーミスタ素子表面に対する剥離強度を評価し、剥離なしを○、一部剥離を△、半分以上の剥離を×とした。
[Comparison of composition of second electrode layer] Examples 1, 12 to 17, conventional example Table 3 below shows the relationship between the composition (weight%) of Ag and bonding agent contained in the
About each said PTC thermistor sample, resistance value and adhesiveness were compared on the basis of the prior art example which does not generate | occur | produce interface resistance.
Adhesion was evaluated by an electrode strength test [Cellotape (registered trademark) test]. Specifically, the peel strength of the first electrode layer with respect to the surface of the PTC thermistor element was evaluated.
表3から分かるように、前記第1および第2の外部電極を構成する複数の電極形成層における第2電極層の組成は、Agを50〜90重量%含有した場合が抵抗値および接着性の両方の観点から好適である。 As can be seen from Table 3, the composition of the second electrode layer in the plurality of electrode forming layers constituting the first and second external electrodes is such that the resistance value and adhesiveness are in the case of containing 50 to 90% by weight of Ag. It is preferable from both viewpoints.
なお、外部電極第1、2層は、上記実施の形態ではペーストをスクリーン印刷やタンポ印刷により塗布し乾燥・焼付けして形成しているが、スパッタ法など他の方法で形成してもよい。 The external electrode first and second layers are formed by applying paste by screen printing or tampo printing, drying and baking in the above embodiment, but may be formed by other methods such as sputtering.
また、外部電極第3、4層は、上記実施の形態では、電解メッキ法によりNi、Snを形成したが、スパッタ法やスクリーン印刷法など他の方法を用いて形成してもよい。 Further, in the above embodiment, the external electrode third and fourth layers are formed of Ni and Sn by the electrolytic plating method. However, other methods such as a sputtering method and a screen printing method may be used.
さらに、上記実施の形態では、チタン酸バリウムを主成分とするチップ型セラミックサーミスタ材料として、(Ba0.90Sr0.10)TiO3を主成分としてBaCO3、SrCO3、TiO2を使用したがBaTiO3や形成したが、この主成分はCaCO3,PbOなどペロブスカイト型生成物に使用される成分や、副成分としてAl2O3、La2O3などの希土類元素であっても差し支えない。 Furthermore, in the above embodiment, as a chip-type ceramic thermistor material mainly composed of barium titanate were used BaCO 3, SrCO 3, TiO 2 as a main component (Ba 0.90 Sr 0.10) TiO 3 Although there was BaTiO 3 and formation, the main component is no problem even a rare earth element such as CaCO 3, PbO component and used in the perovskite-type products such as, Al 2 O 3 as an auxiliary component, La 2 O 3 .
図2において、外部電極第1、2層はサーミスタ素子1の1.2mm×0.9mm面のみに形成されているが、二つの外部電極が短絡しなければ、2.0mm×0.9mm面や2.0mm×1.2mm面に形成されてもよい。
In FIG. 2, the first and second external electrode layers are formed only on the 1.2 mm × 0.9 mm surface of the
1 チップ型PTCサーミスタ
2 PTCサーミスタ素体
2a サーミスタ素体の第1の端面
2b サーミスタ素体の第2の端面
2c、2d、2e、2f サーミスタ素体の四側面
3 第1の外部電極
4 第2の外部電極
21 第1電極層
22 第2電極層
23 第3電極層
24 第4電極層
1 Chip-
21
Claims (7)
前記第1および第2の外部電極がそれぞれ、背反方向に向けて積層する複数の電極形成層からなり、前記複数の電極形成層のうち、前記PTCサーミスタ素体の第1および第2の端面に接合される電極形成層が第1電極層としてオーミック接触し前記第1電極層が、Agに加えてZnを含むことを特徴とするチップ型PTCサーミスタ。 A chip-type PTC thermistor in which first and second external electrodes are provided on the first and second end surfaces of the PTC thermistor element opposite to each other with respect to the PTC thermistor element,
Each of the first and second external electrodes is composed of a plurality of electrode forming layers stacked in a reverse direction, and the first and second end faces of the PTC thermistor element body among the plurality of electrode forming layers. A chip-type PTC thermistor in which an electrode forming layer to be joined is in ohmic contact as a first electrode layer, and the first electrode layer contains Zn in addition to Ag.
前記第1および第2の外部電極がそれぞれ、背反方向に向けて積層する複数の電極形成層からなるチップ型PTCサーミスタの製造方法であり、
前記PTCサーミスタ素体の第1および第2の端面に対して、オーミック接触するようにAgに加えてZnを含む第1電極層を形成する第1の工程と、
前記各第1電極層上に、Agと接合剤とからなる第2電極層を形成する第2の工程と、
前記各第2電極層上に、Niを含む少なくとも1種類の物質成分からなる第3電極層を形成する第3の工程と、
前記各第3電極層上に、Snを含む少なくとも1種類の物質成分からなる第4電極層を形成する第4の工程と、
を備えたことを特徴とするチップ型PTCサーミスタの製造方法。 For the PTC thermistor element having a positive resistance temperature characteristic, first and second external electrodes are provided on the first and second end surfaces of the PTC thermistor element opposite to each other,
Each of the first and second external electrodes is a manufacturing method of a chip-type PTC thermistor comprising a plurality of electrode forming layers laminated in a reverse direction,
Forming a first electrode layer containing Zn in addition to Ag so as to make ohmic contact with the first and second end faces of the PTC thermistor body;
A second step of forming a second electrode layer made of Ag and a bonding agent on each of the first electrode layers;
A third step of forming a third electrode layer comprising at least one substance component containing Ni on each of the second electrode layers;
A fourth step of forming a fourth electrode layer comprising at least one substance component containing Sn on each of the third electrode layers;
A method for manufacturing a chip-type PTC thermistor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008198299A JP2010040560A (en) | 2008-07-31 | 2008-07-31 | Chip ptc thermistor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008198299A JP2010040560A (en) | 2008-07-31 | 2008-07-31 | Chip ptc thermistor and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010040560A true JP2010040560A (en) | 2010-02-18 |
Family
ID=42012835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008198299A Pending JP2010040560A (en) | 2008-07-31 | 2008-07-31 | Chip ptc thermistor and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010040560A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025142565A1 (en) * | 2023-12-26 | 2025-07-03 | 株式会社村田製作所 | Thermistor element and method for manufacturing same |
-
2008
- 2008-07-31 JP JP2008198299A patent/JP2010040560A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025142565A1 (en) * | 2023-12-26 | 2025-07-03 | 株式会社村田製作所 | Thermistor element and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555563B2 (en) | Manufacturing method of multilayer chip varistor and multilayer chip varistor | |
| JP5971236B2 (en) | Ceramic electronic components and glass paste | |
| JP5796568B2 (en) | Ceramic electronic components | |
| JP3636075B2 (en) | Multilayer PTC thermistor | |
| JP6104853B2 (en) | Glass composition, paste for external electrodes containing the same, and multilayer ceramic electronic component | |
| CN115036135B (en) | Ceramic electronic component | |
| US11961675B2 (en) | Ceramic electronic device having an element body with a boundary layer including Ba and Ti at an end of a ceramic layer | |
| US11823840B2 (en) | Ceramic electronic device | |
| US20230207205A1 (en) | Multilayer electronic component | |
| JP5668429B2 (en) | Multilayer ceramic electronic components | |
| KR100371574B1 (en) | Ceramic electronic component having lead terminal | |
| JP3548775B2 (en) | Conductive paste and ceramic electronic components | |
| JP3436127B2 (en) | Terminal electrodes for electronic components and electronic components | |
| JP6911754B2 (en) | Electronic components and multilayer ceramic capacitors | |
| JP6911755B2 (en) | Electronic components and multilayer ceramic capacitors | |
| JPH06112085A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2003151805A (en) | Chip element component and its manufacturing method | |
| JP2010040560A (en) | Chip ptc thermistor and its manufacturing method | |
| JP2004128221A (en) | Method of manufacturing chip ceramic electronic component | |
| JP5169314B2 (en) | Laminated electronic components | |
| JP4907138B2 (en) | Chip type NTC element | |
| JP2009206430A (en) | Multilayer electronic component and manufacturing method thereof | |
| JPH11232927A (en) | Conductive paste | |
| JP5585361B2 (en) | Ceramic electronic components | |
| JP2000100605A (en) | Laminated semiconductor ceramic element |