JP2009302500A - ウエハレベルパッケージ及びその製造方法 - Google Patents
ウエハレベルパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2009302500A JP2009302500A JP2008239910A JP2008239910A JP2009302500A JP 2009302500 A JP2009302500 A JP 2009302500A JP 2008239910 A JP2008239910 A JP 2008239910A JP 2008239910 A JP2008239910 A JP 2008239910A JP 2009302500 A JP2009302500 A JP 2009302500A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- passivation layer
- metal
- wafer level
- level package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W72/90—
-
- H10W70/60—
-
- H10W72/00—
-
- H10W72/012—
-
- H10W70/05—
-
- H10W70/65—
-
- H10W70/66—
-
- H10W72/019—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/244—
-
- H10W72/251—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/922—
-
- H10W72/923—
-
- H10W72/931—
-
- H10W72/932—
-
- H10W72/952—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】上面に複数のチップパッド120を備えた基板110と、第1のパッシベーション層130と、第1のパッシベーション層130を貫通してチップパッド120に接続されるビア135と、第1のパッシベーション層130上に設けられ、ビア135に接続される金属配線層140と、第1のパッシベーション層130上に金属配線層140と連結され、その中心にトレンチ150を介して分離されたバッファパターンが設けられたアンダーバンプメタル143と、第1のパッシベーション層130上の第2のパッシベーション層160と、バッファパターン145上に設けられた第1のバンプ170と、トレンチ150を充填し、第1のバンプ170及びアンダーバンプメタル143上の第2のバンプ180とを含むウエハレベルパッケージを提供する。
【選択図】 図2
Description
120 チップパッド
130 第1のパッシベーション層
135 ビア
140 金属配線層
143 アンダーバンプメタル
145 バッファパターン
150 トレンチ
160 第2のパッシベーション層
170 第1のバンプ
180 第2のバンプ
Claims (12)
- 上面に複数のチップパッドを備えた基板と、
前記チップパッドを露出させる第1のパッシベーション層と、
前記第1のパッシベーション層を貫通し、前記チップパッドに接続されるビアと、
前記第1のパッシベーション層上に設けられ、前記ビアに接続される金属配線層と、
前記第1のパッシベーション層上に前記金属配線層と連結されるように設けられ、その中心にトレンチを介して分離されたバッファパターンが設けられたアンダーバンプメタルと、
前記アンダーバンプメタルが露出するように、前記第1のパッシベーション層上に設けられた第2のパッシベーション層と、
前記バッファパターン上に設けられた第1のバンプと、
前記トレンチを充填し、前記第1のバンプ及び前記アンダーバンプメタル上に設けられた第2のバンプと、
を含むことを特徴とするウエハレベルパッケージ。 - 前記バッファパターンが、前記アンダーバンプメタルの中心に円形に設けられたことを特徴とする請求項1に記載のウエハレベルパッケージ。
- 前記トレンチが、前記第1のパッシベーション層の上部が露出するように設けられたことを特徴とする請求項1に記載のウエハレベルパッケージ。
- 前記第2のバンプが、前記第1のバンプより銀の含有量の多い物質によって設けられたことを特徴とする請求項1に記載のウエハレベルパッケージ
- 前記第2のバンプが、エポキシ物質によって設けられたことを特徴とする請求項1に記載のウエハレベルパッケージ。
- 上面に複数のチップパッドを備えた基板と、
前記チップパッドを露出させる第1のパッシベーション層と、
前記第1のパッシベーション層を貫通し、前記チップパッドに接続されるビアと、
前記第1のパッシベーション層上に設けられ、前記ビアに接続される金属配線層と、
前記第1のパッシベーション層上に前記金属配線層と連結されるように設けられ、その中心にトレンチを介して分離されたバッファパターンが設けられたアンダーバンプメタルと、
前記アンダーバンプメタルが露出するように、前記第1のパッシベーション層上に設けられた第2のパッシベーション層と、
前記トレンチを充填し、前記バッファパターン及び前記アンダーバンプメタル上に設けられたバンプと、
を含むことを特徴とするウエハレベルパッケージ。 - 複数のチップパッドが設けられた基板を準備するステップと、
前記基板上に第1のパッシベーション層を設けるステップと、
前記第1のパッシベーション層をパターニングし、前記チップパッドを露出させるビアを設けるステップと、
前記ビアを含む前記第1のパッシベーション層上に金属物質を塗布するステップと、
前記金属物質をパターニングし、前記ビアと接触される前記金属配線層と、その中心にトレンチを介して分離されたバッファパターンを有するアンダーバンプメタルとを設けるステップと、
前記アンダーバンプメタルの上部が開放されるように、第2のパッシベーション層を設けるステップと、
前記バッファパターン上に第1のバンプを設けるステップと、
前記トレンチを充填し、前記第1のバンプ及び前記アンダーバンプメタル上に第2のバンプを設けるステップと、
を含むことを特徴とするウエハレベルパッケージの製造方法。 - 前記バッファパターンが、前記アンダーバンプメタルの中心に円形に設けられることを特徴とする請求項7に記載のウエハレベルパッケージの製造方法。
- 前記トレンチが、前記第1のパッシベーション層の上部が露出するように設けられることを特徴とする請求項7に記載のウエハレベルパッケージの製造方法。
- 前記第2のバンプが、前記第1のバンプより銀の含有量の多い物質を用いて設けられることを特徴とする請求項7に記載のウエハレベルパッケージの製造方法。
- 前記第2のバンプが、エポキシ物質を用いて設けられることを特徴とする請求項7に記載のウエハレベルパッケージの製造方法。
- 複数のチップパッドが設けられた基板を準備するステップと、
前記基板上に第1のパッシベーション層を設けるステップと、
前記第1のパッシベーション層をパターニングし、前記チップパッドを露出させるビアを設けるステップと、
前記ビアを含む第1のパッシベーション層上に金属物質を塗布するステップと、
前記金属物質をパターニングし、前記ビアと接触される前記金属配線層と、その中心にトレンチを介して分離されたバッファパターンを有するアンダーバンプメタルとを設けるステップと、
前記アンダーバンプメタルの上部が開放されるように、第2のパッシベーション層を設けるステップと、
前記トレンチを充填し、前記バッファパターン及び前記アンダーバンプメタル上にバンプを設けるステップと、
を含むことを特徴とするウエハレベルパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080056817A KR100979497B1 (ko) | 2008-06-17 | 2008-06-17 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| KR10-2008-0056817 | 2008-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009302500A true JP2009302500A (ja) | 2009-12-24 |
| JP4772844B2 JP4772844B2 (ja) | 2011-09-14 |
Family
ID=41413980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008239910A Expired - Fee Related JP4772844B2 (ja) | 2008-06-17 | 2008-09-18 | ウエハレベルパッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7663250B2 (ja) |
| JP (1) | JP4772844B2 (ja) |
| KR (1) | KR100979497B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101176348B1 (ko) | 2010-02-05 | 2012-08-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8216930B2 (en) * | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| KR101249555B1 (ko) | 2003-11-10 | 2013-04-01 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| KR20070107154A (ko) | 2005-03-25 | 2007-11-06 | 스태츠 칩팩, 엘티디. | 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체 |
| JP2010040599A (ja) * | 2008-07-31 | 2010-02-18 | Sanyo Electric Co Ltd | 半導体モジュールおよび半導体装置 |
| KR101534682B1 (ko) * | 2009-03-13 | 2015-07-08 | 삼성전자주식회사 | 범프에 스틱을 구비하는 반도체 장치 |
| US9355978B2 (en) * | 2013-03-11 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging devices and methods of manufacture thereof |
| WO2014071815A1 (zh) | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 半导体器件及其形成方法 |
| WO2014071813A1 (zh) * | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 半导体器件的封装件和封装方法 |
| CN102915986B (zh) | 2012-11-08 | 2015-04-01 | 南通富士通微电子股份有限公司 | 芯片封装结构 |
| US10483132B2 (en) | 2012-12-28 | 2019-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure and method of forming the same |
| US9041215B2 (en) | 2013-03-12 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Single mask package apparatus and method |
| JP2015095482A (ja) | 2013-11-08 | 2015-05-18 | アイメックImec | 半導体部品上へのマイクロバンプの作製方法 |
| US9806046B2 (en) * | 2014-03-13 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device structure and manufacturing method |
| KR102658923B1 (ko) | 2016-09-12 | 2024-04-18 | 삼성전자주식회사 | 반도체 장치 및 반도체 패키지 |
| DE102017210654B4 (de) * | 2017-06-23 | 2022-06-09 | Infineon Technologies Ag | Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst |
| CN107731691A (zh) * | 2017-10-12 | 2018-02-23 | 中芯长电半导体(江阴)有限公司 | 一种重新布线层结构及其制作方法 |
| KR102589686B1 (ko) | 2019-08-12 | 2023-10-16 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
| KR102709408B1 (ko) * | 2019-11-14 | 2024-09-24 | 삼성전자주식회사 | 반도체 패키지 |
| KR102851594B1 (ko) | 2020-02-14 | 2025-08-28 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
| KR102842038B1 (ko) * | 2020-03-06 | 2025-08-05 | 에스케이하이닉스 주식회사 | 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140940A (ja) * | 1997-07-18 | 1999-02-12 | Fuji Micro Kogyo Kk | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
| JP2002280487A (ja) * | 2001-03-19 | 2002-09-27 | Fujikura Ltd | 半導体パッケージ |
| JP2005129931A (ja) * | 2003-10-22 | 2005-05-19 | Samsung Electronics Co Ltd | 半田バンプ構造の形成方法 |
| JP2008091774A (ja) * | 2006-10-04 | 2008-04-17 | Fujikura Ltd | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07211720A (ja) * | 1994-01-17 | 1995-08-11 | Toshiba Corp | フリップチップ及びその接合方法 |
| US6458622B1 (en) * | 1999-07-06 | 2002-10-01 | Motorola, Inc. | Stress compensation composition and semiconductor component formed using the stress compensation composition |
| KR100843735B1 (ko) * | 2001-12-29 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | 솔더범퍼에 필러가 있는 웨이퍼 레벨 칩 스케일 패키지 |
| US6930032B2 (en) | 2002-05-14 | 2005-08-16 | Freescale Semiconductor, Inc. | Under bump metallurgy structural design for high reliability bumped packages |
| US7115998B2 (en) * | 2002-08-29 | 2006-10-03 | Micron Technology, Inc. | Multi-component integrated circuit contacts |
| US7015590B2 (en) * | 2003-01-10 | 2006-03-21 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| KR20040083192A (ko) * | 2003-03-21 | 2004-10-01 | 주식회사 하이닉스반도체 | 솔더 볼 패키지 |
| JP3863161B2 (ja) * | 2004-01-20 | 2006-12-27 | 松下電器産業株式会社 | 半導体装置 |
| TWI288447B (en) | 2005-04-12 | 2007-10-11 | Siliconware Precision Industries Co Ltd | Conductive bump structure for semiconductor device and fabrication method thereof |
| US7952206B2 (en) * | 2005-09-27 | 2011-05-31 | Agere Systems Inc. | Solder bump structure for flip chip semiconductor devices and method of manufacture therefore |
| US20070114674A1 (en) * | 2005-11-22 | 2007-05-24 | Brown Matthew R | Hybrid solder pad |
-
2008
- 2008-06-17 KR KR1020080056817A patent/KR100979497B1/ko not_active Expired - Fee Related
- 2008-09-04 US US12/230,793 patent/US7663250B2/en not_active Expired - Fee Related
- 2008-09-18 JP JP2008239910A patent/JP4772844B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140940A (ja) * | 1997-07-18 | 1999-02-12 | Fuji Micro Kogyo Kk | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
| JP2002280487A (ja) * | 2001-03-19 | 2002-09-27 | Fujikura Ltd | 半導体パッケージ |
| JP2005129931A (ja) * | 2003-10-22 | 2005-05-19 | Samsung Electronics Co Ltd | 半田バンプ構造の形成方法 |
| JP2008091774A (ja) * | 2006-10-04 | 2008-04-17 | Fujikura Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101176348B1 (ko) | 2010-02-05 | 2012-08-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7663250B2 (en) | 2010-02-16 |
| KR100979497B1 (ko) | 2010-09-01 |
| US20090309216A1 (en) | 2009-12-17 |
| JP4772844B2 (ja) | 2011-09-14 |
| KR20090131045A (ko) | 2009-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4772844B2 (ja) | ウエハレベルパッケージ及びその製造方法 | |
| US7557450B2 (en) | Wiring substrate and electronic parts packaging structure | |
| US9093333B1 (en) | Integrated circuit device having extended under ball metallization | |
| US20070200251A1 (en) | Method of fabricating ultra thin flip-chip package | |
| US9583367B2 (en) | Methods and apparatus for bump-on-trace chip packaging | |
| JP2007318098A (ja) | 回路装置および回路装置の製造方法 | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| KR101067106B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| US20130277828A1 (en) | Methods and Apparatus for bump-on-trace Chip Packaging | |
| CN100394566C (zh) | 半导体封装物及其制造方法 | |
| JP3833136B2 (ja) | 半導体構造およびボンディング方法 | |
| KR100699892B1 (ko) | 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판 | |
| JP2012174791A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
| JP2009158908A (ja) | 半導体装置及びその製造方法 | |
| JP2008198805A (ja) | 半導体装置の製造方法 | |
| CN1315168C (zh) | 晶圆级封装制作工艺及其晶片结构 | |
| JP2007273547A (ja) | 半導体素子及び半導体装置 | |
| CN101236942A (zh) | 集成电路基板及其制造方法 | |
| JP2008311531A (ja) | 半導体装置 | |
| KR20020000692A (ko) | 웨이퍼 레벨 패키지 | |
| CN1996564A (zh) | 封装方法及其结构 | |
| CN108428665A (zh) | 一种叠层芯片集成封装工艺 | |
| JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
| JP2007335642A (ja) | パッケージ基板 | |
| JP2013157647A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100107 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |