JP2009302320A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009302320A JP2009302320A JP2008155521A JP2008155521A JP2009302320A JP 2009302320 A JP2009302320 A JP 2009302320A JP 2008155521 A JP2008155521 A JP 2008155521A JP 2008155521 A JP2008155521 A JP 2008155521A JP 2009302320 A JP2009302320 A JP 2009302320A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- polycrystalline silicon
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 3
- 150000002910 rare earth metals Chemical class 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 125000006850 spacer group Chemical group 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ゲート電極である金属膜／多結晶シリコン膜間の接触抵抗が大きい場合であっても、ゲートコンタクトプラグに印加した電界を十分な速度で十分に金属膜に伝えることができる半導体装置、およびその製造方法を得ることを目的とする。
【解決手段】本発明の一実施形態における半導体装置は、半導体基板１と、半導体基板１上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成された金属膜４、当該金属膜４上に形成された多結晶シリコン膜５、を有するゲート電極６と、ゲート電極６上に形成された層間絶縁膜１１と、層間絶縁膜１１および多結晶シリコン膜５を貫通して金属膜４と接触するように形成されたコンタクトプラグ１２と、を備える。
【選択図】図１
【解決手段】本発明の一実施形態における半導体装置は、半導体基板１と、半導体基板１上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成された金属膜４、当該金属膜４上に形成された多結晶シリコン膜５、を有するゲート電極６と、ゲート電極６上に形成された層間絶縁膜１１と、層間絶縁膜１１および多結晶シリコン膜５を貫通して金属膜４と接触するように形成されたコンタクトプラグ１２と、を備える。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法に関し、特にＭＩＰＳ（Metal Inserted Poly-Si Stack）構造を有する半導体装置およびその製造方法に関するものである。
従来より、ゲート電極におけるしきい値電圧を調整する構造として、ゲート絶縁膜と多結晶シリコン膜との間に金属膜を有するＭＩＰＳ（Metal Inserted Poly-Si Stack）構造が知られている。
図４は、ＭＩＰＳ構造を有する従来の半導体装置の構成を示した断面図である。図に示すように、ＭＩＰＳ構造（ゲート絶縁膜３と多結晶シリコン膜５との間に金属膜４を有する構造）を有する従来の半導体装置は、ゲートコンタクトプラグ１２が多結晶シリコン膜５の表層に形成されたシリサイド膜１０とのみ接触する構造である。すなわち、ゲートコンタクトプラグ１２に印加された電界は、多結晶シリコン膜５／金属膜４の接触を介してチャネル部に及ぶこととなる。このＭＩＰＳ構造に関連した技術が下記非特許文献１に開示されている。
H.T.Huang,et.al、45nm High-k/Metal-Gate CMOS Technology for GPU/NPU Applications with Highest PFET Performance、IEDM２００７、ｐ．２８５−２８８
しかしながら、金属膜と多結晶シリコン膜との間の接触抵抗が大きい場合においては、特に微細なＭＯＳデバイスでは、コンタクトプラグからゲート上部の多結晶シリコン膜に印加した電界が十分な速度で十分に金属膜に伝わらないという問題があった。
そこで本発明はかかる問題を解決するためになされたものであり、ゲート電極である金属膜／多結晶シリコン膜間の接触抵抗が大きい場合であっても、ゲートコンタクトプラグに印加した電界を十分な速度で十分に金属膜に伝えることができる半導体装置、およびその製造方法を得ることを目的とする。
本発明の一実施形態における半導体装置は、半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された金属膜、当該金属膜上に形成された多結晶シリコン膜、を有するゲート電極と、ゲート電極上に形成された層間絶縁膜と、層間絶縁膜および多結晶シリコン膜を貫通して金属膜と接触するように形成されたコンタクトプラグと、を備える。
本発明の一実施形態における半導体装置の製造方法は、はじめに半導体基板を準備し、半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上に金属膜、多結晶シリコン膜をこの順で積層してゲート電極を形成する。次に、ゲート電極上に層間絶縁膜を形成する。次に、金属膜が露出するように、層間絶縁膜および多結晶シリコン膜にエッチングを行いコンタクトホールを形成する。次に、コンタクトホールに金属を堆積してコンタクトプラグを形成する。
本発明の一実施形態における半導体装置およびその製造方法によれば、ゲート電極のコンタクトプラグを多結晶シリコン膜を貫通して形成することで、コンタクトプラグとゲート電極との接触がＭｅｔａｌ／Ｍｅｔａｌ接触となる。これにより、接触抵抗は、〜１０-9ｏｈｍ・ｃｍ2となり、多結晶シリコン膜／金属膜間の接触抵抗に対して１桁〜７桁の低減を図ることができる。また、接触抵抗の低減を可能にすることにより、ゲートコンタクトに印加した電界を十分な速度で十分に金属膜に伝えることができる。
＜実施の形態１＞
図１は、本発明の実施の形態における半導体装置の構成を示した断面図である。以下、図１を参照して本実施の形態における半導体装置の構成について説明する。本実施の形態における半導体装置は、素子分離領域２が形成されたシリコン基板１（半導体基板）、シリコン基板１上に形成されたｈｉｇｈ−ｋゲート絶縁膜３（ゲート絶縁膜）、ｈｉｇｈ−ｋゲート絶縁膜３上に形成された金属膜４（本実施の形態ではＴｉＮ），多結晶シリコン膜５（ｐｏｌｙ−Ｓｉ）からなるゲート電極６を備える。すなわち、本実施の形態における半導体装置はＭＩＰＳ構造を有する。
図１は、本発明の実施の形態における半導体装置の構成を示した断面図である。以下、図１を参照して本実施の形態における半導体装置の構成について説明する。本実施の形態における半導体装置は、素子分離領域２が形成されたシリコン基板１（半導体基板）、シリコン基板１上に形成されたｈｉｇｈ−ｋゲート絶縁膜３（ゲート絶縁膜）、ｈｉｇｈ−ｋゲート絶縁膜３上に形成された金属膜４（本実施の形態ではＴｉＮ），多結晶シリコン膜５（ｐｏｌｙ−Ｓｉ）からなるゲート電極６を備える。すなわち、本実施の形態における半導体装置はＭＩＰＳ構造を有する。
さらに、ゲート電極６の側面に形成されたオフセットスペーサー７およびサイドウォール８（本実施の形態では第１のサイドウォール８ａ、第２のサイドウォール８ｂからなる２層構造）、多結晶シリコン膜５の一部の領域の表層に形成されたシリサイド膜１０（本実施の形態ではＮｉ）、多結晶シリコン膜５の他の領域上（シリサイド膜１０の形成されていない領域）及びサイドウォール８上に形成されたハードマスク９（本実施の形態ではシリコン酸化膜）、ハードマスク９上に形成された層間絶縁膜１１（本実施の形態では第１の層間絶縁膜１１ａ（シリコン窒化膜）、第２の層間絶縁膜１１ｂ（シリコン酸化膜）からなる２層構造）を備える。
さらに、層間絶縁膜１１、ハードマスク９および多結晶シリコン膜５を貫通して金属膜４と接触するように形成されたコンタクトプラグ１２（本実施の形態ではバリアメタル膜１２ａ（ＴｉＮ）と金属プラグ１２ｂ（タングステン）からなる）を備える。
図１に示すように、ゲート電極６のコンタクトプラグ１２を多結晶シリコン膜５を貫通して形成することにより、コンタクトプラグ１２とゲート電極６との接触はＭｅｔａｌ／Ｍｅｔａｌ接触となる。
図２、図３は、本実施の形態における半導体装置の製造方法を示した断面図である。以下図１〜図３を参照して本実施の形態における半導体装置の製造方法について説明する。はじめにシリコン基板１に素子分離領域２、ウェル領域（図示せず）を形成する（図２（ａ））。
次に、シリコン基板１上にｈｉｇｈ−ｋゲート絶縁膜３、金属膜４および多結晶シリコン膜５をこの順で積層し、フォト／ドライエッチング工程によりＭＩＰＳ構造のゲート電極６を形成する（図２ｂ））。次に、ゲート電極６の側面にオフセットスペーサー７、サイドウォール８を形成する（図２（ｃ））。
次に、ゲートコンタクトを形成する領域のゲート電極６、オフセットスペーサー７およびサイドウォール８上にハードマスク９を形成する。次に、このシリコン基板１上に金属膜を成膜した後に熱処理を行い、ハードマスク８が形成されていない多結晶シリコン膜５の表層にシリサイド層１０を形成する（図３（ｄ））。
次に、シリコン窒化膜１１ａ、シリコン酸化膜１１ｂ等のコンタクト層間絶縁膜１１を堆積し、フォト／ドライエッチング工程により層間絶縁膜１１、ハードマスク９および多結晶シリコン膜５を貫通して金属層４が露出するようにコンタクトホール１３を形成する（図３（ｅ））。
次に、バリアメタル膜１２ａのＴｉＮおよび金属プラグ１２ｂのタングステンを堆積し、ＣＭＰ法によりコンタクトホール１３内のみにＴｉＮ１２ａ／タングステン１２ｂを残してコンタクトプラグ１２を形成することで、図１に示す半導体装置が形成される。
ここで、金属膜４は高融点金属の合金、高融点金属と希土類金属の合金、その窒化物、酸化物および炭化物を含む合金のいずれかを用いて形成する。さらに詳しくは、ＴｉＮ、ＴａＣ、ＴａＮ、Ｌａ化合物、Ｍｇ化合物およびＡｌ化合物のいずれかを用いる。これらを金属膜として用いることにより、生産性の向上とともにしきい値電圧の低減を可能とする。
以上より、本実施の形態における半導体装置、およびその製造方法によれば、ゲート電極６のコンタクトプラグ１２を多結晶シリコン膜５を貫通して形成することで、コンタクトプラグ１２とゲート電極６との接触がＭｅｔａｌ／Ｍｅｔａｌ接触となる。これにより、接触抵抗は、〜１０-9ｏｈｍ・ｃｍ2となり、多結晶シリコン膜５／金属膜４間の接触抵抗に対して１桁〜７桁の低減を図ることができる。また、接触抵抗の低減を可能にすることにより、ゲートコンタクトプラグ１２に印加した電界を十分な速度で十分に金属膜４に伝えることができる。
本発明は、ＭＯＳトランジスタを利用した製品全般に適用することができる。特に、４５ｎｍノード以降のＳｏＣ（System-on-chip）製品全般に適用することができる。
１ シリコン基板、２ 素子分離領域、３ ｈｉｇｈ−ｋゲート絶縁膜、４ 金属膜、５ 多結晶シリコン膜、６ ゲート電極、７ オフセットスペーサー、８ サイドウォール、８ａ 第１のサイドウォール、８ｂ 第２のサイドウォール、９ ハードマスク、１０ シリサイド膜、１１ 層間絶縁膜、１１ａ 第１の層間絶縁膜、１１ｂ 第２の層間絶縁膜、１２ コンタクトプラグ、１２ａ バリアメタル膜、１２ｂ 金属プラグ、１３ コンタクトホール。
Claims (8)
- 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された金属膜、当該金属膜上に形成された多結晶シリコン膜、を有するゲート電極と、
前記ゲート電極上に形成された層間絶縁膜と、
前記層間絶縁膜および前記多結晶シリコン膜を貫通して前記金属膜と接触するように形成されたコンタクトプラグと、を備える半導体装置。 - 前記多結晶シリコン膜の一部の領域の表層に形成されたシリサイド層と、
前記多結晶シリコン膜の他の領域上に形成されたハードマスクと、をさらに備え、
前記コンタクトプラグは、前記層間絶縁膜、前記ハードマスクおよび前記多結晶シリコン膜を貫通して前記金属膜と接触するように形成される、請求項１に記載の半導体装置。 - 前記金属膜は、高融点金属の合金、高融点金属と希土類金属の合金、その窒化物、酸化物および炭化物を含む合金のいずれかからなる、請求項１または２に記載の半導体装置。
- 前記金属膜は、ＴｉＮ、ＴａＣ、ＴａＮ、Ｌａ化合物、Ｍｇ化合物およびＡｌ化合物のいずれかからなる、請求項３に記載の半導体装置。
- （ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板上にゲート絶縁膜を形成する工程と、
（ｃ）前記ゲート絶縁膜上に金属膜、多結晶シリコン膜をこの順で積層してゲート電極を形成する工程と、
（ｄ）前記ゲート電極上に層間絶縁膜を形成する工程と、
（ｅ）前記金属膜が露出するように、前記層間絶縁膜および前記多結晶シリコン膜にエッチングを行いコンタクトホールを形成する工程と、
（ｆ）前記コンタクトホールに金属を堆積してコンタクトプラグを形成する工程と、を備える半導体装置の製造方法。 - （ｇ）前記工程（ｃ）の後、前記多結晶シリコン膜上であって前記コンタクトプラグを形成する領域にハードマスクを形成する工程と、
（ｈ）前記工程（ｇ）の後、前記多結晶シリコン膜の表層であって前記ハードマスクが形成されていない領域にシリサイド層を形成する工程と、をさらに備え、
前記工程（ｅ）は、前記金属膜が露出するように、前記層間絶縁膜、前記ハードマスクおよび前記多結晶シリコン膜にエッチングを行いコンタクトホールを形成する、請求項５に記載の半導体装置の製造方法。 - 前記工程（ｃ）は、高融点金属の合金、高融点金属と希土類金属の合金、その窒化物、酸化物および炭化物を含む合金のいずれかからなる金属膜を形成する、請求項５または６に記載の半導体装置の製造方法。
- 前記工程（ｃ）は、ＴｉＮ、ＴａＣ、ＴａＮ、Ｌａ化合物、Ｍｇ化合物およびＡｌ化合物のいずれかからなる金属膜を形成する、請求項７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008155521A JP2009302320A (ja) | 2008-06-13 | 2008-06-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008155521A JP2009302320A (ja) | 2008-06-13 | 2008-06-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009302320A true JP2009302320A (ja) | 2009-12-24 |
Family
ID=41548915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008155521A Pending JP2009302320A (ja) | 2008-06-13 | 2008-06-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009302320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011036828A1 (ja) * | 2009-09-28 | 2011-03-31 | パナソニック株式会社 | 半導体装置の製造方法及びそれを用いた半導体装置 |
| JP2013524529A (ja) * | 2010-04-09 | 2013-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果トランジスタを形成するための方法および電界効果トランジスタ・デバイス |
-
2008
- 2008-06-13 JP JP2008155521A patent/JP2009302320A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011036828A1 (ja) * | 2009-09-28 | 2011-03-31 | パナソニック株式会社 | 半導体装置の製造方法及びそれを用いた半導体装置 |
| JP2013524529A (ja) * | 2010-04-09 | 2013-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果トランジスタを形成するための方法および電界効果トランジスタ・デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5434360B2 (ja) | 半導体装置及びその製造方法 | |
| CN103107091B (zh) | 一种半导体结构及其制造方法 | |
| CN112201626B (zh) | 半导体装置 | |
| CN101213654B (zh) | 用于形成具有不同特性之接触绝缘层及硅化物区域之技术 | |
| CN101375399B (zh) | Mos器件和制造mos器件的方法 | |
| CN1973368B (zh) | 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 | |
| CN102437185B (zh) | 半导体器件的金属栅结构 | |
| WO2013059972A1 (zh) | 具有双金属栅的cmos器件及其制造方法 | |
| CN101663755A (zh) | 具有高k栅极电介质的cmos电路 | |
| JP2007258267A (ja) | 半導体装置及びその製造方法 | |
| JP2009026997A (ja) | 半導体装置およびその製造方法 | |
| JP2007088238A (ja) | 半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法 | |
| CN103828026B (zh) | 具有选择性形成的金属罩的集成电路结构 | |
| JP5090173B2 (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| CN103681291A (zh) | 一种金属硅化物的形成方法 | |
| TW201036071A (en) | Metal gate transistor with barrier layer | |
| JP5374947B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009302320A (ja) | 半導体装置およびその製造方法 | |
| CN104143534A (zh) | 半导体器件制造方法 | |
| CN108695233A (zh) | 半导体器件及其制造方法 | |
| JP4504727B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010267678A (ja) | 半導体装置の製造方法 | |
| CN109148299B (zh) | 半导体装置及其制造方法 | |
| JP2011151134A (ja) | 半導体装置、および、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |