[go: up one dir, main page]

JP2009232514A - Protection circuit, semiconductor device, and electric apparatus - Google Patents

Protection circuit, semiconductor device, and electric apparatus Download PDF

Info

Publication number
JP2009232514A
JP2009232514A JP2008072153A JP2008072153A JP2009232514A JP 2009232514 A JP2009232514 A JP 2009232514A JP 2008072153 A JP2008072153 A JP 2008072153A JP 2008072153 A JP2008072153 A JP 2008072153A JP 2009232514 A JP2009232514 A JP 2009232514A
Authority
JP
Japan
Prior art keywords
circuit
voltage
overcurrent
reference voltage
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008072153A
Other languages
Japanese (ja)
Inventor
Masao Tsukisawa
正雄 月澤
Satoshi Sugimoto
聡 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008072153A priority Critical patent/JP2009232514A/en
Publication of JP2009232514A publication Critical patent/JP2009232514A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】過電流保護機能の精度を向上させる。
【解決手段】被保護回路を流れる電流を電圧として検出する検出抵抗と、前記被保護回路を流れる設定電流と、前記設定電流に対応して前記検出抵抗に発生する実測電圧と、に基づいて、前記被保護回路を過電流から保護するための基準電圧の値を補正する補正回路と、前記実測電圧と前記基準電圧とを比較し、前記実測電圧が前記基準電圧を超えたか否かを検出する過電流検出回路と、前記過電流検出回路において前記実測電圧が前記基準電圧を超えた場合、前記被保護回路を過電流から保護するべく制御する制御回路と、を備える保護回路。
【選択図】図1
The accuracy of an overcurrent protection function is improved.
Based on a detection resistor that detects a current flowing through a protected circuit as a voltage, a set current flowing through the protected circuit, and an actual voltage generated in the detection resistor in response to the set current, A correction circuit that corrects a value of a reference voltage for protecting the protected circuit from an overcurrent, and the measured voltage and the reference voltage are compared to detect whether or not the measured voltage exceeds the reference voltage. A protection circuit comprising: an overcurrent detection circuit; and a control circuit that controls to protect the protected circuit from an overcurrent when the actually measured voltage exceeds the reference voltage in the overcurrent detection circuit.
[Selection] Figure 1

Description

本発明は、保護回路、半導体装置、電気機器に関する。   The present invention relates to a protection circuit, a semiconductor device, and an electric device.

例えば、インバータ回路に用いられるパワー半導体デバイスは、3相モータのロック等といった異常が発生した場合、極めて短時間で破壊に至る恐れがある。そこで、パワー半導体デバイスを流れる電流が基準電流を超える過電流となる場合には、インバータ回路の動作を停止させる過電流保護機能を適切に設ける必要がある。   For example, a power semiconductor device used in an inverter circuit may be destroyed in an extremely short time when an abnormality such as a three-phase motor lock occurs. Therefore, when the current flowing through the power semiconductor device becomes an overcurrent exceeding the reference current, it is necessary to appropriately provide an overcurrent protection function for stopping the operation of the inverter circuit.

パワー半導体デバイス等に流れる電流が基準電流を超える過電流であるか否かを検出して、過電流保護機能を実現するため、例えば、パワー半導体デバイス等に流れる電流を電圧として検出する電流検出抵抗などが用いられる。そして、電流検出抵抗が検出する電圧と、基準電流の大きさに対応する大きさの基準電圧とを差動増幅器等によって比較し、検出電圧が基準電圧を越えたとき、インバータ回路の動作を停止させる。   In order to realize an overcurrent protection function by detecting whether or not the current flowing through the power semiconductor device exceeds the reference current, for example, a current detection resistor that detects the current flowing through the power semiconductor device as a voltage Etc. are used. Then, the voltage detected by the current detection resistor and the reference voltage having a magnitude corresponding to the magnitude of the reference current are compared by a differential amplifier or the like, and when the detected voltage exceeds the reference voltage, the operation of the inverter circuit is stopped. Let

このような電流検出抵抗として、例えばシャント抵抗が用いられる。
特開2003−319546号公報
For example, a shunt resistor is used as such a current detection resistor.
JP 2003-319546 A

ところで、電流検出抵抗として用いられる、シャント抵抗は、過電流が流れても両端に発生する電圧が大きくならないようにするため比較的小さな抵抗値を有する。このため、シャント抵抗が検出する電圧は、シャント抵抗の配線パターン等から生じる配線インピーダンスの電圧降下の影響等を受けやすい。係る影響等を受けた場合、パワー半導体デバイス等に流れる電流として、シャント抵抗が検出する電圧の大きさは、パワー半導体デバイス等に実際に流れる電流の大きさに対応しない虞がある。このような場合、過電流の検出に誤差が生じてしまい、十分に過電流保護機能を発揮することが出来ないといった虞があった。   By the way, a shunt resistor used as a current detection resistor has a relatively small resistance value so that a voltage generated at both ends does not increase even when an overcurrent flows. For this reason, the voltage detected by the shunt resistor is easily affected by the voltage drop of the wiring impedance generated from the wiring pattern of the shunt resistor. When receiving such influences, the magnitude of the voltage detected by the shunt resistor as the current flowing through the power semiconductor device or the like may not correspond to the magnitude of the current actually flowing through the power semiconductor device or the like. In such a case, an error occurs in the detection of the overcurrent, and there is a possibility that the overcurrent protection function cannot be fully exhibited.

前記課題を解決する為の主たる発明は、保護回路であって、被保護回路を流れる電流を電圧として検出する検出抵抗と、前記被保護回路を流れる設定電流と、前記設定電流に対応して前記検出抵抗に発生する実測電圧と、に基づいて、前記被保護回路を過電流から保護するための基準電圧の値を補正する補正回路と、前記実測電圧と前記基準電圧とを比較し、前記実測電圧が前記基準電圧を超えたか否かを検出する過電流検出回路と、前記過電流検出回路において前記実測電圧が前記基準電圧を超えた場合、前記被保護回路を過電流から保護するべく制御する制御回路と、を備える。   A main invention for solving the problem is a protection circuit, wherein a detection resistor that detects a current flowing through the protected circuit as a voltage, a set current flowing through the protected circuit, and the set current corresponding to the set current A correction circuit for correcting a value of a reference voltage for protecting the protected circuit from an overcurrent based on an actual voltage generated in a detection resistor, and comparing the actual voltage with the reference voltage, An overcurrent detection circuit that detects whether or not a voltage exceeds the reference voltage, and when the measured voltage exceeds the reference voltage in the overcurrent detection circuit, control is performed to protect the protected circuit from overcurrent. A control circuit.

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。   Other features of the present invention will become apparent from the accompanying drawings and the description of this specification.

本発明によれば、過電流保護機能の精度を向上させることが可能となる。   According to the present invention, it is possible to improve the accuracy of the overcurrent protection function.

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。   At least the following matters will become apparent from the description of this specification and the accompanying drawings.

<<過電流保護機能を持つ集積回路を用いた装置>>
===インバータ回路===
本実施形態に係る、過電流保護機能を実現する保護回路を備えるインバータ装置100について、図1を参照して説明する。
<< Device using integrated circuit with overcurrent protection function >>
=== Inverter circuit ===
The inverter apparatus 100 provided with the protection circuit which implement | achieves an overcurrent protection function based on this embodiment is demonstrated with reference to FIG.

本実施形態に係る過電流保護機能とは、3相モータ130のロック等によって検出対象の電流が所定電流を超える過電流となる場合に、3相モータ130を停止させて、スイッチング回路121の過電流破壊や3相モータ130などの被保護対象の故障を防止する機能である。   The overcurrent protection function according to the present embodiment is to stop the three-phase motor 130 when the current to be detected exceeds the predetermined current due to the lock of the three-phase motor 130, etc. This function prevents current destruction and failure of the protected object such as the three-phase motor 130.

本実施形態に係るインバータ装置100とは、空気調和機、洗濯機、冷蔵庫などのパワーエレクトロニクス機器に用いられ、交流電力をインバータ負荷に応じて別の大きさ、周波数、位相の交流電力に変換するための装置のことである。具体的には、インバータ装置100は、R相コイル、S相コイル、T相コイルを具備した3相交流電源105の交流電圧をコンバータ回路110によって直流電圧に一旦変換した後、インバータ回路120によって、U相コイル、V相コイル、W相コイルを具備した3相モータ130(インバータ負荷)をインバータ駆動するための交流電圧を、当該直流電圧に基づいて作るものである。   The inverter device 100 according to the present embodiment is used in power electronics devices such as an air conditioner, a washing machine, and a refrigerator, and converts AC power into AC power of another magnitude, frequency, and phase according to the inverter load. It is a device for. Specifically, the inverter device 100 converts the AC voltage of the three-phase AC power source 105 including the R-phase coil, the S-phase coil, and the T-phase coil into a DC voltage by the converter circuit 110, and then converts the AC voltage by the inverter circuit 120. An AC voltage for driving an inverter of a three-phase motor 130 (inverter load) having a U-phase coil, a V-phase coil, and a W-phase coil is generated based on the DC voltage.

図1において、インバータ装置100は、インバータ回路120と、マイクロコンピュータ140(補正回路)と、3相モータ130と、コンバータ回路110と、3相交流電源105と、を含んで構成される。尚、本実施形態に係る保護回路は、マイクロコンピュータ140と、インバータ回路120を含んで構成される。   In FIG. 1, the inverter device 100 includes an inverter circuit 120, a microcomputer 140 (correction circuit), a three-phase motor 130, a converter circuit 110, and a three-phase AC power source 105. The protection circuit according to the present embodiment includes the microcomputer 140 and the inverter circuit 120.

インバータ回路120は、V+端子、V−端子、U端子、V端子、W端子、電圧モニター用端子Lu、Lv、Lw、電圧調整用端子Mu、Mv、Mwを少なくとも具備した集積回路として提供される。   The inverter circuit 120 is provided as an integrated circuit including at least a V + terminal, a V− terminal, a U terminal, a V terminal, a W terminal, voltage monitoring terminals Lu, Lv, Lw, and voltage adjustment terminals Mu, Mv, Mw. .

V+端子とV−端子の間には、コンバータ回路110によって変化された直流電圧が印加される。尚、V+端子とV−端子とコンバータ回路110の間には平滑用コンデンサCXが接続され、コンバータ回路110からV+端子とV−端子の間に印加される直流電圧が平滑用コンデンサCXによって安定化する。
U端子、V端子、W端子は、3相モータ130のU相コイル、V相コイル、W相コイルとそれぞれ接続される。
A DC voltage changed by the converter circuit 110 is applied between the V + terminal and the V− terminal. A smoothing capacitor CX is connected between the V + terminal, the V− terminal, and the converter circuit 110, and a DC voltage applied from the converter circuit 110 between the V + terminal and the V− terminal is stabilized by the smoothing capacitor CX. To do.
The U terminal, V terminal, and W terminal are connected to the U phase coil, V phase coil, and W phase coil of the three-phase motor 130, respectively.

電圧モニター用端子Lu、Lv、Lwは、シャント抵抗Ru、Rv、Rw(検出抵抗)の検出電圧を、インバータ回路120外部のマイクロコンピュータ140によってモニターするための端子である。   The voltage monitoring terminals Lu, Lv, and Lw are terminals for monitoring the detection voltages of the shunt resistors Ru, Rv, and Rw (detection resistors) by the microcomputer 140 outside the inverter circuit 120.

電圧調整用端子Mu、Mv、Mwは、マイクロコンピュータ140によって個別に調整された基準電圧Vru、Vrv、Vrwが過電流検出回路123に向けてそれぞれ供給されるための端子である。   The voltage adjustment terminals Mu, Mv, and Mw are terminals for supplying reference voltages Vru, Vrv, and Vrw individually adjusted by the microcomputer 140 toward the overcurrent detection circuit 123, respectively.

また、インバータ回路120は、スイッチング回路121と、シャント抵抗Ru、Rv、Rw(検出抵抗)と、RCフィルタ122a、122b、122cと、過電流検出回路123と、増幅回路124a、124b、124cと、ドライバ回路125(制御回路)と、を含んで構成される。   The inverter circuit 120 includes a switching circuit 121, shunt resistors Ru, Rv, and Rw (detection resistors), RC filters 122a, 122b, and 122c, an overcurrent detection circuit 123, and amplification circuits 124a, 124b, and 124c, And a driver circuit 125 (control circuit).

スイッチング回路121は、スイッチング素子Q1〜Q6と、スイッチング素子Q1〜Q6と逆並列に接続される回生ダイオードD1〜D6とにより構成され、V+端子とV−端子を介して印加された直流電圧を電源電圧として動作する。スイッチング素子Q1〜Q6は、パワーMOSFETやIGBT等のパワー半導体デバイスが採用される。   The switching circuit 121 includes switching elements Q1 to Q6 and regenerative diodes D1 to D6 connected in reverse parallel to the switching elements Q1 to Q6, and supplies a DC voltage applied via the V + terminal and the V− terminal as a power source. Operates as a voltage. As the switching elements Q1 to Q6, power semiconductor devices such as power MOSFETs and IGBTs are employed.

スイッチング素子Q1、Q2、Q3は、電流吐出側(V+端子側)に設けられ、ソーストランジスタと呼ばれる。スイッチング素子Q4、Q5、Q6は、電流吸込側(V−端子側)に設けられ、シンクトランジスタと呼ばれる。スイッチング素子Q1、Q4は直列接続され、スイッチング素子Q1、Q4の接続点はU端子と接続される。また、スイッチング素子Q2、Q5は直列接続され、スイッチング素子Q2、Q5の接続点はV端子と接続される。また、スイッチング素子Q3、Q6は直列接続され、スイッチング素子Q3、Q6の接続点はW端子と接続される。   The switching elements Q1, Q2, and Q3 are provided on the current discharge side (V + terminal side) and are called source transistors. The switching elements Q4, Q5, Q6 are provided on the current suction side (V-terminal side) and are called sink transistors. Switching elements Q1 and Q4 are connected in series, and the connection point of switching elements Q1 and Q4 is connected to the U terminal. The switching elements Q2 and Q5 are connected in series, and the connection point of the switching elements Q2 and Q5 is connected to the V terminal. The switching elements Q3 and Q6 are connected in series, and the connection point of the switching elements Q3 and Q6 is connected to the W terminal.

シャント抵抗Ru、Rv、Rwは、スイッチング素子Q4、Q5、Q6のエミッタとV−端子との間にそれぞれ設けられ、過電流検出回路123における過電流検出に用いられる抵抗素子である。尚、シャント抵抗RuはU相コイルを介してU端子から入力される電流についての過電流検出に用いられる抵抗素子である。シャント抵抗RvはV相コイルを介してV端子から入力される電流についての過電流検出に用いられる抵抗素子である。シャント抵抗RwはW相コイルを介してW端子から入力される電流についての過電流検出に用いられる抵抗素子である。   The shunt resistors Ru, Rv, and Rw are resistance elements that are provided between the emitters of the switching elements Q4, Q5, and Q6 and the V-terminal, respectively, and are used for overcurrent detection in the overcurrent detection circuit 123. The shunt resistor Ru is a resistance element used for overcurrent detection with respect to a current input from the U terminal via the U-phase coil. The shunt resistor Rv is a resistance element used for overcurrent detection with respect to a current input from the V terminal via the V-phase coil. The shunt resistor Rw is a resistance element used for overcurrent detection for a current input from the W terminal via the W-phase coil.

RCフィルタ122aは、スイッチング素子Q4とシャント抵抗Ruの接続点naに発生する電圧が信号ライン127aを介して印加され、この電圧を平滑化した電圧Vuを過電流検出回路123に出力するフィルタである。RCフィルタ122bは、スイッチング素子Q5とシャント抵抗Rvの接続点nbに発生する電圧が信号ライン127bを介して印加され、この電圧を平滑化した電圧Vvを過電流検出回路123に出力するフィルタである。RCフィルタ122cは、スイッチング素子Q6とシャント抵抗Rwの接続点ncに発生する電圧が信号ライン127cを介して印加され、この電圧を平滑化した電圧Vwを過電流検出回路123に出力するフィルタである。   The RC filter 122a is a filter that applies a voltage generated at a connection point na between the switching element Q4 and the shunt resistor Ru via the signal line 127a and outputs a smoothed voltage Vu to the overcurrent detection circuit 123. . The RC filter 122b is a filter that applies a voltage generated at a connection point nb between the switching element Q5 and the shunt resistor Rv via the signal line 127b and outputs a voltage Vv obtained by smoothing the voltage to the overcurrent detection circuit 123. . The RC filter 122c is a filter that receives a voltage generated at a connection point nc between the switching element Q6 and the shunt resistor Rw via the signal line 127c and outputs a smoothed voltage Vw to the overcurrent detection circuit 123. .

過電流検出回路123は、信号ライン127a〜127cを介して供給される電圧Vu、Vv、Vwと、マイクロコンピュータ140の後述のデジタルアナログ変換器405から供給される基準電圧Vru、vrv、Vrwと、をそれぞれ比較することにより、シャント抵抗Ru、Rv、Rwの何れかに過電流が流れたか否かを検出する回路である。過電流検出回路123は、インバータ回路120内の過電流を検出した場合はLowレベルの検出信号DETを出力する。また、検出信号DETがハイインピーダンスの場合、過電流が検出されなかった場合を表す。尚、過電流検出回路123の詳細構成例については後述する。   The overcurrent detection circuit 123 includes voltages Vu, Vv, Vw supplied via the signal lines 127a to 127c, and reference voltages Vru, vrv, Vrw supplied from a digital / analog converter 405 (to be described later) of the microcomputer 140. Is a circuit that detects whether or not an overcurrent has passed through any of the shunt resistors Ru, Rv, and Rw. The overcurrent detection circuit 123 outputs a low level detection signal DET when an overcurrent in the inverter circuit 120 is detected. Further, when the detection signal DET is high impedance, it represents a case where no overcurrent is detected. A detailed configuration example of the overcurrent detection circuit 123 will be described later.

増幅回路124aは、スイッチング素子Q4とシャント抵抗Ruの接続点naに発生する電圧が信号ライン128aを介して印加され、この電圧をインピーダンス変換したモニター電圧Vsuをマイクロコンピュータ140へ出力するボルテージフォロワとしての機能を有するものである。増幅回路124bは、スイッチング素子Q5とシャント抵抗Rvの接続点nbに発生する電圧が信号ライン128bを介して印加され、この電圧をインピーダンス変換したモニター電圧Vsvをマイクロコンピュータ140へ出力するボルテージフォロワとしての機能を有するものである。増幅回路124cは、スイッチング素子Q6とシャント抵抗Rwの接続点ncに発生する電圧が信号ライン128cを介して印加され、この電圧をインピーダンス変換したモニター電圧Vswをマイクロコンピュータ140へ出力するボルテージフォロワとしての機能を有するものである。   The amplifying circuit 124a serves as a voltage follower that applies a voltage generated at a connection point na between the switching element Q4 and the shunt resistor Ru via a signal line 128a and outputs a monitor voltage Vsu obtained by impedance conversion of the voltage to the microcomputer 140. It has a function. The amplifying circuit 124b is a voltage follower that applies a voltage generated at a connection point nb between the switching element Q5 and the shunt resistor Rv via the signal line 128b and outputs a monitor voltage Vsv obtained by impedance conversion of this voltage to the microcomputer 140. It has a function. The amplifying circuit 124c is a voltage follower that applies a voltage generated at a connection point nc between the switching element Q6 and the shunt resistor Rw via the signal line 128c and outputs a monitor voltage Vsw obtained by impedance conversion of this voltage to the microcomputer 140. It has a function.

ドライバ回路125(制御回路)は、スイッチング回路121に対し、マイクロコンピュータ140などからの指示に応じて、3相モータ130の回転速度を制御するための制御信号を出力する。ドライバ回路125が過電流検出回路123からハイインピーダンスの検出信号DETを受信したとき、ドライバ回路125は、例えば、それぞれ120度の位相差を有しておりスイッチング素子Q1〜Q3のオン・オフを制御する3つのパルス幅変調された第1の矩形波と、第1の矩形波に対して一般的に180度位相が遅れておりスイッチング素子Q4〜Q6のオン・オフを制御する3つのパルス幅変調された第2の矩形波と、からなる制御信号(スイッチング素子Q1〜Q6の各ベース信号)を出力する。   The driver circuit 125 (control circuit) outputs a control signal for controlling the rotation speed of the three-phase motor 130 to the switching circuit 121 in accordance with an instruction from the microcomputer 140 or the like. When the driver circuit 125 receives the high-impedance detection signal DET from the overcurrent detection circuit 123, the driver circuit 125 has, for example, a phase difference of 120 degrees, and controls on / off of the switching elements Q1 to Q3. Three pulse width modulated first rectangular waves, and three pulse width modulations that are generally 180 degrees out of phase with respect to the first rectangular waves and control on / off of the switching elements Q4 to Q6 The control signal (each base signal of switching element Q1-Q6) which consists of the 2nd rectangular wave which was made is output.

また、ドライバ回路125は、過電流検出回路123からLowレベルの検出信号DETを受信したとき、スイッチング素子Q1〜Q6全てをオフさせるための制御信号を出力する。これにより、スイッチング回路121に対する過電流保護機能が実行される。尚、過電流検出回路123からハイインピーダンスの検出信号DETが出力されるときの制御信号としては、スイッチング素子Q1〜Q6全てをオフさせることに限らず、スイッチング素子Q1〜Q6を過電流による破壊から保護できる程度の制御を指示する信号であればよい。   Further, when the driver circuit 125 receives the low level detection signal DET from the overcurrent detection circuit 123, the driver circuit 125 outputs a control signal for turning off all the switching elements Q1 to Q6. Thereby, the overcurrent protection function for the switching circuit 121 is executed. The control signal when the high-impedance detection signal DET is output from the overcurrent detection circuit 123 is not limited to turning off all the switching elements Q1 to Q6. Any signal may be used as long as it is instructed to control to such an extent that protection is possible.

===過電流検出回路===
本実施形態に係る過電流検出回路123の詳細構成例について、図1を参照して説明する。過電流検出回路123は、3つのオープンコレクタ出力コンパレータ1233a、1233b、1233cと、オープンコレクタ出力コンパレータ1233aの+端子に接続される信号ライン129aと接地の間に接続されたコンデンサCaと、オープンコレクタ出力コンパレータ1233bの+端子に接続される信号ライン129bと接地の間に接続されたコンデンサCbと、オープンコレクタ出力コンパレータ1233cの+端子に接続される信号ライン129cと接地の間に接続されたコンデンサCcと、により構成される。
=== Overcurrent detection circuit ===
A detailed configuration example of the overcurrent detection circuit 123 according to the present embodiment will be described with reference to FIG. The overcurrent detection circuit 123 includes three open collector output comparators 1233a, 1233b, and 1233c, a capacitor Ca connected between the signal line 129a connected to the positive terminal of the open collector output comparator 1233a and the ground, and an open collector output. A capacitor Cb connected between the signal line 129b connected to the + terminal of the comparator 1233b and the ground, and a capacitor Cc connected between the signal line 129c connected to the + terminal of the open collector output comparator 1233c and the ground. It is comprised by.

オープンコレクタ出力コンパレータ1233aは、+端子にマイクロコンピュータ140から信号ライン129aを介して基準電圧Vruが印加され、−端子にRCフィルタ122aより出力される電圧Vuが印加される。オープンコレクタ出力コンパレータ1233aは、電源電圧Vccによって動作する。電圧Vuが基準電圧Vruよりも低い場合、オープンコレクタ出力コンパレータ1233aの比較信号UOはハイインピーダンスとなり、電圧Vuが基準電圧Vruよりも高い場合にはオープンコレクタ出力コンパレータ1233aの比較信号UOはLowレベルとなる。   In the open collector output comparator 1233a, the reference voltage Vru is applied to the + terminal from the microcomputer 140 via the signal line 129a, and the voltage Vu output from the RC filter 122a is applied to the − terminal. The open collector output comparator 1233a operates with the power supply voltage Vcc. When the voltage Vu is lower than the reference voltage Vru, the comparison signal UO of the open collector output comparator 1233a is high impedance, and when the voltage Vu is higher than the reference voltage Vru, the comparison signal UO of the open collector output comparator 1233a is at the low level. Become.

オープンコレクタ出力コンパレータ1233bは、+端子にマイクロコンピュータ140から信号ライン129bを介して基準電圧Vrvが印加され、−端子にRCフィルタ122bより出力される電圧Vvが印加される。オープンコレクタ出力コンパレータ1233bは、電源電圧Vccによって動作する。電圧Vvが基準電圧Vrvよりも低い場合、オープンコレクタ出力コンパレータ1233bの比較信号VOはハイインピーダンスとなり、電圧Vvが基準電圧Vrvよりも高い場合にはオープンコレクタ出力コンパレータ1233bの比較信号VOはLowレベルとなる。   In the open collector output comparator 1233b, the reference voltage Vrv is applied from the microcomputer 140 via the signal line 129b to the + terminal, and the voltage Vv output from the RC filter 122b is applied to the − terminal. The open collector output comparator 1233b operates with the power supply voltage Vcc. When the voltage Vv is lower than the reference voltage Vrv, the comparison signal VO of the open collector output comparator 1233b is high impedance, and when the voltage Vv is higher than the reference voltage Vrv, the comparison signal VO of the open collector output comparator 1233b is low level. Become.

オープンコレクタ出力コンパレータ1233cは、+端子にマイクロコンピュータ140から信号ライン129cを介して基準電圧Vrwが印加され、−端子にRCフィルタ122cより出力される電圧Vwが印加される。オープンコレクタ出力コンパレータ1233cは、電源電圧Vccによって動作する。電圧Vwが基準電圧Vrwよりも低い場合、オープンコレクタ出力コンパレータ1233cの比較信号WOはハイインピーダンスとなり、電圧Vwが基準電圧Vrwよりも高い場合にはオープンコレクタ出力コンパレータ1233cの比較信号WOはLowレベルとなる。   In the open collector output comparator 1233c, the reference voltage Vrw is applied to the + terminal from the microcomputer 140 via the signal line 129c, and the voltage Vw output from the RC filter 122c is applied to the − terminal. The open collector output comparator 1233c operates with the power supply voltage Vcc. When the voltage Vw is lower than the reference voltage Vrw, the comparison signal WO of the open collector output comparator 1233c becomes high impedance, and when the voltage Vw is higher than the reference voltage Vrw, the comparison signal WO of the open collector output comparator 1233c is low level. Become.

尚、オープンコレクタ出力コンパレータ1233a、1233b、1233cの各比較信号UO、VO、WOは、ワイヤードORによって接続点Pに接続される。接続点Pから各比較信号UO、VO、WOを合成して得られる合成出力信号が検出信号DETとして、ドライバ回路125に入力される。   The comparison signals UO, VO, WO of the open collector output comparators 1233a, 1233b, 1233c are connected to the connection point P by wired OR. A combined output signal obtained by combining the comparison signals UO, VO, and WO from the connection point P is input to the driver circuit 125 as the detection signal DET.

===マイクロコンピュータ===
マイクロコンピュータ140の構成について、図2を参照して説明する。
シャント抵抗Ruに流れる電流と、スイッチング素子Q4とシャント抵抗Ruの接続点naに発生する電圧(シャント抵抗検出電圧)との関係は、例えば、図3の実線aに示すように、オームの法則に基づいて、シャント抵抗Ruの抵抗値に応じた傾きを有する比例直線となる。よって、図3aに示す、シャント抵抗Ruの抵抗値に応じた、シャント抵抗Ruに流れる電流と、接続点naに発生する電圧との関係に基づいて、接続点naに発生する電圧の値から、シャント抵抗Ruに流れる電流の値を検出することが出来る。言い換えると、図3aに示す関係に基づき、基準電流の値を電圧の値に変換して基準電圧の値(初期値)とすることが出来る。尚、ここで、基準電流とは、過電流保護機能を実行させるか否かを判断するための基準とする大きさの電流である。つまり、基準電流は、スイッチング回路121に流れる電流が基準電流より大きい場合を過電流とするための閾値となる電流である。
=== Microcomputer ===
The configuration of the microcomputer 140 will be described with reference to FIG.
The relationship between the current flowing through the shunt resistor Ru and the voltage generated at the connection point na between the switching element Q4 and the shunt resistor Ru (shunt resistance detection voltage) is, for example, according to Ohm's law as shown by the solid line a in FIG. Based on this, a proportional straight line having a slope corresponding to the resistance value of the shunt resistor Ru is obtained. Therefore, from the value of the voltage generated at the connection point na based on the relationship between the current flowing through the shunt resistance Ru and the voltage generated at the connection point na according to the resistance value of the shunt resistance Ru shown in FIG. The value of the current flowing through the shunt resistor Ru can be detected. In other words, based on the relationship shown in FIG. 3a, the reference current value can be converted into a voltage value to obtain the reference voltage value (initial value). Here, the reference current is a current having a reference magnitude for determining whether or not to execute the overcurrent protection function. That is, the reference current is a current that becomes a threshold for setting an overcurrent when the current flowing through the switching circuit 121 is larger than the reference current.

しかし、接続点naに発生する電圧の実測値は、シャント抵抗Ruをインバータ装置100に組み込む際の配線パターン等に応じ、配線インピーダンスによる電圧降下の影響(図3破線b)や、シャント抵抗Ruに流れる電流が0Aのときに伝送系等によって発生するオフセット電圧の影響(図3一点鎖線c)を受ける場合がある。この場合、シャント抵抗Ruに流れる電流と、接続点naに発生する電圧の実測値と、は例えば、図3の実線dに示す関係となるため、図3の実線aに示す関係と一致しない。よって、図3の実線aに示す関係に基づいて設定された基準電圧(初期値)は、接続点naに発生する電圧の実測値との関係においては、基準電流の値に対応する電圧の値とならない。よって、図3の実線aに示す関係に基づいて設定された基準電圧(初期値)と、接続点naに発生する電圧の実測値とを比較して過電流を検出する、過電流検出回路123では、過電流の検出に誤差が生じる場合がある。尚、シャント抵抗Rv、Rwに関しても同様である。   However, the actual measurement value of the voltage generated at the connection point na depends on the influence of the voltage drop due to the wiring impedance (broken line b in FIG. 3) and the shunt resistance Ru according to the wiring pattern when the shunt resistor Ru is incorporated in the inverter device 100. When the flowing current is 0 A, there is a case where it is affected by the offset voltage generated by the transmission system or the like (one-dot chain line c in FIG. 3). In this case, the current flowing through the shunt resistor Ru and the actual measurement value of the voltage generated at the connection point na are, for example, the relationship shown by the solid line d in FIG. 3, and therefore do not match the relationship shown by the solid line a in FIG. Therefore, the reference voltage (initial value) set based on the relationship shown by the solid line a in FIG. 3 is a voltage value corresponding to the value of the reference current in the relationship with the measured value of the voltage generated at the connection point na. Not. Therefore, the overcurrent detection circuit 123 detects the overcurrent by comparing the reference voltage (initial value) set based on the relationship shown by the solid line a in FIG. 3 with the actual measurement value of the voltage generated at the connection point na. Then, an error may occur in the detection of the overcurrent. The same applies to the shunt resistors Rv and Rw.

そこで、マイクロコンピュータ140は、例えば、インバータ装置100の製品出荷前や初期設定時のキャリブレーション運転の際等に、電流値が予め定められている複数の設定電流をそれぞれ個別にシャント抵抗Ru、Rv、Rwに流したときに、スイッチング素子Q4とシャント抵抗Ruの接続点na、スイッチング素子Q5とシャント抵抗Rvの接続点nb、スイッチング素子Q6とシャント抵抗Rwの接続点ncにそれぞれ発生する複数の電圧の実測値をモニターする。そして、設定電流とモニターした電圧とに基づいて、シャント抵抗Ruに流れる電流と接続点naに発生する電圧の実測値との関係、シャント抵抗Rvに流れる電流と接続点nbに発生する電圧の実測値との関係、シャント抵抗Rwに流れる電流と接続点ncに発生する電圧の実測値との関係を求める。求めたそれぞれの関係から、接続点na、nb、ncに発生する電圧の実測値との関係において、基準電流の大きさに対応する基準電圧Vru、Vrv、Vrvを過電流検出回路123に出力し、過電流検出回路123の過電流検出誤差を校正する回路である。   Therefore, the microcomputer 140 individually supplies a plurality of set currents whose current values are determined in advance to each of the shunt resistors Ru, Rv before the inverter device 100 is shipped, for example, during calibration operation. , Rw, a plurality of voltages generated at a connection point na between the switching element Q4 and the shunt resistor Ru, a connection point nb between the switching element Q5 and the shunt resistor Rv, and a connection point nc between the switching element Q6 and the shunt resistor Rw. Monitor the measured value of. Based on the set current and the monitored voltage, the relationship between the current flowing through the shunt resistor Ru and the actual measured value of the voltage generated at the connection point na, the current flowing through the shunt resistor Rv and the actual measurement of the voltage generated at the connection point nb. The relationship between the value and the current flowing through the shunt resistor Rw and the measured value of the voltage generated at the connection point nc is obtained. Based on the obtained relationships, reference voltages Vru, Vrv, and Vrv corresponding to the magnitude of the reference current are output to the overcurrent detection circuit 123 in relation to the measured values of the voltages generated at the connection points na, nb, and nc. The overcurrent detection error of the overcurrent detection circuit 123 is calibrated.

尚、本実施形態に係る保護回路が、端子Uから入力される電流に関して行う処理を、以下、U相についての処理と称する。また、本実施形態に係る保護回路が、端子Vから入力される電流に関して行う処理を、以下、V相についての処理と称する。また、本実施形態に係る保護回路が、端子Wから入力される電流に関して行う処理を、以下、W相についての処理と称する。   Note that processing performed by the protection circuit according to the present embodiment regarding the current input from the terminal U is hereinafter referred to as processing for the U phase. In addition, processing performed by the protection circuit according to the present embodiment regarding the current input from the terminal V is hereinafter referred to as processing for the V phase. In addition, processing performed by the protection circuit according to the present embodiment regarding the current input from the terminal W is hereinafter referred to as processing for the W phase.

また、図2に示す、DVs0(Dvs1)は、本実施形態に係る保護回路がU相についての処理を行う場合、モニター電圧データDVsu0(DVsu1)を示し、V相についての処理を行う場合、モニター電圧データDVsv0(DVsv1)を示し、W相についての処理を行う場合、モニター電圧データDVsw0(DVsvw1)を示す。   Further, DVs0 (Dvs1) shown in FIG. 2 indicates monitor voltage data DVsu0 (DVsu1) when the protection circuit according to the present embodiment performs the process for the U phase, and monitors when the process for the V phase is performed. The voltage data DVsv0 (DVsv1) is indicated, and when the process for the W phase is performed, the monitor voltage data DVsw0 (DVsvw1) is indicated.

また、図2に示す、DVrは、本実施形態に係る保護回路がU相についての処理を行う場合、基準電圧データDVruを示し、V相についての処理を行う場合、基準電圧データDVrvを示し、W相についての処理を行う場合、基準電圧データDVrwを示す。   Further, DVr shown in FIG. 2 indicates reference voltage data DVru when the protection circuit according to the present embodiment performs processing for the U phase, and indicates reference voltage data DVrv when processing for the V phase. When processing for the W phase is performed, reference voltage data DVrw is shown.

マイクロコンピュータ140は、アナログデジタル変換器401と、メモリ部402と、パラメータ演算部403(演算処理部)と、基準電圧演算部404(演算処理部)と、デジタルアナログ変換器405と、によって構成される。   The microcomputer 140 includes an analog / digital converter 401, a memory unit 402, a parameter calculation unit 403 (calculation processing unit), a reference voltage calculation unit 404 (calculation processing unit), and a digital / analog converter 405. The

アナログデジタル変換器401は、インバータ回路120の電圧モニター用端子Lu、Lv、Lwと接続される。アナログデジタル変換器401は、電圧モニター用端子Luから、モニター電圧Vsu0及びモニター電圧Vsu1が入力される。また、電圧モニター用端子Lvから、モニター電圧Vsv0及びモニター電圧Vsv1が入力される。また、電圧モニター用端子Lwから、モニター電圧Vsw0及びモニター電圧Vsw1が入力される。   The analog-digital converter 401 is connected to the voltage monitoring terminals Lu, Lv, Lw of the inverter circuit 120. The analog-digital converter 401 receives the monitor voltage Vsu0 and the monitor voltage Vsu1 from the voltage monitor terminal Lu. Further, the monitor voltage Vsv0 and the monitor voltage Vsv1 are input from the voltage monitor terminal Lv. Further, the monitor voltage Vsw0 and the monitor voltage Vsw1 are input from the voltage monitor terminal Lw.

ここで、モニター電圧Vsu0(Vsu1)とは、スイッチング回路121のスイッチング素子Q4及びQ2、又は、スイッチング素子Q4及びQ3のオンによって、電流値が予め定められている設定電流As0(As1)がシャント抵抗Ruに流れた際に、接続点naに発生する電圧が増幅回路124aを介して出力されるモニター電圧である。また、モニター電圧Vsv0(Vsv1)とは、スイッチング回路121のスイッチング素子Q5及びQ1、又は、スイッチング素子Q5及びQ3のオンによって、電流値が予め定められている設定電流As0(As1)がシャント抵抗Rvに流れた際に、接続点nbに発生する電圧が増幅回路124bを介して出力されるモニター電圧である。また、モニター電圧Vsw0(Vsw1)とは、スイッチング回路121のスイッチング素子Q6及びQ1、又は、スイッチング素子Q6及びQ3のオンによって、電流値が予め定められている設定電流As0(As1)がシャント抵抗Rwに流れた際に、接続点ncに発生する電圧が増幅回路124cを介して出力されるモニター電圧である。   Here, the monitor voltage Vsu0 (Vsu1) is a setting current As0 (As1) whose current value is predetermined by turning on the switching elements Q4 and Q2 of the switching circuit 121 or the switching elements Q4 and Q3. The voltage generated at the connection point na when flowing to Ru is a monitor voltage output via the amplifier circuit 124a. Further, the monitor voltage Vsv0 (Vsv1) means that the set current As0 (As1) whose current value is predetermined by turning on the switching elements Q5 and Q1 of the switching circuit 121 or the switching elements Q5 and Q3 is the shunt resistor Rv. The voltage generated at the connection point nb when the current flows through is the monitor voltage output via the amplifier circuit 124b. Further, the monitor voltage Vsw0 (Vsw1) means that the set current As0 (As1) whose current value is determined in advance by turning on the switching elements Q6 and Q1 of the switching circuit 121 or the switching elements Q6 and Q3 is the shunt resistor Rw. Is a monitor voltage that is output via the amplifier circuit 124c when the voltage generated at the connection point nc.

そして、アナログデジタル変換器401は、入力されたモニター電圧Vsu0、Vsu1、Vsv0、Vsv1、Vsw0、Vsw1をそれぞれデジタル値に変換し、モニター電圧データDVsu0、Dvsu1、DVsv0、DVsv1、DVsw0、DVsw1をメモリ部402に格納する。   The analog-to-digital converter 401 converts the input monitor voltages Vsu0, Vsu1, Vsv0, Vsv1, Vsw0, Vsw1 into digital values, and monitors the monitor voltage data DVsu0, Dvsu1, DVsv0, DVsv1, DVsw0, DVsw1 as a memory unit. Stored in 402.

尚、本実施形態では、設定電流As0は0Aに設定され、モニター電圧データDVsu0、DVsv0、DVsw0はそれぞれオフセット電圧としてメモリ部402に格納される。   In this embodiment, the set current As0 is set to 0A, and the monitor voltage data DVsu0, DVsv0, DVsw0 are stored in the memory unit 402 as offset voltages, respectively.

メモリ部402は、アナログデジタル変換器401から入力されるモニター電圧データDVsu0、DVsu1、DVsv0、DVsv1、DVsw0、DVsw1と、設定電流As0、As1のデジタル値に対応する設定電流データDAs0、DAs1と、パラメータ演算部403が出力するパラメータSu、Sv、Swと、基準電流の値のデジタル値であり、マイクロコンピュータ140の外部から入力される基準電流データISDと、を格納する。尚、メモリ部402は、例えば、電気的に一括消去して書き込み及び読み出しが可能な不揮発性フラッシュメモリや、1バイト単位で電気的に書き込み及び読み出しが可能な不揮発性EEPROMなどにより構成できる。   The memory unit 402 includes monitor voltage data DVsu0, DVsu1, DVsv0, DVsv1, DVsw0, DVsw1 input from the analog-digital converter 401, set current data DAs0, DAs1 corresponding to digital values of the set currents As0, As1, and parameters. The parameters Su, Sv, Sw output from the calculation unit 403 and the reference current data ISD that is a digital value of the reference current value and is input from the outside of the microcomputer 140 are stored. Note that the memory unit 402 can be configured by, for example, a nonvolatile flash memory that can be electrically erased and written and read out at once, or a nonvolatile EEPROM that can be electrically written and read out in units of 1 byte.

パラメータ演算部403は、メモリ部402に格納されるデータのうち、設定電流データDAs0、DAs1と、モニター電圧データDVsu0、DVsu1と、に基づいて、設定電流値の変化(DAs1−DAs0)に対するモニター電圧値の変化(DVsu1−DVsu0)の割合をパラメータSuとして算出し、メモリ部402へ格納する。同様に、設定電流データDAs0、DAs1と、モニター電圧データDVsv0、DVsv1と、に基づいて、パラメータSvを算出し、メモリ部402へ格納する。同様に、設定電流データDAs0、DAs1と、モニター電圧データDVsw0、DVsw1と、に基づいて、パラメータSwを算出し、メモリ部402へ格納する。   The parameter calculation unit 403 is based on the set current data DAs0, DAs1 and the monitor voltage data DVsu0, DVsu1 among the data stored in the memory unit 402, and the monitor voltage with respect to the change in the set current value (DAs1-DAs0). The ratio of the value change (DVsu1-DVsu0) is calculated as the parameter Su and stored in the memory unit 402. Similarly, the parameter Sv is calculated based on the set current data DAs0 and DAs1 and the monitor voltage data DVsv0 and DVsv1, and stored in the memory unit 402. Similarly, the parameter Sw is calculated based on the set current data DAs0 and DAs1 and the monitor voltage data DVsw0 and DVsw1, and stored in the memory unit 402.

基準電圧演算部404は、メモリ部402に格納されるデータのうち、基準電流データISDと、パラメータSu、Sv、Swと、モニター電圧データDVs0、DVv0、DVw0(オフセット電圧)と、から、シャント抵抗Ru、Rv、Rwに流れる電流と、接続点na、nb、ncに発生する電圧の実測値と、の関係をそれぞれ求め、当該関係に基づいて、基準電流データISDに対応する電圧値である基準電圧データDVru、DVrv、DVrwを出力する。   The reference voltage calculation unit 404 includes a shunt resistor based on the reference current data ISD, parameters Su, Sv, Sw, and monitor voltage data DVs0, DVv0, DVw0 (offset voltage) among the data stored in the memory unit 402. A relationship between currents flowing through Ru, Rv, and Rw and measured values of voltages generated at the connection points na, nb, and nc is obtained, and a reference that is a voltage value corresponding to the reference current data ISD is obtained based on the relationship. Voltage data DVru, DVrv, DVrw is output.

デジタルアナログ変換器405は、基準電圧演算部404が算出する基準電圧データDVru、DVrv、Dvrwをそれぞれアナログ値の基準電圧Vru、Vrv、Vrwに変換して電圧調整用端子Mu、Mv、Mwに出力する。   The digital-to-analog converter 405 converts the reference voltage data DVru, DVrv, Dvrw calculated by the reference voltage calculation unit 404 into analog reference voltages Vru, Vrv, Vrw and outputs them to the voltage adjustment terminals Mu, Mv, Mw, respectively. To do.

尚、例えば、マイクロコンピュータ140の不図示の制御によって、ドライバ回路125は、スイッチング回路121のスイッチング素子Q1〜Q6のそれぞれのソース−シンク電極間に設定電流As0(As1)が流れるように、スイッチング素子Q1〜Q6のそれぞれのベース電極に電流I0(I1)を供給する。これによって、設定電流As0(As1)はスイッチング回路121を介して、シャント抵抗Ru、Rv、Rwに流れ、接続点na、nb、ncの電圧が設定電流As0(As1)に対応する電圧となる。   For example, under the control of the microcomputer 140 (not shown), the driver circuit 125 allows the setting current As0 (As1) to flow between the source and sink electrodes of the switching elements Q1 to Q6 of the switching circuit 121. A current I0 (I1) is supplied to the base electrodes of Q1 to Q6. As a result, the set current As0 (As1) flows through the shunt resistors Ru, Rv, and Rw via the switching circuit 121, and the voltages at the connection points na, nb, and nc become voltages corresponding to the set current As0 (As1).

===インバータ装置の演算処理動作===
本実施形態に係る補正動作のため、例えば、インバータ装置100の製品出荷前等に予め行われる、インバータ装置100の演算処理動作に関し、図4を参照して説明する。
=== Arithmetic Processing Operation of Inverter Device ===
For the correction operation according to the present embodiment, for example, an arithmetic processing operation of the inverter device 100 that is performed in advance before the product of the inverter device 100 is shipped will be described with reference to FIG.

尚、図4において、破線で囲まれたS103〜S104、S108〜S109、S111〜S112はマイクロコンピュータ140側の処理を示し、S114はマイクロプロセッサ140の外部からマイクロプロセッサ140へ設定される処理を示し、その他のステップはインバータ回路120側の処理を示している。   In FIG. 4, S103 to S104, S108 to S109, and S111 to S112 surrounded by broken lines indicate processing on the microcomputer 140 side, and S114 indicates processing set to the microprocessor 140 from the outside of the microprocessor 140. The other steps show processing on the inverter circuit 120 side.

また、図4のS101、S107に示す、スイッチング素子のベース電極は、U相についての処理の場合はスイッチング回路121のスイッチング素子Q4及びQ2、又は、スイッチング素子Q4及びQ3のベース電極を示し、V相についての処理の場合はスイッチング回路121のスイッチング素子Q5及びQ1、又は、スイッチング素子Q5及びQ3のベース電極を示し、W相についての処理の場合はスイッチング回路121のスイッチング素子Q6及びQ2、又は、スイッチング素子Q6及びQ1のベース電極を示す。   In addition, the base electrode of the switching element shown in S101 and S107 of FIG. 4 indicates the switching element Q4 and Q2 of the switching circuit 121 or the base electrode of the switching element Q4 and Q3 in the case of processing for the U phase, and V In the case of processing for the phase, the switching elements Q5 and Q1 of the switching circuit 121 or the base electrodes of the switching elements Q5 and Q3 are shown. In the case of processing for the W phase, the switching elements Q6 and Q2 of the switching circuit 121, or The base electrode of switching element Q6 and Q1 is shown.

また、図4のS103(S108)に示す、モニター電圧Vs0(Vs1)は、U相についての処理の場合はモニター電圧Vsu0(Vsu1)を示し、V相についての処理の場合はモニター電圧Vsv0(Vsv1)を示し、W相についての処理の場合はモニター電圧Vsw0(Vsvw1)を示す。   Also, the monitor voltage Vs0 (Vs1) shown in S103 (S108) of FIG. 4 indicates the monitor voltage Vsu0 (Vsu1) in the case of processing for the U phase, and the monitor voltage Vsv0 (Vsv1) in the case of processing for the V phase. In the case of processing for the W phase, the monitor voltage Vsw0 (Vsvw1) is indicated.

また、図4のS104、S111(S109、S111)に示す、モニター電圧データDVs0(Dvs1)は、U相についての処理の場合はモニター電圧データDVsu0(DVsu1)を示し、V相についての処理の場合はモニター電圧データDVsv0(Dvsv1)を示し、W相についての処理の場合はモニター電圧データDVsw0(DVsw1)を示す。   Also, the monitor voltage data DVs0 (Dvs1) shown in S104 and S111 (S109, S111) of FIG. 4 indicates the monitor voltage data DVsu0 (DVsu1) in the case of the U phase process, and the case of the V phase process. Indicates monitor voltage data DVsv0 (Dvsv1), and in the case of processing for the W phase, indicates monitor voltage data DVsw0 (DVsw1).

また、図4のS111、S112に示す、パラメータSは、U相についての処理の場合はパラメータSuを示し、V相についての処理の場合はパラメータSvを示し、W相についての処理の場合はパラメータSwを示す。   Also, the parameter S shown in S111 and S112 of FIG. 4 indicates the parameter Su in the case of processing for the U phase, indicates the parameter Sv in the case of processing for the V phase, and indicates the parameter in the case of processing for the W phase. Sw is shown.

また、図4においては、U相、V相、W相の各相についての処理をU相、V相、W相の順に行うこととするが、いずれの相に対する処理から行われても良い。   Further, in FIG. 4, the processing for each of the U phase, the V phase, and the W phase is performed in the order of the U phase, the V phase, and the W phase, but the processing may be performed from any phase.

まず、インバータ装置100の演算処理動作開始によって、マイクロコンピュータ140からドライバ回路125に、スイッチング素子Q1〜Q6のベース電極に電流I0を供給させる指示が送られる(S101)。
次に、U相についての処理に対応する、スイッチング回路121のスイッチング素子のベース電極に、ドライバ回路125から電流I0が供給される(S102)。
次に、マイクロコンピュータ140にモニターされたモニター電圧Vs0が、アナログデジタル変換器401によって、デジタル値のモニター電圧データDVs0に変換される(S103)。
次に、S103において得られたモニター電圧データDVs0がオフセット電圧としてメモリ部402に格納される(S104)。
First, when the arithmetic processing operation of the inverter device 100 is started, an instruction to supply the current I0 to the base electrodes of the switching elements Q1 to Q6 is sent from the microcomputer 140 to the driver circuit 125 (S101).
Next, the current I0 is supplied from the driver circuit 125 to the base electrode of the switching element of the switching circuit 121 corresponding to the process for the U phase (S102).
Next, the monitor voltage Vs0 monitored by the microcomputer 140 is converted into digital value monitor voltage data DVs0 by the analog-digital converter 401 (S103).
Next, the monitor voltage data DVs0 obtained in S103 is stored in the memory unit 402 as an offset voltage (S104).

次に、V相についてのモニター電圧DVs0がオフセット電圧としてメモリ部402に格納されていない場合(S105:NO)、V相についてS102〜S104の処理が行われる。
次に、W相についてのモニター電圧DVs0がオフセット電圧としてメモリ部402に格納されていない場合(S105:NO)、W相についてS102〜S104の処理が行われる。
U相、V相、W相各相についてのモニター電圧DVs0がそれぞれメモリ部402に格納されると(S105:YES)、マイクロコンピュータ140からドライバ回路125に、スイッチング素子Q1〜Q6のベース電極に電流I1を供給させる指示が送られる(S106)。
次に、U相についての処理に対応する、スイッチング回路121のスイッチング素子のベース電極に、ドライバ回路125から電流I1が供給される(S107)。
Next, when the monitor voltage DVs0 for the V phase is not stored in the memory unit 402 as an offset voltage (S105: NO), the processing of S102 to S104 is performed for the V phase.
Next, when the monitor voltage DVs0 for the W phase is not stored in the memory unit 402 as an offset voltage (S105: NO), the processing of S102 to S104 is performed for the W phase.
When the monitor voltage DVs0 for each of the U-phase, V-phase, and W-phase is stored in the memory unit 402 (S105: YES), a current is supplied from the microcomputer 140 to the driver circuit 125 to the base electrodes of the switching elements Q1 to Q6. An instruction to supply I1 is sent (S106).
Next, the current I1 is supplied from the driver circuit 125 to the base electrode of the switching element of the switching circuit 121 corresponding to the process for the U phase (S107).

次に、マイクロコンピュータ140にモニターされたモニター電圧Vs1が、アナログデジタル変換器401によって、デジタル値のモニター電圧データDVs1に変換される(S108)。
次に、S108において得られたモニター電圧データDVs1がメモリ部402に格納される(S109)。
次に、V相についてのモニター電圧DVs1がメモリ部402に格納されていない場合(S110:NO)、V相についてS107〜S109の処理が行われる。
次に、W相についてのモニター電圧DVs1がメモリ部402に格納されていない場合(S110:NO)、W相についてS107〜S109の処理が行われる。
Next, the monitor voltage Vs1 monitored by the microcomputer 140 is converted into monitor voltage data DVs1 having a digital value by the analog-digital converter 401 (S108).
Next, the monitor voltage data DVs1 obtained in S108 is stored in the memory unit 402 (S109).
Next, when the monitor voltage DVs1 for the V phase is not stored in the memory unit 402 (S110: NO), the processing of S107 to S109 is performed for the V phase.
Next, when the monitor voltage DVs1 for the W phase is not stored in the memory unit 402 (S110: NO), the processing of S107 to S109 is performed for the W phase.

U相、V相、W相各相についてのモニター電圧DVs1がそれぞれメモリ部402に格納されると(S110:YES)、パラメータ演算部403によって、U相について、メモリ部402に格納されたデータから、つぎの演算式(1)の演算処理が行われ、パラメータSが算出される(S111)。
S=(DVs1−DVs0)/As1 ・・・(1)
そして、S111において得られたパラメータSがメモリ部402に格納される(S112)。
When the monitor voltage DVs1 for each of the U phase, V phase, and W phase is stored in the memory unit 402 (S110: YES), the parameter calculation unit 403 uses the data stored in the memory unit 402 for the U phase. Then, the following arithmetic expression (1) is performed, and the parameter S is calculated (S111).
S = (DVs1-DVs0) / As1 (1)
Then, the parameter S obtained in S111 is stored in the memory unit 402 (S112).

次に、V相についてのパラメータSがメモリ部402に格納されていない場合(S113:NO)、V相について、S111〜S112の処理が行われる。
次に、W相についてのパラメータSがメモリ部402に格納されていない場合(S113:NO)、W相について、S111〜S112の処理が行われる。
Next, when the parameter S for the V phase is not stored in the memory unit 402 (S113: NO), the processing of S111 to S112 is performed for the V phase.
Next, when the parameter S for the W phase is not stored in the memory unit 402 (S113: NO), the processing of S111 to S112 is performed for the W phase.

U相、V相、W相各相についてのパラメータSがそれぞれメモリ部402に格納されると(S113:YES)、メモリ部402に、マイクロコンピュータ140の外部から、任意に設定される基準電流の値のデジタル値である基準電流データISDが入力される(S114)。S114において入力された基準電流データISDがメモリ部402に格納され(S115)、インバータ装置100演算処理動作を終了する。   When the parameters S for the U-phase, V-phase, and W-phase are stored in the memory unit 402 (S113: YES), a reference current arbitrarily set from the outside of the microcomputer 140 is stored in the memory unit 402. Reference current data ISD, which is a digital value, is input (S114). The reference current data ISD input in S114 is stored in the memory unit 402 (S115), and the inverter device 100 arithmetic processing operation is terminated.

===インバータ装置の補正動作===
本実施形態に係る、インバータ装置100の基準電圧補正動作について、図5、図6を参照して説明する。
=== Correcting Operation of Inverter Device ===
The reference voltage correction operation of the inverter device 100 according to the present embodiment will be described with reference to FIGS.

尚、図5において、破線で囲まれるS201〜S205は、インバータ装置100によるモータ130の通常駆動制御を行う前のイニシャライズ動作を示す処理である。本実施形態に係る、インバータ装置100は、セット電源投入直後のイニシャライズ動作時に、マイクロコンピュータ140により補正された基準電圧Vru、Vrv、Vrwがそれぞれ過電流検出回路123へ供給される。   In FIG. 5, S201 to S205 surrounded by a broken line are processes indicating an initializing operation before the normal drive control of the motor 130 by the inverter device 100 is performed. In the inverter device 100 according to the present embodiment, the reference voltages Vru, Vrv, and Vrw corrected by the microcomputer 140 are respectively supplied to the overcurrent detection circuit 123 during the initialization operation immediately after the set power is turned on.

また、図5のS202、S203に示す、基準電圧データDVrは、U相についての処理の場合は基準電圧データDVruを示し、V相についての処理の場合は基準電圧データDVrvを示し、W相についての処理の場合は基準電圧データDVrwを示す。   Further, the reference voltage data DVr shown in S202 and S203 of FIG. 5 indicates the reference voltage data DVru in the case of the process for the U phase, indicates the reference voltage data DVrv in the case of the process for the V phase, and for the W phase. In the case of the above process, the reference voltage data DVrw is shown.

また、図5のS202に示す、パラメータSは、U相についての処理の場合はパラメータSuを示し、V相についての処理の場合はパラメータSvを示し、W相についての処理の場合はパラメータSwを示す。   Further, the parameter S shown in S202 of FIG. 5 indicates the parameter Su in the case of the process for the U phase, indicates the parameter Sv in the case of the process for the V phase, and indicates the parameter Sw in the case of the process for the W phase. Show.

また、図5のS202に示す、DVs0は、U相についての処理の場合はDVsu0を示し、V相についての処理の場合はDVsv0を示し、W相についての処理の場合はDVsw0を示す。   Further, DVs0 shown in S202 of FIG. 5 indicates DVsu0 in the case of processing for the U phase, DVsv0 in the case of processing for the V phase, and DVsw0 in the case of processing for the W phase.

また、図5のS203に示す、電圧調整用端子Mは、U相についての処理の場合は電圧調整用端子Muを示し、V相についての処理の場合は電圧調整用端子Mvを示し、W相についての処理の場合は電圧調整用端子Mwを示す。   Further, the voltage adjustment terminal M shown in S203 of FIG. 5 indicates the voltage adjustment terminal Mu in the case of the process for the U phase, indicates the voltage adjustment terminal Mv in the case of the process for the V phase, and the W phase. In the case of the process, the voltage adjustment terminal Mw is shown.

また、図5においては、U相、V相、W相の各相についての処理をU相、V相、W相の順に行うこととするが、いずれの相に対する処理から行われても良い。   In FIG. 5, the processing for each of the U phase, the V phase, and the W phase is performed in the order of the U phase, the V phase, and the W phase, but the processing may be performed from any phase.

先ず、インバータ装置100の駆動開始により、マイクロコンピュータ140のセット電源が投入される(S201)。次に、U相についての処理に対応する、前述のキャリブレーション運転によってメモリ部402に格納されたデータから、基準電圧演算部404により、つぎの演算式(2)に基づいて基準電圧データDVrが算出される(S202)。
DVr=ISD×S+DVs0 ・・・(2)
そして、S202においてえられた基準電圧データDVrは、マイクロコンピュータ140のデジタルアナログ変換器405によって、アナログ値の基準電圧Vrに変換され、端子Mに出力される(S203)。
First, the set power source of the microcomputer 140 is turned on when the drive of the inverter device 100 is started (S201). Next, the reference voltage data DVr is obtained from the data stored in the memory unit 402 by the above-described calibration operation corresponding to the process for the U phase by the reference voltage calculation unit 404 based on the following calculation formula (2). Calculated (S202).
DVr = ISD × S + DVs0 (2)
Then, the reference voltage data DVr obtained in S202 is converted to an analog reference voltage Vr by the digital-analog converter 405 of the microcomputer 140 and output to the terminal M (S203).

次に、V相についての基準電圧Vrが端子Mに出力されていない場合(S204:NO)、V相について、S202〜S203の処理が行われる。
次に、W相についての基準電圧Vrが端子Mに出力されていない場合(S204:NO)、W相について、S202〜S203の処理が行われる。
Next, when the reference voltage Vr for the V phase is not output to the terminal M (S204: NO), the processing of S202 to S203 is performed for the V phase.
Next, when the reference voltage Vr for the W phase is not output to the terminal M (S204: NO), the processes of S202 to S203 are performed for the W phase.

U相、V相、W相各相についての基準電圧Vrがそれぞれ端子Mに出力されると(S204:YES)、インバータ装置100のその他のイニシャライズ処理が行われる(S205)。S205のイニシャライズ処理が終了すると、インバータ装置100によって、補正された基準電圧Vrに基づく、モータ130の通常駆動制御が行われる(S206)。その後、マイクロコンピュータ140の電源がOFFされて(S207)、インバータ装置100のモータ130の通常駆動制御を終了する。   When the reference voltage Vr for each of the U-phase, V-phase, and W-phase is output to the terminal M (S204: YES), other initialization processing of the inverter device 100 is performed (S205). When the initialization process of S205 is completed, the inverter device 100 performs normal drive control of the motor 130 based on the corrected reference voltage Vr (S206). Thereafter, the power source of the microcomputer 140 is turned off (S207), and the normal drive control of the motor 130 of the inverter device 100 is finished.

ここで、例えば、設定電流As0の値を0A、設定電流As1の値を15A、基準電流の値を35Aとした場合に得られる、シャント抵抗Ru、Rv、Rwに流れる電流と、モニター電圧Vsu、Vsv、Vswとの関係の一例を、それぞれ、図6の直線U、V、Wに示す。   Here, for example, when the value of the set current As0 is 0A, the value of the set current As1 is 15A, and the value of the reference current is 35A, the current flowing through the shunt resistors Ru, Rv, Rw, and the monitor voltage Vsu, An example of the relationship with Vsv and Vsw is shown by straight lines U, V, and W in FIG.

尚、パラメータ演算部403によって算出されるパラメータSu、Sv、Swに基づいて、配線インピーダンス成分の影響を考慮した、直線U、V、Wの傾きに相当する値が得られる。
また、インバータ回路120に流れる電流を0Aとすることで、モニター電圧Vsu0、Vsv0、Vsw0からオフセット電圧が得られる。
Based on the parameters Su, Sv, and Sw calculated by the parameter calculation unit 403, values corresponding to the slopes of the straight lines U, V, and W are obtained in consideration of the influence of the wiring impedance component.
Further, by setting the current flowing through the inverter circuit 120 to 0 A, an offset voltage can be obtained from the monitor voltages Vsu0, Vsv0, and Vsw0.

よって、パラメータSu、Sv、Swと、モニター電圧データDVsu0、DVsv0、DVsw0と、から、直線U、V、Wを示す関数が算出できる。この、直線U、V、Wを示す関数に基づいて、基準電流データISDに対応する、基準電圧データDVru、DVrv、Dvrwが求められるため、接続点na、nb、ncにそれぞれ発生する電圧の実測値との関係において、基準電流の値に対応する基準電圧Vru、Vrv、Vrvを求めることができる。過電流検出回路123は、接続点na、nb、ncに発生する電圧がそれぞれRCフィルタ122a、122b、122cを介してなる電圧Vu、Vv、Vwと、基準電圧Vru、Vrv、Vrvと、比較することで、過電流検出誤差を補正することが出来る。   Therefore, functions indicating the straight lines U, V, and W can be calculated from the parameters Su, Sv, and Sw and the monitor voltage data DVsu0, DVsv0, and DVsw0. Since the reference voltage data DVru, DVrv, Dvrw corresponding to the reference current data ISD is obtained based on the functions indicating the straight lines U, V, W, the voltages generated at the connection points na, nb, nc are measured. In relation to the value, the reference voltages Vru, Vrv, Vrv corresponding to the value of the reference current can be obtained. The overcurrent detection circuit 123 compares the voltages Vu, Vv, and Vw generated at the connection points na, nb, and nc through the RC filters 122a, 122b, and 122c with the reference voltages Vru, Vrv, and Vrv, respectively. Thus, the overcurrent detection error can be corrected.

以上より、本実施形態に係る保護回路を備える、インバータ装置100では、マイクロコンピュータ140によって、過電流検出回路123の過電流検出の基準とする基準電圧を、スイッチング回路121とシャント抵抗Ru、Rv、Rwの接続点na、nb、ncに発生する電圧の実測値との関係において、基準電流の値を示す電圧の値となるように補正する。よって、過電流検出回路123の過電流検出誤差を校正することが可能となり、過電流保護機能の精度を向上させることが出来る。   As described above, in the inverter device 100 including the protection circuit according to the present embodiment, the microcomputer 140 uses the switching circuit 121 and the shunt resistors Ru, Rv, and the reference voltage as the reference for the overcurrent detection of the overcurrent detection circuit 123. In relation to the measured values of the voltages generated at the connection points na, nb, and nc of Rw, correction is performed so that the voltage value indicates the value of the reference current. Therefore, the overcurrent detection error of the overcurrent detection circuit 123 can be calibrated, and the accuracy of the overcurrent protection function can be improved.

また、本実施形態に係る保護回路を備える、インバータ装置100は、複数相の電流それぞれの過電流検出を、複数のシャント抵抗を用いて行う場合であっても、複数のシャント抵抗に流れる電流と複数のシャント抵抗が検出する電圧の実測値との関係を個別に求め、各相について個別に基準電圧を補正することが出来る。よって、複数相の間で、過電流保護機能を実行させるタイミングのずれを生じさせず、過電流保護機能の精度を向上させることが出来る。   Further, the inverter device 100 including the protection circuit according to the present embodiment is configured so that the current flowing through the plurality of shunt resistors is detected even when the overcurrent detection of each of the currents of the plurality of phases is performed using the plurality of shunt resistors. It is possible to individually obtain the relationship with the actually measured values of the voltages detected by the plurality of shunt resistors, and to individually correct the reference voltage for each phase. Therefore, it is possible to improve the accuracy of the overcurrent protection function without causing a shift in timing for executing the overcurrent protection function among a plurality of phases.

また、本実施形態に係る過電流検出回路123は、オープンコレクタ出力コンパレータ1233を含んで構成され、過電流保護機能は検出信号DETがドライバ回路125に入力されることで実現される。このように、本実施形態に係るインバータ装置100では、演算処理を経由するソフト的な処理によらず、検出信号DETによる過電流検出を契機に直接過電流保護動作を行うことが出来るため、過電流保護動作の高速化が可能となる。   Further, the overcurrent detection circuit 123 according to the present embodiment includes an open collector output comparator 1233, and the overcurrent protection function is realized by inputting the detection signal DET to the driver circuit 125. As described above, in the inverter device 100 according to the present embodiment, the overcurrent protection operation can be performed directly when the overcurrent is detected by the detection signal DET regardless of the software processing via the arithmetic processing. The speed of current protection operation can be increased.

<<絶縁金属基板技術を用いた半導体装置>>
===半導体装置===
図7は、絶縁金属基板技術を用いた半導体装置10の構造を示した図である。尚、図7(a)は半導体装置10の断面図であり、図7(b)は半導体装置10の正面図である。また、図8は、図7に示した半導体装置10の斜視図である。
<< Semiconductor device using insulated metal substrate technology >>
=== Semiconductor Device ===
FIG. 7 is a diagram showing the structure of the semiconductor device 10 using the insulated metal substrate technology. 7A is a cross-sectional view of the semiconductor device 10, and FIG. 7B is a front view of the semiconductor device 10. FIG. 8 is a perspective view of the semiconductor device 10 shown in FIG.

ケース材3は、4枚の側壁3A、3B、3C、3Dで取り囲まれた四角い筒が形成され、下側(紙面C−C’軸のC’に向かう方向)の開口部20と上側(紙面C−C’軸のCに向かう方向)の開口部21が設けられる。   The case material 3 is formed with a square cylinder surrounded by four side walls 3A, 3B, 3C, 3D, and has an opening 20 on the lower side (in the direction toward C ′ of the paper surface CC ′ axis) and an upper side (paper surface). An opening 21 in the direction of C-C ′ axis toward C) is provided.

ケース材3の側壁3C、3Dの内側において、開口部20から若干上がった位置に、ケース材3の内側に向かった凸部22が設けられる。また、ケース材3の側壁3C、3Dの内側において、開口部21から若干下がった位置に、第2の基板2の側面側の裏面(紙面C−C’軸のC’に向かう方向の面)と当接する当接部23が設けられる。   On the inside of the side walls 3 </ b> C and 3 </ b> D of the case material 3, a convex portion 22 facing the inside of the case material 3 is provided at a position slightly elevated from the opening 20. Further, on the inner side of the side walls 3C, 3D of the case material 3, the back surface on the side surface side of the second substrate 2 (surface in the direction toward the C ′ of the paper surface CC ′ axis) at a position slightly lowered from the opening 21. The contact part 23 which contacts is provided.

一方、ケース材3の側壁3A、3Bの内側において、ねじ止め孔24を確保するため、第2の基板2の裏面(紙面C−C’軸のC’に向かう方向の面)と当接させる当接部25と、第2の基板2の紙面B−B’軸の方向に向けて離間させる離間部26が設けられる。離間部26を介して、第2の基板2と第1の基板1Aの間の空間に発生する熱は、外部に放出される。尚、循環作用を得るために、離間部26は少なくとも2つ形成されることが好ましい。   On the other hand, in order to secure the screw holes 24 inside the side walls 3A and 3B of the case material 3, they are brought into contact with the back surface of the second substrate 2 (the surface in the direction toward the C ′ of the paper surface CC ′ axis). A contact portion 25 and a separation portion 26 that separates in the direction of the paper surface BB ′ axis of the second substrate 2 are provided. The heat generated in the space between the second substrate 2 and the first substrate 1A is released to the outside through the separation portion 26. In order to obtain a circulating action, it is preferable that at least two spacing portions 26 are formed.

ベース基板1B、第1の基板1Aは、導電材料、例えばCu、AlまたはFeを主材料とするもの、またはそれらの合金により構成される。また、熱伝導性の優れた材料より成り、窒化アルミニウム、窒化ボロン等の絶縁材料でも良い。一般にはコストの観点によりCu、Alが採用され、両者ともに、導電性があるため、絶縁処理が必要になる。尚、以下では、ベース基板1B、第1の基板1Aは、Alを採用したものとして説明する。   The base substrate 1B and the first substrate 1A are made of a conductive material such as a material mainly composed of Cu, Al, or Fe, or an alloy thereof. Further, it is made of a material having excellent thermal conductivity, and may be an insulating material such as aluminum nitride or boron nitride. In general, Cu and Al are adopted from the viewpoint of cost, and both are conductive, and therefore, an insulation treatment is required. In the following description, it is assumed that the base substrate 1B and the first substrate 1A employ Al.

ベース基板1Bの表面(紙面C−C’軸のCに向かう方向の面)には、ベース基板1Bよりもサイズの小さい第1の基板1Aが絶縁性接着剤27により固定される。尚、ベース基板1B、第1の基板1Aの表裏両面は、傷防止のために陽極酸化膜が施されている。   A first substrate 1A having a size smaller than that of the base substrate 1B is fixed to the surface of the base substrate 1B (surface in the direction toward the C of the paper surface C-C ′ axis) by an insulating adhesive 27. The base substrate 1B and the front and back surfaces of the first substrate 1A are provided with an anodized film for preventing scratches.

第1の基板1Aは、表面の陽極酸化膜の上に絶縁被膜28が被覆され、この上にCuからなる第1の導電パターン7が形成される。第1の導電パターン7は、アイランド、配線、電極パッド等から成る。例えば、第1の導電パターン7のアイランドには、パワー半導体デバイス4としてのスイッチング素子Q1〜Q6を含むインバータ回路120が電気的に接続される。他には、ダイオード、抵抗、コンデンサ等が、第1の基板1Aに実装される。   In the first substrate 1A, an insulating film 28 is coated on the anodized film on the surface, and the first conductive pattern 7 made of Cu is formed thereon. The first conductive pattern 7 includes an island, a wiring, an electrode pad, and the like. For example, an inverter circuit 120 including switching elements Q <b> 1 to Q <b> 6 as the power semiconductor device 4 is electrically connected to the island of the first conductive pattern 7. In addition, a diode, a resistor, a capacitor, and the like are mounted on the first substrate 1A.

第1の基板1Aの側面(紙面A−A’軸のA、A’側にある面)の側にはリード固着用のパッドが設けられ、外部リード29をロウ材によって固着させる。外部リード29は、ケース材3の頭部から飛び出すような長さで、実装基板のスルーホール32に挿入される。   A lead fixing pad is provided on the side surface of the first substrate 1A (the surface on the A, A 'side of the paper surface A-A' axis), and the external lead 29 is fixed by a brazing material. The external lead 29 is inserted into the through hole 32 of the mounting board so as to protrude from the head of the case material 3.

ベース基板1Bの表面に固定された第1の基板1Aは、ケース材3の下側(紙面C−C’軸のC’に向かう方向)の開口部29に嵌合される。ケース材3の側壁3A、3B、3C、3Dの内側にはL字型の段差が設けられ、ベース基板1Bの側面(紙面A−A’軸のA、A’側にある面と、紙面B−B’軸のB、B’側にある面)並びに表面(紙面C−C’軸のCに向かう方向の面)が当接して固着される。よって、ケース材3と嵌合された第1の基板1Aによって、開口部29は封止される。尚、上記のとおり、第2の基板2はケース材3の側壁3C、3Dに保持されるので、第1の基板1Aと第2の基板2は平行に並列配置される。   The first substrate 1A fixed to the surface of the base substrate 1B is fitted into the opening 29 on the lower side of the case material 3 (the direction toward the C ′ of the paper surface C-C ′ axis). An L-shaped step is provided on the inside of the side walls 3A, 3B, 3C, and 3D of the case material 3, and the side surface of the base substrate 1B (the surface on the A, A ′ side of the paper surface AA ′ axis and the paper surface B) -The surface on the B, B 'side of the B' axis) and the surface (the surface in the direction toward the C on the paper surface CC 'axis) come into contact with each other and are fixed. Therefore, the opening 29 is sealed by the first substrate 1A fitted to the case material 3. As described above, since the second substrate 2 is held on the side walls 3C and 3D of the case material 3, the first substrate 1A and the second substrate 2 are arranged in parallel in parallel.

第2の基板2は、樹脂製の基板より成り、例えばプリント基板と呼ばれるガラスエポキシ基板が好ましい。第2の基板2の表面(紙面C−C’軸のCに向かう方向の面)には、少なくとも一層以上の第2の導電パターン30が形成されている。第2の導電パターン30は、第1の導電パターン7と同様に、アイランド、配線、電極パッド等から成る。例えば、第2の導電パターン30の一つのアイランドには、インバータ回路120の動作を制御するためのマイクロコンピュータ140やDSP(Digital Signal Processor)等の集積回路31が電気的に接続される。マイクロコンピュータ140やDSPなどの集積回路31は、熱の影響を避けることが望ましいため、インバータ回路120を配置する基板とは異なる基板に配置することにより、正確な動作を行うことが可能となる。他には、トランジスタ、ダイオード、抵抗、コンデンサ等が第2の基板2に実装される。   The 2nd board | substrate 2 consists of resin-made boards, for example, the glass epoxy board | substrate called a printed circuit board is preferable. At least one or more second conductive patterns 30 are formed on the surface of the second substrate 2 (the surface in the direction toward the C of the paper surface C-C ′ axis). Similar to the first conductive pattern 7, the second conductive pattern 30 includes islands, wirings, electrode pads, and the like. For example, an integrated circuit 31 such as a microcomputer 140 or a DSP (Digital Signal Processor) for controlling the operation of the inverter circuit 120 is electrically connected to one island of the second conductive pattern 30. Since the integrated circuit 31 such as the microcomputer 140 or the DSP desirably avoids the influence of heat, it can be accurately operated by being disposed on a substrate different from the substrate on which the inverter circuit 120 is disposed. In addition, a transistor, a diode, a resistor, a capacitor, and the like are mounted on the second substrate 2.

尚、第2の基板2がケース材2に設けられる前に、第1の基板1Aに実装された回路部品を完全に封止する樹脂がポッティングなどで設けられる。また、必要に応じて、第2の基板2に実装された回路部品を完全に封止する樹脂が設けられる。第2の基板2の側辺近傍には、外部リード29を挿入するスルーホール32が設けられる。スルーホール32によって、第1の基板1Aに実装された回路と、第2の基板2に実装された回路が電気的に接続される。   Before the second substrate 2 is provided on the case material 2, a resin that completely seals the circuit components mounted on the first substrate 1A is provided by potting or the like. Moreover, resin which completely seals the circuit components mounted on the second substrate 2 is provided as necessary. A through hole 32 for inserting the external lead 29 is provided in the vicinity of the side of the second substrate 2. Through the through hole 32, the circuit mounted on the first substrate 1A and the circuit mounted on the second substrate 2 are electrically connected.

図1に示したインバータ回路120は、図7、図8に示した絶縁金属基板技術を用いた半導体装置10として実現できる。図9は、半導体装置10の主要な回路部品の実装例を示した図である。尚、図9(a)は、第1の基板1Aの実装例を示した図であり、図9(b)は、第2の基板2の実装例を示した図である。尚、本実装例では、第1の基板1Aが金属基板であり、第2の基板2がプリント基板であることとする。   The inverter circuit 120 shown in FIG. 1 can be realized as the semiconductor device 10 using the insulated metal substrate technology shown in FIGS. FIG. 9 is a diagram illustrating a mounting example of main circuit components of the semiconductor device 10. 9A is a diagram showing an example of mounting the first substrate 1A, and FIG. 9B is a diagram showing an example of mounting the second substrate 2. As shown in FIG. In the mounting example, the first board 1A is a metal board, and the second board 2 is a printed board.

図9(a)に示すように、第1の基板1A上では、インバータ回路120が少なくとも実装されている。そして、電圧モニター用端子Lu、Lv、Lwや電圧調整用端子Mu、Mv、Mw等が、図7に示された外部リード29として実現される。尚、第1の基板1Aは熱伝導性の良い金属基板であるため、シャント抵抗Ru、Rv、Rwの温度特性のばらつきを考慮する必要性が少なくなり、過電流保護を適切に行えることになる。   As shown in FIG. 9A, at least an inverter circuit 120 is mounted on the first substrate 1A. The voltage monitoring terminals Lu, Lv, Lw, the voltage adjustment terminals Mu, Mv, Mw, etc. are realized as the external leads 29 shown in FIG. Since the first substrate 1A is a metal substrate with good thermal conductivity, it is less necessary to consider variations in the temperature characteristics of the shunt resistors Ru, Rv, and Rw, and overcurrent protection can be performed appropriately. .

また、図9(b)に示すように、第2の基板2上では、マイクロコンピュータ140やDSPなどの集積回路31として制御回路200が実装される。このように、制御回路200に関しては、半導体装置10の全体的な制御を司る一番重要な回路部品であるため、第1の基板1Aに実装された回路部品とは別の第2の基板2の方に実装することが好ましい。この結果、制御回路200は、第1の基板1Aに実装されたスイッチング回路121及びドライバ回路125の温度上昇の影響を受けずに済む。尚、ケース材3は必ずしも制御回路200を配置した第2の基板2を第1の基板1Aとともに保持しなくても良い。制御回路200をケース材3とは異なるケース材(不図示)で保持しても良い。   Further, as shown in FIG. 9B, a control circuit 200 is mounted on the second substrate 2 as an integrated circuit 31 such as a microcomputer 140 or a DSP. As described above, the control circuit 200 is the most important circuit component that governs overall control of the semiconductor device 10, and therefore the second substrate 2 different from the circuit component mounted on the first substrate 1 </ b> A. It is preferable to mount on the side. As a result, the control circuit 200 is not affected by the temperature rise of the switching circuit 121 and the driver circuit 125 mounted on the first substrate 1A. The case material 3 does not necessarily have to hold the second substrate 2 on which the control circuit 200 is arranged together with the first substrate 1A. The control circuit 200 may be held by a case material (not shown) different from the case material 3.

また、第1の基板1Aの熱膨張によるケース材3の変形や、第1の基板1Aに実装された回路部品より発する熱による第2の基板2の変形を考慮して、第1の基板1A、第2の基板2において一番湾曲する中心位置からずらして回路部品を実装することが好ましい。   Further, in consideration of deformation of the case material 3 due to thermal expansion of the first substrate 1A and deformation of the second substrate 2 due to heat generated from the circuit components mounted on the first substrate 1A, the first substrate 1A. It is preferable to mount the circuit components by shifting from the center position where the second substrate 2 is most curved.

===半導体装置の適用例===
半導体装置10(以下、インバータ回路モジュール60と呼ぶ)は、例えば、図10に示すエアコン室外機50(筐体)に取り付けられる。尚、図10は、インバータ回路モジュール60を用いたエアコン室外機50の内部構造を示した図である。
エアコン室外機50は、ファン51、フレーム52、コンプレッサ53、放熱フィン55、そしてインバータ回路モジュール60を備えている。
=== Application Example of Semiconductor Device ===
The semiconductor device 10 (hereinafter referred to as an inverter circuit module 60) is attached to, for example, an air conditioner outdoor unit 50 (housing) shown in FIG. FIG. 10 is a diagram showing the internal structure of the air conditioner outdoor unit 50 using the inverter circuit module 60.
The air conditioner outdoor unit 50 includes a fan 51, a frame 52, a compressor 53, a heat radiation fin 55, and an inverter circuit module 60.

ファン51は、空気循環を行うものであり、裏側(紙面Y軸の負方向)には熱交換器がある。フレーム52は、ファン51と隣接して紙面X軸の正方向に並列に配置される。フレーム52の中敷板52Aの下側(紙面Z軸の負方向)にはコンプレッサ53が設けられ、フレーム52の中敷板52Aの上側(紙面Z軸の正方向)には、回路部品が実装されたプリント基板等が取り付けられる。   The fan 51 circulates air and has a heat exchanger on the back side (negative direction of the paper surface Y axis). The frame 52 is arranged adjacent to the fan 51 in parallel in the positive direction of the paper surface X axis. A compressor 53 is provided below the insole plate 52A of the frame 52 (the negative direction of the paper surface Z axis), and circuit components are mounted above the insole plate 52A of the frame 52 (the positive direction of the paper surface Z axis). A printed circuit board or the like is attached.

さらに、フレーム52の紙面X軸の負方向側の側壁板54には、インバータ回路モジュール60が実装される。尚、インバータ回路モジュール60は、第2の基板2側がフレーム52の側壁板54と向かい合うように取り付けられる。また、インバータ回路モジュール60のベース基板1B側には、放熱フィン55が取り付けられる。   Furthermore, the inverter circuit module 60 is mounted on the side wall plate 54 on the negative direction side of the X axis of the frame 52. The inverter circuit module 60 is attached so that the second substrate 2 side faces the side wall plate 54 of the frame 52. In addition, the radiation fins 55 are attached to the base circuit board 1B side of the inverter circuit module 60.

図10に示す符号56は、空気が暖められて上昇するために発生する気流路A〜Bを示している。放熱フィン55の溝は、気流路A〜Bに沿った方向(紙面Z軸方向)に設けられる。従って、インバータ回路モジュール60の方にも、図8に示す気流路A〜Bに沿った切欠部が設けられていれば、更に放熱性が向上することになる。尚、図8に示される符号70〜73は、図10に示す気流路A〜Bに沿った切欠部の一例を示している。   The code | symbol 56 shown in FIG. 10 has shown air flow path AB produced | generated because air warms and raises. The grooves of the radiating fins 55 are provided in the direction along the air flow paths A to B (the Z-axis direction on the paper surface). Therefore, if the notch portions along the air flow paths A to B shown in FIG. 8 are also provided on the inverter circuit module 60, the heat dissipation is further improved. In addition, the codes | symbols 70-73 shown by FIG. 8 have shown an example of the notch part along the air flow paths AB shown in FIG.

以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。   Although the present embodiment has been described above, the above-described examples are for facilitating the understanding of the present invention, and are not intended to limit the present invention. The present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof.

例えば、上記実施形態では、過電流保護機能を持つ回路、回路モジュールとして、インバータ回路120、インバータ回路モジュール60の場合を例に挙げたが、その他に、モータドライバとその回路モジュール、オーディオ機器向けの信号処理回路とその回路モジュールや、プラズマディスプレイ向けの表示駆動回路とその回路モジュール等、過電流保護機能を持つ必要がある回路、回路モジュールであればよい。   For example, in the above-described embodiment, the case of the inverter circuit 120 and the inverter circuit module 60 is given as an example of the circuit and circuit module having the overcurrent protection function. Any circuit or circuit module that needs to have an overcurrent protection function, such as a signal processing circuit and its circuit module, or a display drive circuit for the plasma display and its circuit module, may be used.

また、インバータ回路モジュール60の適用例として、エアコン室外機50を例に挙げたが、洗濯機、冷蔵庫、自動車、ロボット、FA(Frectory Automation)、NC(Numerical Control)工作機等、各産業界においてインバータ制御が必要な電気機器に適用することができる。   In addition, as an application example of the inverter circuit module 60, the air conditioner outdoor unit 50 is given as an example, but in various industries such as washing machines, refrigerators, automobiles, robots, FA (Frequency Automation), NC (Numerical Control) machine tools It can be applied to electrical equipment that requires inverter control.

本実施形態に係る保護回路を含むインバータ装置の構成例を示す図である。It is a figure which shows the structural example of the inverter apparatus containing the protection circuit which concerns on this embodiment. 図1に示すマイクロコンピュータの構成例を示す図である。It is a figure which shows the structural example of the microcomputer shown in FIG. シャント抵抗に流れる電流とシャント抵抗が検出する電圧の関係を示す図である。It is a figure which shows the relationship between the electric current which flows into shunt resistance, and the voltage which shunt resistance detects. 本実施形態に係るインバータ装置の演算処理動作例を示す図である。It is a figure which shows the example of arithmetic processing operation | movement of the inverter apparatus which concerns on this embodiment. 本実施形態に係るインバータ装置の補正動作例を示す図である。It is a figure which shows the correction | amendment operation example of the inverter apparatus which concerns on this embodiment. 本実施形態に係るインバータ回路に流れる電流とモニター電圧の関係を示す図である。It is a figure which shows the relationship between the electric current which flows into the inverter circuit which concerns on this embodiment, and a monitor voltage. (a)は本実施形態に係る半導体装置の断面図であり(b)は本実施形態に係る半導体装置の表面図である。(A) is sectional drawing of the semiconductor device which concerns on this embodiment, (b) is a surface view of the semiconductor device which concerns on this embodiment. 図7に示す半導体装置の斜視図である。FIG. 8 is a perspective view of the semiconductor device shown in FIG. 7. (a)は図7に示す半導体装置の第1の基板の実装例を示した図であり(b)は、図7に示す半導体装置の第2の基板の実装例を示した図である。(A) is the figure which showed the example of mounting of the 1st board | substrate of the semiconductor device shown in FIG. 7, (b) is the figure which showed the example of mounting of the 2nd board | substrate of the semiconductor device shown in FIG. 本実施形態に係るインバータ回路モジュールを用いたエアコン室外機の内部構造を示した図である。It is the figure which showed the internal structure of the air-conditioner outdoor unit using the inverter circuit module which concerns on this embodiment.

符号の説明Explanation of symbols

Ru、Rv、Rw シャント抵抗
123 過電流検出回路
125 ドライバ回路
140 マイクロコンピュータ
1A 第1の基板
2 第2の基板
3 ケース材
10 半導体装置
31 集積回路
60 インバータ回路モジュール
50 エアコン室外機
Ru, Rv, Rw Shunt resistor 123 Overcurrent detection circuit 125 Driver circuit 140 Microcomputer 1A First substrate 2 Second substrate 3 Case material 10 Semiconductor device 31 Integrated circuit 60 Inverter circuit module 50 Air conditioner outdoor unit

Claims (6)

被保護回路を流れる電流を電圧として検出する検出抵抗と、
前記被保護回路を流れる設定電流と、前記設定電流に対応して前記検出抵抗に発生する実測電圧と、に基づいて、前記被保護回路を過電流から保護するための基準電圧の値を補正する補正回路と、
前記実測電圧と前記基準電圧とを比較し、前記実測電圧が前記基準電圧を超えたか否かを検出する過電流検出回路と、
前記過電流検出回路において前記実測電圧が前記基準電圧を超えた場合、前記被保護回路を過電流から保護するべく制御する制御回路と、
を備えることを特徴とする保護回路。
A detection resistor for detecting the current flowing through the protected circuit as a voltage;
A reference voltage value for protecting the protected circuit from an overcurrent is corrected based on a set current flowing through the protected circuit and an actual voltage generated in the detection resistor corresponding to the set current. A correction circuit;
An overcurrent detection circuit that compares the measured voltage with the reference voltage and detects whether the measured voltage exceeds the reference voltage;
A control circuit that controls to protect the protected circuit from an overcurrent when the measured voltage exceeds the reference voltage in the overcurrent detection circuit;
A protection circuit comprising:
前記補正回路は、
前記被保護回路を個別に流れる複数の設定電流と、前記複数の設定電流に対応して前記検出抵抗に個別に発生する複数の実測電圧と、に基づいて、前記検出抵抗を流れる電流及び前記検出抵抗に発生する電圧の関係を求め、前記関係に基づいて前記基準電圧を補正する、
ことを特徴とする請求項1に記載の保護回路。
The correction circuit includes:
Based on a plurality of set currents individually flowing in the protected circuit and a plurality of actually measured voltages generated individually in the detection resistors corresponding to the plurality of set currents, the current flowing in the detection resistors and the detection Obtaining a relationship of voltages generated in the resistors, and correcting the reference voltage based on the relationship;
The protection circuit according to claim 1.
前記補正回路は、
前記関係に基づいて、初期値として用意される前記基準電圧を補正する、
ことを特徴とする請求項2に記載の保護回路。
The correction circuit includes:
Based on the relationship, the reference voltage prepared as an initial value is corrected.
The protection circuit according to claim 2.
被保護回路を流れる複数の電流を複数の電圧として検出する複数の検出抵抗と、
前記被保護回路を流れる複数の設定電流と、前記複数の設定電流に対応して前記複数の検出抵抗に発生する複数の実測電圧と、に基づいて、前記被保護回路を過電流から保護するための複数の基準電圧を個別に補正する補正回路と、
前記複数の実測電圧と前記複数の基準電圧とをそれぞれ比較し、一以上の前記実測電圧が対応する前記基準電圧を超えたか否かを検出する過電流検出回路と、
前記過電流検出回路において一以上の前記実測電圧が対応する前記基準電圧を超えた場合、前記被保護回路を過電流から保護するべく制御する制御回路と、
を備えることを特徴とする保護回路。
A plurality of detection resistors for detecting a plurality of currents flowing through the protected circuit as a plurality of voltages;
In order to protect the protected circuit from an overcurrent based on a plurality of set currents flowing through the protected circuit and a plurality of actually measured voltages generated in the plurality of detection resistors corresponding to the plurality of set currents. A correction circuit that individually corrects the plurality of reference voltages,
An overcurrent detection circuit that compares the plurality of actually measured voltages with the plurality of reference voltages, respectively, and detects whether one or more of the actually measured voltages exceed the corresponding reference voltage;
A control circuit that controls to protect the protected circuit from overcurrent when one or more of the actually measured voltages exceed the corresponding reference voltage in the overcurrent detection circuit;
A protection circuit comprising:
表面に導電パターンを有する基板と、
前記導電パターンに電気的に接続され前記基板上に配置される一以上の集積回路と、
前記基板を保持するケースと、を備え、
前記集積回路は、
被保護回路と、
前記被保護回路を流れる電流を電圧として検出する検出抵抗と、
前記被保護回路を流れる設定電流と、前記設定電流に対応して前記検出抵抗に発生する実測電圧と、に基づいて、前記被保護回路を過電流から保護するための基準電圧の値を補正する補正回路と、
前記実測電圧と前記基準電圧とを比較し、前記実測電圧が前記基準電圧を超えたか否かを検出する過電流検出回路と、
前記過電流検出回路において前記実測電圧が前記基準電圧を超えた場合、前記被保護回路を過電流から保護するべく制御する制御回路と、を含む、
ことを特徴とする半導体装置。
A substrate having a conductive pattern on the surface;
One or more integrated circuits electrically connected to the conductive pattern and disposed on the substrate;
A case for holding the substrate,
The integrated circuit comprises:
A protected circuit;
A detection resistor that detects a current flowing through the protected circuit as a voltage;
A reference voltage value for protecting the protected circuit from an overcurrent is corrected based on a set current flowing through the protected circuit and an actual voltage generated in the detection resistor corresponding to the set current. A correction circuit;
An overcurrent detection circuit that compares the measured voltage with the reference voltage and detects whether the measured voltage exceeds the reference voltage;
A control circuit that controls to protect the protected circuit from overcurrent when the measured voltage exceeds the reference voltage in the overcurrent detection circuit;
A semiconductor device.
表面に導電パターンを有する基板と、
前記導電パターンに電気的に接続され前記基板上に配置される一以上の集積回路と、
前記基板を保持するケースと、
前記ケースが内部に配置される筐体と、を備え、
前記集積回路は、
被保護回路と、
被保護回路を流れる電流を電圧として検出する検出抵抗と、
前記被保護回路を流れる設定電流と、前記設定電流に対応して前記検出抵抗に発生する実測電圧と、に基づいて、前記被保護回路を過電流から保護するための基準電圧の値を補正する補正回路と、
前記実測電圧と前記基準電圧とを比較し、前記実測電圧が前記基準電圧を超えたか否かを検出する過電流検出回路と、
前記過電流検出回路において前記実測電圧が前記基準電圧を超えた場合、前記被保護回路を過電流から保護するべく制御する制御回路と、を含む、
ことを特徴とする電気機器。
A substrate having a conductive pattern on the surface;
One or more integrated circuits electrically connected to the conductive pattern and disposed on the substrate;
A case for holding the substrate;
A case in which the case is disposed, and
The integrated circuit comprises:
A protected circuit;
A detection resistor for detecting the current flowing through the protected circuit as a voltage;
A reference voltage value for protecting the protected circuit from an overcurrent is corrected based on a set current flowing through the protected circuit and an actual voltage generated in the detection resistor corresponding to the set current. A correction circuit;
An overcurrent detection circuit that compares the measured voltage with the reference voltage and detects whether the measured voltage exceeds the reference voltage;
A control circuit that controls to protect the protected circuit from overcurrent when the measured voltage exceeds the reference voltage in the overcurrent detection circuit;
Electrical equipment characterized by that.
JP2008072153A 2008-03-19 2008-03-19 Protection circuit, semiconductor device, and electric apparatus Pending JP2009232514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072153A JP2009232514A (en) 2008-03-19 2008-03-19 Protection circuit, semiconductor device, and electric apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072153A JP2009232514A (en) 2008-03-19 2008-03-19 Protection circuit, semiconductor device, and electric apparatus

Publications (1)

Publication Number Publication Date
JP2009232514A true JP2009232514A (en) 2009-10-08

Family

ID=41247301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072153A Pending JP2009232514A (en) 2008-03-19 2008-03-19 Protection circuit, semiconductor device, and electric apparatus

Country Status (1)

Country Link
JP (1) JP2009232514A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191726A (en) * 2011-03-09 2012-10-04 Ricoh Co Ltd Control device, motor drive device, motor control device, image forming apparatus, and voltage control program
CN103959638A (en) * 2011-11-21 2014-07-30 日本精工株式会社 Electric power steering device
WO2024022417A1 (en) * 2022-07-29 2024-02-01 多美达瑞典有限公司 Overcurrent protection circuit and method
JP2025002205A (en) * 2023-06-22 2025-01-09 三菱電機株式会社 Power conversion device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453969U (en) * 1987-09-30 1989-04-03
JPH05328733A (en) * 1992-05-18 1993-12-10 Hitachi Ltd Air conditioner
JP2000134955A (en) * 1998-10-26 2000-05-12 Hitachi Ltd Inverter device and switching module for inverter device
JP2002005968A (en) * 2000-06-16 2002-01-09 Unisia Jecs Corp Current detector
JP2002076236A (en) * 2000-09-04 2002-03-15 Hitachi Ltd Semiconductor device
JP2003319546A (en) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd Hybrid integrated circuit device comprising overcurrent protection circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453969U (en) * 1987-09-30 1989-04-03
JPH05328733A (en) * 1992-05-18 1993-12-10 Hitachi Ltd Air conditioner
JP2000134955A (en) * 1998-10-26 2000-05-12 Hitachi Ltd Inverter device and switching module for inverter device
JP2002005968A (en) * 2000-06-16 2002-01-09 Unisia Jecs Corp Current detector
JP2002076236A (en) * 2000-09-04 2002-03-15 Hitachi Ltd Semiconductor device
JP2003319546A (en) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd Hybrid integrated circuit device comprising overcurrent protection circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191726A (en) * 2011-03-09 2012-10-04 Ricoh Co Ltd Control device, motor drive device, motor control device, image forming apparatus, and voltage control program
CN103959638A (en) * 2011-11-21 2014-07-30 日本精工株式会社 Electric power steering device
CN103959638B (en) * 2011-11-21 2016-06-22 日本精工株式会社 Driven steering device
WO2024022417A1 (en) * 2022-07-29 2024-02-01 多美达瑞典有限公司 Overcurrent protection circuit and method
JP2025002205A (en) * 2023-06-22 2025-01-09 三菱電機株式会社 Power conversion device
JP7785042B2 (en) 2023-06-22 2025-12-12 三菱電機株式会社 Power Conversion Device

Similar Documents

Publication Publication Date Title
JP3548024B2 (en) Semiconductor device and manufacturing method thereof
JP6522232B2 (en) Overheat protection control device and power circuit device for vehicle
CN106953503B (en) Semiconductor integrated circuit device and electronic device
US11094610B2 (en) Semiconductor power module
JP2009232514A (en) Protection circuit, semiconductor device, and electric apparatus
JP5349817B2 (en) Protection circuit, semiconductor device, electrical equipment
KR0157670B1 (en) Semiconductor module device
TW201634910A (en) Electronics device
WO2018163928A1 (en) Drive control device for electric motor and drive control method for same
JP5447269B2 (en) Power semiconductor module test method
US20210242179A1 (en) Power semiconductor module
JP2009229133A (en) Integrated circuit, semiconductor device, and electric apparatus
CN114006349A (en) Semiconductor circuit and electric control device
JP4677756B2 (en) Power module
JP6575406B2 (en) Power converter
JP2007040817A (en) Anomaly detection device for power semiconductor elements
JP4631179B2 (en) Semiconductor device and inverter device using the same
US12474221B2 (en) Semiconductor module and method of manufacturing semiconductor module
JP2009180645A (en) Temperature sensing method of power element, temperature sensing circuit, and actuator device having it
CN216290724U (en) Semiconductor circuit having a plurality of transistors
CN216413916U (en) Semiconductor circuit and electric control device
US20060267180A1 (en) Heat sink arrangement for electrical apparatus
WO2022172606A1 (en) Semiconductor module
JP3806381B2 (en) Motor control module
JP2004112999A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325