JP2009111461A - Differential signal transmission wiring board - Google Patents
Differential signal transmission wiring board Download PDFInfo
- Publication number
- JP2009111461A JP2009111461A JP2007278699A JP2007278699A JP2009111461A JP 2009111461 A JP2009111461 A JP 2009111461A JP 2007278699 A JP2007278699 A JP 2007278699A JP 2007278699 A JP2007278699 A JP 2007278699A JP 2009111461 A JP2009111461 A JP 2009111461A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- differential signal
- pair
- width
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
【課題】GNDプレーンを含む異幅BCSペア配線の特性変化の少ない大きなサイズの基板を、低コストで提供する差動信号伝送用配線基板を得る。
【解決手段】積層配置された第1の配線11および第2の配線12で構成される差動信号用ペア配線を備えた差動信号伝送用配線基板であって、1つ以上のGNDプレーン層(20、21、22)をさらに備え、差動信号用ペア配線は、第1の配線11の配線幅が第2の配線の配線幅12よりも広く、かつ積層方向の上部から見たときに第2の配線12が第1の配線11の内部に収まる。
【選択図】図1A differential signal transmission wiring board is provided which provides a large-sized board with a small change in characteristics of a different width BCS pair wiring including a GND plane at a low cost.
A differential signal transmission wiring board including a differential signal pair wiring composed of a first wiring and a second wiring arranged in a stacked manner, wherein one or more GND plane layers are provided. (20, 21, 22), and the differential signal pair wiring has the wiring width of the first wiring 11 wider than the wiring width 12 of the second wiring and when viewed from above in the stacking direction. The second wiring 12 is accommodated inside the first wiring 11.
[Selection] Figure 1
Description
本発明は、高速作動信号の伝送に用いられる差動信号用ペア配線を備えた差動信号伝送用配線基板に関する。 The present invention relates to a differential signal transmission wiring board including a differential signal pair wiring used for transmission of a high-speed operation signal.
図5は、従来方式において差動信号用ペア配線を縦(積層方向)に並べた際の積層位置関係を示した断面図である。この図5は、1対をなす差動信号用ペア配線11、12、差動信号用ペア配線11、12間の誘電体30、差動信号用ペア配線11、12のそれぞれの配線上に設けられた基板表面誘電体41、42で構成される。
FIG. 5 is a cross-sectional view showing a stacking positional relationship when differential signal pair wirings are arranged vertically (stacking direction) in the conventional method. FIG. 5 shows a pair of differential
ここで、図5(a)は、基板製造時に位置ずれが発生せず、1対で構成される差動信号用ペア配線11、12の幅方向(図5における左右方向)のずれがない場合を示している。一方、図5(b)は、基板製造時に位置ずれが発生し、1対で構成される差動信号用ペア配線11、12の幅方向のずれがある場合を示している。図中のDは、差動信号用ペア配線11、12の幅方向の相対的な積層位置ずれ幅に相当するずれ量を示したものである。
Here, FIG. 5A shows a case where no positional deviation occurs during the manufacture of the substrate, and there is no deviation in the width direction (left and right direction in FIG. 5) of the pair of differential
次に、積層位置ずれが生じた場合の影響について説明する。通常、差動信号用ペア配線は、横(図5における左右方向)に並ぶことが一般的である。しかし、図5に示したように、差動信号用ペア配線11、12を縦(すなわち、積層方向)に配置することで、差動信号用ペア配線11、12の曲がりでの配線長差を無くし、また、ペア内の結合が強い配線とすることができる。この結果、ペア内のスキュー(位相ずれ)や外来ノイズに強い差動信号用ペア配線11、12を得ることができる。
Next, the effect when the stacking position shift occurs will be described. Usually, the differential signal pair wirings are generally arranged side by side (in the horizontal direction in FIG. 5). However, as shown in FIG. 5, by arranging the differential
この様な構造を、スタックド・ペア(Stucked Pair)配線、あるいはブロード・サイド・カップルド・ペア(Broad-Side Coupled Pair:BSC)配線と呼ぶ。本明細書においては、以降、この構造を「BSCペア」と呼称し、ペア配線の幅が異なるものを、特に「異幅BSCペア」と呼称する。 Such a structure is referred to as a stacked pair wiring or a broad-side coupled pair (BSC) wiring. In the present specification, this structure is hereinafter referred to as “BSC pair”, and those having different pair wiring widths are particularly referred to as “different width BSC pairs”.
多層の配線基板では、積層時に平面方向の位置がずれる。このため、BSCペアの位置がずれ、ペア内の結合性が弱くなる。その結果、差動配線特性が、目標とした値からずれでしまい、所望の信号波形が得られなくなるおそれがある。 In a multilayer wiring board, the position in the plane direction is shifted during lamination. For this reason, the position of the BSC pair is shifted, and the connectivity within the pair is weakened. As a result, the differential wiring characteristic may deviate from the target value, and a desired signal waveform may not be obtained.
これを回避するためには、BSC配線を構成する1対の配線のそれぞれの配線幅を異ならせることが考えられる(例えば、特許文献1参照)。図6は、従来方式において差動信号用ペア配線のそれぞれの配線幅を異ならせて縦(積層方向)に並べた際の積層位置関係を示した断面図である。 In order to avoid this, it is conceivable that the wiring widths of the pair of wirings constituting the BSC wiring are made different (for example, see Patent Document 1). FIG. 6 is a cross-sectional view showing the stacking positional relationship when the differential signal pair wirings are arranged in the vertical direction (stacking direction) with different wiring widths in the conventional method.
ここで、図6(a)は、基板製造時に位置ずれが発生せず、1対で構成される差動信号用ペア配線11、12の幅方向(図6における左右方向)のずれがない場合を示している。一方、図6(b)は、基板製造時に位置ずれが発生し、1対で構成される差動信号用ペア配線11、12の幅方向のずれがある場合を示している。図中のDは、差動信号用ペア配線11、12の幅方向の相対的な積層位置ずれ幅に相当するずれ量を示したものである。
Here, FIG. 6A shows a case where there is no displacement in the manufacturing process of the substrate, and there is no displacement in the width direction (the left-right direction in FIG. 6) of the pair of differential
図6においては、配線幅を異なる値とした上で、この異幅BSCペア配線の差動インピーダンスを最適化する。ここで、基板製造時に、配線方向に対して横方向に位置ずれD(図5(b)、図6(b)参照)が発生した場合を考える。この場合、先の図5(b)のBSCペア配線では、ずれた分だけ配線同士の対向面積が減少する。この結果、設計時の想定に対して、ペア配線の特性変化が大きいこととなる。 In FIG. 6, the differential impedance of this different width BSC pair wiring is optimized after setting the wiring width to a different value. Here, a case is considered where a positional deviation D (see FIGS. 5B and 6B) occurs in the lateral direction with respect to the wiring direction during the manufacture of the substrate. In this case, in the BSC pair wiring of FIG. 5B, the facing area between the wirings is reduced by the amount of deviation. As a result, the characteristic change of the pair wiring is large with respect to the assumption at the time of design.
これに対して、図6(b)のように、はじめから配線幅を変えたBSCペア配線、すなわち異幅BSCペア配線の場合、位置ずれが発生した場合にも、BSCペア配線の対向面積の減少が小さい。この結果、設計時からの特性変化も小さく抑えることが可能となる。 On the other hand, as shown in FIG. 6B, in the case of a BSC pair wiring whose wiring width is changed from the beginning, that is, a different width BSC pair wiring, even if a positional deviation occurs, the opposing area of the BSC pair wiring is reduced. The decrease is small. As a result, it is possible to suppress a change in characteristics from the design time.
以上のように、BSCペア配線の幅を変えることにより、基板積層時の位置ずれによる差動インピーダンス変化を緩和する効果がある。また、広幅配線、狭幅配線の両方の中心線の座標を一致させることで、ずれの方向によらず、緩和効果が得られる。 As described above, by changing the width of the BSC pair wiring, there is an effect of mitigating the change in differential impedance due to the positional deviation when the substrates are stacked. Further, by making the coordinates of the center lines of both the wide wiring and the narrow wiring coincide, a relaxation effect can be obtained regardless of the direction of deviation.
しかしながら、従来技術には次のような課題がある。
多層基板は、1つ以上のGNDプレーン層を備えた積層構造であることが一般的である。この場合には、積層ずれだけでなく、GNDプレーンと異幅BSCペア配線との積層順序と層間誘電体厚みによっても、特性インピーダンスが変化する。さらに、位置ずれが小さい基板の製造プロセスは、一般にコストが高く、また、大きな基板を製造することも困難であった。
However, the prior art has the following problems.
The multilayer substrate is generally a laminated structure including one or more GND plane layers. In this case, the characteristic impedance changes depending not only on the stacking deviation but also on the stacking order of the GND plane and the different width BSC pair wiring and the interlayer dielectric thickness. Furthermore, the manufacturing process of a substrate with a small positional deviation is generally high in cost, and it is difficult to manufacture a large substrate.
本発明は上述のような課題を解決するためになされたもので、GNDプレーンを含む異幅BCSペア配線の特性変化の少ない大きなサイズの基板を、低コストで提供する差動信号伝送用配線基板を得ることを目的とする。 The present invention has been made to solve the above-described problems, and provides a differential signal transmission wiring board which provides a large-sized board with a small characteristic change of a different width BCS pair wiring including a GND plane at a low cost. The purpose is to obtain.
本発明に係る差動信号伝送用配線基板は、積層配置された第1の配線および第2の配線で構成される差動信号用ペア配線を備えた差動信号伝送用配線基板であって、1つ以上のGNDプレーン層をさらに備え、差動信号用ペア配線は、第1の配線の配線幅が第2の配線の配線幅よりも広く、かつ積層方向の上部から見たときに第2の配線が第1の配線の内部に収まるものである。 A differential signal transmission wiring board according to the present invention is a differential signal transmission wiring board provided with a differential signal pair wiring composed of a first wiring and a second wiring arranged in a stack, The differential signal pair wiring further includes at least one GND plane layer, and the differential signal pair wiring has a second wiring width wider than that of the second wiring and the second wiring when viewed from above in the stacking direction. This wiring fits inside the first wiring.
本発明によれば、第1の配線の配線幅が第2の配線の配線幅よりも広く、かつ積層方向の上部から見たときに第2の配線が第1の配線の内部に収まるように差動信号用ペア配線のパターン設計を行い、さらにGNDプレーン層との積層順序と層間誘電体厚みの関係を保つことにより、GNDプレーン層および積層位置ずれによる特性変化の少ない異幅BSCペア配線を含む大きなサイズの基板を、低コストで提供する差動信号伝送用配線基板を得ることができる。 According to the present invention, the wiring width of the first wiring is wider than the wiring width of the second wiring, and the second wiring fits inside the first wiring when viewed from above in the stacking direction. By designing the pattern of the differential signal pair wiring, and further maintaining the relationship between the stacking order with the GND plane layer and the interlayer dielectric thickness, the GND plane layer and the different width BSC pair wiring with little characteristic change due to stacking position shift It is possible to obtain a differential signal transmission wiring board that provides a large-sized board including a low cost.
以下、本発明の差動信号伝送用配線基板の好適な実施の形態につき図面を用いて説明する。
本発明の差動信号伝送用配線基板は、GNDプレーンに応じて差動信号用ペア配線の配線幅および誘電体の厚みを適切に設計することにより、積層位置ずれが発生した際に生じる差動インピーダンス変化および特性インピーダンス変化を抑えることができる点を技術的特徴としており、基板の大型化、低コスト化を実現するものである。このような差動信号用ペア配線は、半導体集積回路搭載用パッケージ基板、あるいは種々の電子機器にも適用可能である。
Hereinafter, preferred embodiments of a differential signal transmission wiring board of the present invention will be described with reference to the drawings.
The differential signal transmission wiring board according to the present invention has a differential signal generated when a stacking position shift occurs by appropriately designing the wiring width and the dielectric thickness of the differential signal pair wiring according to the GND plane. The technical feature is that it is possible to suppress changes in impedance and characteristic impedance, thereby realizing an increase in substrate size and cost. Such differential signal pair wiring can also be applied to a package substrate for mounting a semiconductor integrated circuit or various electronic devices.
実施の形態1.
図1は、本発明の実施の形態1における差動信号伝送用配線基板の積層位置関係を示した断面図である。図1に示した断面図は、1対をなす差動信号用ペア配線11、12、GNDプレーン20、差動信号用ペア配線11、12間の誘電体30、差動信号用ペア配線11の配線上に設けられた基板表面誘電体40、差動信号用ペア配線12とGNDプレーン20との間に設けられた誘電体50で構成される。
FIG. 1 is a cross-sectional view showing the positional relationship between the differential signal transmission wiring boards according to the first embodiment of the present invention. The cross-sectional view shown in FIG. 1 shows a pair of differential
ここで、図1(a)は、基板製造時に位置ずれが発生せず、1対で構成される差動信号用ペア配線11、12の幅方向(図1における左右方向)のずれがない場合を示している。一方、図1(b)は、基板製造時に位置ずれが発生し、1対で構成される差動信号用ペア配線11、12の幅方向のずれがある場合を示している。図中のDは、差動信号用ペア配線11、12の幅方向の相対的な積層位置ずれ幅に相当するずれ量を示したものである。
Here, FIG. 1A shows a case where no positional deviation occurs during the manufacture of the substrate, and there is no deviation in the width direction (left-right direction in FIG. 1) of the differential
次に、積層位置ずれが生じた場合の影響について説明する。図1(a)に示したように、差動信号用ペア配線11、12の配線幅を異なる値で設計し、異幅BSCペア配線の差動インピーダンスを最適化する。また、基板表面に近い(すなわち、GNDプレーン20から遠い)層の配線11の幅を、他方の配線12の幅よりも広くすることで、差動信号用ペア配線11、12のそれぞれの特性インピーダンスも同じに設計できる。
Next, the effect when the stacking position shift occurs will be described. As shown in FIG. 1A, the differential signal pair wirings 11 and 12 are designed with different wiring widths to optimize the differential impedance of the different width BSC pair wirings. Further, by making the width of the
基板製造時に、配線方向に対して横方向に位置ずれDが発生した場合を考える。この場合、同一の配線幅で構成された先の図5(b)のBSCペア配線では、ずれた分だけ配線同士の対向面積が減少する。この結果、設計時の想定に対して、ペア配線の特性変化が大きいこととなる。 Consider a case where a positional deviation D occurs in the lateral direction with respect to the wiring direction during the manufacture of the substrate. In this case, in the BSC pair wiring of FIG. 5B configured with the same wiring width, the facing area between the wirings is reduced by the amount of deviation. As a result, the characteristic change of the pair wiring is large with respect to the assumption at the time of design.
これに対して、図1(b)のように、はじめからGNDプレーン20から遠い層の配線11の幅を広くしたBSCペア配線、すなわち異幅BSCペア配線の場合、位置ずれが発生した場合にも、BSCペア配線の対向面積の減少が小さい。この結果、設計時からの差動インピーダンス変化を小さく抑えることが可能となる。
On the other hand, as shown in FIG. 1B, in the case of a BSC pair wiring in which the width of the
さらに、おのおのの配線の対GND対向面積の変化も、積層ずれに対して小さくできる。この結果、設計時からの特性インピーダンス変化も小さく抑えることが可能となる。 Furthermore, the change in the area of the respective wirings facing the GND can be reduced with respect to the stacking deviation. As a result, it is possible to suppress a change in characteristic impedance from the time of design.
以上のように、実施の形態1によれば、BSCペア配線の幅を変えることにより、基板積層時の位置ずれによる差動インピーダンス変化を緩和する効果がある。さらに、広幅配線、狭幅配線の両方の中心線の座標を一致させることで、ずれの方向によらず、緩和効果が得られる。 As described above, according to the first embodiment, by changing the width of the BSC pair wiring, there is an effect of mitigating a change in differential impedance due to a positional shift at the time of stacking the substrates. Furthermore, by making the coordinates of the center lines of both the wide wiring and the narrow wiring coincide, a relaxation effect can be obtained regardless of the direction of deviation.
さらに、積層ずれを抑えるためにコストの高い基板製造プロセスを用いる必要が無いので、所望の差動特性を有するBSCペア配線を、低コスト基板で製作できる。また、位置ずれ精度が緩くても構わないので、大きなサイズの基板を安価に製造できる。 Furthermore, since it is not necessary to use an expensive substrate manufacturing process in order to suppress misalignment, a BSC pair wiring having desired differential characteristics can be manufactured with a low cost substrate. Further, since the positional deviation accuracy may be loose, a large size substrate can be manufactured at low cost.
なお、本実施の形態1では、基板表面に近い3つの層を用いた場合を示したが、これは表面に最も近い3層である必要はない。すなわち、図1に示した範囲では、使用しない層の導体を基板製造時に全て除去し、残った3層で構成したものであっても構わない。また、誘電体30、40をそれぞれ1層構成としているが、おのおのが複数の誘電体を積層したものであっても、構わない。
In the first embodiment, the case where three layers close to the substrate surface are used is shown, but this need not be the three layers closest to the surface. That is, in the range shown in FIG. 1, all the conductors of unused layers may be removed when the substrate is manufactured, and the remaining three layers may be used. In addition, each of the
実施の形態2.
本実施の形態2では、GNDプレーンを1つ有する異幅BSCペアにおける線幅の設計について、具体的に説明する。図2は、本発明の実施の形態2における差動信号伝送用配線基板の積層位置関係を示した断面図である。基本的な構成は、先の実施の形態1における図1と同様であり、配線11の幅がW1、配線12の幅がW2として示されている。ただし、図2(b)では、基板上から見た時に、狭幅配線12の端が広幅配線11の端からはみ出さない。
In the second embodiment, the line width design in a different width BSC pair having one GND plane will be specifically described. FIG. 2 is a cross-sectional view showing the positional relationship between the differential signal transmission wiring boards according to the second embodiment of the present invention. The basic configuration is the same as that in FIG. 1 in the first embodiment, and the width of the
この場合に、積層位置ずれが生じた際の特性変化を抑えるための線幅設計について、次に説明する。積層時の位置ずれの最大値(公差)をDmax(≧D)とする。ここで、配線11の配線幅W1と配線12の配線幅W2との差を、下式(1)を満たすように設計する。
W1−W2≧2×Dmax (1)
In this case, the line width design for suppressing the characteristic change when the stacking position shift occurs will be described next. The maximum value (tolerance) of misalignment during stacking is defined as Dmax (≧ D). Here, the difference between the wiring width W1 of the
W1-W2 ≧ 2 × Dmax (1)
これにより、配線横方向の積層ずれが最大Dmaxになったとしても、幅の狭い配線12の端は、決して幅の広い配線11の端より外側には出ない(図2(b)参照)。すなわち、積層方向の上部から見たときに配線12が配線11の内部に収まることとなる。この結果、積層時の位置ずれがDmax以内であれば、常に2本の配線11、12の対向面積を、一定に保つことができ、設計時の差動インピーダンスおよび特性インピーダンスの変動を小さくできる。
As a result, even if the stacking misalignment in the lateral direction of the wiring reaches the maximum Dmax, the end of the
上式(1)からは、下式(2)の関係を得ることができる。
(W1−W2)−2×Dmax≧0 (2)
From the above equation (1), the relationship of the following equation (2) can be obtained.
(W1-W2) -2 × Dmax ≧ 0 (2)
ここで、上式(2)の左辺の値が大きいほど、位置ずれによる特性変動は、より小さくなる。 Here, the larger the value on the left side of the above equation (2), the smaller the characteristic variation due to the positional deviation.
以上のように、実施の形態2によれば、異幅BSCペアの2本の配線幅の差を、積層時に予想される最大の位置ずれ量の2倍以上となるように設計することにより(すなわち、上式(1)の関係を満たすことにより)、積層時の位置ずれによる差動インピーダンスおよび特性インピーダンスの変化を小さくすることができる。 As described above, according to the second embodiment, by designing the difference between the two wiring widths of the different width BSC pair to be twice or more the maximum positional deviation amount expected at the time of stacking ( That is, by satisfying the relationship of the above expression (1), it is possible to reduce the change in the differential impedance and the characteristic impedance due to the positional deviation at the time of stacking.
さらに、上式(2)の左辺ができるだけ大きくなるように設計することで、配線の特性変化をさらに小さく抑えることができる。 Furthermore, by designing the left side of the above formula (2) to be as large as possible, it is possible to further suppress the change in wiring characteristics.
この結果、積層ずれを抑えるためにコストの高い基板製造プロセスを用いる必要がないので、所望の差動特性を有するBSCペア配線を、低コスト基板で製作できる。さらに、位置ずれ精度が緩くても構わないので、大きなサイズの基板を安価に製造できる。 As a result, since it is not necessary to use an expensive substrate manufacturing process in order to suppress stacking deviation, a BSC pair wiring having a desired differential characteristic can be manufactured with a low-cost substrate. Furthermore, since the positional deviation accuracy may be loose, a large size substrate can be manufactured at low cost.
実施の形態3.
図3は、本発明の実施の形態3における差動信号伝送用配線基板の積層位置関係を示した断面図である。図3に示した断面図は、1対をなす差動信号用ペア配線11、12、1対のGNDプレーン21、22、差動信号用ペア配線11、12間の誘電体30、差動信号用ペア配線11とGNDプレーン21との間に設けられた誘電体51、および差動信号用ペア配線12とGNDプレーン22との間に設けられた誘電体52で構成される。
FIG. 3 is a cross-sectional view showing the positional relationship between the differential signal transmission wiring boards according to the third embodiment of the present invention. The cross-sectional view shown in FIG. 3 shows a pair of differential
ここで、図3(a)は、基板製造時に位置ずれが発生せず、1対で構成される差動信号用ペア配線11、12の幅方向(図3における左右方向)のずれがない場合を示している。一方、図3(b)は、基板製造時に位置ずれが発生し、1対で構成される差動信号用ペア配線11、12の幅方向のずれがある場合を示している。図中のDは、差動信号用ペア配線11、12の幅方向の相対的な積層位置ずれ幅に相当するずれ量を示したものである。 Here, FIG. 3A shows a case where no positional deviation occurs during the manufacture of the substrate, and there is no deviation in the width direction (left and right direction in FIG. 3) of the pair of differential signal pair wirings 11 and 12 configured as a pair. Is shown. On the other hand, FIG. 3B shows a case where a positional shift occurs during the manufacture of the substrate, and there is a shift in the width direction of the differential signal pair wirings 11 and 12 configured as a pair. D in the figure indicates a shift amount corresponding to a relative stacking position shift width in the width direction of the differential signal pair wirings 11 and 12.
先の実施の形態1における図1の差動信号伝送用配線基板の積層構造と比較すると、本実施の形態3における図3の差動信号伝送用配線基板の積層構造は、GNDプレーンが一対で構成されている点が異なっている。 Compared with the laminated structure of the differential signal transmission wiring board of FIG. 1 in the first embodiment, the laminated structure of the differential signal transmission wiring board of FIG. 3 in the third embodiment has a pair of GND planes. It is different in the configuration.
また、差動信号用ペア配線11、12は、配線幅が異なる異幅BSCペア配線となっていて、差動インピーダンスが最適化されている。 The differential signal pair wirings 11 and 12 are different width BSC pair wirings having different wiring widths, and the differential impedance is optimized.
また、幅の広い配線11と隣接するGNDプレーン21との間の誘電体51の厚み(図3(b)における上下方向)を、幅の狭い配線12と隣接するGNDプレーン22との間の誘電体52の厚みよりも厚くすることで、差動信号用ペア配線11、12のそれぞれの特性インピーダンスも同じに設計できる。具体的には、幅の広い配線11と幅の狭い配線12との配線幅に応じて、誘電体51の厚みを誘電体52の厚みよりも厚くすることで、差動信号用ペア配線11、12のそれぞれの特性インピーダンスも同じに設計できる。
Further, the thickness of the dielectric 51 between the
基板製造時に、配線方向に対して横方向に位置ずれDが発生した場合を考える。この場合、同一の配線幅で構成された先の図5(b)のBSCペア配線では、ずれた分だけ配線同士の対向面積が減少する。この結果、設計時の想定に対して、ペア配線の特性変化が大きいこととなる。 Consider a case where a positional deviation D occurs in the lateral direction with respect to the wiring direction during the manufacture of the substrate. In this case, in the BSC pair wiring of FIG. 5B configured with the same wiring width, the facing area between the wirings is reduced by the amount of deviation. As a result, the characteristic change of the pair wiring is large with respect to the assumption at the time of design.
これに対して、図3(b)のように、一対のGNDプレーン21、22を有する基板において、はじめから異幅BSCペアを用いれば、位置ずれが発生した場合にも、ペア配線の対向面積の減少が小さい。この結果、設計時からの差動インピーダンス変化を小さく抑えることが可能となる。 On the other hand, as shown in FIG. 3B, in a substrate having a pair of GND planes 21 and 22, if a different width BSC pair is used from the beginning, even if misalignment occurs, the opposing area of the pair wirings The decrease in is small. As a result, it is possible to suppress a change in differential impedance from the time of design.
さらに、おのおのの配線の対GND対向面積の変化も、積層ずれに対して小さくできる。この結果、設計時からの特性インピーダンス変化も小さく抑えることが可能となる。 Furthermore, the change in the area of the respective wirings facing the GND can be reduced with respect to the stacking deviation. As a result, it is possible to suppress a change in characteristic impedance from the time of design.
以上のように、実施の形態3によれば、一対のGNDパターンを有する基板においても、BSCペア配線の幅を変えることにより、基板積層時の位置ずれによる差動インピーダンス変化を緩和する効果がある。さらに、広幅配線、狭幅配線の両方の中心線の座標を一致させることで、ずれの方向によらず、緩和効果が得られる。 As described above, according to the third embodiment, even in a substrate having a pair of GND patterns, there is an effect of relieving a change in differential impedance due to a positional shift when the substrates are stacked by changing the width of the BSC pair wiring. . Furthermore, by making the coordinates of the center lines of both the wide wiring and the narrow wiring coincide, a relaxation effect can be obtained regardless of the direction of deviation.
さらに、積層ずれを抑えるためにコストの高い基板製造プロセスを用いる必要が無いので、所望の差動特性を有するBSCペア配線を、低コスト基板で製作できる。また、位置ずれ精度が緩くても構わないので、大きなサイズの基板を安価に製造できる。 Furthermore, since it is not necessary to use an expensive substrate manufacturing process in order to suppress misalignment, a BSC pair wiring having desired differential characteristics can be manufactured with a low cost substrate. Further, since the positional deviation accuracy may be loose, a large size substrate can be manufactured at low cost.
なお、本実施の形態3では、4つの連続した層を用いた場合を示したが、1対のGNDプレーン層の間で使用しない層の導体を基板製造時に全て除去し、残った層で異幅BCSペア配線を構成したものであっても構わない。また、誘電体30、40をそれぞれ1層構成としているが、おのおのが複数の誘電体を積層したものであっても、構わない。
In the third embodiment, the case where four consecutive layers are used is shown. However, all the conductors of unused layers between the pair of GND plane layers are removed during the manufacture of the substrate, and the remaining layers are different. A width BCS pair wiring may be configured. In addition, each of the
実施の形態4.
本実施の形態4では、GNDプレーンを2つ有する異幅BSCペアにおける線幅の設計について、具体的に説明する。図4は、本発明の実施の形態4における差動信号伝送用配線基板の積層位置関係を示した断面図である。基本的な構成は、先の実施の形態3における図3と同様であり、配線11の幅がW1、配線12の幅がW2として示されている。ただし、図4(b)では、基板上から見た時に、狭幅配線12の端が広幅配線11の端からはみ出さない。
In the fourth embodiment, the design of the line width in a different width BSC pair having two GND planes will be specifically described. FIG. 4 is a cross-sectional view showing the positional relationship between the differential signal transmission wiring boards according to the fourth embodiment of the present invention. The basic configuration is the same as in FIG. 3 in the third embodiment, and the width of the
この場合に、積層位置ずれが生じた際の特性変化を抑えるための線幅設計について、次に説明する。積層時の位置ずれの最大値(公差)をDmax(≧D)とする。ここで、配線11の配線幅W1と配線12の配線幅W2との差を、先の実施の形態2で示したものと同一の下式(1)を満たすように設計する。
W1−W2≧2×Dmax (1)
In this case, the line width design for suppressing the characteristic change when the stacking position shift occurs will be described next. The maximum value (tolerance) of misalignment during stacking is defined as Dmax (≧ D). Here, the difference between the wiring width W1 of the
W1-W2 ≧ 2 × Dmax (1)
これにより、配線横方向の積層ずれが最大Dmaxになったとしても、幅の狭い配線12の端は、決して幅の広い配線11の端より外側には出ない(図4(b)参照)。すなわち、積層方向の上部から見たときに配線12が配線11の内部に収まることとなる。この結果、積層時の位置ずれがDmax以内であれば、常に2本の配線11、12の対向面積を、一定に保つことができ、設計時の差動インピーダンスおよび特性インピーダンスの変動を小さくできる。
As a result, even if the stacking misalignment in the lateral direction of the wiring reaches the maximum Dmax, the end of the
上式(1)からは、先の実施の形態2で示したものと同一の下式(2)の関係を得ることができる。
(W1−W2)−2×Dmax≧0 (2)
From the above equation (1), the same relationship of the following equation (2) as that shown in the second embodiment can be obtained.
(W1-W2) -2 × Dmax ≧ 0 (2)
ここで、上式(2)の左辺の値が大きいほど、位置ずれによる特性変動はより小さくなる。 Here, the larger the value on the left side of the above equation (2), the smaller the characteristic variation due to the positional deviation.
以上のように、実施の形態4によれば、異幅BSCペアの2本の配線幅の差を、積層時に予想される最大の位置ずれ量の2倍以上となるように設計することにより(すなわち、上式(1)の関係を満たすことにより)、積層時の位置ずれによる差動インピーダンスおよび特性インピーダンスの変化を小さくすることができる。 As described above, according to the fourth embodiment, by designing the difference between the two wiring widths of the different width BSC pair to be twice or more the maximum positional deviation amount expected at the time of stacking ( That is, by satisfying the relationship of the above expression (1), it is possible to reduce the change in the differential impedance and the characteristic impedance due to the positional deviation at the time of stacking.
さらに、上式(2)の左辺ができるだけ大きくなるように設計することで、配線の特性変化をさらに小さく抑えることができる。 Furthermore, by designing the left side of the above equation (2) to be as large as possible, the change in the wiring characteristics can be further reduced.
この結果、積層ずれを抑えるためにコストの高い基板製造プロセスを用いる必要が無いので、所望の差動特性を有するBSCペア配線を、低コスト基板で製作できる。さらに、位置ずれ精度が緩くても構わないので、大きなサイズの基板を安価に製造できる。 As a result, since it is not necessary to use an expensive substrate manufacturing process to suppress the stacking deviation, a BSC pair wiring having a desired differential characteristic can be manufactured with a low cost substrate. Furthermore, since the positional deviation accuracy may be loose, a large size substrate can be manufactured at low cost.
11 差動信号用ペア配線(第1の配線)、12 差動信号用ペア配線(第2の配線)、20 GNDプレーン、21 GNDプレーン(第1のGNDプレーン)、22 GNDプレーン(第2のGNDプレーン)、30 誘電体、40、41、42 基板表面誘電体、50 誘電体、51 誘電体(第1の誘電体)、52 誘電体(第2の誘電体)。 11 differential signal pair wiring (first wiring), 12 differential signal pair wiring (second wiring), 20 GND plane, 21 GND plane (first GND plane), 22 GND plane (second wiring) GND plane), 30 dielectric, 40, 41, 42 Substrate surface dielectric, 50 dielectric, 51 dielectric (first dielectric), 52 dielectric (second dielectric).
Claims (4)
GNDプレーンをさらに備え、
前記差動信号用ペア配線は、前記第1の配線の配線幅が前記第2の配線の配線幅よりも広く、かつ積層方向の上部から見たときに前記第2の配線が前記第1の配線の内部に収まり、
前記第1の配線と前記GNDプレーンとの間に前記第2の配線があり、
前記第1の配線と基板表面との間に他の導体プレーンを挟まない
ことを特徴とする差動信号伝送用配線基板。 A differential signal transmission wiring board including a differential signal pair wiring composed of a first wiring and a second wiring arranged in a stack,
Further comprising a GND plane,
In the differential signal pair wiring, the wiring width of the first wiring is wider than the wiring width of the second wiring, and the second wiring is the first wiring when viewed from above in the stacking direction. Fits inside the wiring,
The second wiring is between the first wiring and the GND plane;
A differential signal transmission wiring board, wherein no other conductor plane is sandwiched between the first wiring and the substrate surface.
前記差動信号用ペア配線は、前記第1の配線の配線幅が、前記第2の配線の配線幅よりも、基板製造時の最大積層位置ずれ量の2倍以上広く設計される
ことを特徴とする差動信号伝送用配線基板。 The differential signal transmission wiring board according to claim 1,
The differential signal pair wiring is designed such that the wiring width of the first wiring is wider than the wiring width of the second wiring by at least twice as much as the maximum amount of misalignment at the time of substrate manufacture. A differential signal transmission wiring board.
第1のGNDプレーンおよび第2のGNDプレーンをさらに備え、
前記差動信号用ペア配線は、前記第1の配線の配線幅が前記第2の配線の配線幅よりも広く、かつ積層方向の上部から見たときに前記第2の配線が前記第1の配線の内部に収まり、
前記第1のGNDプレーン、前記第1の配線、前記第2の配線、前記第2のGNDプレーンの順に積層され、
前記第1のGNDプレーンと前記第1の配線との間の厚みが、前記第2の配線と前記第2のGNDプレーンとの間の厚みより厚い
ことを特徴とする差動信号伝送用配線基板。 A differential signal transmission wiring board including a differential signal pair wiring composed of a first wiring and a second wiring arranged in a stack,
Further comprising a first GND plane and a second GND plane;
In the differential signal pair wiring, the wiring width of the first wiring is wider than the wiring width of the second wiring, and the second wiring is the first wiring when viewed from above in the stacking direction. Fits inside the wiring,
The first GND plane, the first wiring, the second wiring, and the second GND plane are stacked in this order.
The differential signal transmission wiring board, wherein a thickness between the first GND plane and the first wiring is thicker than a thickness between the second wiring and the second GND plane. .
前記差動信号用ペア配線は、前記第1の配線の配線幅が、前記第2の配線の配線幅よりも、基板製造時の最大積層位置ずれ量の2倍以上広く設計される
ことを特徴とする差動信号伝送用配線基板。 The differential signal transmission wiring board according to claim 3,
The differential signal pair wiring is designed such that the wiring width of the first wiring is wider than the wiring width of the second wiring by at least twice as much as the maximum amount of misalignment at the time of substrate manufacture. A differential signal transmission wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007278699A JP4964090B2 (en) | 2007-10-26 | 2007-10-26 | Differential signal transmission wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007278699A JP4964090B2 (en) | 2007-10-26 | 2007-10-26 | Differential signal transmission wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009111461A true JP2009111461A (en) | 2009-05-21 |
| JP4964090B2 JP4964090B2 (en) | 2012-06-27 |
Family
ID=40779533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007278699A Expired - Fee Related JP4964090B2 (en) | 2007-10-26 | 2007-10-26 | Differential signal transmission wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4964090B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109688698A (en) * | 2018-10-17 | 2019-04-26 | 欧品电子(昆山)有限公司 | Circuit board and electric connector with the circuit board |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9929712B2 (en) | 2016-03-10 | 2018-03-27 | Toshiba Memory Corporation | Multilayer substrate |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286493A (en) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | Multilayer wiring board |
| JPH0661594A (en) * | 1992-05-27 | 1994-03-04 | Nec Corp | Circuit substrate |
| JP2002503886A (en) * | 1998-02-12 | 2002-02-05 | ローズ リサーチ エル.エル.シー. | Method and apparatus for connecting circuit components |
| US20030098177A1 (en) * | 2001-11-26 | 2003-05-29 | Mitac International Corp. | Multi-layer circuit board |
| JP2003309355A (en) * | 2002-04-09 | 2003-10-31 | Internatl Business Mach Corp <Ibm> | Printed circuit structure and method for laminating circuit board |
| US20060261465A1 (en) * | 2002-06-12 | 2006-11-23 | Intel Corporation | Circuit board with trace configuration for high-speed digital differential signaling |
-
2007
- 2007-10-26 JP JP2007278699A patent/JP4964090B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286493A (en) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | Multilayer wiring board |
| JPH0661594A (en) * | 1992-05-27 | 1994-03-04 | Nec Corp | Circuit substrate |
| JP2002503886A (en) * | 1998-02-12 | 2002-02-05 | ローズ リサーチ エル.エル.シー. | Method and apparatus for connecting circuit components |
| US20030098177A1 (en) * | 2001-11-26 | 2003-05-29 | Mitac International Corp. | Multi-layer circuit board |
| JP2003309355A (en) * | 2002-04-09 | 2003-10-31 | Internatl Business Mach Corp <Ibm> | Printed circuit structure and method for laminating circuit board |
| US20060261465A1 (en) * | 2002-06-12 | 2006-11-23 | Intel Corporation | Circuit board with trace configuration for high-speed digital differential signaling |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109688698A (en) * | 2018-10-17 | 2019-04-26 | 欧品电子(昆山)有限公司 | Circuit board and electric connector with the circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4964090B2 (en) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9131602B2 (en) | Printed circuit board for mobile platforms | |
| JP2008166731A (en) | Capacitor and multilayer wiring board with built-in capacitor using the same | |
| JP2013026601A (en) | Printed wiring board, printed wiring board module, optical communication module, optical communication device and arithmetic processing device | |
| JP2016092561A (en) | Transmission line and flat cable | |
| JP7486955B2 (en) | Semiconductor module including a printed circuit board | |
| US7349196B2 (en) | Composite distributed dielectric structure | |
| JP2015204309A (en) | Printed wiring board and method of manufacturing the same | |
| WO2017090181A1 (en) | Circuit substrate and electronic device | |
| JP6508219B2 (en) | Wiring board and design method thereof | |
| JP4964090B2 (en) | Differential signal transmission wiring board | |
| JP4848490B2 (en) | Transmission line, wiring board having the same, and semiconductor device | |
| JP5513983B2 (en) | Assembly board | |
| JP6187011B2 (en) | Printed circuit board | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2014154593A (en) | High frequency package | |
| JP5533953B2 (en) | Wiring board | |
| JP2017050429A (en) | Signal wiring substrate | |
| JP4471281B2 (en) | Multilayer high frequency circuit board | |
| US9668362B2 (en) | Multilayer printed circuit board and method of manufacturing the same | |
| WO2017199824A1 (en) | Multilayer substrate and electronic appliance | |
| KR100475620B1 (en) | Multi-layered inductance element | |
| KR100843220B1 (en) | Printed circuit boards with L.C balancing on the same plane | |
| JP2017199879A (en) | Wiring board | |
| JP4793156B2 (en) | Build-up printed wiring board | |
| JP7533620B2 (en) | Transmission lines and electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |