[go: up one dir, main page]

JP2009003729A - Data processing system - Google Patents

Data processing system Download PDF

Info

Publication number
JP2009003729A
JP2009003729A JP2007164472A JP2007164472A JP2009003729A JP 2009003729 A JP2009003729 A JP 2009003729A JP 2007164472 A JP2007164472 A JP 2007164472A JP 2007164472 A JP2007164472 A JP 2007164472A JP 2009003729 A JP2009003729 A JP 2009003729A
Authority
JP
Japan
Prior art keywords
module
data
bus
processing system
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007164472A
Other languages
Japanese (ja)
Other versions
JP5040466B2 (en
Inventor
Teruhisa Anpo
輝久 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2007164472A priority Critical patent/JP5040466B2/en
Publication of JP2009003729A publication Critical patent/JP2009003729A/en
Application granted granted Critical
Publication of JP5040466B2 publication Critical patent/JP5040466B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To detect even a fault which cannot be detected by self-diagnosis of modules, to disconnect a faulty module from a bus without an influence upon a data processing system, in the data processing system employing bus connection in a daisy chain system. <P>SOLUTION: Data monitoring circuits 2A to 2N monitor whether modules are abnormal or not in accordance with transmission output signals of the modules. Each module receives an abnormality detection signal of the module from the data monitoring circuits, as a bus breakaway request signal and disables transmission data buffers DB0 to DBN of the module and enables back plane-side buffers 1A to 1N for module bypass. Abnormality storage registers R0 to RN select the transmission data buffers and the buffers for module bypass by power supply to the module and the breakaway request signal from the data monitoring circuits or an abnormality detection signal resulting from self-diagnosis. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、複数の機能モジュールやI/Oモジュールをデイジーチェイン方式で接続したデータ処理システムに係り、特にシステムを停止させることのないモジュール切り離し方式に関する。   The present invention relates to a data processing system in which a plurality of functional modules and I / O modules are connected by a daisy chain method, and more particularly to a module separation method without stopping the system.

この種のデータ処理システムは、電力系統や各種工場の監視制御装置に適用され、例えば、各種モジュールの組み合わせ構成で所期のデータ処理機能を実現するプログラマブルコントローラ(以下、PLCと呼ぶ)構成とするものが多い。   This type of data processing system is applied to a monitoring control device in an electric power system or various factories, and has, for example, a programmable controller (hereinafter referred to as PLC) configuration that realizes an intended data processing function by a combination configuration of various modules. There are many things.

PLCは、マイクロコンピュータ(CPU:中央演算処理装置)とメモリ(記憶素子)を機能モジュールとして構成し、装置や操作盤に設置した様々な入力機器(センサやスイッチなど)からの入力信号をI/Oモジュールで取り込み、機能モジュールにあらかじめプログラムされたデータ処理機能の処理結果でI/Oモジュールを介して様々な出力機器(電磁弁やモータ、表示灯など)を制御することができる。   The PLC is composed of a microcomputer (CPU: central processing unit) and a memory (storage element) as functional modules, and inputs signals from various input devices (sensors, switches, etc.) installed on the device or operation panel. Various output devices (solenoid valves, motors, indicator lights, etc.) can be controlled via the I / O module based on the processing result of the data processing function that is captured by the O module and programmed in advance in the functional module.

一般に、データ処理システムにおいては、各データ処理デバイス間のデータ送受信には、マルチドロップ方式のバス接続とする方式、またはデイジーチェイン方式のバス接続とする方式がある。図5はマルチドロップ方式のバス接続方式を示し、各データ処理デバイス(モジュール)MOD0〜MODnはスロット#0〜#nにそれぞれ装着され、マルチドロップ用の通信用ドライバ/レシーバ(送信回路/受信回路)を用いて、バックプレーンBPのバスを通して、任意のデータ処理デバイス間でデータ送受信を可能にする。図6はデイジーチェイン方式のバス接続方式を示し、各データ処理デバイスバックプレーン(モジュール)MOD0〜MODnには、ドライバからバックプレーンのシリアルバスを通して、隣のデータ処理デバイスのレシーバにのみデータを送信し、隣のデータ処理デバイスは逆隣のレシーバからのみデータ受信する。   In general, in a data processing system, there are a multi-drop bus connection method and a daisy chain bus connection method for data transmission / reception between data processing devices. FIG. 5 shows a multi-drop bus connection system, in which data processing devices (modules) MOD0 to MODn are mounted in slots # 0 to #n, respectively, and multi-drop communication drivers / receivers (transmission circuit / reception circuit). ) To enable data transmission / reception between any data processing devices through the backplane BP bus. FIG. 6 shows a daisy chain bus connection method. Each data processing device backplane (module) MOD0 to MODn transmits data only from the driver to the receiver of the adjacent data processing device through the serial bus of the backplane. The adjacent data processing device receives data only from the reverse adjacent receiver.

ここで、PLCを使用したデータ処理システムでは、モジュール故障時にその故障モジュールを除きシステムを停止させることなく交換可能にし、故障モジュールが設備全体に与える影響を最小限にとどめることが求められる。このためにはPLCの電源を切ることなく活線状態で故障モジュールを挿抜できることが必要で、モジュール間を粗結合にしながら多量のデータを授受できるデイジーチェイン方式が好適となる(例えば、特許文献1参照)。
特開2000−200121号公報
Here, in a data processing system using a PLC, when a module fails, it is required to replace it without stopping the system except for the failed module, and to minimize the influence of the failed module on the entire equipment. For this purpose, it is necessary to be able to insert and remove a faulty module in a live line state without turning off the power of the PLC, and a daisy chain system capable of transferring a large amount of data while making a rough coupling between modules is suitable (for example, Patent Document 1). reference).
JP 2000-200121 A

従来のマルチドロップ方式のバス接続にしたPLCでは、異なる2モジュールが同時にバスをドライブしてもドライブ素子が破損しないように、通信用の高価なドライバ/レシーバICを使用する必要がある。また、接続されるモジュール数が多い場合、複雑なプロトコルを必要とし、専用のLSIも必要となりコストがかさむ。更に、プロトコルソフトが必要となるとマイコンが必要になり低コストのI/Oモジュールが実現できない。   In a conventional PLC with a multi-drop bus connection, it is necessary to use an expensive driver / receiver IC for communication so that the drive element is not damaged even when two different modules drive the bus at the same time. Further, when the number of connected modules is large, a complicated protocol is required, and a dedicated LSI is also required, which increases costs. Furthermore, if protocol software is required, a microcomputer is required and a low-cost I / O module cannot be realized.

これらの通信専用のドライバ/レシーバICや通信LSIを使用せずコストを抑えるには、図6の様に各モジュールをデイジーチェイン方式が好適となる。このデイジーチェイン方式の場合、ドライバ/レシーバICはマルチドロップ接続ではないため、汎用の安価なロジックICが使用できる。また、データ受信は隣のモジュールからだけを意識し、送信は逆隣のモジュールだけへと意識すればよいのでプロトコルらしいプロトコルを必要とせず、ゲートアレイ程度のLSIでバスインタフェースを実現できるという利点がある。   In order to reduce costs without using these communication-dedicated driver / receiver ICs and communication LSIs, a daisy chain system is suitable for each module as shown in FIG. In the case of this daisy chain method, since the driver / receiver IC is not multi-drop connection, a general-purpose inexpensive logic IC can be used. In addition, data reception is conscious only from the adjacent module, and transmission only needs to be conscious of the reverse adjacent module, so there is an advantage that a bus interface can be realized with an LSI of a gate array level without requiring a protocol like protocol. is there.

しかし、デイジーチェイン方式は、途中のモジュールに故障があると信号が途切れてしまい、故障モジュールを挟んだモジュールにデータが送れなくなる等、故障が発生した場合にはシステム全体への影響度が高い。このため、各モジュールは自己診断を行い、自身が異常の時はテイジーチェインから離脱し、バックプレーンでバイパスすることが必要になる。送受信回路や内部回路等の自己診断はそれなりに可能であるし、バスからのレシーバIC故障でも一定時間受信データが無いなどで検出可能である。   However, in the daisy chain system, when a failure occurs in a module in the middle, the signal is interrupted, and data cannot be sent to a module sandwiching the failure module. For example, the influence on the entire system is high. For this reason, each module performs a self-diagnosis, and when it is abnormal, it is necessary to leave the daisy chain and bypass the backplane. The self-diagnosis of the transmission / reception circuit and the internal circuit is possible as it is, and even if the receiver IC from the bus fails, it can be detected because there is no reception data for a certain time.

しかしながら、送信回路の故障、送信データバッファの故障、同コネクタの故障など、モジュールの出口に近い部分の故障は、モジュール自身では検出できないため、これら故障がシステム全体の故障になってしまう。   However, failures near the exit of the module, such as a failure in the transmission circuit, a failure in the transmission data buffer, and a failure in the connector, cannot be detected by the module itself, and these failures become failures of the entire system.

本発明の目的は、デイジーチェイン方式でバス接続したるデータ処理システムにおいて、モジュールの自己診断では検出できない故障も検出し、故障モジュールをシステムに影響を与えることなくバスから切り離しできるデータ処理システムを提供することにある。   An object of the present invention is to provide a data processing system capable of detecting a failure that cannot be detected by self-diagnosis of a module in a data processing system connected by a bus in a daisy chain system and disconnecting the failed module from the bus without affecting the system. There is to do.

本発明は、モジュールのデータ送信経路の故障発生(送信回路の故障、送信データバッファの故障、同コネクタの故障など)をバス上の送信データ監視で検出し、この故障発生の検出でバス上のバイパス用バッファの制御とモジュールの送信データバッファの制御で当該モジュールをバスから切り離しできるようにしたもので、以下の構成を特徴とする。   The present invention detects the occurrence of a failure in the data transmission path of the module (transmission circuit failure, transmission data buffer failure, connector failure, etc.) by monitoring transmission data on the bus, and on the bus by detecting this failure occurrence. The module can be separated from the bus by the control of the bypass buffer and the transmission data buffer of the module, and has the following configuration.

(1)バックプレーンに設けたデイジーチェイン方式のバス接続で、複数のモジュール間でデータを送受信するデータ処理システムにおいて、
モジュール毎に対応つけてバックプレーンに設けられ、モジュール毎にその送信出力信号から当該モジュールの異常の有無を監視するデータ監視回路と、
各モジュールは、対応する前記データ監視回路によるモジュールの異常検出信号をバス離脱要求信号として受け、当該モジュールのデータ送信回路をディセーブルにし、バックプレーン側のモジュールバイパス用バッファをイネーブルにする手段を備え、
故障モジュールをバスから切り離しできるようにすることを特徴とする。
(1) In a data processing system that transmits and receives data between a plurality of modules through a daisy chain bus connection provided on a backplane.
A data monitoring circuit that is provided on the backplane in correspondence with each module, and monitors the presence or absence of abnormality of the module from the transmission output signal for each module;
Each module includes means for receiving a module abnormality detection signal from the corresponding data monitoring circuit as a bus disconnection request signal, disabling the data transmission circuit of the module, and enabling a module bypass buffer on the backplane side. ,
It is characterized in that the failed module can be disconnected from the bus.

(2)前記データ監視回路は、対応するモジュールの送信出力データに加えた冗長化信号やデータの不整合、または受信クロックの同期はずれによって、当該モジュールの故障を検出することを特徴とする。   (2) The data monitoring circuit detects a failure of the module based on a mismatch of a redundant signal or data added to transmission output data of the corresponding module, or a synchronization of a reception clock.

(3)前記データ監視回路は、対応するモジュールの送信出力データがデイジーチェイン方式のバスを周回する時間より長くデータ不在であるときに、当該モジュールの故障を検出することを特徴とする。   (3) The data monitoring circuit detects a failure of the module when the transmission output data of the corresponding module is absent for a longer time than the time required to circulate a daisy chain bus.

(4)前記各モジュールはそれぞれ異常記憶レジスタを設け、この異常記憶レジスタは、
モジュールの電源投入を記憶して当該モジュールの送信データバッファをイネーブルにしかつモジュールバイパス用バッファの出力をディセーブルにし、
前記データ監視回路からの離脱要求信号またはモジュール内の自己診断部からの異常検出信号を記憶して当該モジュールの送信データバッファをディセーブルにしかつモジュールバイパス用バッファの出力をイネーブルにすることを特徴とする。
(4) Each of the modules is provided with an abnormality storage register.
Remembers the module power-up, enables the module's transmit data buffer and disables the module bypass buffer output,
Storing a disconnection request signal from the data monitoring circuit or an abnormality detection signal from a self-diagnostic unit in the module to disable the transmission data buffer of the module and enable the output of the module bypass buffer; To do.

以上のとおり、本発明によれば、モジュールのデータ送信経路の故障発生(送信回路の故障、送信データバッファの故障、同コネクタの故障など)をバス上の送信データ監視で検出し、この故障発生の検出でバス上のバイパス用バッファの制御とモジュールの送信データバッファの制御で当該モジュールをバスから切り離しできるようにしたため、モジュールの自己診断では検出できない故障も検出し、故障モジュールをシステムに影響を与えることなくバスから切り離しできる。   As described above, according to the present invention, occurrence of a failure in a data transmission path of a module (such as a failure in a transmission circuit, a failure in a transmission data buffer, a failure in the connector) is detected by monitoring transmission data on the bus. The module can be disconnected from the bus by controlling the bypass buffer on the bus and the transmission data buffer of the module. Can be disconnected from the bus without giving.

(実施形態1)
図1は、本発明の実施形態を示すデータ処理システムの要部構成図である。同図が図6と異なる部分は、バックプレーンBPと各モジュールMOD0〜MODnとをデイジーチェイン方式でバス接続する構成において、モジュールMOD0〜MODnのデータ送信経路の故障発生(送信回路の故障、送信データバッファの故障、同コネクタの故障など)をバス上の送信出力データから異常の有無を監視するデータ監視回路をモジュール毎に対応つけて設け、モジュール毎の故障発生の検出でバス上のバイパス用バッファの制御とモジュールの送信データバッファの制御で当該モジュールをバスから切り離し可能にした点にある。
(Embodiment 1)
FIG. 1 is a main part configuration diagram of a data processing system showing an embodiment of the present invention. 6 is different from FIG. 6 in that the backplane BP and each module MOD0 to MODn are connected by bus in the daisy chain system, the data transmission path failure of the modules MOD0 to MODn (transmission circuit failure, transmission data). A data monitoring circuit that monitors whether there is an abnormality from the transmission output data on the bus (buffer failure, failure of the same connector, etc.) is provided for each module, and a bypass buffer on the bus by detecting the occurrence of failure for each module The control module and the transmission data buffer of the module enable the module to be disconnected from the bus.

バックプレーンBPのバスには、それに接続されるモジュールをバイパスするモジュールバイパス用バッファ1A〜1Nを設けている。このバッファ1A〜1Nの動作は、対応するモジュールが不実装の時は出力がイネーブルになる。本実施形態では、バックプレーンBPにはモジュールの出力信号をそれぞれ監視するデータ監視回路2A〜2Nを設け、当該モジュールの故障をデータ監視回路が検出した場合は、モジュールバイパス用バッファ1A〜1Nのうち、故障モジュールが接続されるバッファ1Xをイネーブルにし、更に当該モジュールのデータ送信バッファをディセーブルにして信号の衝突を避ける。   On the bus of the backplane BP, module bypass buffers 1A to 1N that bypass modules connected thereto are provided. The operation of the buffers 1A to 1N is enabled when the corresponding module is not mounted. In the present embodiment, the backplane BP is provided with data monitoring circuits 2A to 2N for monitoring the output signals of the modules, and when the data monitoring circuit detects a failure of the module, the module bypass buffers 1A to 1N The buffer 1X to which the failed module is connected is enabled, and the data transmission buffer of the module is disabled to avoid signal collision.

データ監視回路2A〜2Nの検出信号は、バス離脱要求信号として、各モジュールMOD0〜MODnの自己診断異常検出信号と同じ信号として異常記憶レジスタR0〜RNに記憶され、異常記憶レジスタR0〜RNが異常検出状態ではドライバB0〜BNを通してバッファ1A〜1Nをイネーブルに保持させると共に、送信データバッファDB0〜DBNをディセーブルにする。   The detection signals of the data monitoring circuits 2A to 2N are stored in the abnormality storage registers R0 to RN as the bus disconnection request signals as the same signals as the self-diagnosis abnormality detection signals of the modules MOD0 to MODn, and the abnormality storage registers R0 to RN are abnormal. In the detection state, the buffers 1A to 1N are enabled and held through the drivers B0 to BN, and the transmission data buffers DB0 to DBN are disabled.

データ監視回路2A〜2Nによる出力データの監視は、バスに載せる送信データに冗長化信号やデータ(CRCやパリティ、チェックサム等)を加え、この不整合によって、当該モジュールにバス離脱要求信号を付与し、その信号を受けたモジュールでは送信データバッファをディセーブルにし、バックプレーンのモジュールバイパス用バッファをイネーブルにして、故障した当該モジュールをデイジーチェインバスシステムから切り離し、残った正常な他のモジュールとバスに悪影響を及ぼすことを避ける。   Output data monitoring by the data monitoring circuits 2A to 2N adds a redundancy signal and data (CRC, parity, checksum, etc.) to transmission data on the bus, and gives a bus disconnection request signal to the module due to this mismatch. The module that receives the signal disables the transmit data buffer, enables the backplane module bypass buffer, disconnects the failed module from the daisy chain bus system, and removes the remaining normal modules and buses. Avoid adverse effects.

1スロット分のデータ監視回路の例を図2に示し、監視原理を示す。バス信号をNRZIで変調、CRCで冗長化を行った例である。バス信号を入力すると、クロック抽出回路11でバス信号から受信クロックを抽出する。この際、クロックの同期はずれを異常と見なせる。NRZIデコーダ12は、NRZI変調されたバス信号を受信クロックでデコードし、このデコード信号からビット・アンスタッフ回路13による異常検出を行う。変調にNRZIを用いていれば一定長以上の1データが続いた時挿入した0データをビット・アンスタッフで取り除くが0が挿入されているべき所に付加されてなければ異常と判断できる。   An example of a data monitoring circuit for one slot is shown in FIG. 2 and shows the monitoring principle. In this example, the bus signal is modulated by NRZI and made redundant by CRC. When the bus signal is input, the clock extraction circuit 11 extracts the reception clock from the bus signal. At this time, it can be considered that the clock is out of synchronization. The NRZI decoder 12 decodes the NRZI-modulated bus signal with the reception clock, and performs an abnormality detection by the bit unstuff circuit 13 from the decoded signal. If NRZI is used for modulation, the inserted 0 data is removed by bit unstuffing when 1 data of a certain length or more continues, but if 0 is not added at the place where it should be inserted, it can be determined as abnormal.

また、デコード信号からCRC計算&チェック回路14による異常検出を得る。CRC計算&チェックではフレームにCRCデータを付加してあった時、CRC計算異常を異常と見なせる。これらの異常はバックプレーンを通じて当該スロットのモジュールにバス離脱要求信号として渡す。   Also, abnormality detection by the CRC calculation & check circuit 14 is obtained from the decoded signal. In CRC calculation & check, when CRC data is added to a frame, CRC calculation abnormality can be regarded as abnormal. These abnormalities are passed as a bus disconnection request signal to the module in the slot through the backplane.

なお、この例ではクロック抽出の同期はずれ、ビット・アンスタッフの0異常、CRC異常などの検出では、一度だけの異常検出で異常とせず、複数回の検出や多頻度の検出で、当該スロットのモジュールヘの異常出力としてバス離脱を促すのが好ましい。   In this example, the clock extraction is out of synchronization, and in detecting bit / unstuff 0 abnormality, CRC abnormality, etc., the abnormality is not detected by detecting the abnormality only once. It is preferable to prompt the bus to leave as an abnormal output to the module.

(実施形態2)
本実施形態は、モジュールの出力データ監視手段として、予めデイジーチェイン方式のバスをデータが周回する時間間隔より長い時間のテータ不在をモジュール異常として、検出する。
(Embodiment 2)
In the present embodiment, as the module output data monitoring means, the absence of data that is longer than the time interval in which data circulates through the daisy chain bus is detected as a module abnormality.

1スロット分のデータ監視回路例を図3に示し、監視原理を示す。バス信号は伝送方式としてトークンパッシングやタイムスロット方式を使用すると、各モジュールは順次バスにデータを流すことになる。即ち、当該スロットのモジュールは自身にデータ送信機会が廻ってくるとデータをバスに流し、送信機会を次のモジュールに渡すことになる。ここで、当該スロットのモジュールが送信機会を手にし、それを次のスロットのモジュールに譲る時間を予め定めておき、それより長い時間バスに流れるデータが空白になったことを監視すれば異常とみなせる。この一定時間、バスが空白になることはワンショットタイマで実現できる。バスの信号をワンショットタイマ15のリトリガー信号とし、タイムアップ信号を異常とする。   An example of a data monitoring circuit for one slot is shown in FIG. 3 and shows the monitoring principle. When a token passing or time slot method is used as a transmission method for the bus signal, each module sequentially sends data to the bus. That is, when the module in the slot has a data transmission opportunity, it sends data to the bus and passes the transmission opportunity to the next module. Here, if the module in the slot gets a transmission opportunity, the time to give it to the module in the next slot is determined in advance, and if the data flowing in the bus for a longer time is monitored, it will be abnormal. It can be considered. The one-shot timer can realize that the bus is blank for a certain period of time. The bus signal is used as a retrigger signal for the one-shot timer 15, and the time-up signal is abnormal.

図4は、本実施形態を実施形態1の異常検出回路に組み合わせたデータ監視回路例を示す。   FIG. 4 shows an example of a data monitoring circuit in which the present embodiment is combined with the abnormality detection circuit of the first embodiment.

(実施形態3)
図1においては、データ監視回路のバス離脱要求信号を受けるモジュールを離脱制御するレジスタとして、モジュールに異常記憶レジスタR0〜RNを設ける。本実施形態では、異常記憶レジスタR0〜RNを電源ON時にクリアし、バックプレーンのデータ監視回路2A〜2Nの異常出力やモジュール内自己診断の異常検出でセットするものとする。この異常記憶レジスタのセットにより、モジュールはデイジーチェインバスにデータを送信せず、バックプレーンで当該スロットの信号をバイパスさせる。
(Embodiment 3)
In FIG. 1, abnormality storage registers R <b> 0 to RN are provided in the module as registers for controlling the removal of the module that receives the bus withdrawal request signal of the data monitoring circuit. In the present embodiment, the abnormality storage registers R0 to RN are cleared when the power is turned on, and are set by the abnormality output of the backplane data monitoring circuits 2A to 2N or the abnormality detection of the self-diagnosis in the module. By setting the abnormality storage register, the module does not transmit data to the daisy chain bus, and bypasses the signal of the slot on the backplane.

この異常記憶レジスタR0〜RNは、当該スロットのモジュールを離脱・復帰の繰り返しを避ける目的と、モジュール側に配置することにより、活線での故障モジュール交換を速やかに行うために設ける。当該スロットのモジュールは、データ監視回路で検出した異常によりデイジーチェインバスシステムから離脱させる。この際、データ監視回路が異常検出を出力している時に当該スロットのモジュールはバスから離脱する。当該スロットのモジュールがバスから離脱すると、バスのデータ監視回路は異常を検出しない状態に戻る。それにより再び当該スロットのモジュールは離脱から復帰する。即ちそのモジュールは離脱・復帰を繰り返すことになる。   The abnormality storage registers R0 to RN are provided for the purpose of avoiding the repeated removal / return of the module in the slot and for quickly replacing a faulty module on a live line by arranging it on the module side. The module in the slot is detached from the daisy chain bus system due to an abnormality detected by the data monitoring circuit. At this time, when the data monitoring circuit outputs abnormality detection, the module in the slot is detached from the bus. When the module in the slot is detached from the bus, the bus data monitoring circuit returns to a state where no abnormality is detected. As a result, the module of the slot is restored from the separation again. That is, the module repeats separation and return.

すなわち、異常記憶レジスタR0〜RNは、バックプレーンの当該スロットの異常出力部に配置することも可能であるが、当該スロットのモジュールに配置し、当該スロットのモジュールの電源ONでクリアするものとする。   That is, the abnormality storage registers R0 to RN can be arranged in the abnormality output section of the slot of the backplane, but are arranged in the module of the slot and cleared when the power of the module of the slot is turned on. .

この異常記憶レジスタR0〜RNをバックプレーン側に配置すると、バックプレーンの電源ONや手動スイッチ等によるクリアしかできない。バックプレーンの電源活殺ではシステム全体が停止してしまうし、手動スイッチの操作も必要になる。   If the abnormality storage registers R0 to RN are arranged on the backplane side, they can only be cleared by powering on the backplane, a manual switch, or the like. When the power supply of the backplane is killed, the entire system is stopped and a manual switch operation is also required.

この点、この異常記憶レジスタR0〜RNをモジュール側に配置すると、モジュールの電源ONでクリアできるので、活線挿抜機能を備えたシステム停止を最小限にする様配慮したシステムでは、有効に働く。即ち、故障スロットのモジュールを交換する時、新たなモジュールを実装する行為で自動的にクリアできる上、バックプレーンを止めたり、手動スイッチを操作する様な操作も必要なく、デイジーチェインバスに参加させることができる。具体的には、異常記憶レジスタの設置により、故障モジュールを活線でバックプレーンから抜き外し、正常モジュールを活線で実装すると、その交換モジュール自身のパワーオン信号で異常記憶レジスタが初期化され、バスに参加できる。よって活線挿抜シーケンスにも対応できる。   In this respect, if the abnormality storage registers R0 to RN are arranged on the module side, they can be cleared by turning on the power of the module. Therefore, this system works effectively in a system that is equipped with a hot-swap function to minimize system stoppage. In other words, when replacing a module in the failed slot, it can be cleared automatically by the act of installing a new module, and it is not necessary to stop the backplane or operate a manual switch so that it can participate in the daisy chain bus. be able to. Specifically, by installing an abnormal memory register, disconnecting the failed module from the backplane with a hot wire, and mounting a normal module with a hot wire, the abnormal memory register is initialized with the power-on signal of the replacement module itself, You can join the bus. Therefore, it can also correspond to a hot-swap sequence.

本発明の実施形態を示すデータ処理システムの要部構成図。The principal part block diagram of the data processing system which shows embodiment of this invention. データ監視回路例。Data monitoring circuit example. データ監視回路例。Data monitoring circuit example. データ監視回路例。Data monitoring circuit example. マルチドロップ方式のバス接続図。Multi-drop bus connection diagram. デイジーチェイン方式のバス接続図。Daisy chain bus connection diagram.

符号の説明Explanation of symbols

MOD0〜MODn モジュール
BP バックプレーン
1A〜1N モジュールバイパス用バッファ
2A〜2N データ監視回路
B0〜BN ドライバ
DB0〜DBN 送信データバッファ
R0〜RN 異常記憶レジスタ
MOD0 to MODn Module BP Backplane 1A to 1N Module bypass buffer 2A to 2N Data monitoring circuit B0 to BN Driver DB0 to DBN Transmission data buffer R0 to RN Abnormal storage register

Claims (4)

バックプレーンに設けたデイジーチェイン方式のバス接続で、複数のモジュール間でデータを送受信するデータ処理システムにおいて、
モジュール毎に対応つけてバックプレーンに設けられ、モジュール毎にその送信出力信号から当該モジュールの異常の有無を監視するデータ監視回路と、
各モジュールは、対応する前記データ監視回路によるモジュールの異常検出信号をバス離脱要求信号として受け、当該モジュールのデータ送信回路をディセーブルにし、バックプレーン側のモジュールバイパス用バッファをイネーブルにする手段を備え、
故障モジュールをバスから切り離しできるようにすることを特徴とするデータ処理システム。
In a data processing system that transmits and receives data between multiple modules via a daisy chain bus connection on the backplane,
A data monitoring circuit that is provided on the backplane in correspondence with each module, and monitors the presence or absence of abnormality of the module from the transmission output signal for each module;
Each module includes means for receiving a module abnormality detection signal from the corresponding data monitoring circuit as a bus disconnection request signal, disabling the data transmission circuit of the module, and enabling a module bypass buffer on the backplane side. ,
A data processing system characterized in that a faulty module can be disconnected from a bus.
前記データ監視回路は、対応するモジュールの送信出力データに加えた冗長化信号やデータの不整合、または受信クロックの同期はずれによって、当該モジュールの故障を検出することを特徴とする請求項1に記載のデータ処理システム。   2. The data monitoring circuit according to claim 1, wherein a failure of the module is detected based on a mismatch of a redundant signal or data added to transmission output data of a corresponding module, or a synchronization of a reception clock. Data processing system. 前記データ監視回路は、対応するモジュールの送信出力データがデイジーチェイン方式のバスを周回する時間より長くデータ不在であるときに、当該モジュールの故障を検出することを特徴とする請求項1または2に記載のデータ処理システム。   3. The module according to claim 1, wherein the data monitoring circuit detects a failure of the module when the transmission output data of the corresponding module is absent for a longer time than the time required to circulate the daisy chain bus. The data processing system described. 前記各モジュールはそれぞれ異常記憶レジスタを設け、この異常記憶レジスタは、
モジュールの電源投入を記憶して当該モジュールの送信データバッファをイネーブルにしかつモジュールバイパス用バッファの出力をディセーブルにし、
前記データ監視回路からの離脱要求信号またはモジュール内の自己診断部からの異常検出信号を記憶して当該モジュールの送信データバッファをディセーブルにしかつモジュールバイパス用バッファの出力をイネーブルにすることを特徴とする請求項1〜3のいずれか1項に記載のデータ処理システム。
Each of the modules is provided with an abnormality storage register, and this abnormality storage register is
Remembers the module power-up, enables the module's transmit data buffer and disables the module bypass buffer output,
Storing a disconnection request signal from the data monitoring circuit or an abnormality detection signal from a self-diagnostic unit in the module to disable the transmission data buffer of the module and enable the output of the module bypass buffer; The data processing system according to any one of claims 1 to 3.
JP2007164472A 2007-06-22 2007-06-22 Data processing system Active JP5040466B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007164472A JP5040466B2 (en) 2007-06-22 2007-06-22 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164472A JP5040466B2 (en) 2007-06-22 2007-06-22 Data processing system

Publications (2)

Publication Number Publication Date
JP2009003729A true JP2009003729A (en) 2009-01-08
JP5040466B2 JP5040466B2 (en) 2012-10-03

Family

ID=40320042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164472A Active JP5040466B2 (en) 2007-06-22 2007-06-22 Data processing system

Country Status (1)

Country Link
JP (1) JP5040466B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297666A (en) * 2014-08-22 2015-01-21 惠州市亿能电子有限公司 Daisy chain circuit abnormal position diagnostic method
CN108519768A (en) * 2018-03-26 2018-09-11 华中科技大学 A kind of method for diagnosing faults analyzed based on deep learning and signal

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62149234A (en) * 1985-12-24 1987-07-03 Toshiba Corp Loop network
JPH04140847A (en) * 1990-10-02 1992-05-14 Mitsubishi Electric Corp Duplex switching method
JPH0594411A (en) * 1991-10-02 1993-04-16 Oki Electric Ind Co Ltd Daisy chain device
JPH10260933A (en) * 1997-03-17 1998-09-29 Fujitsu Ltd Bus arbitration function selection circuit
JPH10320306A (en) * 1997-04-16 1998-12-04 Bayerische Motoren Werke Ag Data bus for vehicle having plural subscribers
JPH11326793A (en) * 1993-12-29 1999-11-26 At & T Corp Selector switch device, optical bypass device, method for providing loop back of light signal and method for changing over between light signal paths
JP2000200121A (en) * 1998-10-07 2000-07-18 Matsushita Electric Ind Co Ltd Data processing device
JP2002528962A (en) * 1998-10-22 2002-09-03 エミュレックス コーポレーション Inserting and removing nodes from the loop network
JP2006268556A (en) * 2005-03-24 2006-10-05 Nec Corp Memory system with hot swap function, and replacement method of failed memory module of the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62149234A (en) * 1985-12-24 1987-07-03 Toshiba Corp Loop network
JPH04140847A (en) * 1990-10-02 1992-05-14 Mitsubishi Electric Corp Duplex switching method
JPH0594411A (en) * 1991-10-02 1993-04-16 Oki Electric Ind Co Ltd Daisy chain device
JPH11326793A (en) * 1993-12-29 1999-11-26 At & T Corp Selector switch device, optical bypass device, method for providing loop back of light signal and method for changing over between light signal paths
JPH10260933A (en) * 1997-03-17 1998-09-29 Fujitsu Ltd Bus arbitration function selection circuit
JPH10320306A (en) * 1997-04-16 1998-12-04 Bayerische Motoren Werke Ag Data bus for vehicle having plural subscribers
JP2000200121A (en) * 1998-10-07 2000-07-18 Matsushita Electric Ind Co Ltd Data processing device
JP2002528962A (en) * 1998-10-22 2002-09-03 エミュレックス コーポレーション Inserting and removing nodes from the loop network
JP2006268556A (en) * 2005-03-24 2006-10-05 Nec Corp Memory system with hot swap function, and replacement method of failed memory module of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297666A (en) * 2014-08-22 2015-01-21 惠州市亿能电子有限公司 Daisy chain circuit abnormal position diagnostic method
CN108519768A (en) * 2018-03-26 2018-09-11 华中科技大学 A kind of method for diagnosing faults analyzed based on deep learning and signal

Also Published As

Publication number Publication date
JP5040466B2 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4835842B2 (en) IO unit in a building block type safety controller
US7917675B2 (en) Method and apparatus for interconnecting modules
JP2008146659A (en) Safety module and automation system
US9367375B2 (en) Direct connect algorithm
US20150105910A1 (en) Server System with Fan controllers
JP7225689B2 (en) motor controller
US20170242823A1 (en) Microcontroller and electronic control unit
US10298520B2 (en) Relay apparatus
JP5040466B2 (en) Data processing system
US10621024B2 (en) Signal pairing for module expansion of a failsafe computing system
JP3736062B2 (en) Dual process I/O unit
JP2012068907A (en) Bus connection circuit and bus connection method
JP2010238000A (en) Device for bus connection/disconnection of module
JP3662444B2 (en) Programmable controller and switching signal generator
JP7205439B2 (en) electronic controller
JP2008228465A (en) Electrical equipment
JPH06162390A (en) Signal lamp control system
CN118591779A (en) Decision making unit for failed operational sensors
JP5402035B2 (en) Network configuration change detection / recovery method
JP3497855B2 (en) Double system equipment
KR102917290B1 (en) Electronic Interlocking Device with independent dual-channel architecture based on CAN bus and its control method
JP5023659B2 (en) Duplex output device
JP3392938B2 (en) Double system equipment
CN120972848A (en) A condition monitoring device, an on-board control system, and a vehicle
JP2004215352A (en) Fail-safe control method when power supply voltage is abnormal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Ref document number: 5040466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3