[go: up one dir, main page]

JP2009003009A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2009003009A
JP2009003009A JP2007161453A JP2007161453A JP2009003009A JP 2009003009 A JP2009003009 A JP 2009003009A JP 2007161453 A JP2007161453 A JP 2007161453A JP 2007161453 A JP2007161453 A JP 2007161453A JP 2009003009 A JP2009003009 A JP 2009003009A
Authority
JP
Japan
Prior art keywords
pixels
circuit
display device
organic
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007161453A
Other languages
Japanese (ja)
Inventor
Arinobu Kanegae
有宣 鐘ヶ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007161453A priority Critical patent/JP2009003009A/en
Publication of JP2009003009A publication Critical patent/JP2009003009A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 画像劣化を防止し、しかも歩留まりを向上させることができる表示装置を提供する。
【解決手段】
表示装置が有する発光素子回路10は、供給される電流に応じて発光する発光素子をそれぞれ有する画素105,106,107と、それらの画素105,106,107に共通して接続されており、当該接続された複数の画素105,106,107を駆動する駆動回路101と、これらの画素105,106,107に共通して接続可能に構成されており、リペア作業により、当該接続可能な複数の画素105,106,107と接続された場合に、当該複数の画素105,106,107を駆動する冗長回路102とを備えている。
【選択図】 図2
PROBLEM TO BE SOLVED: To provide a display device capable of preventing image deterioration and improving yield.
[Solution]
The light-emitting element circuit 10 included in the display device is connected in common to the pixels 105, 106, and 107 each having a light-emitting element that emits light according to a supplied current, and the pixels 105, 106, and 107 The drive circuit 101 that drives the plurality of connected pixels 105, 106, and 107 is configured to be connectable in common to these pixels 105, 106, and 107, and the plurality of connectable pixels by repair work. When connected to 105, 106, and 107, a redundant circuit 102 that drives the plurality of pixels 105, 106, and 107 is provided.
[Selection] Figure 2

Description

本発明は有機EL(OLED:Organic Light Emitting Diode)素子に代表される自発光素子を備えたアクティブマトリクス駆動型の表示装置に関する。   The present invention relates to an active matrix drive type display device provided with a self-luminous element typified by an organic EL (OLED: Organic Light Emitting Diode) element.

近年では、CRT(Cathode Ray Tube)に代わり、FPD(Flat Panel Display)に対する関心が高まってきている。代表的なFPDとしては、LCD(Liquid Crystal Diplay)およびPDP(Plasma Display Panel)が既に実用化されている。しかし、これらのFPDには、次のような問題点があることが指摘されている。   In recent years, interest in FPD (Flat Panel Display) has been increased in place of CRT (Cathode Ray Tube). As typical FPD, LCD (Liquid Crystal Display) and PDP (Plasma Display Panel) have already been put into practical use. However, it has been pointed out that these FPDs have the following problems.

すなわち、LCDはそれ自体が非発光であるため、高輝度のバックライトを必要とし、その結果、消費電力が高くなる傾向がある。また、視野角および応答速度に関しても、CRTと比べて、LCDは劣っている。他方、PDPは自発光素子を用いており、しかも、視野角および応答速度についてもCRTと同等以上の性能を有している。しかしながら、PDPの場合、駆動するために高電圧が必要となるため、低消費電力化を実現することが困難であるという問題がある。   That is, since the LCD itself does not emit light, a high-brightness backlight is required, and as a result, power consumption tends to increase. The LCD is also inferior to the CRT in view angle and response speed. On the other hand, the PDP uses a self-luminous element, and has a viewing angle and response speed equivalent to or better than those of a CRT. However, in the case of a PDP, a high voltage is required for driving, and thus there is a problem that it is difficult to realize low power consumption.

LCDおよびPDPが上記のような問題を有しているのに対して、有機ELデバイスは、これらの問題を解決しうる可能性がある。そのため、次世代のFPDの候補として、有機ELデバイスを備える表示装置が注目されている。   While LCDs and PDPs have the problems as described above, organic EL devices may be able to solve these problems. Therefore, a display device including an organic EL device has attracted attention as a candidate for the next generation FPD.

有機ELデバイスは、通常、次のような方法で作成される。まず、洗浄されたガラス、石英、またはプラスティックなどの支持基板上に、陽極(アノード)を形成し、パターニングを行う。一般的に、陽極としては、仕事関数の大きいITO(Indium Tin Oxide)が選ばれるが、その他の金属であってもよい。陽極の形成には、通常、スパッタ法が用いられる。   An organic EL device is usually produced by the following method. First, an anode (anode) is formed on a washed support substrate such as glass, quartz, or plastic, and patterning is performed. Generally, ITO (Indium Tin Oxide) having a high work function is selected as the anode, but other metals may be used. A sputtering method is usually used to form the anode.

このようにして陽極を形成した後、有機EL層の形成を行う。一般的に、低分子有機ELの場合であれば、真空蒸着法により有機EL層が形成され、他方、高分子有機ELの場合であれば、スピンコート法またはインクジェット法により形成される。ここで、インクジェット法は、有機ELの塗り分けが必要な場合に選択される。   After forming the anode in this way, an organic EL layer is formed. Generally, in the case of a low molecular organic EL, the organic EL layer is formed by a vacuum vapor deposition method, while in the case of a high molecular organic EL, it is formed by a spin coating method or an ink jet method. Here, the ink jet method is selected when it is necessary to separately coat the organic EL.

なお、有機EL層を形成する前後において、発光効率を高めるために、中間層(インターレイヤー)を形成する場合もある。   In some cases, an intermediate layer (interlayer) is formed before and after the organic EL layer is formed in order to increase the light emission efficiency.

有機EL層の形成後、陰極(カソード)を真空蒸着などによって形成し、封止する。これにより、有機ELデバイスが完成する。   After the formation of the organic EL layer, a cathode (cathode) is formed by vacuum deposition or the like and sealed. Thereby, an organic EL device is completed.

このようにして作成される有機ELデバイスを表示装置に適用する場合、一般的には、有機ELデバイスがマトリクス状に配設される。有機ELデバイスとともに薄膜トランジスタ(TFT:Thin Film Transistor)を形成し、このTFTによって有機ELを駆動するものをアクティブマトリクス駆動型の表示装置と呼び、TFTを形成せずに電極のみで駆動するものをパッシブマトリクス駆動型の表示装置と呼ぶ。   When the organic EL device thus created is applied to a display device, the organic EL devices are generally arranged in a matrix. A thin film transistor (TFT) is formed together with an organic EL device, and an organic EL device driven by the TFT is called an active matrix drive type display device, and a device driven only by an electrode without forming a TFT is passive. It is called a matrix drive type display device.

アクティブマトリクス駆動の場合、各画素に設けられたTFTによりスイッチングを行うため、クロストークが極めて小さく、また、パッシブマトリクス駆動のように高輝度で発光させる必要がないために、寿命を延ばすことができるという利点がある。その一方で、アクティブマトリクス駆動の場合、TFTの閾値及び移動度等のバラツキに起因して輝度ムラが発生するという欠点がある。そのため、良好な画像表示を実現するためには、この輝度ムラの補償を行う必要が生じる。   In the case of active matrix driving, switching is performed by a TFT provided in each pixel, so that crosstalk is extremely small, and it is not necessary to emit light with high luminance as in passive matrix driving, so that the lifetime can be extended. There is an advantage. On the other hand, in the case of active matrix driving, there is a drawback that luminance unevenness occurs due to variations in TFT thresholds and mobility. Therefore, in order to realize a good image display, it is necessary to compensate for this luminance unevenness.

輝度ムラの補償には、TFTを用いて構成されるプログラム回路によって電圧プログラムを行うことにより補償を行う内部補償方式(例えば、特許文献1を参照。)と、パネルの外部メモリに輝度データを持たせることにより補償を行う外部補償方式(例えば、特許文献2を参照。)とがある。   In order to compensate for luminance unevenness, an internal compensation method (for example, refer to Patent Document 1) in which compensation is performed by performing voltage programming by a program circuit configured using TFTs, and luminance data is held in an external memory of the panel. There is an external compensation method (see, for example, Patent Document 2) in which compensation is performed.

ところで、アクティブマトリクス駆動型の表示装置においては、3つの画素(赤、緑、青)からなる画素群が1つの表示単位となり、これらの画素毎に当該画素を駆動する駆動回路が設けられるのが一般的である。しかし、この場合では、駆動回路が画素の数だけ必要となるため、高コスト化を招くとともに、回路構成が複雑になる等の不都合が生じる。そこで、画素毎ではなく、画素群毎に設けられ、その画素群に属する複数の画素を駆動する駆動回路を備える構成が提案されている(例えば、特許文献3及び4を参照。)。
特開2004−341444号公報 特開平9−305146号公報 特開2005−148749号公報 特開2003−122306号公報
By the way, in an active matrix drive type display device, a pixel group composed of three pixels (red, green, and blue) serves as one display unit, and a drive circuit for driving the pixel is provided for each pixel. It is common. However, in this case, as many drive circuits as the number of pixels are required, the cost is increased and the circuit configuration is complicated. In view of this, a configuration is proposed that includes a drive circuit that is provided for each pixel group, not for each pixel, and that drives a plurality of pixels belonging to the pixel group (see, for example, Patent Documents 3 and 4).
JP 2004-341444 A JP-A-9-305146 JP 2005-148749 A JP 2003-122306 A

しかしながら、特許文献1に開示されている内部補償方式の表示装置の場合、輝度ムラを補償することができるものの、各画素に必要となるTFT数及び配線数が大幅に増加するため、歩留まりが低下するという問題がある。また、特許文献2に開示されている外部補償方式の表示装置の場合、外部に大容量のメモリを搭載する必要があるため、高コスト化を招くという問題がある。   However, in the case of the display device of the internal compensation method disclosed in Patent Document 1, although the luminance unevenness can be compensated, the number of TFTs and the number of wirings required for each pixel are greatly increased, so that the yield is lowered. There is a problem of doing. In addition, in the case of the external compensation type display device disclosed in Patent Document 2, it is necessary to mount a large-capacity memory outside, and there is a problem in that the cost increases.

さらに、上述したような複数の画素に対して1つの駆動回路を設ける構成において、その駆動回路に欠陥等が発生した場合、対応する複数の画素を表示に用いることができなくなるという問題がある。画素毎に1つの駆動回路を設ける構成であれば、その駆動回路に欠陥等が発生したとしても、その1つの画素のみが表示に利用できないだけである。これに対し、複数の画素に対して1つの駆動回路を設ける構成の場合、1つの駆動回路に欠陥等が生じると当該複数の画素のすべてで表示ができなくなるため、画像表示に与える影響はより大きいといえる。   Further, in the configuration in which one drive circuit is provided for a plurality of pixels as described above, there is a problem that when a defect or the like occurs in the drive circuit, the corresponding plurality of pixels cannot be used for display. With a configuration in which one drive circuit is provided for each pixel, even if a defect or the like occurs in the drive circuit, only that one pixel cannot be used for display. On the other hand, in the case of a configuration in which one drive circuit is provided for a plurality of pixels, if a defect or the like occurs in one drive circuit, display cannot be performed on all of the plurality of pixels, and thus the influence on image display is further increased. It can be said that it is big.

本発明は斯かる事情に鑑みてなされたものであり、その目的は複数の画素に対して1つの駆動回路を設ける構成において、その駆動回路に欠陥等が発生した場合であっても、画像表示の劣化を防止することができる表示装置を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to display an image even when a defect or the like occurs in the drive circuit in a configuration in which one drive circuit is provided for a plurality of pixels. It is an object of the present invention to provide a display device that can prevent deterioration of the display.

上述した課題を解決するために、本発明の表示装置は、マトリクス状に配列され、供給される電流に応じて発光する発光素子をそれぞれ有する画素と、複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続されており、当該接続された複数の画素を駆動する駆動回路と、複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続可能に構成されており、当該接続可能な複数の画素と接続された場合に、当該複数の画素を駆動する冗長回路とを備える。   In order to solve the above-described problems, a display device of the present invention is provided for each pixel group including pixels each having a light-emitting element that is arranged in a matrix and emits light according to a supplied current. Is connected in common to a plurality of pixels belonging to the pixel group, and is provided for each pixel group composed of a drive circuit that drives the connected pixels and the plurality of pixels. It is configured to be connectable to a plurality of belonging pixels, and includes a redundant circuit that drives the plurality of pixels when connected to the connectable plurality of pixels.

このように構成すると、複数の画素を駆動する駆動回路に欠陥等が生じたとしても、冗長回路によってそれらの画素を駆動することが可能になるため、歩留まりを向上させることが可能になる。   With this configuration, even if a defect or the like occurs in a drive circuit that drives a plurality of pixels, the pixels can be driven by the redundant circuit, and thus the yield can be improved.

また、前記発明に係る表示装置において、前記冗長回路と接続可能な複数の画素の組合せと、前記駆動回路と接続されている複数の画素の組合せとが異なっていてもよい。   In the display device according to the invention, a combination of a plurality of pixels connectable to the redundant circuit may be different from a combination of a plurality of pixels connected to the drive circuit.

さらに、前記発明に係る表示装置において、前記冗長回路と接続可能な画素の数が、前記駆動回路部と接続されている画素の数よりも多くてもよい。   Furthermore, in the display device according to the invention, the number of pixels connectable to the redundant circuit may be larger than the number of pixels connected to the drive circuit unit.

本発明に係る表示装置によれば、駆動回路に欠陥等が発生した場合であっても、画像表示の劣化を防止することができ、しかも歩留りを上げることができる。   According to the display device of the present invention, even when a defect or the like occurs in the drive circuit, it is possible to prevent the image display from being deteriorated and to increase the yield.

以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、下記の各実施の形態においては、3つの画素を1つの駆動回路又は冗長回路で駆動する場合について説明する。これは、表示装置における表示単位が、一般的に3つの画素(赤、緑、青)から構成されることに対応しているが、本発明はこれに限られるわけではなく、少なくとも2つ以上の画素を1つの駆動回路又は冗長回路で駆動する構成であればよい。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, a case where three pixels are driven by one drive circuit or redundant circuit will be described. This corresponds to the fact that the display unit in the display device is generally composed of three pixels (red, green, and blue), but the present invention is not limited to this, and at least two or more. The pixel may be configured to be driven by one drive circuit or redundant circuit.

(実施の形態1)
実施の形態1は、電圧プログラム回路を用いて構成された表示装置である。以下、その構成及び動作について説明する。
(Embodiment 1)
The first embodiment is a display device configured using a voltage program circuit. The configuration and operation will be described below.

[表示装置の構成]
図1は、本発明の実施の形態1に係る表示装置の構成を示すブロック図である。図1に示すように、表示装置1は、EL表示パネル11と、このEL表示パネル11を駆動するための制御回路12、ゲートドライバ13a及び13b、並びにソースドライバ14とを備えている。
[Configuration of display device]
FIG. 1 is a block diagram showing a configuration of a display device according to Embodiment 1 of the present invention. As shown in FIG. 1, the display device 1 includes an EL display panel 11, a control circuit 12 for driving the EL display panel 11, gate drivers 13 a and 13 b, and a source driver 14.

EL表示パネル11は、アクティブマトリクス駆動型の有機EL表示素子である。このEL表示パネル11には、互いに平行に配された第1のゲートライン152及び第2のゲートライン153と、データライン151とが、交互に交差するように配設されるとともに、それらの第1のゲートライン152及び第2のゲートライン153とデータライン151との交点に対応して、発光素子回路10が配設されている。したがって、複数の発光素子回路10が、マトリクス状に配設されていることになる。   The EL display panel 11 is an active matrix driving type organic EL display element. In the EL display panel 11, first and second gate lines 152 and 153 and data lines 151 arranged in parallel to each other are arranged so as to intersect with each other, and the first and second gate lines 152 and 153 are alternately crossed. The light emitting element circuit 10 is disposed corresponding to the intersection of the first gate line 152 and the second gate line 153 and the data line 151. Therefore, the plurality of light emitting element circuits 10 are arranged in a matrix.

第1のゲートライン152及び第2のゲートライン153は、ゲートドライバ13a及び13bによってそれぞれ駆動される。また、データライン151は、ソースドライバ14によって駆動される。さらに、これらのゲートドライバ13a及び13b並びにソースドライバ14は、制御回路12によってその動作が制御される。   The first gate line 152 and the second gate line 153 are driven by gate drivers 13a and 13b, respectively. The data line 151 is driven by the source driver 14. Further, the operation of the gate drivers 13 a and 13 b and the source driver 14 is controlled by the control circuit 12.

[発光素子回路の構成]
次に、上述したようにしてマトリクス状に配設されている発光素子回路10の構成について説明する。
[Configuration of light emitting element circuit]
Next, the configuration of the light emitting element circuits 10 arranged in a matrix as described above will be described.

図2は、本発明の実施の形態1に係る表示装置1が備える発光素子回路10の構成の一例を示す回路図である。図2に示すように、発光素子回路10は、画素105,106,107、及び、これらの画素105,106,107と接続箇所103を介して接続され、画素105,106,107を駆動する駆動回路101を備えている。各画素105,106,107は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機EL素子111a,111b,111c、及び、それらの有機EL素子111a,111b,111cと接続箇所103との間に設けられたトランジスタ110a,110b,110cをそれぞれ有している。接続箇所103側から供給される電流は、これらのトランジスタ110a,110b,110cを介して有機EL素子111a,111b,111cにそれぞれ供給される。なお、トランジスタ110a,110b,110cの各ゲートは、図示しないドライバによって駆動される信号ライン154,155,156とそれぞれ接続されている。   FIG. 2 is a circuit diagram showing an example of the configuration of the light emitting element circuit 10 provided in the display device 1 according to Embodiment 1 of the present invention. As shown in FIG. 2, the light emitting element circuit 10 is connected to the pixels 105, 106, and 107, and these pixels 105, 106, and 107 through the connection portion 103, and drives to drive the pixels 105, 106, and 107. A circuit 101 is provided. Each of the pixels 105, 106, and 107 has a diode characteristic, and the organic EL elements 111a, 111b, and 111c, which are light emitting elements that emit light according to a supplied current, and the organic EL elements 111a, 111b, and 111c, Transistors 110a, 110b, and 110c provided between the connection portions 103 are provided. The current supplied from the connection point 103 side is supplied to the organic EL elements 111a, 111b, and 111c through these transistors 110a, 110b, and 110c, respectively. Note that the gates of the transistors 110a, 110b, and 110c are respectively connected to signal lines 154, 155, and 156 that are driven by a driver (not shown).

駆動回路101は、トランジスタ16及び17と、容量素子108とを有している。ここで、トランジスタ16は、電源ラインvddと接続箇所103との間に設けられている。また、容量素子18は、その一端がトランジスタ16のゲートに、他端が電源ラインvddにそれぞれ接続されており、トランジスタ16のゲート−ソース間の電位差を保持する。   The drive circuit 101 includes transistors 16 and 17 and a capacitor 108. Here, the transistor 16 is provided between the power supply line vdd and the connection portion 103. The capacitor 18 has one end connected to the gate of the transistor 16 and the other end connected to the power supply line vdd, and holds the potential difference between the gate and the source of the transistor 16.

トランジスタ17は、容量素子109の一端と接続箇所103との間に設けられており、第2のゲートライン153によって駆動制御される。なお、この容量素子109の他端は、第1のゲートライン152によって駆動制御されるトランジスタ108を介して、データライン151と接続されている。   The transistor 17 is provided between one end of the capacitor 109 and the connection portion 103, and is driven and controlled by the second gate line 153. Note that the other end of the capacitor 109 is connected to the data line 151 through the transistor 108 that is driven and controlled by the first gate line 152.

発光素子回路10は、上述した画素105,106,107及び駆動回路101の他に、冗長回路102を備えている。この冗長回路102と駆動回路101とは、図2に示すように、回路構成が同様である一方で、駆動回路101が接続箇所103と接続されているのに対し、冗長回路102がリペア箇所104と接続されている点で異なっている。このリペア箇所104は、画素105,106,107と接続されていないものの、レーザーなどによってこれらの画素105,106,107と接続可能なように構成されている。   The light emitting element circuit 10 includes a redundant circuit 102 in addition to the pixels 105, 106, and 107 and the driving circuit 101 described above. As shown in FIG. 2, the redundant circuit 102 and the drive circuit 101 have the same circuit configuration, while the drive circuit 101 is connected to the connection location 103, while the redundancy circuit 102 is connected to the repair location 104. And is different in that it is connected. Although the repair location 104 is not connected to the pixels 105, 106, and 107, the repair location 104 can be connected to the pixels 105, 106, and 107 by a laser or the like.

以下、接続箇所103及びリペア箇所104の構成の詳細について説明する。図3は、接続箇所103及びリペア箇所104の構成を模式的に示す平面図であり、(a)は接続箇所103の構成を、(b)はリペア箇所104の構成をそれぞれ示している。また、図4Aは、図3のIVA−IVA線矢視図であり、図4Bは、図3のIVB−IVB線矢視図である。図4B(a)においてはリペア前におけるリペア箇所104の構成を、(b)においてはリペア後におけるリペア箇所104の構成をそれぞれ示している。   Hereinafter, the details of the configuration of the connection location 103 and the repair location 104 will be described. FIG. 3 is a plan view schematically showing the configuration of the connection location 103 and the repair location 104, where (a) shows the configuration of the connection location 103, and (b) shows the configuration of the repair location 104, respectively. Moreover, FIG. 4A is an IVA-IVA line arrow view of FIG. 3, and FIG. 4B is an IVB-IVB line arrow view of FIG. FIG. 4B (a) shows the configuration of the repair location 104 before repair, and FIG. 4 (b) shows the configuration of the repair location 104 after repair.

図3(a)及び図4Aに示すように、接続箇所103は、駆動回路101と接続されている第1の金属線180と、その第1の金属線180の上方に設けられ、各画素105,106,107と接続されている第2の金属線181と、これら第1の金属線180と第2の金属線181との間に介在された絶縁膜183とを備えている。第1の金属線180の一端と第2の金属線181の一端とは平面視で重なる領域を有しており、その領域の中央に位置するコンタクト部182において、第2の金属線181を絶縁膜183に対して貫通させることにより、第2の金属線181と第1の金属線180とが接触している。これにより、駆動回路101は、接続箇所103を介して、画素105,106,107と接続されることになる。   As shown in FIG. 3A and FIG. 4A, the connection portion 103 is provided above the first metal line 180 connected to the drive circuit 101 and the first metal line 180. , 106, 107, and a second metal line 181 connected to the first metal line 180 and the second metal line 181, and an insulating film 183 interposed between the first metal line 180 and the second metal line 181. One end of the first metal wire 180 and one end of the second metal wire 181 have a region overlapping in plan view, and the second metal wire 181 is insulated at the contact portion 182 located at the center of the region. By penetrating the film 183, the second metal line 181 and the first metal line 180 are in contact with each other. As a result, the drive circuit 101 is connected to the pixels 105, 106, and 107 via the connection location 103.

他方、図3(b)及び図4B(a)に示すように、リペア前のリペア箇所104は、接続箇所103と同様に、第1の金属線180、第2の金属線181、及び絶縁膜183を備えているものの、接続箇所103とは異なり、コンタクト部を備えていない。そのため、第1の金属線180と第2の金属線181とは接触していない。これに対し、図4B(b)に示すように、リペア後のリペア箇所104においては、レーザー等によって第2の金属線181を絶縁膜183に対して貫通させることにより、第1の金属線180と第2の金属線181とが接触している状態となる。その結果、冗長回路102は、リペア箇所104を介して、画素105,106,107と接続されることになる。   On the other hand, as shown in FIG. 3B and FIG. 4B (a), the repair location 104 before repair is the same as the connection location 103, the first metal wire 180, the second metal wire 181, and the insulating film Although provided with 183, unlike the connection portion 103, it does not include a contact portion. Therefore, the first metal wire 180 and the second metal wire 181 are not in contact with each other. On the other hand, as shown in FIG. 4B (b), in the repaired portion 104 after repair, the first metal wire 180 is penetrated by penetrating the second metal wire 181 with respect to the insulating film 183 by a laser or the like. And the second metal wire 181 are in contact with each other. As a result, the redundant circuit 102 is connected to the pixels 105, 106, and 107 via the repair location 104.

次に、リペア作業について説明する。一般的に、アクティブマトリクス駆動型の表示装置の製造工程中の検査工程において、TFT基板には電気信号(検査信号)が加えられ、その場合の表示状態が確認される。この確認作業は、パネル状態のとき、及び光学フィルム等をつけたモジュール状態のとき、さらには商品の出荷前等にも行われる。この検査工程の表示状態に応じて良品及び不良品の選別がなされる。ここでいう不良品とは、表示品位を損なうものをいい、具体的には、工場内のダストに起因するリークモード等による点欠陥または線欠陥等が存在するものをいう。なお、良品および不良品の選別基準は各工場内で定められていることが一般的である。   Next, the repair work will be described. Generally, in an inspection process during the manufacturing process of an active matrix drive type display device, an electrical signal (inspection signal) is applied to the TFT substrate, and the display state in that case is confirmed. This confirmation operation is performed in the panel state, in the module state with an optical film or the like, and before the shipment of the product. A non-defective product and a defective product are selected according to the display state of the inspection process. The term “defective product” as used herein refers to a product that impairs display quality, and specifically, a product that has a point defect or a line defect due to a leak mode caused by dust in a factory. In general, selection criteria for non-defective products and defective products are determined in each factory.

このようにして不良品とされたものの一部に対してリペア作業が実行される。具体的には、駆動回路101に上記ダストに起因するリークモードが発生したために、当該駆動回路101が所望の動作を行えなくなってしまったもの等に対して、リペア作業が実行される。このリペア作業では、まず、接続箇所103における駆動回路101と画素105,106,107との接続をレーザー等によって切断し、且つ、リペア箇所104において冗長回路102と画素105,106,107とをレーザー等により接続する。これにより、画素105,106,107は正常に動作する冗長回路102により駆動されることになるため、点欠陥等を消失させることができる。   Repair work is performed on a part of the defective products in this way. Specifically, a repair operation is performed on the drive circuit 101 that has become unable to perform a desired operation because a leak mode due to the dust has occurred in the drive circuit 101. In this repair work, first, the connection between the drive circuit 101 and the pixels 105, 106, and 107 at the connection location 103 is cut by a laser or the like, and the redundancy circuit 102 and the pixels 105, 106, and 107 are laser-connected at the repair location 104. Connect by etc. As a result, the pixels 105, 106, and 107 are driven by the normally operating redundant circuit 102, so that point defects and the like can be eliminated.

複数の画素に対して1つの駆動回路を設ける場合、それらの画素は隣接していることが多いため、黒点または輝点等の点欠陥が発生すると目立つことになるが、本実施の形態では、駆動回路と同様の回路構成の冗長回路を備えることによって、そのような問題を解消することができる。   In the case where one driver circuit is provided for a plurality of pixels, these pixels are often adjacent to each other, so that when a point defect such as a black spot or a bright spot occurs, it is conspicuous. Such a problem can be solved by providing a redundant circuit having a circuit configuration similar to that of the drive circuit.

[表示装置の動作]
以上のように構成された表示装置1において、制御回路12は、外部の装置から入力される映像信号に基づいて、ソースドライバ14に対して出力するデータ信号を生成する。そして、制御回路12は、そのようにして生成されたデータ信号をソースドライバ14に出力すると共に、ゲートドライバ13a,13b及びソースドライバ14並びに信号ライン154,155,156を駆動するドライバ(図示せず)に制御信号を出力する。これにより、各ドライバが各ラインを駆動することにより、表示動作が実行される。以下、その詳細について説明する。
[Operation of display device]
In the display device 1 configured as described above, the control circuit 12 generates a data signal to be output to the source driver 14 based on a video signal input from an external device. The control circuit 12 outputs the data signal thus generated to the source driver 14 and also drives the gate drivers 13a and 13b and the source driver 14 and the signal lines 154, 155 and 156 (not shown). ) Output a control signal. As a result, each driver drives each line to execute a display operation. The details will be described below.

図5は、本発明の実施の形態1に係る表示装置1の動作を示すタイミングチャートである。なお、図5において、期間P0は、前に書き込まれたデータに係る発光期間を示しており、この期間P0においては、第1のゲートライン152及び第2のゲートライン153はHighレベルになるように、信号ライン154,155,及び156はHighレベルになるようにそれぞれ駆動されている。   FIG. 5 is a timing chart showing the operation of the display device 1 according to Embodiment 1 of the present invention. In FIG. 5, a period P0 indicates a light emission period related to previously written data. In this period P0, the first gate line 152 and the second gate line 153 are at a high level. In addition, the signal lines 154, 155, and 156 are respectively driven to be at a high level.

リセット期間である期間P1及びP2において、データが書き込まれる前の準備シーケンスが実行される。表示装置1は、期間P1において信号ライン154をLowレベルとすることにより、トランジスタ110aをオンにし、第1のゲートライン152をLowレベルにすることによりトランジスタ108をオン(導通状態)にし、期間P2において第2のゲートライン153をLowレベルにすることにより駆動回路101のトランジスタ17をオンにする。次に、表示装置1は、期間P3において信号ライン154をHighレベルにする。これにより、駆動回路101のトランジスタ16の閾値電圧が容量素子18及び109に保持される。   In periods P1 and P2, which are reset periods, a preparation sequence before data is written is executed. The display device 1 turns on the transistor 110a by setting the signal line 154 to the low level in the period P1, turns on the transistor 108 by turning the first gate line 152 to the low level, and sets the period P2 , The transistor 17 of the driver circuit 101 is turned on by setting the second gate line 153 to the low level. Next, the display device 1 sets the signal line 154 to the high level in the period P3. As a result, the threshold voltage of the transistor 16 of the driving circuit 101 is held in the capacitive elements 18 and 109.

次に、表示装置1は、期間P4において第2のゲートライン153をHighレベルにし、期間P6において第1のゲートライン152をHighレベルにするとともに、期間P5及びP6にわたってデータライン151にデータ電圧を印加する。その結果、期間P7において、信号ライン154に接続された画素105が備える有機EL素子111aに対してデータ電圧に応じた電流が供給され、当該有機EL素子111aが発光を開始する。そして、期間P8において、表示装置1は信号ライン154をLowレベルにする。この期間P8の間、有機EL素子111aの発光が継続する。   Next, the display device 1 sets the second gate line 153 to the high level in the period P4, sets the first gate line 152 to the high level in the period P6, and applies the data voltage to the data line 151 over the periods P5 and P6. Apply. As a result, in the period P7, a current corresponding to the data voltage is supplied to the organic EL element 111a included in the pixel 105 connected to the signal line 154, and the organic EL element 111a starts to emit light. In the period P8, the display device 1 sets the signal line 154 to the low level. During this period P8, the light emission of the organic EL element 111a continues.

その後、表示装置1は、信号ライン155に接続された画素106を駆動するために、同様の動作を繰り返す。これにより、期間P7において、画素106が備える有機EL素子111bに対してデータ電圧に応じた電流が供給され、当該有機EL素子111bが発光を開始する。そして、期間P8の間、有機EL素子111aの発光が継続する。   Thereafter, the display device 1 repeats the same operation in order to drive the pixels 106 connected to the signal line 155. Thereby, in the period P7, a current corresponding to the data voltage is supplied to the organic EL element 111b included in the pixel 106, and the organic EL element 111b starts to emit light. During the period P8, the organic EL element 111a continues to emit light.

さらに、表示装置1は、信号ライン156に接続された画素107を駆動するために、同様の動作を繰り返す。期間P7において、画素107が備える有機EL素子111cに対してデータ電圧に応じた電流が供給される。その結果、有機EL素子111cが発光を開始し、その発光が期間P8の間継続する。   Further, the display device 1 repeats the same operation in order to drive the pixels 107 connected to the signal line 156. In the period P7, a current corresponding to the data voltage is supplied to the organic EL element 111c included in the pixel 107. As a result, the organic EL element 111c starts light emission, and the light emission continues for the period P8.

以上のように、各画素における有機EL素子が時分割で発光することにより、EL表示パネル11上に画像が表示される。このようなインパルスモードによる発光によって画像表示を行う場合、動画視認性が向上するという利点がある。   As described above, the organic EL element in each pixel emits light in a time division manner, whereby an image is displayed on the EL display panel 11. When image display is performed by light emission in such an impulse mode, there is an advantage that moving image visibility is improved.

[変形例1の構成]
以上では、駆動回路101が接続されている複数の画素の組合せと、冗長回路102が接続可能な複数の画素の組合せとが同一であることを前提に説明したが、これらの組合せが異なっていてもよい。以下、それらの組合せが異なっている本実施の形態の変形例について説明する。
[Configuration of Modification 1]
The above description is based on the premise that the combination of a plurality of pixels to which the drive circuit 101 is connected and the combination of a plurality of pixels to which the redundant circuit 102 can be connected are the same, but these combinations are different. Also good. Hereinafter, modifications of the present embodiment in which the combinations are different will be described.

図6は、本実施の形態の変形例1における駆動回路101及び冗長回路102と各画素105,106,107との接続態様を示す概念図である。図6に示すように、画素105,106,107からなる画素群がマトリクス状に設けられており、その画素群を挟んで対向するように駆動回路101及び冗長回路102が複数配設されている。ここで、駆動回路101及び冗長回路102の数は同一となっている。そして、駆動回路101と接続されている画素105,106,107のうち、画素105に接続可能な冗長回路102と画素106及び107に接続可能な冗長回路102とは異なる回路となっている。換言すると、冗長回路102と接続可能な画素105,106,107のうち、画素105に接続されている駆動回路101と画素106及び107に接続されている駆動回路101とは異なる回路となっている。   FIG. 6 is a conceptual diagram illustrating a connection mode between the driving circuit 101 and the redundant circuit 102 and the pixels 105, 106, and 107 according to the first modification of the present embodiment. As shown in FIG. 6, a pixel group including pixels 105, 106, and 107 is provided in a matrix, and a plurality of drive circuits 101 and redundant circuits 102 are arranged so as to face each other with the pixel group interposed therebetween. . Here, the number of drive circuits 101 and redundant circuits 102 is the same. Of the pixels 105, 106, and 107 connected to the driving circuit 101, the redundant circuit 102 that can be connected to the pixel 105 and the redundant circuit 102 that can be connected to the pixels 106 and 107 are different circuits. In other words, among the pixels 105, 106, and 107 that can be connected to the redundant circuit 102, the driving circuit 101 connected to the pixel 105 is different from the driving circuit 101 connected to the pixels 106 and 107. .

このように、駆動回路101が接続されている複数の画素の組合せと冗長回路102が接続可能な複数の画素の組合せとが同一とはならないように構成すると、それらの組合せが同一である場合と比べて冗長性を向上させることができるため、より歩留まりを向上させることが可能となる。   As described above, when the combination of the plurality of pixels to which the drive circuit 101 is connected and the combination of the plurality of pixels to which the redundant circuit 102 can be connected are not the same, the combination is the same. Since the redundancy can be improved as compared with the above, the yield can be further improved.

[変形例2の構成]
上記では、駆動回路101と接続されている画素の数と、冗長回路と接続可能な画素の数とが同じである場合について説明したが、本願発明はこのような態様に限られるわけではなく、その数が異なっていてもよい。以下、そのように構成された本実施の形態の変形例について説明する。
[Configuration of Modification 2]
In the above description, the case where the number of pixels connected to the drive circuit 101 is the same as the number of pixels connectable to the redundant circuit has been described, but the present invention is not limited to such an embodiment. The number may be different. Hereinafter, a modified example of the present embodiment configured as described above will be described.

図7は、本実施の形態の変形例2における駆動回路101及び冗長回路と102と各画素105,106,107との接続態様を示す概念図である。図7に示すように、変形例2においても、変形例1の場合と同様に、画素105,106,107からなる画素群がマトリクス状に設けられており、その画素群を挟んで対向するように駆動回路101及び冗長回路102が複数配設されている。しかしながら、変形例2においては、変形例1の場合と異なり、1つの冗長回路102が2個の画素105、2個の画素106、及び2個の画素107と接続可能になっている。そのため、冗長回路102と接続可能な画素の数の方が、駆動回路101と接続されている画素の数と比べて多くなっている。このような構成にすると、冗長回路102の数が、駆動回路101の数よりも少なくなり、1つの冗長回路102が、複数の駆動回路101をバックアップすることになる。   FIG. 7 is a conceptual diagram showing a connection mode between the drive circuit 101 and the redundant circuit 102, and the pixels 105, 106, and 107 according to the second modification of the present embodiment. As shown in FIG. 7, in the second modification, as in the first modification, the pixel groups including the pixels 105, 106, and 107 are provided in a matrix, and are opposed to each other with the pixel group interposed therebetween. A plurality of drive circuits 101 and redundant circuits 102 are provided. However, in the second modification, unlike the first modification, one redundant circuit 102 can be connected to two pixels 105, two pixels 106, and two pixels 107. Therefore, the number of pixels connectable to the redundant circuit 102 is larger than the number of pixels connected to the drive circuit 101. With this configuration, the number of redundant circuits 102 is smaller than the number of drive circuits 101, and one redundant circuit 102 backs up a plurality of drive circuits 101.

このように、冗長回路102の数を駆動回路101の数よりも少なくすることにより、低コスト化等を図ることが可能となる。   In this way, by reducing the number of redundant circuits 102 than the number of drive circuits 101, it is possible to reduce the cost.

(実施の形態2)
実施の形態2は、電流プログラム回路を用いて構成された表示装置である。以下、その構成及び動作について説明する。
(Embodiment 2)
The second embodiment is a display device configured using a current program circuit. The configuration and operation will be described below.

[表示装置の構成]
図8は、本発明の実施の形態2に係る表示装置の構成を示すブロック図である。図8に示すように、表示装置2は、EL表示パネル21と、このEL表示パネル21を駆動するための制御回路22、ゲートドライバ23、及びソースドライバ24とを備えている。
[Configuration of display device]
FIG. 8 is a block diagram showing a configuration of a display device according to Embodiment 2 of the present invention. As shown in FIG. 8, the display device 2 includes an EL display panel 21, a control circuit 22 for driving the EL display panel 21, a gate driver 23, and a source driver 24.

EL表示パネル21は、アクティブマトリクス駆動型の有機EL表示素子である。このEL表示パネル21には、互いに平行に配されたゲートライン252と、データライン251とが、交互に交差するように配設されるとともに、それらのゲートライン252とデータライン251との交点に対応して、発光素子回路20が配設されている。したがって、複数の発光素子回路20が、マトリクス状に配設されていることになる。   The EL display panel 21 is an active matrix drive type organic EL display element. In this EL display panel 21, gate lines 252 and data lines 251 arranged in parallel to each other are arranged so as to alternately cross each other, and at the intersections of these gate lines 252 and data lines 251. Correspondingly, a light emitting element circuit 20 is provided. Therefore, the plurality of light emitting element circuits 20 are arranged in a matrix.

ゲートライン252はゲートドライバ23によって、データライン251はソースドライバ24によってそれぞれ駆動される。また、これらのゲートドライバ23及びソースドライバ24は、制御回路22によってその動作が制御される。   The gate line 252 is driven by the gate driver 23, and the data line 251 is driven by the source driver 24. The operations of the gate driver 23 and the source driver 24 are controlled by the control circuit 22.

[発光素子回路の構成]
次に、上述したようにしてマトリクス状に配設されている発光素子回路20の構成について説明する。
[Configuration of light emitting element circuit]
Next, the configuration of the light emitting element circuits 20 arranged in a matrix as described above will be described.

図9は、本発明の実施の形態2に係る表示装置2が備える発光素子回路20の構成の一例を示す回路図である。図9に示すように、発光素子回路20は、画素205,206,207、及び、これらの画素205,206,207と接続箇所203を介して接続され、画素205,206,207を駆動する駆動回路201を備えている。各画素205,206,207は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機EL素子209a,209b,209c、及び、それらの有機EL素子209a,209b,209cと接続箇所203との間に設けられたトランジスタ208a,208b,208cをそれぞれ有している。接続箇所203側から供給される電流は、これらのトランジスタ208a,208b,208cを介して有機EL素子209a,209b,209cにそれぞれ供給される。なお、トランジスタ208a,208b,208cの各ゲートは、図示しないドライバによって駆動される信号ライン253,254,255とそれぞれ接続されている。   FIG. 9 is a circuit diagram showing an example of the configuration of the light-emitting element circuit 20 included in the display device 2 according to Embodiment 2 of the present invention. As shown in FIG. 9, the light emitting element circuit 20 is connected to the pixels 205, 206, and 207, and these pixels 205, 206, and 207 via the connection portion 203, and drives to drive the pixels 205, 206, and 207. A circuit 201 is provided. Each of the pixels 205, 206, and 207 has a diode characteristic, and the organic EL elements 209a, 209b, and 209c, which are light emitting elements that emit light according to a supplied current, and the organic EL elements 209a, 209b, and 209c, Transistors 208a, 208b, and 208c provided between the connection portion 203 and the connection portion 203, respectively. The current supplied from the connection location 203 side is supplied to the organic EL elements 209a, 209b, and 209c through these transistors 208a, 208b, and 208c, respectively. Note that the gates of the transistors 208a, 208b, and 208c are respectively connected to signal lines 253, 254, and 255 that are driven by a driver (not shown).

駆動回路201は、トランジスタ54,55及び56と、容量素子59とを有している。ここで、トランジスタ55は、電源ラインvddと接続箇所203との間に設けられている。また、容量素子59は、その一端がトランジスタ55のゲートに、他端が電源ラインvddにそれぞれ接続されており、トランジスタ55のゲート−ソース間の電位差を保持する。   The drive circuit 201 includes transistors 54, 55, and 56 and a capacitor element 59. Here, the transistor 55 is provided between the power supply line vdd and the connection portion 203. The capacitor 59 has one end connected to the gate of the transistor 55 and the other end connected to the power supply line vdd, and holds the potential difference between the gate and the source of the transistor 55.

トランジスタ54は容量素子59の一端とトランジスタ55との間に、トランジスタ56はデータライン251とトランジスタ55との間にそれぞれ設けられている。これらのトランジスタ54及び56は、ゲートライン252によって駆動制御される。   The transistor 54 is provided between one end of the capacitor 59 and the transistor 55, and the transistor 56 is provided between the data line 251 and the transistor 55. These transistors 54 and 56 are driven and controlled by a gate line 252.

発光素子回路20は、実施の形態1の場合と同様に、駆動回路201と同様の回路構成であって、リペア箇所204と接続されている冗長回路202を備えている。このリペア箇所204は、画素205,206,207と接続されていないものの、レーザーなどによってこれらの画素205,206,207と接続可能なように構成されている。   As in the case of the first embodiment, the light emitting element circuit 20 has a circuit configuration similar to that of the drive circuit 201 and includes a redundant circuit 202 connected to the repair location 204. Although the repair location 204 is not connected to the pixels 205, 206, and 207, the repair location 204 can be connected to these pixels 205, 206, and 207 by a laser or the like.

なお、接続箇所203及びリペア箇所204の構成については、実施の形態1における接続箇所203及びリペア箇所204と同様であるので、説明を省略する。   Note that the configuration of the connection location 203 and the repair location 204 is the same as that of the connection location 203 and the repair location 204 in the first embodiment, and a description thereof will be omitted.

また、本実施の形態の駆動回路201及び冗長回路202が、実施の形態1の変形例1または2の場合と同様に構成されていてもよい。   In addition, the drive circuit 201 and the redundant circuit 202 of the present embodiment may be configured in the same manner as in the first or second modification of the first embodiment.

[表示装置の動作]
以上のように構成された表示装置2において、制御回路22は、外部の装置から入力される映像信号に基づいて、ソースドライバ24に対して出力するデータ信号を生成する。そして、制御回路22は、そのようにして生成されたデータ信号をソースドライバ24に出力すると共に、ゲートドライバ23及びソースドライバ24並びに信号ライン253,254,255を駆動するドライバ(図示せず)に制御信号を出力する。これにより、各ドライバが各ラインを駆動することにより、表示動作が実行される。以下、その詳細について説明する。
[Operation of display device]
In the display device 2 configured as described above, the control circuit 22 generates a data signal to be output to the source driver 24 based on a video signal input from an external device. Then, the control circuit 22 outputs the data signal thus generated to the source driver 24, and also to a driver (not shown) that drives the gate driver 23, the source driver 24, and the signal lines 253, 254, and 255. Output a control signal. As a result, each driver drives each line to execute a display operation. The details will be described below.

図10は、本発明の実施の形態2に係る表示装置2の動作を示すタイミングチャートである。なお、図10において、期間P20は、前に書き込まれたデータに係る発光期間を示しており、この期間P20においては、ゲートライン252はHighレベルになるように、信号ライン253,254,及び255はHighレベルになるようにそれぞれ駆動されている。   FIG. 10 is a timing chart showing the operation of the display device 2 according to Embodiment 2 of the present invention. In FIG. 10, a period P20 indicates a light emission period related to previously written data. In this period P20, the signal lines 253, 254, and 255 are set so that the gate line 252 is at a high level. Are driven to be at a high level.

データ電流のプログラム期間に相当する期間P21において、表示装置2は、ゲートライン252をLowレベルにすることによりトランジスタ54及び56をオンにする。これにより、データ電流を画素205へ流すために必要となる電圧が、駆動回路201の容量素子59に保持される。   In the period P21 corresponding to the data current programming period, the display device 2 turns on the transistors 54 and 56 by setting the gate line 252 to the low level. As a result, a voltage necessary for flowing a data current to the pixel 205 is held in the capacitive element 59 of the drive circuit 201.

次に、表示装置2は、期間P22においてゲートライン252をHighレベルにし、信号ライン253をLowレベルにする。その結果、期間P22にわたって、期間P21でプログラムされたデータ電流に応じた発光が、画素205の有機EL素子209aにおいて継続する。   Next, in the period P22, the display device 2 sets the gate line 252 to the high level and sets the signal line 253 to the low level. As a result, over the period P22, light emission corresponding to the data current programmed in the period P21 continues in the organic EL element 209a of the pixel 205.

その後、表示装置2は、信号ライン254に接続された画素206を駆動するために、同様の動作を繰り返す。ここでは、期間P21において、信号ライン254がHighレベルに設定される。これにより、画素206が備える有機EL素子209bがデータ電流に応じて発光し、その発光が期間P22にわたって継続する。   Thereafter, the display device 2 repeats the same operation in order to drive the pixels 206 connected to the signal line 254. Here, in the period P21, the signal line 254 is set to the high level. Thereby, the organic EL element 209b included in the pixel 206 emits light according to the data current, and the light emission continues over the period P22.

さらに、表示装置2は、信号ライン255に接続された画素207を駆動するために、同様の動作を繰り返す。ここでは、期間P21において、信号ライン255がHighレベルに設定される。これにより、画素207が備える有機EL素子209cがデータ電流に応じて発光し、その発光が期間P22にわたって継続する。   Further, the display device 2 repeats the same operation in order to drive the pixel 207 connected to the signal line 255. Here, in the period P21, the signal line 255 is set to a high level. Thereby, the organic EL element 209c included in the pixel 207 emits light according to the data current, and the light emission continues over the period P22.

以上のように、各画素における有機EL素子が時分割で発光することにより、EL表示パネル21上に画像が表示される。実施の形態1の場合と同様に、このようなインパルスモードによる発光によって画像表示を行うことにより、動画視認性を向上させることができる。   As described above, the organic EL element in each pixel emits light in a time division manner, whereby an image is displayed on the EL display panel 21. As in the case of the first embodiment, moving image visibility can be improved by performing image display by light emission in such an impulse mode.

(実施の形態3)
実施の形態3は、実施の形態1及び2と比べて少ない数のトランジスタからなる駆動回路及び冗長回路を用いて構成された表示装置である。以下、その構成及び動作について説明する。
(Embodiment 3)
The third embodiment is a display device that is configured using a drive circuit and a redundant circuit that include a smaller number of transistors than in the first and second embodiments. The configuration and operation will be described below.

[表示装置の構成]
図11は、本発明の実施の形態3に係る表示装置の構成を示すブロック図である。図11に示すように、表示装置3は、EL表示パネル31と、このEL表示パネル31を駆動するための制御回路32、ゲートドライバ33、及びソースドライバ34とを備えている。
[Configuration of display device]
FIG. 11 is a block diagram showing a configuration of a display device according to Embodiment 3 of the present invention. As shown in FIG. 11, the display device 3 includes an EL display panel 31, a control circuit 32 for driving the EL display panel 31, a gate driver 33, and a source driver 34.

EL表示パネル31は、アクティブマトリクス駆動型の有機EL表示素子である。このEL表示パネル31には、互いに平行に配されたゲートライン352と、データライン351とが、交互に交差するように配設されるとともに、それらのゲートライン352とデータライン351との交点に対応して、発光素子回路30が配設されている。したがって、複数の発光素子回路30が、マトリクス状に配設されていることになる。   The EL display panel 31 is an active matrix drive type organic EL display element. In this EL display panel 31, gate lines 352 and data lines 351 arranged in parallel to each other are arranged so as to alternately cross each other, and at the intersections of these gate lines 352 and data lines 351. Correspondingly, a light emitting element circuit 30 is provided. Therefore, the plurality of light emitting element circuits 30 are arranged in a matrix.

ゲートライン352はゲートドライバ33によって、データライン351はソースドライバ34によってそれぞれ駆動される。また、これらのゲートドライバ33及びソースドライバ34は、制御回路32によってその動作が制御される。   The gate line 352 is driven by the gate driver 33, and the data line 351 is driven by the source driver 34. The operations of the gate driver 33 and the source driver 34 are controlled by the control circuit 32.

[発光素子回路の構成]
次に、上述したようにしてマトリクス状に配設されている発光素子回路30の構成について説明する。
[Configuration of light emitting element circuit]
Next, the configuration of the light emitting element circuits 30 arranged in a matrix as described above will be described.

図12は、本発明の実施の形態3に係る表示装置3が備える発光素子回路30の構成の一例を示す回路図である。図12に示すように、発光素子回路30は、画素305,306,307、及び、これらの画素305,306,307と接続箇所303を介して接続され、画素305,306,307を駆動する駆動回路301を備えている。各画素305,306,307は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機EL素子309a,309b,309c、及び、それらの有機EL素子309a,309b,309cと接続箇所303との間に設けられたトランジスタ308a,308b,308cをそれぞれ有している。接続箇所303側から供給される電流は、これらのトランジスタ308a,308b,308cを介して有機EL素子309a,309b,309cにそれぞれ供給される。なお、トランジスタ308a,308b,308cの各ゲートは、図示しないドライバによって駆動される信号ライン353,354,355とそれぞれ接続されている。   FIG. 12 is a circuit diagram showing an example of the configuration of the light emitting element circuit 30 provided in the display device 3 according to Embodiment 3 of the present invention. As shown in FIG. 12, the light emitting element circuit 30 is connected to the pixels 305, 306, and 307, and these pixels 305, 306, and 307 through the connection portion 303 and drives to drive the pixels 305, 306, and 307. A circuit 301 is provided. Each of the pixels 305, 306, and 307 has a diode characteristic, and the organic EL elements 309a, 309b, and 309c, which are light emitting elements that emit light according to a supplied current, and the organic EL elements 309a, 309b, and 309c, Transistors 308a, 308b, and 308c provided between the connection portion 303 and the connection portion 303, respectively. The current supplied from the connection portion 303 side is supplied to the organic EL elements 309a, 309b, and 309c through these transistors 308a, 308b, and 308c, respectively. Note that the gates of the transistors 308a, 308b, and 308c are respectively connected to signal lines 353, 354, and 355 driven by a driver (not shown).

駆動回路301は、トランジスタ84と容量素子86とを有している。ここで、トランジスタ84は、電源ラインvddと接続箇所303との間に設けられている。また、容量素子86は、その一端がトランジスタ84のゲートに、他端が電源ラインvddにそれぞれ接続されており、トランジスタ84のゲート−ソース間の電位差を保持する。   The drive circuit 301 includes a transistor 84 and a capacitor 86. Here, the transistor 84 is provided between the power supply line vdd and the connection portion 303. The capacitor 86 has one end connected to the gate of the transistor 84 and the other end connected to the power supply line vdd, and holds the potential difference between the gate and the source of the transistor 84.

トランジスタ84のゲートは、ゲートライン352によって駆動制御されるトランジスタ83を介して、データライン351と接続されている。   The gate of the transistor 84 is connected to the data line 351 through the transistor 83 that is driven and controlled by the gate line 352.

発光素子回路30は、実施の形態1の場合と同様に、駆動回路301と同様の回路構成であって、リペア箇所304と接続されている冗長回路302を備えている。このリペア箇所304は、画素305,306,307と接続されていないものの、レーザーなどによってこれらの画素305,306,307と接続可能なように構成されている。   As in the case of the first embodiment, the light emitting element circuit 30 has a circuit configuration similar to that of the drive circuit 301 and includes a redundant circuit 302 connected to the repair location 304. Although the repair location 304 is not connected to the pixels 305, 306, and 307, the repair location 304 is configured to be connectable to these pixels 305, 306, and 307 by a laser or the like.

なお、接続箇所203及びリペア箇所204の構成については、実施の形態1における接続箇所303及びリペア箇所304と同様であるので、説明を省略する。   Note that the configuration of the connection location 203 and the repair location 204 is the same as that of the connection location 303 and the repair location 304 in the first embodiment, and thus description thereof is omitted.

また、本実施の形態の駆動回路301及び冗長回路302が、実施の形態1の変形例1または2の場合と同様に構成されていてもよい。   In addition, the drive circuit 301 and the redundant circuit 302 of the present embodiment may be configured in the same manner as in the first or second modification of the first embodiment.

[表示装置の動作]
以上のように構成された表示装置3において、制御回路32は、外部の装置から入力される映像信号に基づいて、ソースドライバ34に対して出力するデータ信号を生成する。そして、制御回路32は、そのようにして生成されたデータ信号をソースドライバ34に出力すると共に、ゲートドライバ33及びソースドライバ34並びに信号ライン353,354,355を駆動するドライバ(図示せず)に制御信号を出力する。これにより、各ドライバが各ラインを駆動することにより、表示動作が実行される。以下、その詳細について説明する。
[Operation of display device]
In the display device 3 configured as described above, the control circuit 32 generates a data signal to be output to the source driver 34 based on a video signal input from an external device. Then, the control circuit 32 outputs the data signal thus generated to the source driver 34, and also to a driver (not shown) that drives the gate driver 33, the source driver 34, and the signal lines 353, 354, and 355. Output a control signal. As a result, each driver drives each line to execute a display operation. The details will be described below.

図13は、本発明の実施の形態3に係る表示装置3の動作を示すタイミングチャートである。なお、図13において、期間P40は、前に書き込まれたデータに係る発光期間を示しており、この期間P40においては、ゲートライン352はHighレベルになるように、信号ライン353,354,及び355はHighレベルになるようにそれぞれ駆動されている。   FIG. 13 is a timing chart showing the operation of the display device 3 according to Embodiment 3 of the present invention. In FIG. 13, a period P40 indicates a light emission period related to previously written data. In this period P40, the signal lines 353, 354, and 355 are set so that the gate line 352 is at a high level. Are driven to be at a high level.

データ電圧の書き込み期間に相当する期間P41において、表示装置3は、ゲートライン352をLowレベルにすることによりトランジスタ83をオンにするとともに、信号ライン353をHighレベルにする。これにより、データライン351から供給されるデータ信号に対応するデータ電圧が、駆動回路301の容量素子86に保持される。   In the period P41 corresponding to the data voltage writing period, the display device 3 turns on the transistor 83 by setting the gate line 352 to the low level and sets the signal line 353 to the high level. As a result, the data voltage corresponding to the data signal supplied from the data line 351 is held in the capacitive element 86 of the drive circuit 301.

次に、表示装置3は、期間P42においてゲートライン352をHighレベルにし、信号ライン353をLowレベルにする。   Next, in the period P42, the display device 3 sets the gate line 352 to the high level and sets the signal line 353 to the low level.

以上の動作により、期間P41及び42にわたって、画素305の有機EL素子309aの発光が継続する。   With the above operation, the light emission of the organic EL element 309a of the pixel 305 continues over the periods P41 and P42.

その後、表示装置3は、信号ライン354に接続された画素306を駆動するために、同様の動作を繰り返す。ここでは、期間P41において、信号ライン354がHighレベルに設定される。これにより、画素306が備える有機EL素子309bの発光が、期間P41及びP42にわたって継続する。   Thereafter, the display device 3 repeats the same operation in order to drive the pixels 306 connected to the signal line 354. Here, in the period P41, the signal line 354 is set to the high level. Thereby, the light emission of the organic EL element 309b included in the pixel 306 continues over the periods P41 and P42.

さらに、表示装置3は、信号ライン355に接続された画素307を駆動するために、同様の動作を繰り返す。ここでは、期間P41において、信号ライン355がHighレベルに設定される。これにより、画素307が備える有機EL素子309cの発光が、期間P41及びP42にわたって継続する。   Further, the display device 3 repeats the same operation in order to drive the pixel 307 connected to the signal line 355. Here, in the period P41, the signal line 355 is set to the high level. Thereby, the light emission of the organic EL element 309c included in the pixel 307 continues over the periods P41 and P42.

以上のように、各画素における有機EL素子が時分割で発光することにより、EL表示パネル31上に画像が表示される。実施の形態1の場合と同様に、このようなインパルスモードによる発光によって画像表示を行うことにより、動画視認性を向上させることができる。   As described above, the organic EL element in each pixel emits light in a time division manner, whereby an image is displayed on the EL display panel 31. As in the case of the first embodiment, moving image visibility can be improved by performing image display by light emission in such an impulse mode.

(その他の実施の形態)
上記の各実施の形態においては、1つの駆動回路で駆動される画素数は3であったが、本発明はこれに限定されるわけではなく、駆動回路が駆動可能な画素数及び作製の際の歩留り等を考慮して決定すればよい。また、冗長回路と駆動回路とは同じ回路である必要はなく、異なっていても構わない。更に、リペア手段、およびリペア箇所の構成は、上記の各実施の形態のものに限るものではない。
(Other embodiments)
In each of the above embodiments, the number of pixels driven by one driving circuit is three. However, the present invention is not limited to this, and the number of pixels that can be driven by the driving circuit and the manufacturing process are not limited thereto. It may be determined in consideration of the yield. Further, the redundant circuit and the drive circuit do not have to be the same circuit, and may be different. Further, the configuration of the repair means and the repair location is not limited to those of the above embodiments.

また、上記の各実施の形態において、発光素子回路が備えるトランジスタは、ホールがキャリアとなるPチャネル型のものである。しかし、これに限定されるわけではなく、電子がキャリアとなるNチャネル型のものであってもよい。なお、Nチャネル及びPチャネルの両方を使ったCMOS構成よりも片方のチャネルのみを作製するプロセスを通した方がプロセスを簡略化することができ、タクトタイムを短くすることが可能であり、低価格化を実現できる。   In each of the above embodiments, the transistor included in the light-emitting element circuit is a P-channel type in which holes serve as carriers. However, the present invention is not limited to this, and an N-channel type in which electrons are carriers may be used. Note that the process can be simplified and the tact time can be shortened by passing through the process of producing only one channel, rather than the CMOS structure using both the N channel and the P channel. Price can be realized.

また、上記の各実施の形態におけるトランジスタは、ポリシリコン薄膜トランジスタ、単結晶シリコントランジスタ、有機薄膜トランジスタ、無機薄膜トランジスタのうちから選択されても良い。詳細には示さないが、Nチャネル型の回路構成の場合はアモルファスシリコン薄膜トランジスタでもよい。   Further, the transistor in each of the above embodiments may be selected from a polysilicon thin film transistor, a single crystal silicon transistor, an organic thin film transistor, and an inorganic thin film transistor. Although not shown in detail, an amorphous silicon thin film transistor may be used in the case of an N-channel circuit configuration.

本発明は、上記の各実施の形態で示されたプログラミング回路以外の公知のプログラミング回路に対しても適用可能である。   The present invention can also be applied to known programming circuits other than the programming circuits shown in the above embodiments.

本発明の表示装置は、高歩留まり、低価格で輝度ムラをなくすことができ、コンピュータ用及び家電用を始めとする種々の表示装置などとして有用である。   The display device of the present invention can eliminate luminance unevenness with high yield and low price, and is useful as various display devices including those for computers and home appliances.

本発明の実施の形態1に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of the light emitting element circuit with which the display apparatus which concerns on Embodiment 1 of this invention is provided. 接続箇所及びリペア箇所の構成を模式的に示す平面図である。It is a top view which shows typically the structure of a connection location and a repair location. 図3のIVA−IVA線矢視図である。It is the IVA-IVA line arrow figure of FIG. 図3のIVB−IVB線矢視図である。It is the IVB-IVB line arrow directional view of FIG. 本発明の実施の形態1に係る表示装置の動作を示すタイミングチャートである。3 is a timing chart illustrating an operation of the display device according to the first embodiment of the present invention. 本発明の実施の形態1の変形例1における駆動回路及び冗長回路と各画素との接続態様を示す概念図である。It is a conceptual diagram which shows the connection aspect of the drive circuit in the modification 1 of Embodiment 1 of this invention, a redundant circuit, and each pixel. 本発明の実施の形態1の変形例2における駆動回路及び冗長回路と各画素との接続態様を示す概念図である。It is a conceptual diagram which shows the connection aspect of the drive circuit and redundant circuit, and each pixel in the modification 2 of Embodiment 1 of this invention. 本発明の実施の形態2に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of the light emitting element circuit with which the display apparatus which concerns on Embodiment 2 of this invention is provided. 本発明の実施の形態2に係る表示装置の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the display apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on Embodiment 3 of this invention. 本発明の実施の形態3に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of the light emitting element circuit with which the display apparatus which concerns on Embodiment 3 of this invention is provided. 本発明の実施の形態3に係る表示装置の動作を示すタイミングチャートである。12 is a timing chart illustrating an operation of the display device according to the third embodiment of the present invention.

符号の説明Explanation of symbols

1,2,3 表示装置
10,20,30 発光素子回路
12,22,32 制御回路
13a,13b,23,24 ゲートドライバ
14,24,34 ソースドライバ
16,17,54,55,56,84 トランジスタ
18,59,86,109 容量素子
20,30,40 EL表示パネル
101,201,301 駆動回路
102,202,302 冗長回路
103,203,303 接続箇所
104,204,304 リペア箇所
105〜107,205〜207,305〜307 画素
110a〜110c,208a〜208c,308a〜308c トランジスタ
111a〜111c,209a〜209c,309a〜309c 有機EL素子
151,251,351 データライン
152、153,252,352 ゲートライン
1, 2, 3 Display device 10, 20, 30 Light emitting element circuit 12, 22, 32 Control circuit 13a, 13b, 23, 24 Gate driver 14, 24, 34 Source driver 16, 17, 54, 55, 56, 84 Transistor 18, 59, 86, 109 Capacitance element 20, 30, 40 EL display panel 101, 201, 301 Drive circuit 102, 202, 302 Redundant circuit 103, 203, 303 Connection location 104, 204, 304 Repair location 105-107, 205 207, 305 to 307 Pixels 110a to 110c, 208a to 208c, 308a to 308c Transistors 111a to 111c, 209a to 209c, 309a to 309c Organic EL elements 151, 251 and 351 Data lines 152, 153, 252 and 352 Gate lines

Claims (3)

マトリクス状に配列され、供給される電流に応じて発光する発光素子をそれぞれ有する画素と、
複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続されており、当該接続された複数の画素を駆動する駆動回路と、
複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続可能に構成されており、当該接続可能な複数の画素と接続された場合に、当該複数の画素を駆動する冗長回路と
を備える、アクティブマトリクス駆動型の表示装置。
Pixels arranged in a matrix and each having a light emitting element that emits light according to a supplied current;
A drive circuit that is provided for each pixel group composed of a plurality of the pixels and is commonly connected to a plurality of pixels belonging to the pixel group, and that drives the connected pixels;
Provided for each pixel group composed of a plurality of the pixels, and configured to be connectable in common to a plurality of pixels belonging to the pixel group, and when connected to the connectable pixels, the plurality of pixels An active matrix drive type display device comprising a redundant circuit for driving a pixel.
前記冗長回路と接続可能な複数の画素の組合せと、前記駆動回路と接続されている複数の画素の組合せとが異なっている、請求項1に記載の表示装置。   The display device according to claim 1, wherein a combination of a plurality of pixels connectable to the redundant circuit is different from a combination of a plurality of pixels connected to the drive circuit. 前記冗長回路と接続可能な画素の数が、前記駆動回路部と接続されている画素の数よりも多い、請求項1または2に記載の表示装置。
The display device according to claim 1, wherein the number of pixels connectable to the redundant circuit is larger than the number of pixels connected to the drive circuit unit.
JP2007161453A 2007-06-19 2007-06-19 Display device Pending JP2009003009A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161453A JP2009003009A (en) 2007-06-19 2007-06-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161453A JP2009003009A (en) 2007-06-19 2007-06-19 Display device

Publications (1)

Publication Number Publication Date
JP2009003009A true JP2009003009A (en) 2009-01-08

Family

ID=40319496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161453A Pending JP2009003009A (en) 2007-06-19 2007-06-19 Display device

Country Status (1)

Country Link
JP (1) JP2009003009A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042602A (en) * 2013-10-11 2015-04-21 삼성디스플레이 주식회사 Organic light emitting diode display and repairing method thereof
KR20150057738A (en) * 2013-11-20 2015-05-28 삼성디스플레이 주식회사 Organic light emitting display, and method of repairing the same and the method of driving the same
JP2016081046A (en) * 2014-10-10 2016-05-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic electroluminescent display device
US20170004763A1 (en) * 2015-06-30 2017-01-05 Rockwell Collins, Inc. Fail-Operational Emissive Display with Redundant Drive Elements
US9711083B2 (en) 2013-10-14 2017-07-18 Samsung Display Co., Ltd. Organic light-emitting display apparatus
WO2018113361A1 (en) * 2016-12-21 2018-06-28 京东方科技集团股份有限公司 Pixel circuit, driving method therefor and display device
KR102057584B1 (en) * 2013-10-16 2019-12-20 삼성디스플레이 주식회사 Organic light emitting display apparatus, method of repairing thereof and the method of driving thereof
KR102059943B1 (en) * 2013-10-16 2019-12-30 삼성디스플레이 주식회사 Organic light emitting display
US10580360B2 (en) 2016-12-21 2020-03-03 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display device
CN111145684A (en) * 2020-02-17 2020-05-12 重庆康佳光电技术研究院有限公司 Pixel circuit, display substrate and display device
CN111179848A (en) * 2020-01-02 2020-05-19 深圳市华星光电半导体显示技术有限公司 Pixel circuit, display panel and display device thereof
US10909922B2 (en) 2018-08-13 2021-02-02 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN113345362A (en) * 2015-06-10 2021-09-03 苹果公司 Display panel redundancy scheme
CN116704948A (en) * 2023-06-19 2023-09-05 京东方科技集团股份有限公司 Redundant pixel circuit, display panel, manufacturing and driving method thereof, and display device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081252B1 (en) * 2013-10-11 2020-02-26 삼성디스플레이 주식회사 Organic light emitting diode display and repairing method thereof
KR20150042602A (en) * 2013-10-11 2015-04-21 삼성디스플레이 주식회사 Organic light emitting diode display and repairing method thereof
US9711083B2 (en) 2013-10-14 2017-07-18 Samsung Display Co., Ltd. Organic light-emitting display apparatus
KR102057584B1 (en) * 2013-10-16 2019-12-20 삼성디스플레이 주식회사 Organic light emitting display apparatus, method of repairing thereof and the method of driving thereof
KR102059943B1 (en) * 2013-10-16 2019-12-30 삼성디스플레이 주식회사 Organic light emitting display
KR20150057738A (en) * 2013-11-20 2015-05-28 삼성디스플레이 주식회사 Organic light emitting display, and method of repairing the same and the method of driving the same
KR102141204B1 (en) * 2013-11-20 2020-08-05 삼성디스플레이 주식회사 Organic light emitting display, and method of repairing the same and the method of driving the same
JP2016081046A (en) * 2014-10-10 2016-05-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic electroluminescent display device
CN113345362B (en) * 2015-06-10 2024-02-02 苹果公司 Display panel redundancy solution
US12315418B2 (en) 2015-06-10 2025-05-27 Apple Inc. Display panel redundancy schemes
CN113345362A (en) * 2015-06-10 2021-09-03 苹果公司 Display panel redundancy scheme
US20170004763A1 (en) * 2015-06-30 2017-01-05 Rockwell Collins, Inc. Fail-Operational Emissive Display with Redundant Drive Elements
US10417947B2 (en) * 2015-06-30 2019-09-17 Rockwell Collins, Inc. Fail-operational emissive display with redundant drive elements
US10580360B2 (en) 2016-12-21 2020-03-03 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display device
US10665167B2 (en) 2016-12-21 2020-05-26 Boe Technology Group Co., Ltd. Pixel circuit including standby driving circuit and switching circuit, and driving method thereof, and display device touch display panel
WO2018113361A1 (en) * 2016-12-21 2018-06-28 京东方科技集团股份有限公司 Pixel circuit, driving method therefor and display device
US10909922B2 (en) 2018-08-13 2021-02-02 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2021134853A1 (en) * 2020-01-02 2021-07-08 深圳市华星光电半导体显示技术有限公司 Pixel circuit, display panel and display device
CN111179848A (en) * 2020-01-02 2020-05-19 深圳市华星光电半导体显示技术有限公司 Pixel circuit, display panel and display device thereof
CN111145684A (en) * 2020-02-17 2020-05-12 重庆康佳光电技术研究院有限公司 Pixel circuit, display substrate and display device
CN116704948A (en) * 2023-06-19 2023-09-05 京东方科技集团股份有限公司 Redundant pixel circuit, display panel, manufacturing and driving method thereof, and display device

Similar Documents

Publication Publication Date Title
JP2009003009A (en) Display device
TWI543131B (en) Method for repairing organic light emitting display
CN102709478B (en) Light-emitting device
US9590023B2 (en) Organic light-emitting display apparatus and method of repairing the same
US8092268B2 (en) Repairing methods of pixel structure and organic electro-luminescence displaying unit
JP5520919B2 (en) Light emitting device
KR101200655B1 (en) Light-emitting element circuit and active matrix type display device
JP6626535B2 (en) Electroluminescent display
US9361820B2 (en) Apparatus and method for inspecting short circuit defects
CN105097867A (en) Organic light emitting display and repairing method of the same
KR20080100533A (en) Organic light emitting display panel and manufacturing method thereof
JP2007316511A (en) Active matrix type display device
CN110571238B (en) Organic light emitting display panel and organic light emitting display device including the same
CN100378779C (en) Electroluminescence display device and driving method thereof
JP4569194B2 (en) Light emitting device repair method and manufacturing method, light emitting device repair device and manufacturing apparatus
JP5024529B2 (en) Display device manufacturing method and TFT array substrate manufacturing method
JP2006284916A (en) Display device, array substrate, and driving method of display device
JP5019217B2 (en) Active matrix display device and driving method thereof
JP2009115840A (en) Active matrix display device and method for driving same
KR102089338B1 (en) Organic Light Emitting Display
JP4801329B2 (en) Light emitting device
KR20050048931A (en) Light emitting display device and repair method thereof
KR100853346B1 (en) Display device and manufacturing method thereof
JP2008134346A (en) Active-matrix type display device
KR20080054189A (en) Organic light emitting display device