[go: up one dir, main page]

JP2009048189A - アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 Download PDF

Info

Publication number
JP2009048189A
JP2009048189A JP2008201269A JP2008201269A JP2009048189A JP 2009048189 A JP2009048189 A JP 2009048189A JP 2008201269 A JP2008201269 A JP 2008201269A JP 2008201269 A JP2008201269 A JP 2008201269A JP 2009048189 A JP2009048189 A JP 2009048189A
Authority
JP
Japan
Prior art keywords
wiring
liquid crystal
electrode
active matrix
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008201269A
Other languages
English (en)
Other versions
JP4191240B1 (ja
Inventor
Shunei Tsubata
俊英 津幡
Yoshihiro Okada
美広 岡田
Atsushi Ban
厚志 伴
Toshinori Sugihara
利典 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008201269A priority Critical patent/JP4191240B1/ja
Application granted granted Critical
Publication of JP4191240B1 publication Critical patent/JP4191240B1/ja
Publication of JP2009048189A publication Critical patent/JP2009048189A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10W72/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＴＦＴ不良（例えば、ソース電極とドレイン電極との短絡）の修正、また高速表示への対応および消費電力の抑制の実現を図る。
【解決手段】トランジスタと、該トランジスタの一方の導通電極に接続する画素電極１７と、保持容量配線１８とを備えたアクティブマトリクス基板１０であって、上記トランジスタの一方の導通電極から引き出された引き出し配線７と、上記保持容量配線から引き出された修正用配線１９とを備え、該修正用配線は、絶縁層を介して上記引き出し配線の一部と重なった構成とする。
【選択図】図１

Description

本発明は、液晶表示装置等の表示装置に用いられるアクティブマトリクス基板に関する。
図１５は、液晶表示装置に用いられる従来のアクティブマトリクス基板の構成である。同図に示されるように、アクティブマトリクス基板１００には、交差配置された複数の走査信号線１１６および複数のデータ信号線１１５と、各信号線（１１５・１１６）の交点近傍に形成されたＴＦＴ１１２（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、画素電極１１７とを備える。ＴＦＴ１１２は、そのソース電極１１９がデータ信号線１１５に接続され、そのドレイン電極１０８がドレイン引き出し電極１０７を介して画素電極１１７に接続される。なお、走査信号線１１６は、ＴＦＴ１１２のゲート電極を兼ねている。
ドレイン引き出し電極１０７と画素電極１１７との間に配される絶縁膜には穴が開けられており、これによってドレイン引き出し電極１０７と画素電極１１７とを接続するコンタクトホール１１０が形成されている。画素電極１１７はＩＴＯ等の透明電極であり、アクティブマトリクス基板下からの光（バックライト光）を透過させる。
このアクティブマトリクス基板１００においては、走査信号線１１６に送られる走査信号（ゲートＯＮ電圧）によってＴＦＴ１１２がＯＮ（ソース電極１１９とドレイン電極１０８とが導通状態）状態となり、この状態においてデータ信号線１１５に送られるデータ信号（信号電圧）が、ソース電極１１９、ドレイン電極１０８およびドレイン引き出し電極１０７を介して画素電極１１７に書き込まれる。なお、保持容量（Ｃｓ）配線１１８は、ＴＦＴ１１２のオフ期間中における液晶層の自己放電を回避する等の機能を有する。
このようなアクティブマトリクス基板１００の製造プロセスにおいては、異物や膜残り等によってＴＦＴ１１２のソース電極１１９とドレイン電極１０８との間で短絡（リーク）が生じることがある。このようなＴＦＴ不良が発生すると、画素電極１１７に正常な電圧（ドレイン電圧）が印加されなくなり、液晶表示装置において画素欠陥（輝点や黒点）となって現れる。これにより、液晶表示装置の製造歩留りが低下してしまう。
このＴＦＴ不良を救済する手法として、１つの画素に対して複数のＴＦＴを並列に接続し、冗長構造とする構成が提案されている（特許文献１参照）。
日本国公開特許公報「特開平７−１９９２２１号公報（公開日：１９９５年８月４日）」
特許文献１記載の液晶表示装置は複数のＴＦＴ（アクティブ素子）を並列配置することで冗長性を持たせるものであるが、ＴＦＴと走査信号線との間の寄生容量が増加するこのような冗長構造は、近年のように信号書き込み周波数が高くなると、表示品位（特に動画表示）の低下を招来するという問題がある。加えて、容量負荷が増えるために消費電力が増加し、また、ＴＦＴを並列に複数設けるために開口率が低下するという問題もある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ＴＦＴ不良（例えば、ソース電極とドレイン電極との短絡）を修正でき、かつ、高速表示への対応および消費電力の抑制を実現しうるアクティブマトリクス基板を提供する点にある。
すなわち、本発明のアクティブマトリクス基板は、上記課題を解決するために、トランジスタと、該トランジスタの一方の導通電極に接続する画素電極と、保持容量配線とを備えたアクティブマトリクス基板であって、上記トランジスタの一方の導通電極から引き出された引き出し配線と、上記保持容量配線から引き出された修正用配線とを備え、該修正用配線は、絶縁層を介して上記引き出し配線の一部と重なっていることを特徴とする。
本構成によれば、トランジスタに動作不良が発生した場合に、上記絶縁層を貫通させて修正用配線および引き出し配線を接続するとともに、この引き出し配線を、画素電極との接続部（例えば、コンタクトホール）および上記一方の導通電極間にて断線させることで、欠陥画素の画素電極をトランジスタから切り離しつつ該画素電極を上記修正配線および引き出し配線を介して保持容量配線に接続することができる。これにより、欠陥画素の画素電極を保持容量配線の電位に落とすことができる。したがって、本アクティブマトリクス基板を例えばノーマリーブラックの液晶表示装置に用いた場合には、動作不良が発生した画素（欠陥画素）を黒点化し、これを目立ちにくくすることができる。
さらに、上記構成では、保持容量配線から修正用配線を引き出すものであるため、アクティブ素子を並列に配置する従来の構成と比較して容量負荷増加を大幅に抑えることができる。これにより、高速駆動への対応が可能となり、不要な消費電力増加も回避することができる。
本発明では、上記トランジスタが電界効果トランジスタ（ＴＦＴ含む）であり、上記引き出し配線が、電界効果トランジスタのドレイン電極（上記一方の導通電極）に接続する構成とすることができる。
本発明においては、上記引き出し配線は、修正用配線と重畳する部分と一方の導通電極との間に形成されるコンタクトホールによって上記画素電極に接続されていることが好ましい。例えば、上記修正用配線の端部と上記引き出し配線の端部とが重なる構成とする。
こうすれば、コンタクトホールを別の場所に設ける場合と比較して引き出し配線（遮光性）を短くすることができる。したがって、本アクティブマトリクス基板の開口率を向上させることができる。この場合、上記画素電極には切り欠き部（あるいは刳り貫き部）が形成され、該切り欠き部の少なくとも一部が、上記引き出し配線のコンタクトホールまでの部分と重なっていることが好ましい。こうすれば、トランジスタに動作不良が発生した場合に、引き出し配線を、切り欠き部と重畳する部分（上に画素電極がない部分）で切断することができ、切断工程が容易となる。さらに、この切り欠き部は、画素電極のエッジ部分に形成されていることが好ましい。こうすれば、切り欠き部が表示に与える影響を可及的に小さくすることができる。また、対向基板と組み合わされたときに、上記切り欠き部の少なくとも一部が、該対向基板が有するブラックマトリクスと重畳することが好ましい。こうすれば、切り欠き部による光漏れを、ブラックマトリクスによって防止することができる。
本発明においては、上記引き出し配線は、上記コンタクトホール内に、電極が形成されていない刳り貫き部を有する構成とすることもできる。こうすれば、本来遮光部分であるコンタクトホールに光透過部分を形成することができる。したがって、本アクティブマトリクス基板の開口率を向上させることができる。この場合、上記コンタクトホールの開口部は、上記刳り貫き部と交差する延伸形状であることが好ましい。こうすれば、製造工程で起こる位置ずれに強くなり、光透過部分を有しつつも、引き出し配線および画素電極の接触面積を十分担保できるコンタクトホールを実現できる。
本発明においては、上記保持容量配線は、トランジスタのもう一方の導通電極に接続するデータ信号線に沿うように延伸しており、この延伸部分が上記画素電極のエッジと重畳していることが好ましい。こうすれば、この延伸部分によって画素電極およびデータ信号線間の電界を遮蔽あるいは弱めることができる。したがって、本アクティブマトリクス基板を表示装置に適用したときに、その表示品位を向上させることが可能となる。
本発明においては、上記画素電極には、電極が形成されていない液晶分子配向制御用スリットが設けられ、（基板面の法線方向から見たときに）修正用配線の少なくとも一部が、上記液晶分子配向制御用スリットと重畳していることが好ましい。
このように液晶分子配向制御用スリットを画素電極に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。
さらに、画素電極のスリット下に修正用配線を形成することで、フリンジフィールド効果を高めることができる。また、画素電極のスリットは光透過領域（開口部）として機能していない領域であることから、修正用配線をこのスリットと重なるように形成することで、保持容量配線の延伸（引き出し）による開口率低下を回避することができる。
本アクティブマトリクス基板は、液晶分子配向制御用突起を有する対向基板との組み合わせが可能であり、上記修正用配線は、少なくともその一部が上記液晶分子配向制御用突起と重畳するように形成されていることが好ましい。
このように液晶分子配向制御用突起を対向基板（対向電極）に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。また、液晶分子配向制御用突起は光透過領域（開口部）として機能していない領域であることから、修正用配線をこの液晶分子配向制御用突起と重なるように形成することで、保持容量配線の延伸（引き出し）による開口率の低下を回避することができる。
本発明においては、上記画素電極には、電極が形成されていない液晶分子配向制御用スリットが設けられ、上記引き出し配線の少なくとも一部が、上記液晶分子配向制御用スリットと重畳していることが好ましい。
このように液晶分子配向制御用スリットを画素電極に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。
また、画素電極のスリットは光透過領域（開口部）として機能していない領域であることから、上記引き出し配線をこのスリットと重なるように形成することで、引き出し配線による開口率の低下を回避することができる。この場合、上記引き出し配線を、上記一方の導通電極と上記コンタクトホールとの間において上記液晶分子配向制御用スリットと重畳するように形成しておくことが好ましい。こうすれば、トランジスタに動作不良が発生した場合に、引き出し配線を、液晶分子配向制御用スリットとの重畳部分（すなわち、上に画素電極がない部分）で切断することができ、便利である（切断工程が容易である）。
本アクティブマトリクス基板は、液晶分子配向制御用突起を有する対向基板との組み合わせが可能であり、上記引き出し配線は、少なくともその一部が上記液晶分子配向制御用突起と重畳するように形成されていることが好ましい。
このように液晶分子配向制御用突起を対向基板（対向電極）に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。また、液晶分子配向制御用突起は光透過領域（開口部）として機能していない領域であることから、上記引き出し配線（遮光性）をこの液晶分子配向制御用突起と重なるように形成することで、引き出し配線による開口率の低下を回避することができる。
本アクティブマトリクス基板は、トランジスタと、該トランジスタの一方の導通電極に接続する画素電極と、保持容量配線とを備えたアクティブマトリクス基板であって、上記保持容量配線を延伸し、この保持容量配線の延伸部と上記引き出し配線とが絶縁層を介して重畳する重畳部を設けることで、上記絶縁層の貫通による上記延伸部および引き出し配線の接続を可能にしたことを特徴とすると表現することもできる。
本アクティブマトリクス基板は、各画素領域に、第１および第２のトランジスタと、第１のトランジスタの一方の導通電極に接続する第１の画素電極と、第２のトランジスタの一方の導通電極に接続する第２の画素電極と、第１および第２の保持容量配線とを備えたアクティブマトリクス基板であって、上記第１のトランジスタの一方の導通電極から引き出された第１の引き出し配線と、上記第１の保持容量配線から引き出された第１の修正用配線と、上記第２のトランジスタの一方の導通電極から引き出された第２の引き出し配線と、上記第２の保持容量配線から引き出された第２の修正用配線とを備え、上記第１の修正用配線は、絶縁層を介して上記第１の引き出し配線の一部と重なり、上記第２の修正用配線は、絶縁層を介して上記第２の引き出し配線の一部と重なっている構成とすることもできる。
上記構成においては、１つの画素が２以上の副画素に分割され、副画素それぞれが個別に駆動される（いわゆるマルチ画素駆動）。該構成では、副画素の総輝度でもって表示を行うため、例えば１つの副画素を修正して黒点化しても画素全体は黒点にはならない。したがって、欠陥画素をより目立ちにくくすることができる。
本発明の表示装置は、上記アクティブマトリクス基板を備えることを特徴とする。
本発明の表テレビジョン受像機は、上記表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。
本発明のアクティブマトリクス基板の欠陥修正方法は、トランジスタと、該トランジスタの一方の導通電極に接続する画素電極と、保持容量配線とを備えたアクティブマトリクス基板の欠陥を修正する、アクティブマトリクス基板の欠陥修正方法であって、上記トランジスタの一方の導通電極に接続する引き出し配線を形成するとともに、上記保持容量配線あるいはこれに接続する修正用配線を、上記引き出し配線の一部と絶縁層を介して重畳するように形成し、かつ、上記引き出し配線をコンタクトホールによって画素電極に接続しておき、上記トランジスタに動作不良が発生した場合には、上記絶縁層を貫通させて引き出し配線および保持容量配線を接続するとともに、この引き出し配線を上記一方の導通電極およびコンタクトホール間にて断線させることを特徴とする。
上記方法によれば、上記トランジスタに動作不良が発生した場合に、画素電極と修正用配線とを引き出し配線を介して接続し、欠陥画素の画素電極を保持容量配線の電位に落とすことができる。したがって、例えばノーマリーブラックの液晶表示装置に用いた場合には、動作不良が発生した画素（欠陥画素）を黒点化し、これを目立ちにくくすることができる。上記方法では、上記断線を、画素電極のエッジ部分と重畳する位置で行うことが好ましい。また、上記画素電極に、上記断線を行う箇所と重畳する切り欠き部を形成しておくことが好ましい。
上記方法においては、画素電極に、電極が形成されていない液晶分子配向制御用スリットが設けられる場合に、上記断線を行う箇所がこの液晶分子配向制御用スリットと重畳するように上記引き出し配線を形成しておくことが好ましい。こうしておけば、断線工程が容易である。
以上のように、本アクティブマトリクス基板によれば、トランジスタに動作不良が発生した場合に、画素電極と保持容量配線とを、修正用配線および引き出し配線を介して接続することができる。これにより、例えばノーマリーブラックの液晶表示装置に用いた場合には、動作不良のある画素（欠陥画素）を黒点化し、これを目立ちにくくすることができる。これにより、歩留りを向上させることができる。さらに、上記構成では、アクティブ素子を並列に配置する従来の構成と比較して容量負荷増加を大幅に抑えることができる。これにより、高速駆動への対応が可能となり、不要な消費電力増加も回避することができる。
本発明の実施の一形態を図１〜図１４に基づいて説明すれば以下のとおりである。
図１は、本実施の形態に係るアクティブマトリクス基板の構成を示す（基板裏面からの）透視平面図である。
図１に示されるように、アクティブマトリクス基板１０には、互いに直交するように図中左右方向に形成された複数の走査信号線１６および図中上下方向に形成されたデータ信号線１５と、各信号線（１５・１６）の交点近傍に形成されたＴＦＴ１２（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、画素電極１７とを備える。ＴＦＴ１２は、そのソース電極９がデータ信号線１５に接続され、そのドレイン電極８がドレイン引き出し配線７（引き出し配線）を介して画素電極１７に接続される。なお、走査信号線１６は、ＴＦＴ１２のゲート電極を兼ねている。このＴＦＴオンゲート構造によって開口率を向上させることができる。画素電極１７はＩＴＯ等の透明電極であり、アクティブマトリクス基板１０下からの光（バックライト光）を透過させる。
このアクティブマトリクス基板１０においては、走査信号線１６に送られる走査信号（ゲートＯＮ電圧）によってＴＦＴ１２がＯＮ（ソース電極９とドレイン電極８とが導通状態）状態となり、この状態においてデータ信号線１５に送られるデータ信号（信号電圧）が、ソース電極９、ドレイン電極８およびドレイン引き出し配線７を介して画素電極１７に書き込まれる。本アクティブマトリクス基板１０の各部の詳細は以下のとおりである。
画素電極１７には、液晶分子の配向を制御するためのスリット（液晶分子配向制御用スリット）５５が横Ｖ字形状（Ｖ字を９０度回転させた形状）に設けられている。これは、広視野角化を目的として、特に大型液晶ＴＶ等に用いられるＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）方式に用いられる構成である（例えば、特開２００１−８３５２３号公報参照）。このＭＶＡ方式は、アクティブマトリクス基板の画素電極にスリット（電極切除パターン）を設けるとともに、対向基板の対向電極に液晶分子配向制御用突起（リブ）を設け、これによって形成されるフリンジフィールド（ＦｒｉｎｇｅＦｉｅｌｄ）を利用するものである。このフリンジフィールドによって液晶分子の配向方向を複数方向に分散させることができ、広視野角が実現される。なお、スリット５５の（基板面垂直方向から見たときの）平面形状としては、図１に示すように、一定の周期でジグザクに屈曲した帯状等が考えられる。
保持容量（Ｃｓ）配線１８は、図１において、データ信号線１５と直交して（走査信号線１６に平行に）画素電極１７を横切るように形成されている。保持容量配線１８からは修正用配線１９が引き出され、また保持容量配線延伸部２０が延伸している。
修正用配線１９は、保持容量配線１８の中程（画素電極１７の中央部下付近）から斜めに引き出され、その端部が重畳部５７となっている。この重畳部５７において、ドレイン引き出し配線７の端部と修正用配線１９の端部とが重畳する。一方、保持容量配線延伸部２０は、データ信号線１５に沿って画素電極１７のエッジを跨ぐ（保持容量配線延伸部２０の一部が画素電極１７に重畳し、他の部分が重畳しない）ように形成されている。
ここで、保持容量配線１８と画素電極１７と両者間に位置する（層間）絶縁膜とによって保持容量が形成され、また、保持容量配線延伸部２０と画素電極１７と両者間に位置する（層間）絶縁膜とによって保持容量が形成される。なお、修正用配線１９と画素電極１７と両者間に位置する（層間）絶縁膜とによっても保持容量が形成される。これらの保持容量は、画素電極１７に次のデータ信号が入力されるまでの間、画素電極１７に書き込まれた電位を保持するための補助的な容量として機能する。
さらに、本アクティブマトリクス基板１０では、修正用配線１９がＴＦＴ不良の修正用として（後に詳述）、保持容量配線延伸部２０がデータ信号線１５および画素電極１７間の電界の遮蔽あるいは低減用として利用される。
なお、修正用配線１９が保持容量配線１８から斜めに引き出されているのは、この修正用配線１９と、アクティブマトリクス基板１０の対向基板（対向電極）に設けられる液晶分子配向制御用突起（リブ）とを重畳させるためである。このように、遮光性の修正用配線１９を、同じく遮光性の配向制御用突起（リブ）下に形成することで、修正用配線１９による開口率低下を回避することができる。また、光漏れも防止できる。
ドレイン引き出し配線７は、重畳部５７（一方の端部）とドレイン電極８（もう一方の端部）との間に、コンタクト領域Ｃ１・Ｃ２を備える。このコンタクト領域Ｃ１にはコンタクトホール１１ａが形成され、このコンタクトホール１１ａ内においてドレイン引き出し配線７と画素電極１７とが接続される。また、コンタクト領域Ｃ２にはコンタクトホール１１ｂが形成され、このコンタクトホール１１ｂ内においてドレイン引き出し配線７と画素電極１７とが接続される。ここで、ドレイン引き出し配線７も、上記した対向基板（対向電極）の液晶分子配向制御用突起（リブ）と重畳するように形成されている。このように、遮光性のドレイン引き出し配線７を、同じく遮光性のリブ下に形成することで、ドレイン引き出し配線７による開口率低下を回避することができる。また、光漏れも防止できる。
図２は、図１のＴＦＴ１２の断面図である。同図に示すように、ガラス基板６０上にゲート電極を兼ねる走査信号線１６が形成され、このゲート電極上にゲート絶縁膜２３が形成される。このゲート絶縁膜２３上には半導体層（ｉ層）５０が形成され、この半導体層５０上に、ドレイン電極８およびソース電極９が形成される。このドレイン電極８上にはドレイン引き出し配線７が形成され、ソース電極９上にはデータ信号線１５が形成される。そして、ドレイン引き出し配線７上、ドレイン電極８およびソース電極９間、およびデータ信号線１５上にパッシベーション膜２６が形成されている。
図３は、図１の重畳部（５７）を含む断面図である。同図に示すように、ガラス基板６０上に修正用配線１９が形成され、この修正用配線１９上にゲート絶縁膜２３を介してドレイン引き出し配線７が形成される。この修正用配線１９とドレイン引き出し配線７とがゲート絶縁膜２３を介して重なる部分が重畳部５７である。本実施の形態では、上記重畳部５７の面積を約２００μｍ２としており、ＴＦＴ１２に短絡等の不良が発生した場合に絶縁層（ゲート絶縁膜）２３を貫通させて修正用配線１９およびドレイン引き出し配線７を導通させることが可能である。
このように、重畳部５７の面積を約２００μｍ２とすることで、イットリウムアルミニウムガーネット（ＹＡＧ）レーザ等にて絶縁膜の溶融加工を行う場合に、充分なレーザ照射領域が確保され、修正用配線１９とドレイン引き出し配線７との導通の信頼性を向上させることができる。また、フォトリソグラフィ工程でのアライメントずれによる重畳部の面積の変動、レーザ照射時におけるＹＡＧレーザの照射ビーム径の広がり、レーザ照射後の修正用配線１９やドレイン引き出し配線７の溶融箇所がテーパ状となる膜形状を考慮した場合には、重畳部の面積をある程度大きくすることがより好ましく、具体的には、４００μｍ２以上であることがより好ましい。
ドレイン引き出し配線７上にはパッシベーション膜２６が形成される。なお、図１の場合は、重畳部５７がスリット５５に重ならないため、パッシベーション膜２６上に画素電極（ＩＴＯ）が形成される（この点、図示せず）。
以下に、本実施の形態におけるＴＦＴ不良（画素欠陥）の修正方法について説明する。
ＴＦＴ１２に不良があったものとして、これを修正した後のアクティブマトリクス基板を図４に示す。同図に示されるように、ＴＦＴ１２に不良が認められた場合、ドレイン引き出し配線７をドレイン電極８およびコンタクトホール１１ｂ間で断線させるとともに、重畳部５７においてゲート絶縁膜２３（図３参照）を貫通させ、修正用配線１９およびドレイン引き出し配線７を導通させる。これにより、修正用配線１９と画素電極１７とがドレイン引き出し配線の一部７ｒおよびコンタクトホール１１ａ・１１ｂを介して電気的に接続される。これにより、画素電極１７の電位を常に保持容量配線１８に等しくすることができ、ノーマリーブラックの液晶表示装置において黒点（輝点に比べて目立たない）とすることができる。上記断線箇所は、ドレイン電極８およびコンタクトホール１１ｂ（あるいはコンタクトホール１１ａ）間であればどこでも良い。もっとも、断線（切断）箇所を決定しておき、その箇所を予め細く形成する等、カットをし易くしておいても構わない。
ここで、ドレイン引き出し配線７を切断する際、その上部にＩＴＯ（画素電極１７）が存在しない方が、切断工程が容易である。そこで、図７のように、ドレイン引き出し配線７を、ドレイン電極８およびコンタクトホール１１ａ（１１ｂ）間においてスリット５５下を経由するように引き回しておき、このスリット５５の下で切断を行うことも可能である。また、図９のように、画素電極１７のエッジ部分に切り欠き部（あるいは刳り貫き部）６６を形成しておき、この下でドレイン引き出し配線７を切断することもできる。画素電極１７のエッジを対向基板のブラックマトリクス（図１０参照）と重畳させれば、切り欠き部６６による光漏れも防止できる。ここで、ブラックマトリクスはＴＦＴの遮光用のブラックマトリクスと兼用させることができるため、開口率の低下を抑制することができる。
ドレイン引き出し配線７のカットは、例えば、切断箇所に対してアクティブマトリクス基板１０の表面または裏面からレーザを照射することによって行われる（破壊分離）。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。一方、ドレイン引き出し配線７と修正用配線１９との導通（重畳部５７のメルト）には、導通箇所（重畳部５７）に対してアクティブマトリクス基板１０の表面または裏面からレーザを照射することによって行われる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
アクティブマトリクス基板の欠陥は、外観検査や電気的検査などによって特定できる。この電気的検査の一例として、結晶を電界中に設置すると電界強度に応じて結晶の光透過率が変化するという電気光学効果を応用した手法がある。すなわち、電界強度に応じて透過率が線形的に変化するモデュレータの一面に透明電極が形成され、その反対面は光が反射するように反射面が形成されている。モデュレータは、この反射面側がアクティブマトリクス基板１０と対向するように設置され、モデュレータの電極側から照射された光は、モデュレータ内を透過し、前記反射面で反射される。この反射光をＣＣＤ（電荷結合素子：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）カメラで受光する。この反射光の強度に基づいて、アクティブマトリクス基板の欠陥箇所を特定する。また、外観検査の一例としては、パターン認識により隣接する絵素同士でパターンを比較し、差のある場合に欠陥と判定する方法がある。
なお、アクティブマトリクス基板の欠陥修正は、少なくとも画素電極を形成した後に行うことができ、ドレイン引き出し配線７形成後、チャネルエッチング後に行うこともできる。ただ、リークしているチャネルを確実に電気的に切り離し、迂回経路を形成するには、パネル点灯確認ができる液晶層形成後（アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、液晶を注入・封止し、液晶パネル状態にした後）の方がより好ましい。
以下、本アクティブマトリクス基板の製造方法の一例について説明する。本実施の形態では、ガラス、プラスチック等の透明絶縁性基板６０上に、走査信号線１６に接続されたゲート電極が設けられる。ただし、本実施の形態では走査信号線上１６にＴＦＴ１２が設けられているため、走査信号線１６がＴＦＴ１２のゲート電極として機能している。走査信号線１６（ゲート電極）は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、あるいはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることで形成される。
また、走査信号線１６（ゲート電極）の形成と同一工程にて保持容量配線１８、修正用配線１９、保持容量配線延伸部２０が形成される。このように同一工程にて形成することで、製造工程の短縮及び製造コストの低減が可能になる。修正用配線１９および保持容量配線延伸部２０は、後工程にて上層に形成されるドレイン引き出し配線７と重なるように形成しておく。
さらに、本実施の形態では、走査信号線１６（ゲート電極）、保持容量配線１８、修正用配線１９および保持容量配線延伸部２０上を覆うようにゲート絶縁膜２３が設けられている。ゲート絶縁膜２３は、窒化シリコンや酸化シリコン等の絶縁膜により形成される。その上には走査信号線１６（ゲート電極）と重なるように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層５０が設けられ、さらにオーミックコンタクト層として、ソース電極９およびドレイン電極８となる、リン等の不純物をドープしたｎ＋アモルファスシリコン等からなる低抵抗半導体層が設けられる。これら窒化シリコンや酸化シリコン等のゲート絶縁膜２３、アモルファスシリコン等の高抵抗半導体層５０、ｎ＋アモルファスシリコン等の低抵抗半導体層（８・９）は、それぞれプラズマＣＶＤ（化学的気相成長）法等により成膜され、フォトエッチング法等によりパターン形成される。
本実施の形態では、例えば、ゲート絶縁膜２３としての窒化シリコン膜の膜厚を３０００Å〜５０００Å程度、高抵抗半導体層５０としてのアモルファスシリコン膜の膜厚を１０００Å〜３０００Å程度、低抵抗半導体層（８・９）としてｎ＋アモルファスシリコン膜の膜厚を４００Å〜７００Å程度とした。
データ信号線１５およびドレイン引き出し配線７は同一工程により形成される。データ信号線１５およびドレイン引き出し配線７は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、あるいはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターン形成することで形成される。ＴＦＴ１２は、アモルファスシリコン膜等の高抵抗半導体層５０、ｎ＋アモルファスシリコン膜等の低抵抗半導体層８・９に対して、データ信号線１５およびドレイン引き出し配線７のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行うことで形成する。
本実施形態では、パッシベーション膜２６（層間絶縁膜）として、窒化シリコン、酸化シリコン等の無機絶縁膜、が設けられる。例えば、プラズマＣＶＤ法等により成膜した２０００Å〜５０００Å程度の膜厚の窒化シリコン膜を用いることができる。
本実施の形態では、コンタクトホール１１（１１ａ・１１ｂ）は、ＴＦＴ１２、走査信号線１６、データ信号線１５、ドレイン引き出し配線７の上部を覆うように形成されたパッシベーション膜２６を貫いて形成されている。コンタクトホール１１は、フォトエッチング法等にて必要な形状にパッシベーション膜２６をパターニングすることで形成される。
本実施の形態では、画素電極１７は、パッシベーション膜２６の上層に形成され、例えば、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により１０００Å〜２０００Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることで形成される。
本アクティブマトリクス基板１０を液晶パネル化したときの構成を図１０に示す。同図に示すように、本アクティブマトリクス基板１０を備える液晶パネル８０は、バックライト光源側から順に、偏光板８１、本アクティブマトリクス基板１０、配向膜８２、液晶層８３、カラーフィルタ基板８４、および偏光板８５を備える。カラーフィルタ基板８４は、液晶層８３側から順に、配向膜８５、共通（対向）電極８６、着色層８７（ブラックマトリクス９９を含む）、ガラス基板８８を備える。そして、この共通（対向）電極８６に液晶分子配向制御用突起（リブ）８６ｘが設けられている。液晶分子配向制御用突起８６ｘは、例えば、感光性樹脂等により形成される。リブ８６ｘの（基板面垂直方向から見たときの）平面形状としては、一定の周期でジグザクに屈曲した帯状（横Ｖ字形状）等が挙げられる。
ここで、液晶パネル化する際の、アクティブマトリクス基板とカラーフィルタ基板との間に液晶を封入する方法を説明しておく。液晶の封入方法については、基板周辺に液晶注入のため注入口を設けておいて真空で注入口を液晶に浸し、大気開放することによって液晶を注入した後ＵＶ硬化樹脂などで注入口を封止する、真空注入法などの方法で行ってもよい。しかしながら、垂直配向の液晶パネルでは、水平配向パネルに比べ注入時間が非常に長くなることから、以下に示す液晶滴下貼り合せ法を用いることが好ましい。まず、アクティブマトリクス基板の周囲にＵＶ硬化型シール樹脂を塗布し、カラーフィルタ基板に滴下法により液晶の滴下を行う。液晶滴下法により液晶によって所望のセルギャップとなるよう最適な液晶量をシールの内側部分に規則的に滴下する。次に、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼合せるため、貼り合わせ装置内の雰囲気を１Ｐａまで減圧し、この減圧下において基板の貼合せを行う。その後、雰囲気を大気圧にしてシール部分を押しつぶし、所望のセルギャップを得る。ついでＵＶ照射によってシール樹脂を仮硬化した後、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態となる。そして、ベーク完了後にパネル単位への分断を行い、偏光板を貼り付ける。以上により、図１０に示すような液晶パネルが完成する。
本実施の形態では、アクティブマトリクス基板を図５のように構成することも可能である。すなわち、１つの画素Ｐの中に２つの副画素Ｐ１・Ｐ２を設ける。副画素Ｐ１において、ＴＦＴ１２ａと、ＴＦＴ１２ａのドレイン電極に接続するドレイン引き出し配線７ａと、画素電極１７ａと、保持容量配線１８ａとが設けられるとともに、画素電極１７ａがコンタクトホール１１ａ・１１ｂを介してドレイン引き出し配線７ａに接続され、かつ、保持容量配線１８ａから引き出された修正用配線１９ａとドレイン引き出し配線７ａとが絶縁層を介して重畳する重畳部５７ａが設けられる。また、副画素Ｐ２において、ＴＦＴ１２ｂと、ＴＦＴ１２ｂのドレイン電極に接続するドレイン引き出し配線７ｂと、画素電極１７ｂと、保持容量配線１８ｂとが設けられるとともに、上記画素電極１７ｂがコンタクトホール１１ｘ・１１ｙを介してドレイン引き出し配線７ｂに接続され、かつ、保持容量配線１８ｂから引き出された修正用配線１９ｂとドレイン引き出し配線７ｂとが絶縁層を介して重畳する重畳部５７ｂが設けられる。なお、ＴＦＴ１２ａ・１２ｂのゲート電極は、ともに走査信号線１６が兼ねている。
ここで、保持容量配線１８aは、画素電極１７ａの、走査信号線１６の反対側にあってデータ信号線１５と直角をなすエッジに重畳するように形成され、修正用配線１９ａは、保持容量配線１８aにおけるデータ信号線１５との交差部分近傍から、画素電極１７ａ内に横Ｖ字（Ｖ字を９０度回転させた形状）を描くように引き出され、その端部が重畳部５７ａとなっている。また、保持容量配線１８ｂは、画素電極１７ｂの、走査信号線１６の反対側にあってデータ信号線１５と直角をなすエッジに重畳するように形成され、修正用配線１９ｂは、保持容量配線１８ｂにおけるデータ信号線１５との交差部分近傍から、画素電極１７ｂ内に横Ｖ字（Ｖ字を９０度回転させた形状）を描くように引き出され、その端部が重畳部５７ｂとなっている。
図５のような構成は、マルチ画素構造と呼ばれる。このような２以上の副画素により画素を構成することで、画素欠陥が発生し修正を行っても、正常画素の割合の低下が抑えられる。本構成によれば、例えば３７インチ９６０×５４０ドットの表示装置の場合、１画素サイズは２８４μｍ×８５４μｍであるが、２つの副画素から構成すれば１画素サイズはその２分の１となり、正常画素の割合の低下を抑えることができる。
このマルチ画素構造が適用される場合には、副画素Ｐ１・Ｐ２の輝度が互いに異なるように駆動することが好ましい。こうすれば、１つの画素内に明るい副画素および暗い副画素の両方が存在するため、面積階調によって中間調を表現することができ、液晶ディスプレイ画面の斜め視角における白浮きを改善できる。
このマルチ画素構成においては、１つの画素Ｐに、互いに逆の位相の信号電圧が印加される２以上の保持容量配線（１８ａ・１８ｂ）が設けられる。そして、各保持容量配線（１８ａ・１８ｂ）は、異なる副画素（Ｐ１・Ｐ２）の画素電極（１７ａ・１７ｂ）と絶縁層を介して重畳する。これにより、明るい副画素および暗い副画素を形成することができる。なお、各保持容量配線（１８ａ・１８ｂ）に印加される互いに逆の位相の信号電圧とは、複数の副画素を有する画素において、面積階調を操作するために用いられるＣｓ波形電圧のことを意味し、ゲート信号のオフ後に、容量結合を行うタイミングで、ソースから供給されるドレイン信号電圧（Ｖｓ）の突き上げに寄与するＣｓ波形電圧（Ｃｓ極性が＋）と、Ｖｓの突き下げに寄与するＣｓ波形電圧（Ｃｓ極性が−）との２種類がある。このようなマルチ画素構造（面積階調技術）においては、Ｃｓ波形電圧、Ｃｓ容量及び液晶容量の容量結合により、画素への実効電圧を副画素毎に変えて明・暗の副画素を形成させ、これらのマルチ駆動を実現することができる。なお、マルチ画素構造（面積階調技術）については、例えば、特開２００４−６２１４６号公報等に詳細が開示されている。
なお、マルチ画素構造にする場合、例えば、明るい副画素の面積が暗い副画素の面積と等しい１：１画素分割構造や、明るい副画素の面積が暗い副画素の面積の１／３である１：３画素分割構造等が挙げられる。中でも、１：３画素分割構造が液晶ディスプレイ画面の斜め視角における白浮き対策（視野角改善）として特に有効である。
なお、明るい副画素をＰ１、暗い副画素をＰ２として、暗い副画素Ｐ２のＴＦＴ１２ｂにてチャネルリークした場合は、明るい副画素Ｐ１よりも比較的欠陥として認識されにくい。したがって、明るい副画素Ｐ１のみに修正用配線１９ａとドレイン引き出し配線７ａとが重なる部分５７ａを設け（すなわち、図５において、画素Ｐ２には重畳部５７ｂを設けない）、欠陥画素修正を実施するようにしても構わない。こうすれば、画素欠陥修正工程を削減でき、また、開口率の低下を抑えることもできる。
本実施の形態では、アクティブマトリクス基板を図６のように構成することも可能である。すなわち、修正用配線１９を画素電極１７のスリット５５に重なるように形成する。このように、画素電極スリット５５下に画素電極１７と異なる電位の修正用配線１９を配設することで、スリット５５におけるフリンジフィールド効果がより効果的に発現し、液晶の配向規制力が向上する。また、光漏れも防止できる。さらに、開口率に寄与しないスリット５５の下に遮光性の修正用配線１９を形成することで、修正用配線１９による開口率低下を回避することができる。この場合、図１４のように、画素電極１７のスリット５５のできるだけ多くの部分の下（好ましくはスリット５５の下すべて）に保持容量配線１８の延伸部２１を設けておけば、一層効果的である。
さらに、図６のように、ドレイン引き出し配線７の（できるだけ多くの部分）を画素電極１７のスリット５５に重なるように形成することが好ましい。こうすれば、開口率に寄与しない液晶分子配向制御用スリット５５の下に遮光性のドレイン引き出し配線７を形成することで、ドレイン引き出し配線７による開口率低下を回避することができる。また、光漏れも防止できる。また、トランジスタ１２に動作不良が発生した場合に、ドレイン引き出し配線７を、液晶分子配向制御用スリット５５との重畳部分（すなわち、上に画素電極１７がない部分）で切断することが可能となり、切断工程が容易となる。
本実施の形態では、アクティブマトリクス基板を図８のように構成することも可能である。すなわち、コンタクト領域Ｃ１（のドレイン引き出し配線７）に、図中上下方向を長手方向とする長方形形状の刳り貫き部５ａ（電極非形成領域）を設ける。そして、ドレイン引き出し配線７と画素電極１７との間に配される絶縁膜（図示せず）に、上記刳り貫き部５ａとその中程部分で略直角に交差する、図中左右方向を長手方向とする長方形形状の穴を設ける。これにより、上記絶縁膜の穴がホール開口部となって、コンタクトホール１１ａが形成され、このコンタクトホール１１ａ内においてドレイン引き出し配線７と画素電極１７とが接続される。また、コンタクト領域Ｃ２（のドレイン引き出し配線７）に、図中左右方向を長手方向とする長方形形状の刳り貫き部５ｂ（電極非形成領域）を設ける。そして、ドレイン引き出し配線７と画素電極１７との間に配される絶縁膜（図示せず）に、上記刳り貫き部５ｂとその中程部分で略直角に交差する、図中上下方向を長手方向とする長方形形状の穴を設ける。これにより、上記絶縁膜の穴がホール開口部となって、コンタクトホール１１ｂが形成され、このコンタクトホール１１ｂ内においてドレイン引き出し配線７と画素電極１７とが接続される。このように、光が透過しないドレイン引き出し配線７に電極が形成されていない刳り貫き部５ａ・５ｂ（光透過部）を設けることで、光透過率（開口率）を向上させることができる。加えて、コンタクトホール１１を、その開口部が上記刳り貫き部５と交差する延伸形状となるように形成しているため、製造工程（フォトリソグラフ等）での位置ずれに強く、電極領域および画素電極間のコンタクト面積の変動（減少）を回避あるいは大幅に抑えることができる。この図８の構成は、ドレイン引き出し配線７のコンタクト領域が、画素電極１７のスリット５５や液晶分子配向制御用突起（リブ）の下に形成しない（できない）場合に特に好適といえる。
本実施の形態では、図１に示すように、重畳部５７の形状を四角形としているがこれに限定されない。例えば、円形、三角形、半円形、台形等であってもよい。すなわち、修正用配線１９の一部が、ゲート絶縁膜２３を介してドレイン引き出し配線７のパターンに重なるように設けられ、少なくともレーザ照射用の領域が確保されていれば良い。また、重畳部５７の配置場所も特に限定されるものではない。また、保持容量配線１８、修正用配線１９、あるいは保持容量配線延伸部２０の形成位置も上記した各構成に限定されない。
上記実施の形態で得られるアクティブマトリクス基板と、アクティブマトリクス基板の各画素に対応するようにマトリクス状に設けられた赤、緑、青のうちのいずれか１つの着色層と、各着色層の間に設けられた遮光性のブラックマトリクスからなるように形成されたカラーフィルタ基板を貼り合わせ、液晶を注入・封止することで、液晶表示パネルが形成される（図１０参照）。この液晶パネルにドライバ（液晶駆動用ＬＳＩ）等を接続し、偏光板やバックライトを装着することで本発明の液晶表示装置が形成される。
この液晶表示装置を適用したテレビジョン受信機について、図１１〜図１３を参照しながら以下に説明する。
図１１は、テレビジョン受信機用における液晶表示装置６０１の回路ブロックである。液晶表示装置６０１は、図１１に示すように、Ｙ／Ｃ分離回路５００、ビデオクロマ回路５０１、Ａ／Ｄコンバータ５０２、液晶コントローラ５０３、液晶パネル５０４、バックライト駆動回路５０５、バックライト５０６、マイコン５０７、階調回路５０８を備えた構成となっている。上記構成の液晶表示装置６０１において、まず、テレビ信号の入力映像信号は、Ｙ／Ｃ分離回路５００に入力され、輝度信号と色信号に分離される。輝度信号と色信号はビデオクロマ回路５０１にて光の３原色である、Ｒ、Ｇ、Ｂに変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ５０２により、デジタルＲＧＢ信号に変換され、液晶コントローラ５０３に入力される。液晶パネル５０４では液晶コントローラ５０３からのＲＧＢ信号が所定のタイミングで入力されると共に、階調回路５０８からのＲＧＢそれぞれの階調電圧が供給され、画像が表示されることになる。これらの処理を含め、システム全体の制御はマイコン５０７が行うことになる。なお、映像信号として、テレビジョン放送に基づく映像信号、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号に基づいて表示可能である。
さらに、本テレビジョン受像機は、図１２に示すように、チューナ部６００と液晶表示装置６０１を備えており、チューナ部６００はテレビジョン放送を受信して映像信号を出力し、液晶表示装置６０１はチューナ部６００から出力された映像信号に基づいて画像（映像）表示を行う。
また、本テレビジョン受信機は、例えば、図１３に示すように、液晶表示装置６０１を第１筐体３０１と第２筐体３０６とで包み込むようにして挟持した構成となっている。第１筐体３０１は、液晶表示装置６０１で表示される映像を透過させる開口部３０１ａが形成されている。また、第２筐体３０６は、液晶表示装置６０１の背面側を覆うものであり、該液晶表示装置６０１を操作するための操作用回路３０５が設けられるとともに、下方に支持用部材３０８が取り付けられている。
表示装置としては、図１１に示した液晶表示装置を適用できるが、有機EL表示装置などの他の表示装置でも適用可能である。
なお、本発明は液晶表示装置に限定されるものではなく、例えば、カラーフィルタ基板と、カラーフィルタ基板と対向するように本発明のアクティブマトリクス基板を配置し、それら基板と基板との間に有機ＥＬ層を配置することで有機ＥＬパネルとし、パネルの外部引き出し端子にドライバ等を接続することにより有機ＥＬ表示装置を構成することも可能である。また、液晶表示装置や有機ＥＬ表示装置以外であっても、アクティブマトリクス基板で構成される表示装置であれば、本発明は適用可能である。
本発明のアクティブマトリクス基板は、例えば液晶テレビに好適である。
本実施の形態に係るアクティブマトリクス基板の構成を示す平面図である。 本アクティブマトリクス基板の構造を示す断面図である。 本アクティブマトリクス基板の構造を示す断面図である。 本実施の形態に係るアクティブマトリクス基板（欠陥修正後）の構成を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板を備える液晶パネルの断面図である。 本実施の形態に係る液晶表示装置の構成を示すブロック図である。 本実施の形態に係るテレビジョン受像機の構成を示すブロック図である。 本実施の形態に係るテレビジョン受像機の構成を示す斜視図である。 本アクティブマトリクス基板の構成例を示す平面図である。 従来のアクティブマトリクス基板の構成を示す平面図である。
符号の説明
５ 刳り貫き部
７ ドレイン引き出し配線（引き出し配線）
８ ドレイン電極
１０ アクティブマトリクス基板
１１ コンタクトホール
１８・１８ａ・１８ｂ 保持容量配線
１９ 修正用配線
２０ 保持容量配線延伸部
１２ ＴＦＴ
１５ データ信号線
１６ 走査信号線
１７ 画素電極
５５ スリット
５７ 重畳部
６６ 切り欠き部
８６ｘ 液晶分子配向制御用突起
９９ ブラックマトリクス

Claims (1)

  1. トランジスタと、画素電極と、保持容量配線と、上記トランジスタの一方の導通電極から引き出された引き出し配線と、上記保持容量配線から延伸する延伸部とを備え、
    該延伸部と上記引き出し配線の一部とが絶縁層を介して重なる重畳部が設けられ、
    上記画素電極にはスリットが形成され、上記重畳部が該スリットに対応した位置に設けられていることを特徴とするアクティブマトリクス基板。
JP2008201269A 2005-12-26 2008-08-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 Expired - Fee Related JP4191240B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008201269A JP4191240B1 (ja) 2005-12-26 2008-08-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005373485 2005-12-26
JP2008201269A JP4191240B1 (ja) 2005-12-26 2008-08-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007551852A Division JP4364925B2 (ja) 2005-12-26 2006-07-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Publications (2)

Publication Number Publication Date
JP4191240B1 JP4191240B1 (ja) 2008-12-03
JP2009048189A true JP2009048189A (ja) 2009-03-05

Family

ID=38217782

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2007551852A Active JP4364925B2 (ja) 2005-12-26 2006-07-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2008201269A Expired - Fee Related JP4191240B1 (ja) 2005-12-26 2008-08-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2008283641A Active JP4927063B2 (ja) 2005-12-26 2008-11-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2009109976A Active JP5154503B2 (ja) 2005-12-26 2009-04-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007551852A Active JP4364925B2 (ja) 2005-12-26 2006-07-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2008283641A Active JP4927063B2 (ja) 2005-12-26 2008-11-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2009109976A Active JP5154503B2 (ja) 2005-12-26 2009-04-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Country Status (5)

Country Link
US (3) US7583354B2 (ja)
JP (4) JP4364925B2 (ja)
KR (3) KR100962794B1 (ja)
CN (2) CN101346751A (ja)
WO (1) WO2007074556A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156496A (ja) * 2009-07-17 2015-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9443981B2 (en) 2009-02-20 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289487B2 (en) * 2006-10-31 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display
WO2008078438A1 (ja) * 2006-12-26 2008-07-03 Sharp Kabushiki Kaisha 液晶パネル、液晶表示装置、およびテレビジョン装置
TWI349152B (en) * 2006-12-27 2011-09-21 Au Optronics Corp Pixel module and display device utilizing the same
JP2008276044A (ja) * 2007-05-02 2008-11-13 Hitachi Displays Ltd 液晶表示装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101041618B1 (ko) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5643523B2 (ja) * 2010-03-17 2014-12-17 スタンレー電気株式会社 液晶表示装置
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
CN204331229U (zh) * 2014-12-03 2015-05-13 京东方科技集团股份有限公司 液晶屏
CN104659072B (zh) 2015-03-16 2017-07-28 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
CN104730790B (zh) * 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN104777635B (zh) * 2015-04-08 2018-07-06 深圳市华星光电技术有限公司 液晶面板的像素缺陷修复方法及液晶面板
CN104716167B (zh) 2015-04-13 2017-07-25 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制作方法及显示装置
JP2019184669A (ja) * 2018-04-03 2019-10-24 シャープ株式会社 液晶パネルおよび液晶表示装置
CN109239994A (zh) 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809078A (en) * 1983-10-05 1989-02-28 Casio Computer Co., Ltd. Liquid crystal television receiver
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH0713191A (ja) * 1993-06-28 1995-01-17 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JPH07199221A (ja) 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08234231A (ja) * 1995-02-27 1996-09-13 Hitachi Ltd 液晶表示装置
JP3491079B2 (ja) * 1996-06-05 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置の修復方法
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
TWI272557B (en) * 1997-06-12 2007-02-01 Sharp Kk Liquid crystal display device
JP3929119B2 (ja) * 1997-08-04 2007-06-13 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3462792B2 (ja) * 1999-05-26 2003-11-05 シャープ株式会社 液晶表示装置
US6822701B1 (en) * 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
KR100623984B1 (ko) * 1999-12-02 2006-09-13 삼성전자주식회사 광시야각 액정 표시 장치 및 그에 사용되는 기판
JP3469143B2 (ja) * 1999-11-02 2003-11-25 シャープ株式会社 アクティブマトリクス基板及びそれを備えた二次元画像検出器
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
JP3600112B2 (ja) * 2000-03-27 2004-12-08 シャープ株式会社 液晶表示装置の製造方法
JP2002076363A (ja) * 2000-02-04 2002-03-15 Matsushita Electric Ind Co Ltd 液晶表示装置
US20020186330A1 (en) * 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100966438B1 (ko) * 2003-10-30 2010-06-28 엘지디스플레이 주식회사 스토리지 배선의 저항을 감소시킨 액정표시패널
JP2005173499A (ja) * 2003-12-15 2005-06-30 Sharp Corp 液晶表示装置及びその製造方法
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP2005215278A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215702A (ja) * 2005-04-04 2005-08-11 Toshiba Electronic Engineering Corp アクティブマトリクス型液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443981B2 (en) 2009-02-20 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9859306B2 (en) 2009-02-20 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US10096623B2 (en) 2009-02-20 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US10586811B2 (en) 2009-02-20 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11011549B2 (en) 2009-02-20 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11824062B2 (en) 2009-02-20 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US12136629B2 (en) 2009-02-20 2024-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP2015156496A (ja) * 2009-07-17 2015-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN101346751A (zh) 2009-01-14
JP2009169436A (ja) 2009-07-30
JP2009053714A (ja) 2009-03-12
KR20100010950A (ko) 2010-02-02
KR100962795B1 (ko) 2010-06-10
JPWO2007074556A1 (ja) 2009-06-04
JP4191240B1 (ja) 2008-12-03
JP5154503B2 (ja) 2013-02-27
US20090153758A1 (en) 2009-06-18
KR20080087839A (ko) 2008-10-01
JP4364925B2 (ja) 2009-11-18
CN101866085B (zh) 2012-07-25
US8045076B2 (en) 2011-10-25
US20090066867A1 (en) 2009-03-12
JP4927063B2 (ja) 2012-05-09
KR100962793B1 (ko) 2010-06-10
KR20100010949A (ko) 2010-02-02
WO2007074556A1 (ja) 2007-07-05
US7583354B2 (en) 2009-09-01
KR100962794B1 (ko) 2010-06-10
US7880857B2 (en) 2011-02-01
CN101866085A (zh) 2010-10-20
US20100020282A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
JP4191240B1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP4288303B2 (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP5064500B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP4108078B2 (ja) アクティブマトリクス基板及び表示装置
CN100463018C (zh) 有源矩阵衬底、显示装置以及像素缺陷修正方法
CN101600991A (zh) 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法和液晶面板的制造方法
US20080049155A1 (en) Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof
JP4405557B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
CN101952772B (zh) 有源矩阵基板、液晶面板、电视接收机、液晶面板的制造方法
HK1126887A (en) Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4191240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees