JP2008539571A - 可制御半導体ダイオード、電子部品および電圧中間形コンバータ - Google Patents

Abstract

少なくとも１つのｐｎ接合を有し、第１の状態と第２の状態との間で切換可能であり、かつ第２の状態が第１の状態に比べて高い順方向導通抵抗および小さい蓄積電荷を有する可制御半導体ダイオードにおいて、可制御半導体ダイオードがショットキーダイオード部分とＭＯＳＦＥＴ部分とからなる直列接続を有し、この直列接続がｐｎ接合を橋絡する。本発明のダイオードは、高い信頼性をもって機能し、かつ状態１と状態２との順方向電圧降下間に大きな比を達成する。

Description

本発明は、請求項１の前文に記載の可制御半導体ダイオード並びにこの種の半導体ダイオードを有する電子部品および電圧中間回路形コンバータに関する。

コンバータは所定の振幅、周波数および相数の交流電流又は交流電圧を、異なる振幅、異なる周波数および／又は異なる相数の交流電流又は交流電圧に変換すべく使用される。中間回路形コンバータは、所定の振幅と周波数の入力交流電圧又は入力交流電流を、先ず整流器で整流し、それから中間回路で整流した電圧又は整流した電流を平滑化し、最後に後続のインバータで、所定の振幅と周波数の出力交流電圧又は出力交流電流に変換する。

電圧中間回路形コンバータ（又は直流電圧中間回路形コンバータ）の場合、インバータが印加電圧にて動作し、中間回路は一般に並列接続されたコンデンサを有する。電流中間回路形コンバータの場合にはインバータが印加電流にて動作し、中間回路は一般に直列接続されたインダクタンスを有する。

この種のコンバータは、一般に可制御半導体スイッチング素子を有する。電圧中間回路形コンバータは、両方向に通流可能でありかつ一方の方向において電圧を受け入れ又は阻止できる半導体スイッチを必要とする。このことを、基本的にはユニポーラＭＯＳＦＥＴが達成する。しかし高い動作電圧の場合には、ＭＯＳＦＥＴに比べて低い順方向電圧降下および高い阻止能力の故に、バイポーラパワー素子、特にバイポーラトランジスタ、ＩＧＢＴ、ＧＴＯが使用され、或いはＩＧＣＴも使用される。

上述のバイポーラパワー素子は電流を一方向にのみ導く。バイポーラ半導体スイッチング素子は、異なった方向に電流を導き得るフリーホイールダイオードを逆並列に、即ち半導体スイッチング素子の導通方向に対し逆方向に並列接続してなる。フリーホイールダイオードとして、従来ＰＩＮダイオード、低電圧の場合にはＳｉ系のダイオードそして高電圧用にはＳｉＣ系のダイオードが使用されてきた。

しかしフリーホイールダイオードの逆回復特性が、半導体スイッチの許容ターンオン速度を制限する。ダイオードが電圧を受け入れる前に、蓄積電荷を除去せねばならない。これが、ダイオードや半導体スイッチにおいて損失電力を生じさせる。１７００Ｖ以上の阻止電圧を持つ所謂「高阻止」素子の場合、ターンオン損失が全体のスイッチング損失、従ってコンバータの可能なスイッチング周波数および出力電流の決定に強く影響する。

従って、フリーホイールダイオードの設計時、低い順方向電圧降下（高い蓄積電荷につながる）と、低いスイッチング損失（高い順方向電圧降下につながる小さい蓄積電荷）との間の妥協を図らねばならない。

低い蓄積電荷を低い順方向電圧降下につなげるべく、可制御ダイオードの使用が提案されている。

電圧中間回路形コンバータと無関係に、種々の種類のＭＯＳ制御ダイオード（ＭＣＤ）が、Schroeder、Dierk：“Elektrische Antriebe 3- Leistungs-elektronisch Bauelemente”、Springer-Verlag、Berlin、1996 373〜377頁から公知である。ここに記載された全てのＭＣＤにおいて、ＭＯＳ制御ヘッド、即ち半導体材料を介して絶縁されて取り付けられたゲート電極により、構成素子の２つの状態の間で切換が行なわれる。これらの状態は次のように特徴づけられる。
状態１：僅かな順方向導通抵抗、高い蓄積電荷、阻止能力あり
状態２：高い順方向導通抵抗、僅かな又は小さい蓄積電荷、阻止能力なしか、又は僅かの阻止能力しかない

状態１では、前記の全てのＭＣＤがＰＩＮダイオードのように振る舞う。即ち導通時に構成素子は良好に導通する。更に、阻止能力があり、導通方向から阻止方向への移行には高い蓄積電荷を除去せねばならない。

状態２では、上記のダイオードは、実施形態に応じて、ターンオンしたＭＯＳＦＥＴ又はショットキーダイオードのように振る舞い、導通時の導電度は状態１におけるよりも劣り、阻止能力は全くないか、又はショットキー接触の故に僅かしかなく、電流方向変化時に除去せねばならない蓄積電荷も全くないか、又は僅かしかない。

前記の全てのＭＣＤは、ゲート電圧の印加によってｐ又はｎドーピングされた半導体領域がｎ又はｐ伝導チャネルによって橋絡されるように構成されている。従って、ＭＣＤの切換は伝導チャンネルの形成および崩壊を生じさせる。そのため状態２においては、ｐｎ接合が代わりの電流経路によって「迂回」される。従って、ｐｎ接合は状態２では阻止能力がない。それ故、ＭＣＤの状態２は、全く阻止能力がないか、ショットキーダイオードのような特性の場合には僅かしか阻止能力がないことを特徴としている。

状態１は低い順方向導通抵抗を示すので、導通時にはこの状態に設定すべきである。阻止時にはＭＣＤは状態１にあるだけでよい。何故なら、状態２は阻止能力を全く持たないか、僅かしか持たず、従って電圧を全く受け入れないか、僅かしか受け入れないからである。勿論、ＭＣＤは電流方向の変化時、即ち導通状態から阻止状態への移行時には、状態２にあるべきである。何故なら、この状態は状態１と違って蓄積電荷を全く持たないか、僅かしか持たないからである。従って、電流方向の変化時、即ち導通状態から阻止状態への移行時には、ＭＣＤの最適な特性を得るため次のようにすべきである。即ち、ＭＣＤを先ず状態１におき、それから状態２へ切り換える。ここで電流方向の変化が起こり、しかる後に阻止を実現するために状態１への切換が起こる。

Q.Hang：“MOS-Controlled Diode- A New Class of Fast Switching Diode”、VPEC、1994 VPEC Seminar Proc.12^th Annual Power Electronics Seminar、Blacksburg、USA、Sep 11-13、1994も、ＭＯＳＦＥＴをダイオードとして使用することを提案している。この場合、導通状態においてゲートが遮断され、逆ダイオードが両極性伝導をもたらし、ｎ領域が電子−正孔プラズマで溢れ、順方向電圧降下は僅かである。逆回復前の適切な時機にゲートが投入される。このため逆ダイオードが橋絡され正孔の注入が遮断される。

蓄積された荷電粒子の除去後には順方向電圧降下は高いが、蓄積電荷は望みどおり非常に小さい。勿論、素子はこの状態では電圧を受け入れ得ない。従って、ダイオードが電圧を受け入れる前に、ゲートを再び遮断せねばならない。遮断は、極めて高い時間的精度でもって行なわねばならず、従ってこの構想は実用的でない。

D.Druecke、D.Silber：“Power Diode with Active Control of Emitter Efficiency”、Proceedings of the 13^th International Symposium on Power Semiconductor Devices ＆ Ics IPSD‘01は、既述のＭＣＤの代替として、高いアノード側エミッタ効率を持つダイオードと低いアノード側エミッタ効率を持つダイオードからなる並列構造を提案している。

低効率のダイオードは接続可能である。このダイオードが遮断されている際、電流が高効率のダイオードを介して流れ、順方向電圧降下は僅かである。低効率のダイオードを接続すると、そのｐｎ接合における僅かの拡散電圧は、電流が低効率のダイオードを介して流れ、蓄積電荷が減少するように機能する。この構想は、ダイオードが両状態において阻止能力を持つという利点を有する。

このダイオードは、勿論両状態においてＰＩＮダイオードとして動作するため、低い順方向電圧降下と高い順方向電圧降下との間における調整可能な差が左程大きくない。

従って、本発明の課題は、特に電圧中間回路形コンバータの実際の使用条件下で、高い信頼性をもって機能しかつ状態１と状態２との順方向電圧降下間に大きな比を達成するこの種の改善された半導体ダイオードを提供することにある。更に、相応の特性を持った電子部品と改善された電圧中間回路形コンバータを提供しようとするものである。

この課題は、第１の観点では請求項１の特徴を有する可制御半導体ダイオードにより解決され、第２の観点では請求項１３の特徴を有する電子部品により解決され、そして第３の観点では請求項１６の特徴を有する電圧中間回路形コンバータによって解決される。本発明思想の適切な発展形態は各々の従属請求項の対象である。

本発明によれば、可制御ダイオードが次の半導体装置によって実現される。即ち、パワーダイオードのｐｎ接合がショットキーダイオードとＭＯＳＦＥＴとからなる直列接続によって橋絡される半導体装置である。

半導体装置は、上側（ＭＯＳＦＥＴの場合はソース、ここではアノード）にｎ⁺領域が直接ではなくてショトキー接合を介して接続されていることで通常の縦形ＭＯＳＦＥＴと相違する。

導通時ＭＯＳゲートは遮断されている。ｐｎ^-ｎ⁺ダイオードが活性状態にあり、ｎドリフト領域は正孔と電子とで満ちている。逆回復前の適切な時機にＭＯＳＦＥＴを投入するとｐｎ接合が橋絡され、ダイオードがバイポーラ伝導からユニポーラ伝導へ移る。純粋なユニポーラ伝導又は弱いバイポーラ伝導はアノード側ｐ⁺領域の大きさで調整できる。

公知の装置と違って、この半導体装置は、ショトキーダイオードによって、ＭＯＳＦＥＴが導通した状態においてもなお阻止能力を示す。回路において対向するトランジスタが投入されてダイオードを通る電流が零を通過するや否や、ショットキーダイオードが阻止状態になる。ショットキーダイオードにおける電圧がＭＯＳＦＥＴの有効ゲート電圧を低減させる。それにより、ショットキーダイオードにおける上昇する電圧によってＭＯＳＦＥＴが阻止される。従って、ショットキーダイオードはパワー半導体装置の阻止電圧の小さい部分のみを受け入れさえすればよい。

次の表１は種々の構想の比較を示す。

本発明の枠内において、パワー半導体装置、特に電圧中間回路コンバータのフリーホイールダイオードとしての実施が有利である。

現在の半導体技術手段を有する本発明の構成が更に有利なので、ショットキーダイオード部分が、第１導電型の半導体基板内の、第１導電型と反対の第２の伝導型を有する第２領域内部の、第１の伝導型を有する第１領域の上に、第１の電極の分岐又は部分を有するという形態が望ましい。この際、特に第１の電極が半導体ダイオードのアノードであり、第１導電型がｎ伝導型であり、第２導電型がｐ伝導型であり、第２領域が第１領域よりも高くドーピングされている。

更に、ＭＯＳＦＥＴ部分が、第１導電型の半導体基板上に、これから絶縁層によって分離されかつ２つの互いに隔てられた第２導電型の第２領域と、この中で各々包囲された第１導電型の第３領域と横方向において部分的に重なり合うように配置されたゲート電極とを有する構成が有利である。この場合、第３領域は、特に各々第１領域よりも高くドーピングされている。

他の有利な構成では、第２電極（カソード）の全表面にわたり、互いにつながった第１導電型の第４領域が第１導電型の半導体基板内に形成されていて、該第４領域が半導体基板よりも高くドーピングされている。

これに対する代替形態では、第２電極（カソード）の全表面にわたり、第１導電型の多数の第４領域と、第２導電型の多数の第５領域とが規則的に配置され、ユニポーラ伝導からバイポーラ伝導への移行時に電極境界範囲からの正孔の流出が容易なように、第４および第５領域が半導体基板よりも高くドーピングされる。

更に、少なくとも第３領域、好ましくは第２領域および／又は第１領域もが、バスタブの形状を有するとよい。更に、ＭＯＳＦＥＴ構造のゲート電極は、プレーナ構造とトレンチ構造の何れかを有するとよい。これらの構成は、同様に提案する請求項１３による電子部品と関連して特に有意義である。更にこの電子部品の有利な構成では、少なくとも１つの第１様式のチップと、多数の遮断可能なパワー半導体をセルとして含む少なくとも１つの第２様式のチップとが一体化されている。

本発明の利点および有効性を、図に基づく以下の実施例の説明から明らかにする。

図１は、概略図にて、ｎ^-ドーピングされた半導体基板２内の半導体構成素子（可制御ダイオード）１を示し、半導体基板２の第１主表面の上に２つの互いに接続された第１の動作電極（アノード）３および４が設けられ、半導体基板の対向する主表面の上に第２の動作電極（カソード）５が設けられている。アノード３、４は各１つの副電極部分３Ａ、４Ａを持ち、アノード３、４の主部分の間には半導体基板２上に、この半導体基板から図示しない絶縁層によって分離されたゲート電極６が設けられている。

ゲート電極６の中央部分の下では元のドーピングを有する半導体基板２が第１主表面まで達しているのに対して、ゲート電極の周辺範囲の下方並びにアノード３、４の副電極３Ａ、４Ａの下側ではこれらの主表面に達するバスタブ状のｐ⁺伝導型の領域７又は８が設けられている。これらのバスタブ状領域７、８（以下において、第２領域とも呼ぶ）は副アノード３Ａ、４Ａと直接に接触する。

ｐ⁺ドーピングされた領域７、８内に、各々同様にバスタブ状に、ｎ⁺ドーピングされた他の半導体領域９、１０（以下では第３領域とも呼ぶ）が埋め込まれていて、この中にまたしても各１つの低ドーピングされたバスタブ状の同じ伝導型（ｎ^-）の領域１１又は１２が埋め込まれている。最後に述べた領域１１、１２（以下では第１領域とも呼ぶ）は、アノード３、４の主部分と直接に接触してショットキー接触を形成する。

ゲート電極５に隣接した半導体基板の第２主表面に、半導体基板と同じ伝導型であるが高ドーピング（ｎ⁺）のつながったドーピング層１３が形成されている。これを以下において第４領域とも呼ぶ。

上述のバスタブ状装置は、機能的に主要ダイオード構造のｐｎ接合に対し、２つのショットキーダイオード部分の並列回路を形成する。更に、一方におけるｎ^-ドーピングされた半導体基板２および（介在する絶縁層を有する）ｐ⁺ドーピングされた領域７、８に対して部分的に重なったカソード電極５の配置によって、ショットキーダイオード部分に対して直列にＭＯＳＦＥＴ部分が形成される。

図２は、図１のダイオード構造に対し若干変更した半導体構成素子１’の構造を示す。図１に示す上述の構造に対する唯一の相違は、第２の動作電極（カソード）５に隣接する半導体基板２の第２主表面に、互いにつながったｎ⁺ドーピング層１３を形成するのではなくて、交互に直接に互いに接するｎ⁺領域１３’とｐ⁺領域１４’を設けた点である。この構造は、バイポーラ伝導からユニポーラ伝導への移行時の、正孔の遮断を容易にする。

最後に図３は図１による装置の変化例を示し、この変化例ではプレーナ形ゲート電極構造からトレンチ構造へ移行している。

ここに示す半導体構成素子１”は、半導体基板１の第１主表面上に、３つの互いに接続された第１の動作電極（アノード）３、３’、３”を有し、第１のアノード３が、再び（図１の構造と同様に）半導体基板において境を接する（第１の）ドーピング領域に対しショットキー接触を形成している。このドーピング領域を図１と同様に符号１１で示す。

他のアノード３Ａ、３Ｂは、（同様に図１に依拠し）符号７および８で示すｐ⁺ドーピング領域に接触している。第２の動作電極（カソード）５に対し隣接する半導体領域は、図１の構成におけると同様に、符号１３を有するｎ⁺ドーピング層１３である。

２つの互いに接続されたゲート電極６Ａ、６Ｂが、トレンチ構造として垂直に第１の動作電極３Ａと３との間又は３と３Ｂとの間に、垂直な広がりにて第１の表面の中に挿入されていて、各々（上述の装置の全ての構成要素から区別すべく）１５Ａと１５Ｂで示す酸化膜により包囲されている。絶縁体で包囲されたゲート電極６Ａ、６Ｂは、ｐ⁺ドーピング領域７又は８と、アノード部分３の下側のｎ^-ドーピング領域１１、その下側に配置されたｎ⁺ドーピング領域９および他のｐ⁺ドーピング領域１６からなる層構造との間に配置されている。これらは、機能的に中央のショットキーダイオード構造に対して直列に接続されたＭＯＳＦＥＴ構造を形成する。

機能面において図１による構成と図３による構成との間に本質的な相違は存在しないので、具体的な構成は技術的な周辺条件に応じて確定できる。

本発明の構成はこれらの例に限定されないで、同様に専門的な取り扱いの枠内にある多数の変更が可能である。更に、従属請求項の特徴および示された実施例の全ての技術的に有意義な組み合わせが本発明の保護範囲内にあるものとみなすことができる。

本発明の第１の実施形態による集積構成におけるプレーナＭＯＳＦＥＴ構造での可制御半導体ダイオードの概略的な断面図 カソードに対する境界層の形成に関する第１の実施形態の部分変更の断面図 本発明の第２の実施形態による集積構成におけるプレーナＭＯＳＦＥＴ構造での可制御半導体ダイオードの概略的な断面図

符号の説明

１、１’、１” 半導体構成素子、２ 半導体基板、３、４ 第１の動作電極、５ 第２の動作電極、６ ゲート電極、７、８ 第２領域、９、１０ 第３領域、１１、１２ 第１領域、１３ 第４領域、１３’ 第４領域、１４’ 第５領域、１５ 酸化膜、１６ ｐ⁺ドーピングされた領域

Claims (17)

1. 少なくとも１つのｐｎ接合を有し、第１の状態と第２の状態との間で切換可能であり、かつ第２の状態が第１の状態に比べて高い順方向導通抵抗および小さい蓄積電荷を有する可制御半導体ダイオードにおいて、
   ショットキーダイオード部分とＭＯＳＦＥＴ部分とからなる直列接続を有し、該直列接続が前記ｐｎ接合を橋絡することを特徴とする可制御半導体ダイオード。
2. パワー半導体装置、特に電圧中間回路コンバータのフリーホイールダイオードとし使用されることを特徴とする請求項１記載の可制御半導体ダイオード。
3. ショットキーダイオード部分が、第１導電型の半導体基板（２）内における予め与えられた第１導電型と反対の第２導電型を有する第２領域（７、８）の内部における予め与えられた第１導電型を有する第１領域（１１、１２）の上に、第１の電極の分岐（３、４）を有することを特徴とする請求項１又は２記載の可制御半導体ダイオード。
4. 第１の電極が半導体ダイオードのアノードであり、第１導電型がｎ伝導型であり、第２導電型がｐ伝導型であり、第２領域（７、８）が第１領域（１１、１２）よりも高くドーピングされたことを特徴とする請求項３記載の可制御半導体ダイオード。
5. ＭＯＳＦＥＴ部分が、第１導電型の半導体基板（２）上に、これから絶縁層（１５Ａ、１５Ｂ）により分離されかつ２つの互いに隔てられた第２導電型の第２領域（７、８）とこの中において各々包囲された第１導電型の第３領域（９、１０）と横方向において部分的に重なり合うように配置されたゲート電極を有することを特徴とする請求項３又は４記載の可制御半導体ダイオード。
6. 第３領域（９、１０）が各々第１領域（１１、１２）よりも高くドーピングされたことを特徴とする請求項５記載の可制御半導体ダイオード。
7. 少なくとも第３領域（９、１０）が、バスタブの形状を有することを特徴とする請求項５又は６記載の可制御半導体ダイオード。
8. 第２電極（５）の全表面にわたり、互いにつながった第１導電型の第４領域（１３）が第１導電型の半導体基板（２）内に形成されていて、第４領域が半導体基板よりも高くドーピングされていることを特徴とする請求項１乃至７の１つに記載の可制御半導体ダイオード。
9. 第２電極（５）の全表面に、第１導電型の多数の第４領域（１３’）と、第２導電型の多数の第５領域（１４）とからなる規則的な配置が形成され、ユニポーラ伝導からバイポーラ伝導への移行時に電極境界範囲からの正孔の流出を容易すべく、第４および第５領域が半導体基板よりも高くドーピングされたことを特徴とする請求項１乃至７の１つに記載の可制御半導体ダイオード。
10. 第２電極（５）が半導体ダイオードのカソードとして作用することを特徴とする請求項８又は９記載の可制御半導体ダイオード。
11. ゲート電極がプレーナ構造を有することを特徴とする請求項５乃至１０の１つに記載の可制御半導体ダイオード。
12. ゲート電極（６Ａ、６Ｂ）がトレンチ構造を有することを特徴とする請求項５乃至１０の１つに記載の可制御半導体ダイオード。
13. 請求項３乃至１２の１つに記載の多数の可制御半導体ダイオードをセルとして含む少なくとも１つの第１様式の型を有する電子部品。
14. 多数の遮断可能なパワー半導体をセルとして含む少なくとも１つの第１様式のチップおよび少なくとも１つの第２様式のチップが組み込まれているモジュール容器を備えた請求項１３記載の電子部品。
15. １つ又は複数の第１様式のチップと１つ又は複数の第２様式のチップに加えて、第１様式のチップの可制御半導体ダイオードおよび／又は第２様式のチップの遮断可能なパワー半導体のための制御回路又は制御回路の一部がモジュール容器内に組み込まれたことを特徴とする請求項１３又は１４記載の電子部品。
16. 請求項１乃至１２の１つに記載の少なくとも１つの可制御半導体ダイオードおよび少なくとも１つの遮断可能なパワー半導体を含む電圧中間回路形コンバータ。
17. 可制御半導体ダイオード又は各可制御半導体ダイオードが遮断可能なパワー半導体のフリーホイールダイオードであることを特徴とする請求項１６記載の電圧中間回路形コンバータ。

Images