[go: up one dir, main page]

JP2008306113A - Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp - Google Patents

Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp Download PDF

Info

Publication number
JP2008306113A
JP2008306113A JP2007154014A JP2007154014A JP2008306113A JP 2008306113 A JP2008306113 A JP 2008306113A JP 2007154014 A JP2007154014 A JP 2007154014A JP 2007154014 A JP2007154014 A JP 2007154014A JP 2008306113 A JP2008306113 A JP 2008306113A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
layer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007154014A
Other languages
Japanese (ja)
Inventor
Hisayuki Miki
久幸 三木
Yasumasa Sasaki
保正 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007154014A priority Critical patent/JP2008306113A/en
Publication of JP2008306113A publication Critical patent/JP2008306113A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a group III nitride semiconductor and a method for manufacturing a group III nitride semiconductor light emitting element by which doping concentration of dopant elements in a crystal can be easily optimized and film formation is efficiently performed by using a sputtering method. <P>SOLUTION: In this method, a substrate 11 and a target containing Ga elements are arranged in a chamber, and the group III nitride semiconductor of single crystal to which a dopant has been added is formed on the substrate 11 by a reactive sputtering method. Dopant elements are arranged in a dopant vessel which is provided to the outside of the chamber and connected to the inside of the chamber. The dopant elements are vaporized in the dopant vessel and supplied into the chamber, to add the dopant to the group III nitride semiconductor. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、発光ダイオード(LED)、レーザダイオード(LD)、電子デバイス等に、好適に用いられ、一般式AlGaInN(0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1)で表されるIII族窒化物半導体の製造方法に関し、特に、ドーパントが添加されてなるIII族窒化物半導体層を形成するためのIII族窒化物半導体の製造方法、III族窒化物半導体発光素子の製造方法、及びIII族窒化物半導体発光素子、並びにランプに関する。 The present invention is a light emitting diode (LED), a laser diode (LD), a electronic device, etc., suitably used, formula Al a Ga b In c N ( 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ In particular, a method for producing a group III nitride semiconductor for forming a group III nitride semiconductor layer to which a dopant is added, relating to a method for producing a group III nitride semiconductor represented by c ≦ 1, a + b + c = 1), The present invention relates to a group III nitride semiconductor light emitting device manufacturing method, a group III nitride semiconductor light emitting device, and a lamp.

III族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード(LED)やレーザダイオード(LD)等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、III族窒化物半導体は、従来のIII−V族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。   Group III nitride semiconductors have a direct transition type band gap of energy corresponding to the range from visible light to ultraviolet light, and are excellent in luminous efficiency. Therefore, light emitting diodes (LEDs) and laser diodes (LDs) It is commercialized as a semiconductor light emitting device such as, and is used in various applications. Even when used in an electronic device, the group III nitride semiconductor has a potential for obtaining superior characteristics as compared with the case of using a conventional group III-V compound semiconductor.

このようなIII族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長(MOCVD)法によって製造されている。MOCVD法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
また、従来、III族窒化物半導体の単結晶ウェーハは市販されておらず、III族窒化物半導体としては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。
Such group III nitride semiconductors are generally manufactured by metal organic chemical vapor deposition (MOCVD) using trimethylgallium, trimethylaluminum and ammonia as raw materials. The MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas and transported to the substrate surface, and the raw material is decomposed by reaction with a heated substrate to grow crystals.
Conventionally, group III nitride semiconductor single crystal wafers are not commercially available, and group III nitride semiconductors are generally obtained by growing crystals on single crystal wafers of different materials.

一方、III族窒化物半導体結晶をスパッタによって製造する研究も行われており、例えば、高抵抗のGaNを積層することを目的とし、サファイア基板上に、スパッタ法によってGaNを直接成膜する方法が提案されている(例えば、特許文献1)。スパッタ法を用いてGaNを成膜する場合、設備が安価で済むことや、工程が安定化する等の利点がある。
また、Nガスを用いた高周波マグネトロンスパッタリングにより、Siの(100)面、及びAlの(0001)面上にGaN層を成膜する方法が提案されている(例えば、非特許文献1)。
On the other hand, research for producing a group III nitride semiconductor crystal by sputtering has also been conducted. For example, a method of directly forming a GaN film on a sapphire substrate by a sputtering method for the purpose of stacking high-resistance GaN. It has been proposed (for example, Patent Document 1). In the case of forming a GaN film by using the sputtering method, there are advantages such as low cost of equipment and stabilization of the process.
In addition, a method of forming a GaN layer on a Si (100) plane and an Al 2 O 3 (0001) plane by high-frequency magnetron sputtering using N 2 gas has been proposed (for example, non-patent literature). 1).

また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてGaN層を成膜する方法が提案されている(例えば、非特許文献2)。   Further, a method has been proposed in which a GaN layer is formed using an apparatus in which a cathode and a solid target face each other and a mesh is placed between the substrate and the target (for example, Non-Patent Document 2).

また、上述のようなIII族窒化物化合物半導体の結晶からなる層を成膜するに際し、導電性を制御する目的で、SiやMg等のドーパント元素を添加する技術が求められるが、スパッタ法を用いてGaN膜中へのドーピングを行なった実験結果についても報告例がある(例えば、非特許文献3)。しかしながら、この非特許文献3には具体的なドーピング方法は記載されておらず、第三者が追実験を行なうことは不可能である。
特開昭60−039819号公報 牛玖 由紀子(Y.USHIKU)他、「21世紀連合シンポジウム論文集」、Vol.2nd、p295(2003)、 ティー・キクマ(T.Kikuma)他、「バキューム(Vacuum)」、Vol.66、P233(2002) 応用物理学会編「第66回応用物理学会」パンフレット、7a−N−6(2005年秋)、p248
In addition, when a layer made of a crystal of a group III nitride compound semiconductor as described above is formed, a technique for adding a dopant element such as Si or Mg is required for the purpose of controlling conductivity. There is also a report example of the experimental results of doping into the GaN film using it (for example, Non-Patent Document 3). However, this Non-Patent Document 3 does not describe a specific doping method, and it is impossible for a third party to perform additional experiments.
JP 60-039819 A Yukiko Ushibuchi (Y. USHIKU) et al., “Proceedings of the 21st Century Union Symposium”, Vol. 2nd, p295 (2003), T. Kikuma et al., “Vacuum”, Vol. 66, P233 (2002) “The 66th Japan Society of Applied Physics” pamphlet, 7a-N-6 (Autumn 2005), p248

上記特許文献1及び非特許文献1〜3に記載されたような、従来のスパッタ法を用いてドーパント元素が添加されたGaNからなる結晶を成膜する場合、ドーピング濃度を微調整することが困難であるという問題がある。
このため、スパッタ法を用いてGaNの結晶を成膜する際に、Ga元素が含有されるターゲットとドーパントとの混合バランスを容易に最適化でき、良好な特性を有するIII族窒化物半導体の層を、高効率で安定して基板上に成膜することが可能な方法が望まれていた。
When forming a film of GaN doped with a dopant element using a conventional sputtering method as described in Patent Document 1 and Non-Patent Documents 1 to 3, it is difficult to finely adjust the doping concentration. There is a problem that.
For this reason, when forming a GaN crystal using a sputtering method, the group balance of the group III nitride semiconductor that can easily optimize the mixing balance between the Ga element-containing target and the dopant and has good characteristics There has been a demand for a method capable of forming a film on a substrate with high efficiency and stability.

本発明は上記課題に鑑みてなされたものであり、III族窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、スパッタ法を用いて効率よく成膜することができるIII族窒化物半導体の製造方法、及びIII族窒化物半導体発光素子の製造方法を提供することを目的とする。
さらに、上記の製造方法で得られ、発光特性に優れたIII族窒化物半導体発光素子並びにランプを提供することを目的とする。
The present invention has been made in view of the above problems, and the doping concentration of the dopant element in the crystal of the group III nitride semiconductor can be easily optimized, and the group III can be efficiently formed using a sputtering method. It is an object of the present invention to provide a method for manufacturing a nitride semiconductor and a method for manufacturing a group III nitride semiconductor light emitting device.
Furthermore, it aims at providing the group III nitride semiconductor light-emitting device and lamp which were obtained with said manufacturing method and were excellent in the light emission characteristic.

本発明者等は、上記問題を解決するために鋭意検討した結果、III族窒化物半導体を形成する際、ドーパント元素を気化してチャンバ内に供給することにより、Ga元素が含有されるターゲットとドーパントとの混合バランスを容易に制御することができ、結晶性の良好なIII族窒化物半導体を、高効率で安定して基板上に成膜できることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
As a result of diligent investigations to solve the above problems, the inventors of the present invention, when forming a group III nitride semiconductor, by vaporizing the dopant element and supplying it into the chamber, The present inventors have found that a group III nitride semiconductor having a good crystallinity can be easily controlled on a substrate by mixing the dopant with the dopant easily and stably and highly efficiently.
That is, the present invention relates to the following.

[1] チャンバ内に基板及びGa元素を含有するターゲットを配置し、前記基板上にドーパントが添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成するIII族窒化物半導体の製造方法であって、前記チャンバの外部に設けられ、該チャンバの内部と連通されたドーパント容器内にドーパント元素を配置し、該ドーパント元素を前記ドーパント容器内で気化してチャンバ内に供給することにより、前記III族窒化物半導体に前記ドーパントを添加することを特徴とするIII族窒化物半導体の製造方法。
[2] 前記ドーパント容器内に配された前記ドーパント元素を加熱することにより、該ドーパント元素を気化してチャンバ内に供給することを特徴とする[1]に記載のIII族窒化物半導体の製造方法。
[3] 前記ドーパント容器と前記チャンバとの間に流量制御手段を設けることにより、前記ドーパント容器で気化されたドーパント元素の、前記チャンバ内への供給量を調整することを特徴とする[1]又は[2]に記載のIII族窒化物半導体の製造方法。
[1] Manufacture of a group III nitride semiconductor in which a substrate and a target containing Ga element are arranged in a chamber, and a single crystal group III nitride semiconductor doped with a dopant is formed on the substrate by a reactive sputtering method. A method comprising: disposing a dopant element in a dopant container provided outside the chamber and communicating with the interior of the chamber; and vaporizing the dopant element in the dopant container and supplying the dopant element into the chamber A method for producing a group III nitride semiconductor, comprising adding the dopant to the group III nitride semiconductor.
[2] The group III nitride semiconductor production according to [1], wherein the dopant element disposed in the dopant container is heated to vaporize the dopant element and supply it to the chamber. Method.
[3] The flow rate control means is provided between the dopant container and the chamber to adjust the supply amount of the dopant element vaporized in the dopant container into the chamber [1] Or the manufacturing method of the group III nitride semiconductor as described in [2].

[4] 前記III族窒化物半導体を形成する際の前記チャンバ内の雰囲気が、窒素原子含有ガスが20〜80%の範囲で含有され、残部が少なくとも不活性ガスを含有するガス雰囲気とされていることを特徴とする[1]〜[3]の何れかに記載のIII族窒化物半導体の製造方法。
[5] 前記チャンバ内のガス雰囲気中に存在する窒素原子含有ガスが窒素ガス(N)とされ、前記不活性ガスがアルゴンガス(Ar)とされていることを特徴とする[4]に記載のIII族窒化物半導体の製造方法。
[6] 前記III族窒化物半導体を形成する際の、前記基板の温度が600℃〜1050℃の範囲とされていることを特徴とする[1]〜[5]の何れかに記載のIII族窒化物半導体の製造方法。
[4] The atmosphere in the chamber at the time of forming the group III nitride semiconductor is a gas atmosphere containing a nitrogen atom-containing gas in a range of 20 to 80% and the balance containing at least an inert gas. The method for producing a group III nitride semiconductor according to any one of [1] to [3], wherein:
[5] According to [4], the nitrogen atom-containing gas present in the gas atmosphere in the chamber is nitrogen gas (N 2 ), and the inert gas is argon gas (Ar). The manufacturing method of the group III nitride semiconductor of description.
[6] The temperature according to any one of [1] to [5], wherein the temperature of the substrate when forming the group III nitride semiconductor is in the range of 600 ° C. to 1050 ° C. A method for producing a group nitride semiconductor.

[7] 前記ドーパント元素がドナー不純物からなることを特徴とする[1]〜[6]の何れかに記載のIII族窒化物半導体の製造方法。
[8] 前記ドナー不純物がシリコン(Si)元素であることを特徴とする[7]に記載のIII族窒化物半導体の製造方法。
[9] 前記III族窒化物半導体を形成する際の、前記チャンバ内における雰囲気ガス中のGa元素とSi元素との比が、1:0.0001〜1:0.00001の範囲とされていることを特徴とする[8]に記載のIII族窒化物半導体の製造方法。
[7] The method for producing a group III nitride semiconductor according to any one of [1] to [6], wherein the dopant element includes a donor impurity.
[8] The method for producing a group III nitride semiconductor according to [7], wherein the donor impurity is a silicon (Si) element.
[9] The ratio of the Ga element and the Si element in the atmospheric gas in the chamber when forming the group III nitride semiconductor is in the range of 1: 0.0001 to 1: 0.00001. The method for producing a group III nitride semiconductor according to [8], wherein

[10] 前記ドーパント元素がアクセプター不純物からなることを特徴とする[1]〜[6]の何れかに記載のIII族窒化物半導体の製造方法。
[11] 前記アクセプター不純物がマグネシウム(Mg)元素であることを特徴とする[10]に記載のIII族窒化物半導体の製造方法。
[12] 前記III族窒化物半導体を形成する際の、前記チャンバ内における雰囲気ガス中のGa元素とMg元素との比が、1:0.01〜1:0.0001の範囲とされていることを特徴とする[11]に記載のIII族窒化物半導体の製造方法。
[10] The method for producing a group III nitride semiconductor according to any one of [1] to [6], wherein the dopant element includes an acceptor impurity.
[11] The method for producing a group III nitride semiconductor according to [10], wherein the acceptor impurity is a magnesium (Mg) element.
[12] The ratio of Ga element to Mg element in the atmospheric gas in the chamber when forming the group III nitride semiconductor is in the range of 1: 0.01 to 1: 0.0001. [11] The method for producing a group III nitride semiconductor according to [11].

[13] III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が順に積層された半導体層を備え、前記n型半導体層の少なくとも一部がドナー不純物の添加された単結晶のIII族窒化物半導体からなり、前記p型半導体層の少なくとも一部がアクセプター不純物の添加された単結晶のIII族窒化物半導体からなるIII族窒化物半導体発光素子の製造方法であって、前記n型半導体層の少なくとも一部を、上記[7]〜[9]の何れかに記載のIII族窒化物半導体の製造方法によって形成する工程、及び/又は、前記p型半導体層の少なくとも一部を、上記[10]〜[12]の何れかに記載のIII族窒化物半導体の製造方法によって形成する工程、が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。
[14] 上記[13]に記載の製造方法で得られるIII族窒化物半導体発光素子。
[15] 上記[14]に記載のIII族窒化物半導体発光素子が用いられてなるランプ。
[13] A semiconductor layer in which an n-type semiconductor layer made of a group III nitride semiconductor, a light emitting layer, and a p-type semiconductor layer are sequentially stacked, and at least part of the n-type semiconductor layer is a single layer doped with a donor impurity. A method for producing a group III nitride semiconductor light-emitting device comprising a crystalline group III nitride semiconductor, wherein at least part of the p-type semiconductor layer comprises a single crystal group III nitride semiconductor to which an acceptor impurity is added, A step of forming at least a part of the n-type semiconductor layer by the method for producing a group III nitride semiconductor according to any one of [7] to [9] and / or at least one of the p-type semiconductor layers; A group is formed by the method for producing a group III nitride semiconductor according to any one of the above [10] to [12]. Manufacturing method of optical element.
[14] A group III nitride semiconductor light-emitting device obtained by the production method according to [13].
[15] A lamp comprising the group III nitride semiconductor light-emitting device according to [14].

本発明のIII族窒化物半導体の製造方法によれば、ドーパントが添加された単結晶のIII族窒化物半導体を反応性スパッタ法で成膜する際、チャンバの外部に設けられ、該チャンバの内部と連通されたドーパント容器内にドーパント元素を配置し、該ドーパント元素をドーパント容器内で気化してチャンバ内に供給することにより、III族窒化物半導体にドーパントを添加する方法としたので、Ga元素が含有されるターゲットとドーパントとの混合バランスを容易に制御することができる。これにより、成膜するIII族窒化物半導体のドーパント濃度を容易に制御することができるので、導電性が目的特性に合わせて最適に制御され、且つ、結晶性の良好なIII族窒化物半導体を、高効率で安定して基板上に成膜することが可能となる。   According to the method for producing a group III nitride semiconductor of the present invention, when a single crystal group III nitride semiconductor to which a dopant is added is formed by reactive sputtering, the film is provided outside the chamber. Since the dopant element is disposed in a dopant container communicated with the gas, and the dopant element is vaporized in the dopant container and supplied into the chamber, thereby adding the dopant to the group III nitride semiconductor. It is possible to easily control the mixing balance between the target containing the dopant and the dopant. This makes it possible to easily control the dopant concentration of the group III nitride semiconductor to be formed, so that the conductivity is optimally controlled according to the target characteristics and the group III nitride semiconductor having good crystallinity can be obtained. It is possible to form a film on the substrate with high efficiency and stability.

また、本発明のIII族窒化物半導体発光素子の製造方法によれば、p型半導体層、及び/又は、n型半導体層の少なくとも一部が、上記製造方法により、ドーパントが添加された単結晶のIII族窒化物半導体から形成する方法とされているので、導電性の制御された結晶性の良好なIII族窒化物半導体からなる層を備え、優れた発光特性を有するIII族窒化物半導体発光素子が得られる。   In addition, according to the method for manufacturing a group III nitride semiconductor light emitting device of the present invention, at least part of the p-type semiconductor layer and / or the n-type semiconductor layer is a single crystal to which a dopant is added by the above-described manufacturing method. Group III nitride semiconductor light-emitting device comprising a layer made of a group III nitride semiconductor with controlled conductivity and good crystallinity and having excellent light emission characteristics An element is obtained.

以下に、本発明に係るIII族窒化物半導体の製造方法、III族窒化物半導体発光素子の製造方法、及びIII族窒化物半導体発光素子、並びにランプの一実施形態について、図1〜5を適宜参照しながら説明する。   FIG. 1 to FIG. 5 are appropriately described below for a group III nitride semiconductor manufacturing method, a group III nitride semiconductor light emitting device manufacturing method, a group III nitride semiconductor light emitting device, and a lamp according to an embodiment of the present invention. The description will be given with reference.

[III族窒化物半導体の製造方法]
本実施形態のIII族窒化物半導体の製造方法は、チャンバ41(図5を参照)内に基板11(図1〜3を参照)及びGa元素を含有するターゲット47(図5を参照)を配置し、基板11上にドーパントが添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成する方法であり、チャンバ41の外部に設けられ、該チャンバ41の内部と連通されたドーパント容器50内にドーパント元素51を配置し、該ドーパント元素51をドーパント容器50内で気化してチャンバ41内に供給することにより、III族窒化物半導体にドーパントを添加する方法である。
[Method for Producing Group III Nitride Semiconductor]
In the method for manufacturing a group III nitride semiconductor according to this embodiment, a substrate 11 (see FIGS. 1 to 3) and a target 47 (see FIG. 5) containing a Ga element are arranged in a chamber 41 (see FIG. 5). In this method, a single crystal group III nitride semiconductor doped with a dopant is formed on the substrate 11 by a reactive sputtering method. The dopant container is provided outside the chamber 41 and communicates with the inside of the chamber 41. In this method, the dopant element 51 is disposed in the chamber 50, and the dopant element 51 is vaporized in the dopant container 50 and supplied into the chamber 41, thereby adding the dopant to the group III nitride semiconductor.

<半導体の積層構造>
図1は、本発明に係るIII族窒化物半導体の製造方法の一例を説明するための図であり、基板上にIII族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。図1に示す積層半導体10は、基板11上にIII族窒化物化合物からなるバッファ層12が積層され、該バッファ層12上に、n型半導体層14、発光層15、及びp型半導体層16が順次積層されてなる半導体層20が形成されている。
本実施形態のp型半導体層16は、アクセプター不純物が添加された単結晶のIII族窒化物半導体からなり、詳細を後述する本発明のIII族窒化物半導体の製造方法によって形成されるものである。
以下、本実施形態のIII族窒化物半導体の積層構造について詳述する。
<Semiconductor laminated structure>
FIG. 1 is a diagram for explaining an example of a method for producing a group III nitride semiconductor according to the present invention, and is a schematic cross-sectional view showing an example of a stacked semiconductor in which a group III nitride semiconductor is formed on a substrate. . In the laminated semiconductor 10 shown in FIG. 1, a buffer layer 12 made of a group III nitride compound is laminated on a substrate 11, and an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 are formed on the buffer layer 12. A semiconductor layer 20 is sequentially formed.
The p-type semiconductor layer 16 of the present embodiment is made of a single crystal group III nitride semiconductor to which an acceptor impurity is added, and is formed by the group III nitride semiconductor manufacturing method of the present invention, which will be described in detail later. .
Hereinafter, the laminated structure of the group III nitride semiconductor of this embodiment will be described in detail.

『基板』
本実施形態において、基板11に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。この中でも、サファイア、SiC等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なIII族窒化物半導体を積層できる点で好ましい。
また、基板の大きさとしては、通常は直径2インチ程度のものが用いられるが、本発明のIII族窒化物半導体では、直径4〜6インチの基板を使用することも可能である。
"substrate"
In the present embodiment, the material that can be used for the substrate 11 is not particularly limited as long as it is a substrate material on which a group III nitride semiconductor crystal is epitaxially grown on the surface, and various materials can be selected and used. For example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide Lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum and the like. Among these, it is preferable to use a material having a hexagonal crystal structure such as sapphire or SiC for the substrate because a group III nitride semiconductor having good crystallinity can be stacked.
In addition, as the size of the substrate, a substrate having a diameter of about 2 inches is usually used. However, in the group III nitride semiconductor of the present invention, a substrate having a diameter of 4 to 6 inches can be used.

なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用する方法で後述のn型半導体層を構成する下地層を成膜することにより、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板11にダメージを与えることなく基板上への各層の成膜が可能である。   In addition, while forming a buffer layer without using ammonia, and forming a base layer constituting an n-type semiconductor layer described later by a method using ammonia, the substrate material is formed into ammonia at a high temperature. When an oxide substrate or a metal substrate that is known to cause chemical modification by contact is used, the buffer layer of this embodiment functions as a coating layer, so that chemical modification of the substrate is performed. It is effective in preventing. In general, since the sputtering method can keep the substrate temperature low, even when a substrate made of a material that decomposes at a high temperature is used, the substrate 11 is not damaged. These layers can be formed.

『バッファ層』
本実施形態の積層半導体10は、基板11上に、金属原料とV族元素を含んだガスとがプラズマで活性化されて反応することにより、III族窒化物化合物からなるバッファ層12が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
"Buffer layer"
In the laminated semiconductor 10 of this embodiment, a buffer layer 12 made of a group III nitride compound is formed on a substrate 11 by reacting a metal raw material and a gas containing a group V element by being activated by plasma. Has been. A film formed by a method using a plasma metal raw material as in this embodiment has an effect that alignment is easily obtained.

このようなバッファ層をなすIII族窒化物化合物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、III族窒化物化合物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。   The group III nitride compound crystal forming such a buffer layer has a hexagonal crystal structure, and can be formed into a single crystal film by controlling the film formation conditions. Further, the group III nitride compound crystal can be formed into a columnar crystal having a texture based on a hexagonal column by controlling the film forming conditions. Note that the columnar crystal described here is a crystal which is separated by forming a crystal grain boundary between adjacent crystal grains, and is itself a columnar shape as a longitudinal sectional shape.

バッファ層12は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、III族窒化物化合物の結晶は、六方晶系の結晶を有し、六角柱を基本とした組織を形成する。III族窒化物化合物の結晶は、成膜等の条件を制御することにより、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層12を基板11上に成膜した場合、バッファ層12のバッファ機能が有効に作用するため、その上に成膜されるIII族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。   The buffer layer 12 preferably has a single crystal structure from the viewpoint of the buffer function. As described above, the crystal of the group III nitride compound has a hexagonal crystal and forms a structure based on a hexagonal column. The crystal of the group III nitride compound can be formed as a crystal grown in the in-plane direction by controlling conditions such as film formation. When the buffer layer 12 having such a single crystal structure is formed on the substrate 11, the buffer function of the buffer layer 12 effectively acts. Therefore, the group III nitride semiconductor layer formed thereon is A crystal film having good orientation and crystallinity is obtained.

バッファ層12の膜厚は、20〜80nmの範囲とされていることが好ましい。バッファ層12の膜厚をこの範囲とすることにより、良好な配向性を有し、また、バッファ層12上にIII族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層12が得られる。
バッファ層12の膜厚が20nm未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、80nmを超える膜厚でバッファ層12を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
The thickness of the buffer layer 12 is preferably in the range of 20 to 80 nm. By setting the film thickness of the buffer layer 12 in this range, it has good orientation and functions effectively as a coating layer when each layer made of a group III nitride semiconductor is formed on the buffer layer 12. The buffer layer 12 is obtained.
If the thickness of the buffer layer 12 is less than 20 nm, the above-described function as a coat layer may not be sufficient. Further, when the buffer layer 12 is formed with a film thickness exceeding 80 nm, the film forming process time becomes long despite the change in the function as the coat layer, and the productivity may be lowered.

バッファ層12は、Alを含有する組成とされていることが好ましい。バッファ層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。
また、バッファ層12を、Alを含んだ組成とした場合、中でも、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。また、バッファ層12は、AlNからなる構成とすることがより好ましい。
It is preferable that the buffer layer 12 has a composition containing Al. As a material constituting the buffer layer 12, any material can be used as long as it is a group III nitride semiconductor represented by the general formula AlGaInN. Furthermore, as V group, it is good also as a structure containing As and P.
Further, when the buffer layer 12 has a composition containing Al, it is preferable to use GaAlN. In this case, the composition of Al is preferably set to 50% or more. The buffer layer 12 is more preferably made of AlN.

また、バッファ層12を構成する材料としては、III族窒化物半導体と同じ結晶構造を有するものであれば、どのような材料でも用いることができるが、格子の長さが後述の下地層を構成するIII族窒化物半導体に近いものが好ましく、特に周期表のIIIa族元素の窒化物が好適である。   Any material can be used for the buffer layer 12 as long as it has the same crystal structure as that of the group III nitride semiconductor. However, the length of the lattice constitutes the underlayer described later. A group close to a group III nitride semiconductor is preferable, and a group IIIa element nitride of the periodic table is particularly preferable.

『半導体層』
図1に示すように、本実施形態の積層半導体10は、基板11上に、上述のようなバッファ層12を介して、III族窒化物系半導体からなり、n型半導体層14、発光層15及びp型半導体層16から構成される半導体層20が積層されてなる。また、図示例の積層半導体10は、n型半導体層14に備えられた下地層14aがバッファ層12上に積層されている。
"Semiconductor layer"
As shown in FIG. 1, the laminated semiconductor 10 of the present embodiment is made of a group III nitride semiconductor on a substrate 11 via the buffer layer 12 as described above, and includes an n-type semiconductor layer 14 and a light emitting layer 15. And the semiconductor layer 20 comprised from the p-type semiconductor layer 16 is laminated | stacked. Further, in the illustrated stacked semiconductor 10, the base layer 14 a provided in the n-type semiconductor layer 14 is stacked on the buffer layer 12.

III族窒化物半導体としては、例えば、一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。 The group III nitride semiconductor, for example, and by the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1, X + Y + Z = 1. Symbol M represents a group V element different from nitrogen (N), and 0 ≦ A <1.) Many gallium nitride-based compound semiconductors are known. and the general formula Al X Ga Y in Z N 1 -a M a (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1 , including the gallium compound semiconductor, X + Y + Z = 1 . symbol M nitrogen A gallium nitride-based compound semiconductor represented by (V) represents another group V element and 0 ≦ A <1) can be used without any limitation.

窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。   Gallium nitride compound semiconductors can contain other group III elements in addition to Al, Ga, and In, and contain elements such as Ge, Si, Mg, Ca, Zn, Be, P, and As as necessary. You can also Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.

「n型半導体層」
n型半導体層14は、通常、前記バッファ層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層、及び/又は、n型クラッド層を兼ねることも可能である。
"N-type semiconductor layer"
The n-type semiconductor layer 14 is usually laminated on the buffer layer 12, and is composed of a base layer 14a, an n-type contact layer 14b, and an n-type cladding layer 14c. The n-type contact layer can also serve as an underlayer and / or an n-type cladding layer, but the underlayer can also serve as an n-type contact layer and / or an n-type cladding layer. It is.

{下地層}
本実施形態の下地層14aはIII族窒化物半導体からなり、従来公知のMOCVD法によってバッファ層12上に積層して成膜される。
下地層14aの材料としては、必ずしも基板11上に成膜されたバッファ層12と同じである必要はなく、異なる材料を用いても構わないが、AlGa1―yN層(0≦y≦1、好ましくは0≦y≦0.5、さらに好ましくは0≦y≦0.1)から構成されることが好ましい。
{Underlayer}
The underlayer 14a of this embodiment is made of a group III nitride semiconductor, and is deposited on the buffer layer 12 by a conventionally known MOCVD method.
The material of the underlayer 14a is not necessarily the same as that of the buffer layer 12 formed on the substrate 11, and a different material may be used, but an Al y Ga 1-y N layer (0 ≦ y ≦ 1, preferably 0 ≦ y ≦ 0.5, more preferably 0 ≦ y ≦ 0.1).

基板上にIII族窒化物半導体からなる各層を成膜する場合、例えば、サファイアからなる基板の(0001)C面上に、スパッタ法でIII族窒化物半導体の単結晶を直接形成することは、基板とIII族窒化物半導体の格子定数の違いから困難である。そこで、本発明では、バッファ層12上に、単結晶のIII族窒化物半導体からなる下地層14aを予め形成する。単結晶の下地層14aの上には、結晶性の良好なIII族窒化物半導体の単結晶層を容易にスパッタ法により形成することができるため、ドーパントを添加して導電性を制御したIII族窒化物半導体が得られやすくなる。   When forming each layer made of a group III nitride semiconductor on a substrate, for example, directly forming a group III nitride semiconductor single crystal by sputtering on the (0001) C surface of a substrate made of sapphire, This is difficult due to the difference in lattice constant between the substrate and the group III nitride semiconductor. Therefore, in the present invention, the base layer 14 a made of a single crystal group III nitride semiconductor is formed in advance on the buffer layer 12. Since a single crystal layer of a group III nitride semiconductor having good crystallinity can be easily formed on the single crystal base layer 14a by a sputtering method, a group III whose conductivity is controlled by adding a dopant is added. A nitride semiconductor is easily obtained.

下地層14aに用いる材料としては、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が用いられ、特に、AlGaN、又はGaNを好適に用いることができる。
また、バッファ層12をAlNからなる柱状結晶の集合体として形成した場合には、下地層14aがバッファ層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、このような材料としても上記Gaを含むGaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNが好適である。
As a material used for the underlayer 14a, a group III nitride compound containing Ga, that is, a GaN-based compound semiconductor is used, and in particular, AlGaN or GaN can be preferably used.
When the buffer layer 12 is formed as an aggregate of columnar crystals made of AlN, it is necessary to loop dislocations by migration so that the underlying layer 14a does not inherit the crystallinity of the buffer layer 12 as it is. Examples of such a material include the GaN-based compound semiconductor containing Ga, and AlGaN or GaN is particularly preferable.

下地層14aの膜厚は、0.1〜8μmの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、0.1〜2μmの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。   The film thickness of the underlayer 14a is preferably in the range of 0.1 to 8 μm from the viewpoint of obtaining an underlayer with good crystallinity, and in the range of 0.1 to 2 μm is required for film formation. It is more preferable in that the process time can be shortened and productivity is improved.

下地層14aは、必要に応じて、ドナー不純物(n型不純物)が1×1017〜1×1019/cmの範囲内でドープされた構成としても良いが、アンドープ(<1×1017/cm)の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板11が導電性である場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板11に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となるので好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
The underlayer 14a may be configured such that a donor impurity (n-type impurity) is doped in the range of 1 × 10 17 to 1 × 10 19 / cm 3 as necessary, but is undoped (<1 × 10 17 / Cm 3 ), and undoped is preferable in that good crystallinity can be maintained.
In the case where the substrate 11 is conductive, electrodes can be formed above and below the light emitting element by doping the base layer 14a with a dopant to make it conductive. On the other hand, when an insulating material is used for the substrate 11, a chip structure is provided in which the positive electrode and the negative electrode are provided on the same surface of the light emitting element. It is preferable to improve the crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably Si and Ge are mentioned.

{n型コンタクト層}
本実施形態のn型コンタクト層14bはIII族窒化物半導体からなり、スパッタ法によって下地層14a上に積層して成膜される。
n型コンタクト層14bとしては、下地層14aと同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。また、上述したように、n型コンタクト層14bは、下地層を兼ねた構成とすることもできる。
{N-type contact layer}
The n-type contact layer 14b of the present embodiment is made of a group III nitride semiconductor, and is deposited on the base layer 14a by sputtering.
As the n-type contact layer 14b, an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, and more preferably 0 ≦ x ≦ 0.1) as in the base layer 14a. It is preferable that it is comprised. Further, the n-type impurity is preferably doped, and the n-type impurity is contained at a concentration of 1 × 10 17 to 1 × 10 19 / cm 3 , preferably 1 × 10 18 to 1 × 10 19 / cm 3. In view of maintaining good ohmic contact with the negative electrode, suppressing crack generation, and maintaining good crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge. The growth temperature is the same as that of the underlayer. Further, as described above, the n-type contact layer 14b can also be configured to serve also as a base layer.

下地層14a及びn型コンタクト層14bを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1〜20μm、好ましくは0.5〜15μm、さらに好ましくは1〜12μmの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。   The gallium nitride-based compound semiconductor constituting the underlayer 14a and the n-type contact layer 14b preferably has the same composition, and the total film thickness thereof is 0.1 to 20 μm, preferably 0.5 to 15 μm, more preferably It is preferable to set in the range of 1 to 12 μm. When the film thickness is within this range, the crystallinity of the semiconductor is maintained well.

{n型クラッド層}
上述のn型コンタクト層14bと詳細を後述する発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を改善することができる。n型クラッド層14cは、スパッタ法等を用いて、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
{N-type cladding layer}
It is preferable to provide an n-type cladding layer 14c between the above-described n-type contact layer 14b and the light emitting layer 15 whose details will be described later. By providing the n-type cladding layer 14c, it is possible to improve the deterioration of flatness generated on the outermost surface of the n-type contact layer 14b. The n-type cladding layer 14c can be formed of AlGaN, GaN, GaInN, or the like using a sputtering method or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. Needless to say, in the case of using GaInN, it is desirable to make it larger than the band gap of GaInN of the light emitting layer 15.

n型クラッド層14cの膜厚は、特に限定されないが、好ましくは5〜500nmの範囲であり、より好ましくは5〜100nmの範囲である。
また、n型クラッド層14cにおけるn型不純物のドープ濃度は1×1017〜1×1020/cmの範囲とされていることが好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
The film thickness of the n-type cladding layer 14c is not particularly limited, but is preferably in the range of 5 to 500 nm, more preferably in the range of 5 to 100 nm.
The n-type impurity doping concentration in the n-type cladding layer 14c is preferably in the range of 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably 1 × 10 18 to 1 × 10 19 /. It is in the range of cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.

「p型半導体層」
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成され、反応性スパッタ法を用いて成膜されてなる。また、p型コンタクト層がp型クラッド層を兼ねる構成とすることもできる。
"P-type semiconductor layer"
The p-type semiconductor layer 16 is generally composed of a p-type cladding layer 16a and a p-type contact layer 16b, and is formed using a reactive sputtering method. Further, the p-type contact layer can also serve as the p-type cladding layer.

本実施形態のp型半導体層16は、導電性をp型に制御するためのドーパントとして、アクセプター不純物が添加されてなる。アクセプター不純物としては、特に限定されないが、例えば、Mgを用いることが好ましく、また、同様にBeやZnを用いることも可能である。   The p-type semiconductor layer 16 of this embodiment is formed by adding an acceptor impurity as a dopant for controlling conductivity to be p-type. Although it does not specifically limit as an acceptor impurity, For example, it is preferable to use Mg, and it is also possible to use Be and Zn similarly.

{p型クラッド層}
p型クラッド層16aとしては、詳細を後述する発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
{P-type cladding layer}
The p-type cladding layer 16a is not particularly limited as long as it has a composition larger than the band gap energy of the light-emitting layer 15 described later in detail, and can confine carriers in the light-emitting layer 15, but preferably Al d Examples include Ga 1-d N (0 <d ≦ 0.4, preferably 0.1 ≦ d ≦ 0.3). When the p-type cladding layer 16a is made of such AlGaN, it is preferable in terms of confining carriers in the light emitting layer 15.
The thickness of the p-type cladding layer 16a is not particularly limited, but is preferably 1 to 400 nm, and more preferably 5 to 100 nm.

p型クラッド層16aにアクセプター不純物を添加することによって得られるp型ドープ濃度が、1×1018〜1×1021/cmの範囲とされていることが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。 The p-type dope concentration obtained by adding an acceptor impurity to the p-type cladding layer 16a is preferably in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19. ˜1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity.

{p型コンタクト層}
p型コンタクト層16bとしては、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
{P-type contact layer}
The p-type contact layer 16b includes at least Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1). This is a gallium nitride compound semiconductor layer. When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see translucent electrode 17 described later).
Although the film thickness of the p-type contact layer 16b is not specifically limited, 10-500 nm is preferable, More preferably, it is 50-200 nm. When the film thickness is within this range, it is preferable in terms of light emission output.

また、p型コンタクト層16bにアクセプター不純物を添加することによって得られるp型ドープ濃度が、1×1018〜1×1021/cmの範囲とされていると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。 Further, when the p-type dope concentration obtained by adding the acceptor impurity to the p-type contact layer 16b is in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , good ohmic contact can be maintained, It is preferable in terms of prevention of generation of cracks and maintenance of good crystallinity, and more preferably in the range of 5 × 10 19 to 5 × 10 20 / cm 3 .

「発光層」
発光層15は、n型半導体層14上に積層されるとともにp型半導体層16がその上に積層される層であり、従来公知のMOCVD法等を用いて成膜することができる。また、発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層されてなり、図示例では、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成されている。
"Light emitting layer"
The light emitting layer 15 is a layer on which the p-type semiconductor layer 16 is stacked on the n-type semiconductor layer 14 and can be formed by using a conventionally known MOCVD method or the like. Further, as shown in FIG. 1, the light emitting layer 15 is formed by alternately and alternately stacking a barrier layer 15a made of a gallium nitride compound semiconductor and a well layer 15b made of a gallium nitride compound semiconductor containing indium. In the illustrated example, the barrier layers 15a are stacked in the order in which they are arranged on the n-type semiconductor layer 14 side and the p-type semiconductor layer 16 side.

障壁層15aとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層15bよりもバンドギャップエネルギーが大きいAlGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
As the barrier layer 15a, for example, a gallium nitride-based material such as Al c Ga 1-c N (0 ≦ c <0.3) having a larger band gap energy than the well layer 15b made of a gallium nitride-based compound semiconductor containing indium. A compound semiconductor can be suitably used.
Furthermore, the well layer 15b can be formed using indium as the semiconductor gallium nitride-based compound containing, for example, can be used Ga 1-s In s N ( 0 <s <0.4) GaN such as indium.

また、発光層15全体の膜厚としては、特に限定されない。例えば、発光層15の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。   Further, the film thickness of the entire light emitting layer 15 is not particularly limited. For example, the thickness of the light emitting layer 15 is preferably in the range of 1 to 500 nm, and more preferably around 100 nm. When the film thickness is in the above range, it contributes to an improvement in light emission output.

<製造方法>
本実施形態のIII族窒化物半導体の製造方法は、上述したように、チャンバ41内に基板11及びGa元素を含有するターゲット47を配置し、基板11上にドーパントが添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成する方法であり、チャンバ41の外部に設けられ、該チャンバ41の内部と連通されたドーパント容器50内にドーパント元素51を配置し、該ドーパント元素51をドーパント容器50内で気化してチャンバ41内に供給することにより、III族窒化物半導体にドーパントを添加する方法である。
<Manufacturing method>
In the method of manufacturing a group III nitride semiconductor according to this embodiment, as described above, the substrate 11 and the target 47 containing the Ga element are arranged in the chamber 41, and the single crystal III in which the dopant is added to the substrate 11 is used. A group nitride semiconductor is formed by a reactive sputtering method. A dopant element 51 is provided in a dopant container 50 provided outside the chamber 41 and communicated with the inside of the chamber 41. In this method, the dopant is added to the group III nitride semiconductor by being vaporized in the dopant container 50 and supplied into the chamber 41.

本実施形態の製造方法では、基板11上にIII族窒化物半導体結晶をエピタキシャル成長させ、図1に示すような積層半導体10を形成する際、基板11上にバッファ層12を成膜し、その上に半導体層20を形成する。本実施形態で示す例では、バッファ層12を、スパッタ法を用いて形成し、その上に、n型半導体層14の下地層14aをMOCVD法によって形成した後、n型コンタクト層14b及びn型クラッド層14cの各層をスパッタ法で形成し、その上の発光層15をMOCVD法で形成し、そして、p型半導体層16を構成するp型クラッド層16a及びp型コンタクト層16bの各層をスパッタ法で形成する方法としている。   In the manufacturing method of this embodiment, when a group III nitride semiconductor crystal is epitaxially grown on the substrate 11 to form the laminated semiconductor 10 as shown in FIG. 1, the buffer layer 12 is formed on the substrate 11, The semiconductor layer 20 is formed. In the example shown in the present embodiment, the buffer layer 12 is formed by sputtering, and the underlying layer 14a of the n-type semiconductor layer 14 is formed thereon by MOCVD, and then the n-type contact layer 14b and n-type are formed. Each layer of the cladding layer 14c is formed by sputtering, the light emitting layer 15 thereon is formed by MOCVD, and each of the p-type cladding layer 16a and the p-type contact layer 16b constituting the p-type semiconductor layer 16 is sputtered. It is a method of forming by law.

そして、本実施形態の製造方法では、n型コンタクト層14b及びn型クラッド層14cの各層を、上記製造方法を用いて、Siがドープされてn型特性を有するIII族窒化物半導体から成膜する。また、本実施形態では、p型クラッド層16a及びp型コンタクト層16bの各層を、上記製造方法を用いて、Mgがドープされてp型特性を有するIII族窒化物半導体から成膜する。   In the manufacturing method of the present embodiment, each of the n-type contact layer 14b and the n-type cladding layer 14c is formed from a group III nitride semiconductor doped with Si and having n-type characteristics, using the manufacturing method described above. To do. In the present embodiment, the p-type cladding layer 16a and the p-type contact layer 16b are formed from a group III nitride semiconductor doped with Mg and having p-type characteristics, using the manufacturing method described above.

『スパッタ装置及び成膜方法、並びに成膜条件』
以下に、本実施形態の製造方法で用いられ、n型コンタクト層14b、n型クラッド層14c、p型クラッド層16a及びp型コンタクト層16bの各層を成膜するスパッタ装置の構成、成膜方法及び成膜条件について、図5に例示するスパッタ装置40を用いて詳述する。
"Sputtering apparatus, film forming method, and film forming conditions"
Hereinafter, a configuration of a sputtering apparatus and a film forming method used in the manufacturing method according to the present embodiment to form each layer of the n-type contact layer 14b, the n-type clad layer 14c, the p-type clad layer 16a, and the p-type contact layer 16b. The film forming conditions will be described in detail using the sputtering apparatus 40 illustrated in FIG.

「スパッタ装置の構成」
図5に例示するスパッタ装置40は、チャンバ41にGa元素を含有してなるターゲット47が電極43上に配置されており、また、チャンバ41には、該チャンバ41の外部に設けられたドーパント容器50が接続管52を介して連通して接続され、ドーパント容器50内には、ドーパント元素51が配されている。
"Configuration of sputtering equipment"
In the sputtering apparatus 40 illustrated in FIG. 5, a target 47 containing a Ga element is disposed on an electrode 43 in a chamber 41, and the dopant container provided outside the chamber 41 is disposed in the chamber 41. 50 are connected in communication via a connecting pipe 52, and a dopant element 51 is disposed in the dopant container 50.

電極43はマッチングボックス46に接続されており、また、ヒータプレート44には基板11が取り付けられるとともにマッチングボックス45が接続されている。このようなマッチングボックス46及び45は、各々、電源48に接続されており、電極43にはマッチングボックス46を介して電流が供給され、ヒータプレート44にはマッチングボックス45を介して電流が供給される。これにより、ターゲット47にはパワーが印加され、基板11にはバイアスが印加される。
上述のマッチングボックス46及び45は、スパッタ装置40内部と、高周波の電源48とのインピーダンスのマッチングをとるために設けられる。
The electrode 43 is connected to the matching box 46, and the heater plate 44 is attached with the substrate 11 and the matching box 45. Such matching boxes 46 and 45 are each connected to a power supply 48, and current is supplied to the electrode 43 via the matching box 46, and current is supplied to the heater plate 44 via the matching box 45. The As a result, power is applied to the target 47 and a bias is applied to the substrate 11.
The above-mentioned matching boxes 46 and 45 are provided for matching impedance between the inside of the sputtering apparatus 40 and the high-frequency power supply 48.

ドーパント容器50は、内部にドーパント元素51が収容され、本実施形態では、ドーパント容器50の近傍に備えられた加熱器53により、ドーパント元素51が加熱、気化される構成とされている。ドーパント容器51内で気化されたドーパント元素は、接続管52を介してチャンバ41内に供給される。また、図5に示す例のスパッタ装置40では、接続管52の経路中に制御バルブ(流量制御手段)52aが備えられており、該制御バルブ52aによって、気化されたドーパント元素のチャンバ41内への供給量を調整できるようになっている。   The dopant container 50 contains a dopant element 51 therein. In the present embodiment, the dopant element 51 is heated and vaporized by a heater 53 provided in the vicinity of the dopant container 50. The dopant element vaporized in the dopant container 51 is supplied into the chamber 41 through the connection pipe 52. Further, in the sputtering apparatus 40 of the example shown in FIG. 5, a control valve (flow rate control means) 52 a is provided in the path of the connection pipe 52, and the dopant element vaporized by the control valve 52 a is introduced into the chamber 41. The supply amount can be adjusted.

本実施形態の製造方法で用いるスパッタ装置としては、RFスパッタ法によって成膜処理を行う装置であることが好ましい。III族窒化物半導体からなる半導体層をスパッタ法で成膜する場合、一般に、III族金属をターゲットにし、スパッタ装置のチャンバ内に窒素原子含有ガス(窒素ガス:N、アンモニア:NH等)を導入し、気相中でIII族金属と窒素を反応させる反応性スパッタ法(反応性リアクティブスパッタ法)を用いる。スパッタ法としては、RFスパッタ及びDCスパッタがあるが、本発明の製造方法のように反応性スパッタ法を用いた場合には、連続的に放電させるDCスパッタでは帯電が激しく、成膜速度のコントロールが困難となる。このため、本発明の製造方法では、RFスパッタ法を用いることが好ましく、DCスパッタ法を用いる場合には、パルス的にバイアスを与えることができるパルスDCスパッタ法が採用されたスパッタ装置を用いることが好ましい。 The sputtering apparatus used in the manufacturing method of this embodiment is preferably an apparatus that performs a film forming process by an RF sputtering method. When a semiconductor layer made of a group III nitride semiconductor is formed by sputtering, generally a group III metal is used as a target, and a nitrogen atom-containing gas (nitrogen gas: N 2 , ammonia: NH 3 or the like) is placed in the chamber of the sputtering apparatus. Is used, and a reactive sputtering method (reactive reactive sputtering method) in which a group III metal and nitrogen are reacted in a gas phase is used. As sputtering methods, there are RF sputtering and DC sputtering. When reactive sputtering is used as in the manufacturing method of the present invention, DC sputtering with continuous discharge is intensely charged, and film formation speed is controlled. It becomes difficult. For this reason, in the manufacturing method of the present invention, it is preferable to use the RF sputtering method, and when using the DC sputtering method, use a sputtering apparatus employing a pulsed DC sputtering method capable of applying a bias in a pulsed manner. Is preferred.

また、RFスパッタを用いた場合には、帯電を回避する方法として、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、使用するスパッタ装置によって選択することができ、揺動させたり、回転運動させたりすることができる。 図5に例示するスパッタ装置40では、ターゲット47の下方にマグネット42が備えられ、このマグネット42がターゲット47の下方で回転運動できる構成とされている。   When RF sputtering is used, it is preferable to move the position of the magnet within the target as a method for avoiding charging. A specific motion method can be selected depending on a sputtering apparatus to be used, and can be swung or rotated. In the sputtering apparatus 40 illustrated in FIG. 5, a magnet 42 is provided below the target 47, and the magnet 42 is configured to be able to rotate under the target 47.

また、スパッタによってIII族窒化物半導体からなる半導体層を形成する際には、より高エネルギーの反応種を基板に供給することが好ましいことから、スパッタ装置40内において基板11がプラズマ中に位置するように構成し、また、ターゲット47と基板11とが対面する位置関係として構成することが好ましい。また、基板11とターゲット47との間の距離を、10〜100mmの範囲とすることが好ましい。
また、チャンバ41内には、できるだけ不純物を残さないことが好ましいので、スパッタ装置40の到達真空度は、1.0×10−3Pa以下であることが好ましい。
Further, when a semiconductor layer made of a group III nitride semiconductor is formed by sputtering, it is preferable to supply a higher energy reactive species to the substrate, so that the substrate 11 is positioned in the plasma in the sputtering apparatus 40. In addition, it is preferable to configure as a positional relationship in which the target 47 and the substrate 11 face each other. In addition, the distance between the substrate 11 and the target 47 is preferably in the range of 10 to 100 mm.
Moreover, since it is preferable that impurities are not left in the chamber 41 as much as possible, the ultimate vacuum of the sputtering apparatus 40 is preferably 1.0 × 10 −3 Pa or less.

なお、図示例のスパッタ装置40では、ドーパント容器50内に配置されるドーパント元素を気化する手段として加熱器53を用いているが、これには限定されず、他の気化手段を用いることも可能である。   In the illustrated sputtering apparatus 40, the heater 53 is used as a means for vaporizing the dopant element disposed in the dopant container 50. However, the present invention is not limited to this, and other vaporization means may be used. It is.

また、スパッタ装置40では、接続管52に制御バルブ52aを備えることにより、気化されたドーパント元素のチャンバ41内への供給量を調整できるようになっているが、他の制御手段を用いても良いし、このような流量制御手段を省略することも可能である。そのような場合には、例えば、ドーパント元素を気化するためのドーパント容器50に対し、加熱器53で加える温度を調節する方法を採用することができる。このような方法とすることにより、ドーパント容器50の内圧を上昇させてチャンバ41の内圧よりも高圧とすることで、チャンバに向かって蒸気を供給するとともに、この供給量を加熱温度で調整することが可能となる。   Further, in the sputtering apparatus 40, the connection pipe 52 is provided with a control valve 52a so that the supply amount of the vaporized dopant element into the chamber 41 can be adjusted, but other control means may be used. It is also possible to omit such flow rate control means. In such a case, for example, a method of adjusting the temperature applied by the heater 53 to the dopant container 50 for vaporizing the dopant element can be employed. By adopting such a method, the internal pressure of the dopant container 50 is increased to be higher than the internal pressure of the chamber 41, so that steam is supplied toward the chamber and the supply amount is adjusted by the heating temperature. Is possible.

「ドーパント元素を気化して行なう成膜方法」
上述のようなスパッタ装置40を用いて基板11上に半導体層を成膜する際は、まず、チャンバ41内に、例えばアルゴンガス及び窒素ガスを供給した状態とし、ヒータプレート44内に設けられた図示略の加熱手段によってヒータプレート44を発熱させ、基板11を所定の温度、つまり、基板11上に成長させられる各層の成長温度に加温する。
そして、基板11が加温された状態で電極43に電流を供給し、ターゲット47にパワーを印加するとともに、ヒータプレート44に電流を供給して、基板11にバイアスを印加する。また、これと同時に、ドーパント容器50内に配置されたドーパント元素51を加熱器53によって加熱する。この際、制御バルブ52aは開状態とする。
"Film formation method by vaporizing dopant element"
When the semiconductor layer is formed on the substrate 11 using the sputtering apparatus 40 as described above, first, for example, argon gas and nitrogen gas are supplied into the chamber 41 and provided in the heater plate 44. The heater plate 44 generates heat by a heating means (not shown), and the substrate 11 is heated to a predetermined temperature, that is, the growth temperature of each layer grown on the substrate 11.
Then, a current is supplied to the electrode 43 while the substrate 11 is heated, power is applied to the target 47, current is supplied to the heater plate 44, and a bias is applied to the substrate 11. At the same time, the dopant element 51 disposed in the dopant container 50 is heated by the heater 53. At this time, the control valve 52a is opened.

このような操作により、Ga元素を含有してなるターゲット47がアルゴンガス及び窒素ガスのプラズマに曝され、ターゲット47からGaの粒子が飛び出し、また、これと同時に、ドーパント容器50内で加熱、気化されたドーパント元素が、蒸気状態の粒子としてチャンバ41内に供給される。そして、上述の各粒子が、ヒータプレート44に取り付けられた基板11、又は該基板11上に積層された膜の表面にぶつかるように供給されることにより、基板11上にドーパントが添加されたGaN(III族窒化物半導体)からなる層が成膜される。   By such an operation, the target 47 containing Ga element is exposed to the plasma of argon gas and nitrogen gas, and Ga particles are ejected from the target 47. At the same time, heating and vaporization are performed in the dopant container 50. The doped dopant element is supplied into the chamber 41 as particles in a vapor state. Then, each particle described above is supplied so as to hit the surface of the substrate 11 attached to the heater plate 44 or the film laminated on the substrate 11, so that the GaN doped with the dopant on the substrate 11. A layer made of (Group III nitride semiconductor) is formed.

ここで、本実施形態の製造方法では、制御バルブ52aを開閉操作して、気化されたドーパント元素粒子のチャンバ41内への供給量を変化させることにより、チャンバ41内の雰囲気ガス中におけるGa元素とドーパント元素との比を制御することができる。この際、チャンバ41内の雰囲気ガス中におけるGa元素及びドーパント元素の粒子の量は、成膜されるGaN結晶中のGa元素とドーパント元素との比と一致するので、チャンバ41内へのドーパント元素の供給量を適宜調整することにより、成膜されるGaN(半導体層)結晶中のドーピング濃度を最適値に制御することが可能となる。   Here, in the manufacturing method of the present embodiment, the control valve 52a is opened and closed to change the supply amount of the vaporized dopant element particles into the chamber 41, whereby the Ga element in the atmospheric gas in the chamber 41 is changed. And the ratio of the dopant element can be controlled. At this time, the amount of Ga element and dopant element particles in the atmospheric gas in the chamber 41 matches the ratio of Ga element and dopant element in the GaN crystal to be formed. By appropriately adjusting the supply amount, the doping concentration in the GaN (semiconductor layer) crystal to be formed can be controlled to an optimum value.

「成膜条件」
本実施形態の製造方法では、III族窒化物半導体へのドーパント元素(不純物)のドーピングを、上述したようなスパッタ装置40に備えられたドーパント容器50内にドーパント元素51を配置し、加熱器53によって加熱、気化してチャンバ41内のガス雰囲気中に供給する方法で行なう。また、この際、ドーパント容器50内に配置するドーパント元素としては、成膜するIII族窒化物半導体の目的特性に合わせ、以下に説明するようなドナー不純物やアクセプター不純物を適宜用いることができる。
以下、スパッタ法による各成膜条件について詳述する。
`` Film formation conditions ''
In the manufacturing method of the present embodiment, the dopant element 51 is disposed in the dopant container 50 provided in the sputtering apparatus 40 as described above for doping of the group III nitride semiconductor with the dopant element (impurity), and the heater 53 This is performed by heating and vaporizing the gas and supplying the gas into the gas atmosphere in the chamber 41. At this time, as the dopant element disposed in the dopant container 50, donor impurities and acceptor impurities as described below can be appropriately used in accordance with the target characteristics of the group III nitride semiconductor to be formed.
Hereinafter, each film forming condition by the sputtering method will be described in detail.

(ドナー不純物)
本実施形態では、ドナー不純物からなるドーパント元素を気化して用いることにより、ドナー不純物が添加され、導電性がn型に制御されたIII族窒化物半導体からなる層を成膜することができる。
ドナー不純物としては、シリコン(Si)元素を用いることが好ましいが、上述したように、Siの他、GeやSn等を用いることが可能である。
(Donor impurity)
In the present embodiment, by vaporizing and using a dopant element made of a donor impurity, a layer made of a group III nitride semiconductor in which the donor impurity is added and the conductivity is controlled to be n-type can be formed.
As the donor impurity, it is preferable to use a silicon (Si) element. However, as described above, Ge, Sn, or the like can be used in addition to Si.

また、ドーパント元素としてSi元素を用いてIII族窒化物半導体を形成する場合、チャンバ41内における雰囲気ガス中のGa元素とSi元素との比は、1:0.0001〜1:0.00001の範囲とされていることが好ましい。雰囲気ガス中のGa元素とSi元素との比が上記範囲内であれば、導電性がn型に最適制御され、結晶性の良好なIII族窒化物半導体からなる層を成膜することができる。   Moreover, when forming a group III nitride semiconductor using Si element as a dopant element, the ratio of Ga element and Si element in the atmospheric gas in the chamber 41 is 1: 0.0001 to 1: 0.00001. It is preferable to be in the range. When the ratio of Ga element to Si element in the atmospheric gas is within the above range, the conductivity is optimally controlled to n-type, and a layer made of a group III nitride semiconductor with good crystallinity can be formed. .

本実施形態の製造方法によれば、上述のように、ドーパント元素としてドナー不純物を用いることにより、例えば、図1に例示するような積層半導体10の内のn型半導体層14の少なくとも一部を、導電性がn型に制御されたn型GaN単結晶から成膜することができる。   According to the manufacturing method of this embodiment, as described above, by using a donor impurity as a dopant element, for example, at least a part of the n-type semiconductor layer 14 in the stacked semiconductor 10 as illustrated in FIG. The film can be formed from an n-type GaN single crystal whose conductivity is controlled to n-type.

(アクセプター不純物)
本実施形態では、アクセプター不純物からなるドーパント元素を気化して用いることにより、アクセプター不純物が添加され、導電性がp型に制御されたIII族窒化物半導体からなる層を成膜することができる。
アクセプター不純物としては、マグネシウム(Mg)元素を用いることが好ましいが、上述したように、Mgの他、BeやZn等を用いることが可能である。
(Acceptor impurity)
In this embodiment, by vaporizing and using a dopant element made of an acceptor impurity, a layer made of a group III nitride semiconductor to which the acceptor impurity is added and the conductivity is controlled to be p-type can be formed.
As the acceptor impurity, it is preferable to use a magnesium (Mg) element. However, as described above, Be, Zn, or the like can be used in addition to Mg.

また、ドーパント元素としてMg元素を用いてIII族窒化物半導体を形成する場合、41チャンバ内における雰囲気ガス中のGa元素とMg元素との比は、1:0.01〜1:0.0001の範囲とされていることが好ましい。雰囲気ガス中のGa元素とMg元素との比が上記範囲内であれば、導電性がp型に最適制御され、結晶性の良好なIII族窒化物半導体からなる層を成膜することができる。   When forming a group III nitride semiconductor using Mg element as a dopant element, the ratio of Ga element to Mg element in the atmospheric gas in the 41 chamber is 1: 0.01 to 1: 0.0001. It is preferable to be in the range. If the ratio of Ga element to Mg element in the atmospheric gas is within the above range, the conductivity is optimally controlled to p-type, and a layer made of a group III nitride semiconductor with good crystallinity can be formed. .

本実施形態の製造方法によれば、上述のように、ドーパント元素としてアクセプター不純物を用いることにより、例えば、図1に例示するような積層半導体10の内のp型半導体層16の少なくとも一部を、導電性がp型に制御されて1〜4×1016個/cmのキャリア濃度を有する、p型GaN単結晶から成膜することが出来る。 According to the manufacturing method of this embodiment, as described above, by using an acceptor impurity as a dopant element, for example, at least a part of the p-type semiconductor layer 16 in the stacked semiconductor 10 as illustrated in FIG. The film can be formed from a p-type GaN single crystal whose conductivity is controlled to be p-type and has a carrier concentration of 1 to 4 × 10 16 atoms / cm 3 .

(チャンバ内のガス雰囲気)
スパッタ法を用いてIII族窒化物半導体からなる半導体層を形成する場合に重要となる他のパラメータとして、窒素原子含有ガスの分圧、成膜速度、基板温度、バイアス及びパワー等が挙げられる。
まず、スパッタ装置40のチャンバ41内のガス雰囲気は、窒素原子含有ガス(窒素:Nガス、NHガス等)を含む雰囲気とする。このような窒素原子含有ガスは、スパッタにより、プラズマ化されて窒素原子に分解して結晶成長の原料となる。また、ターゲット47を効率よくスパッタするために、さらに、アルゴン(Ar)等の重量が大きく反応性の低い不活性ガスを混入させた雰囲気とする。
チャンバ41内のガス雰囲気中の窒素原子含有ガスの割合、例えば、窒素ガス(N)とアルゴン(Ar)の全流量に占める窒素ガス流量の比は、20%〜98%とすることができる。窒素ガスの流量比が20%未満だと、スパッタ原料が金属のまま付着する虞があり、窒素ガスの流量比が98%超だと、アルゴンの量が少なすぎ、スパッタ速度が低下する。
(Gas atmosphere in the chamber)
Other parameters that are important when forming a semiconductor layer made of a group III nitride semiconductor by sputtering include the partial pressure of the nitrogen atom-containing gas, the film formation rate, the substrate temperature, the bias, and the power.
First, the gas atmosphere in the chamber 41 of the sputtering apparatus 40 is an atmosphere containing a nitrogen atom-containing gas (nitrogen: N 2 gas, NH 3 gas, etc.). Such a nitrogen atom-containing gas is turned into plasma by sputtering and decomposed into nitrogen atoms to be a raw material for crystal growth. Further, in order to efficiently sputter the target 47, the atmosphere is further mixed with an inert gas having a large weight and low reactivity such as argon (Ar).
The proportion of the nitrogen atom-containing gas in the gas atmosphere in the chamber 41, for example, nitrogen gas flow rate ratio of the total flow rate of the nitrogen gas (N 2) and argon (Ar) may be 20% to 98% . If the flow rate ratio of nitrogen gas is less than 20%, the sputtering raw material may adhere as metal, and if the flow rate ratio of nitrogen gas exceeds 98%, the amount of argon is too small and the sputtering rate decreases.

また、特に結晶性の良好なIII族窒化物半導体を積層するためには、チャンバ41内の雰囲気中の窒素原子含有ガスの割合を20〜80%の範囲とし、残部が不活性ガスを含有するガスとされていることが必要である。
なお、不活性ガスを含有するガスは、Arなどの不活性ガスの他に、水素ガス(H)など含有した構成としても良い。
In order to stack a group III nitride semiconductor having particularly good crystallinity, the ratio of the nitrogen atom-containing gas in the atmosphere in the chamber 41 is set to a range of 20 to 80%, and the balance contains an inert gas. It must be gas.
Note that the gas containing an inert gas may contain hydrogen gas (H 2 ) or the like in addition to an inert gas such as Ar.

(成膜速度)
スパッタ法による、III族窒化物半導体からなる半導体層の成膜速度は、0.01〜10nm/秒とすることが好ましい。成膜速度が10nm/秒を超えると積層されたIII族窒化物半導体が結晶とならずに非晶質となり、0.01nm/秒未満だとプロセスが無駄に長時間となり、工業生産に利用することが困難となる。
(Deposition rate)
The deposition rate of the semiconductor layer made of a group III nitride semiconductor by sputtering is preferably 0.01 to 10 nm / second. If the deposition rate exceeds 10 nm / second, the stacked group III nitride semiconductor does not become crystalline but becomes amorphous, and if it is less than 0.01 nm / second, the process becomes uselessly long and is used for industrial production. It becomes difficult.

(基板温度)
本発明者等が鋭意実験したところ、一般に、結晶性の良好なIII族窒化物半導体からなる半導体層をスパッタ法で形成するためには、基板温度を600〜1200℃の範囲とすること好ましいことが明らかとなった。基板温度が600℃より低いと、基板面での反応種のマイグレーションが抑えられ、結晶性の良好なIII族窒化物半導体を形成するのが困難となる。また、基板温度が1200℃を超えると、形成されたIII族窒化物半導体が再分解を起こす虞がある。
(Substrate temperature)
As a result of diligent experiments by the present inventors, it is generally preferable that the substrate temperature be in the range of 600 to 1200 ° C. in order to form a semiconductor layer made of a group III nitride semiconductor having good crystallinity by sputtering. Became clear. When the substrate temperature is lower than 600 ° C., migration of reactive species on the substrate surface is suppressed, and it becomes difficult to form a group III nitride semiconductor with good crystallinity. Further, when the substrate temperature exceeds 1200 ° C., the formed group III nitride semiconductor may be decomposed again.

また、ドナー不純物やアクセプター不純物等のドーパントを添加して半導体層の導電性を容易に制御するためには、基板温度を600℃〜1050℃の範囲とすることが必要となる。基板温度を600℃〜1050℃の範囲とすることで、点欠陥等の欠陥密度が少なく結晶性の良好なIII族窒化物半導体を成長させることができる。これにより、III族窒化物半導体にドーパントを添加して導電性を容易に制御することが可能になる。   Further, in order to easily control the conductivity of the semiconductor layer by adding a dopant such as a donor impurity or an acceptor impurity, the substrate temperature needs to be in a range of 600 ° C. to 1050 ° C. By setting the substrate temperature in the range of 600 ° C. to 1050 ° C., a group III nitride semiconductor with low defect density such as point defects and good crystallinity can be grown. This makes it possible to easily control the conductivity by adding a dopant to the group III nitride semiconductor.

(バイアス及びパワー)
また、結晶成長中の基板11表面における反応種のマイグレーションを活発にするためには、基板11側に印加されるバイアス、及びターゲット47側に印加されるパワーは大きいほうが好ましい。例えば、成膜時に基板11に印加するバイアスは1.5W/cm以上が好ましく、また、成膜時にターゲット47に印加するパワーを1.5W/cm〜5kW/cmの範囲とすることが好ましい。
(Bias and power)
Further, in order to activate the migration of reactive species on the surface of the substrate 11 during crystal growth, it is preferable that the bias applied to the substrate 11 side and the power applied to the target 47 side are large. For example, the bias applied to the substrate 11 during film formation is preferably 1.5 W / cm 2 or more, and the power applied to the target 47 during film formation is in the range of 1.5 W / cm 2 to 5 kW / cm 2. Is preferred.

(ターゲットの組成)
III族窒化物半導体からなる半導体層の組成は、ターゲットに用いるIII族金属の組成を所望の値に調整することによりコントロールすることができる。例えば、GaNからなる層を形成する場合には、ターゲットにGa金属を用い、AlGaN層を形成する場合には、ターゲットにAlGa合金を用いれば良い。また、InGaNを形成する場合には、InGa合金を用いれば良い。III族窒化物半導体の組成は、ターゲット47のIII族金属の組成に応じて変化するので、ターゲット47の組成を実験的に求めることで、所望の組成のIII族窒化物半導体からなる半導体層を形成することが可能となる。
(Target composition)
The composition of the semiconductor layer made of a group III nitride semiconductor can be controlled by adjusting the composition of the group III metal used for the target to a desired value. For example, when forming a layer made of GaN, Ga metal may be used for the target, and when forming an AlGaN layer, an AlGa alloy may be used for the target. Further, when forming InGaN, an InGa alloy may be used. Since the composition of the group III nitride semiconductor varies depending on the composition of the group III metal of the target 47, a semiconductor layer made of a group III nitride semiconductor having a desired composition can be obtained by experimentally determining the composition of the target 47. It becomes possible to form.

あるいは、例えば、AlGaN層を積層する場合、ターゲットとしてGaメタルとAlメタルの両方を併置してもよい。この場合には、GaメタルターゲットとAlメタルターゲットの表面積の比を変化させることにより、積層されるAlGaN層の組成を制御することが可能となる。同様に、InGaN層を積層する場合には、GaメタルターゲットとInメタルターゲットの両方を併置することも可能である。   Alternatively, for example, when an AlGaN layer is stacked, both Ga metal and Al metal may be juxtaposed as targets. In this case, it is possible to control the composition of the laminated AlGaN layer by changing the ratio of the surface areas of the Ga metal target and the Al metal target. Similarly, when an InGaN layer is stacked, both a Ga metal target and an In metal target can be juxtaposed.

『積層半導体の形成』
本実施形態の製造方法を用いて、図1に示すような積層半導体10を形成する際の各層の成膜方法について以下に詳述する。
“Formation of laminated semiconductors”
A method for forming each layer when forming the laminated semiconductor 10 as shown in FIG. 1 using the manufacturing method of this embodiment will be described in detail below.

「バッファ層の形成」
基板11を反応器の中に導入した後、バッファ層12を形成する前に、スパッタ法等の方法を用いて前処理を行うことが望ましい。具体的には、基板11をArやNのプラズマ中に曝す事によって表面を整えることができる。例えば、ArガスやNガスなどのプラズマを基板11表面に作用させることで、基板11表面に付着した有機物や酸化物を除去することができる。この場合、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。このような前処理を基板11に施すことにより、基板11の表面11a全面にバッファ層12を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
また、バッファ層12を基板11上に成膜する際、基板11には湿式の前処理を行っても良い。例えば、シリコンからなる基板11に対しては、よく知られたRCA洗浄方法などを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
"Formation of buffer layer"
After introducing the substrate 11 into the reactor and before forming the buffer layer 12, it is desirable to perform pretreatment using a method such as sputtering. Specifically, the surface can be prepared by exposing the substrate 11 to Ar or N 2 plasma. For example, by applying plasma such as Ar gas or N 2 gas to the surface of the substrate 11, organic substances and oxides attached to the surface of the substrate 11 can be removed. In this case, if a voltage is applied between the substrate 11 and the chamber, the plasma particles efficiently act on the substrate 11. By applying such pretreatment to the substrate 11, the buffer layer 12 can be formed over the entire surface 11a of the substrate 11, and the crystallinity of the film formed thereon can be improved.
Further, when the buffer layer 12 is formed on the substrate 11, the substrate 11 may be subjected to wet pretreatment. For example, with respect to the substrate 11 made of silicon, a well-known RCA cleaning method or the like is performed and the surface is hydrogen-terminated to stabilize the film forming process.

基板11表面の前処理を行なった後、スパッタ装置内にアルゴン及び窒素ガスを導入し、基板11の温度を500℃程度にする。そして、基板11側に高周波バイアスを印加するとともに、金属AlからなるAlターゲット側にパワーを印加し、炉内の圧力を一定に保ちながら、基板11上にAlNからなるバッファ層12を成膜する。   After pre-processing the surface of the substrate 11, argon and nitrogen gas are introduced into the sputtering apparatus, and the temperature of the substrate 11 is set to about 500 ° C. Then, a high frequency bias is applied to the substrate 11 side, power is applied to the Al target side made of metal Al, and a buffer layer 12 made of AlN is formed on the substrate 11 while keeping the pressure in the furnace constant. .

バッファ層12を基板11上に成膜する方法としては、スパッタ法の他、例えば、MOCVD法、パルスレーザーデポジション(PLD)法、パルス電子線堆積(PED)法等が挙げられ、適宜選択して用いることができるが、スパッタ法が最も簡便で量産にも適しているため、好適な方法である。なお、DCスパッタを用いる場合、ターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスDCスパッタ法とするか、RFスパッタ法とすることが望ましい。   Examples of a method for forming the buffer layer 12 on the substrate 11 include a sputtering method, a MOCVD method, a pulse laser deposition (PLD) method, a pulsed electron beam deposition (PED) method, and the like. However, since the sputtering method is the simplest and suitable for mass production, it is a suitable method. Note that when DC sputtering is used, the target surface may be charged up, and the deposition rate may not be stable. Therefore, it is desirable to use pulse DC sputtering or RF sputtering.

「半導体層の形成」
バッファ層12上には、n型半導体層14、発光層15、p型半導体層16をこの順で積層することにより、III族窒化物半導体からなる半導体層20を形成する。本実施形態の製造方法では、上述したように、n型半導体層14の下地層14aをMOCVD法によって形成した後、n型コンタクト層14b及びn型クラッド層14cの各層をスパッタ法で形成し、その上の発光層15をMOCVD法で形成し、そして、p型半導体層16を構成するp型クラッド層16a及びp型コンタクト層16bの各層をスパッタ法で形成する。
"Semiconductor layer formation"
On the buffer layer 12, the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 are stacked in this order to form a semiconductor layer 20 made of a group III nitride semiconductor. In the manufacturing method of the present embodiment, as described above, after the base layer 14a of the n-type semiconductor layer 14 is formed by the MOCVD method, each of the n-type contact layer 14b and the n-type cladding layer 14c is formed by the sputtering method, The light emitting layer 15 thereon is formed by MOCVD, and the p-type cladding layer 16a and the p-type contact layer 16b constituting the p-type semiconductor layer 16 are formed by sputtering.

本実施形態において、半導体層20を形成する際の窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては、例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いる。 In this embodiment, the growth method of the gallium nitride-based compound semiconductor when forming the semiconductor layer 20 is not particularly limited. In addition to the above-described sputtering method, MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor phase). All methods known to grow nitride semiconductors such as a growth method) and MBE (molecular beam epitaxy method) can be applied. Among these methods, in MOCVD, hydrogen (H 2 ) or nitrogen (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source which is a group III material, and trimethyl aluminum is used as an Al source. (TMA) or triethylaluminum (TEA), trimethylindium (TMI) or triethylindium (TEI) as the In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ) or the like as the N source which is a group V material. . In addition, as a dopant, for n-type, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germanium gas (GeH 4 ) or tetramethyl germanium ((CH 3 ) 4 Ge) is used as a Ge raw material. Or an organic germanium compound such as tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used. In the MBE method, elemental germanium can also be used as a doping source. For the p-type, for example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium (EtCp 2 Mg) is used as the Mg raw material.

上述したような窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。   The gallium nitride-based compound semiconductor as described above can contain other group III elements in addition to Al, Ga, and In. If necessary, dopant elements such as Ge, Si, Mg, Ca, Zn, and Be can be added. Can be contained. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.

(n型半導体層の形成)
本実施形態の半導体層20を形成する際、まず、n型半導体層14の下地層14aを、従来公知のMOCVD法を用いてバッファ層12上に積層して成膜する。次いで、下地層14a上に、n型コンタクト層14b及びn型クラッド層14cを、上述したような本実施形態の製造方法によってスパッタ法で成膜する。この際、n型コンタクト層14b及びn型クラッド層14cの各層は、同じスパッタ装置を用いて成膜することができる。
(Formation of n-type semiconductor layer)
When forming the semiconductor layer 20 of the present embodiment, first, the base layer 14a of the n-type semiconductor layer 14 is deposited on the buffer layer 12 using a conventionally known MOCVD method. Next, the n-type contact layer 14b and the n-type cladding layer 14c are formed on the base layer 14a by the sputtering method by the manufacturing method of the present embodiment as described above. At this time, the n-type contact layer 14b and the n-type cladding layer 14c can be formed using the same sputtering apparatus.

基板11上に単結晶のIII族窒化物半導体からなる下地層14aを形成する方法としては、本実施形態のように、MOCVD法を用いて、上述のAlGa1−yN(0≦y≦1)からなる低温バッファ層を基板11上に形成し、その上に、低温バッファ層を形成する温度より高温でMOCVD法により単結晶のGaN層を形成する方法がある。
また、MOCVD法を用いて低温バッファ層を形成するのに代わり、スパッタ法を用いてAlGa1−yN(0≦y≦1)からなる多結晶のバッファ層を形成し、その上に、MOCVD法によって単結晶のGaN層を形成しても良い。また、この際、単結晶のGaN層を、スパッタ法を用いて成長させても良い。
As a method of forming the base layer 14a made of a single crystal group III nitride semiconductor on the substrate 11, the above-described Al y Ga 1-y N (0 ≦ y) is used by using the MOCVD method as in this embodiment. There is a method in which a low-temperature buffer layer composed of ≦ 1) is formed on the substrate 11 and a single-crystal GaN layer is formed thereon by MOCVD at a temperature higher than the temperature at which the low-temperature buffer layer is formed.
Further, instead of forming the low-temperature buffer layer by using the MOCVD method, a polycrystalline buffer layer made of Al y Ga 1-y N (0 ≦ y ≦ 1) is formed by using the sputtering method. Alternatively, a single crystal GaN layer may be formed by MOCVD. At this time, a single-crystal GaN layer may be grown by sputtering.

ここで、下地層を、スパッタ法を用いて形成する方法とした場合には、例えば、上述したような本実施形態の製造方法を用いて、スパッタ法で形成するn型コンタクト層14b及びn型クラッド層14cと同一のチャンバ41を使用して成膜処理を行うことができる。この場合、下地層については、チャンバ41内にドナー不純物(Si)からなるドーパント元素を供給せずにアンドープで成膜する。一方、n型コンタクト層14b及びn型クラッド層14cについては、チャンバ41内にドナー不純物(Si)からなるドーパント元素を供給して成膜することにより、ドナー不純物が添加されて導電性がn型に制御されたGaN層が得られる。
このように、n型コンタクト層14b及びn型クラッド層14cに加え、下地層についてもスパッタ法を用いて成膜する方法とした場合には、n型半導体層14を成膜する際の製造設備(スパッタ装置)を共通化できるので、生産性が向上するとともに、製造コストを低減することが可能となる。
Here, when the underlayer is formed by a sputtering method, for example, the n-type contact layer 14b and the n-type formed by the sputtering method using the manufacturing method of the present embodiment as described above. The film forming process can be performed using the same chamber 41 as the clad layer 14c. In this case, the underlayer is formed undoped without supplying a dopant element made of donor impurities (Si) into the chamber 41. On the other hand, the n-type contact layer 14b and the n-type cladding layer 14c are formed by supplying a dopant element made of a donor impurity (Si) into the chamber 41, thereby adding the donor impurity and making the conductivity n-type. A controlled GaN layer is obtained.
Thus, in the case where the underlying layer is formed using the sputtering method in addition to the n-type contact layer 14b and the n-type cladding layer 14c, the manufacturing equipment for forming the n-type semiconductor layer 14 is used. Since the (sputtering apparatus) can be made common, productivity can be improved and manufacturing cost can be reduced.

(発光層の形成)
n型クラッド層14c上には、発光層15を、従来公知のMOCVD法によって形成する。図1に例示するような、本実施形態で形成する発光層15は、GaN障壁層に始まりGaN障壁層に終わる積層構造を有しており、SiドープのGaNからなる6層の障壁層15aと、ノンドープのIn0.2Ga0.8Nからなる5層の井戸層15bとを交互に積層して形成する。
(Formation of light emitting layer)
On the n-type cladding layer 14c, the light emitting layer 15 is formed by a conventionally known MOCVD method. The light emitting layer 15 formed in this embodiment as illustrated in FIG. 1 has a laminated structure starting with a GaN barrier layer and ending with the GaN barrier layer, and includes six barrier layers 15a made of Si-doped GaN, And five well layers 15b made of non-doped In 0.2 Ga 0.8 N are alternately stacked.

(p型半導体層の形成)
発光層15上、つまり、発光層15の最上層となる障壁層15a上には、p型クラッド層16a及びp型コンタクト層16bからなるp型半導体層16を、上述したような本実施形態の製造方法を用いてスパッタ法で成膜する。
(Formation of p-type semiconductor layer)
A p-type semiconductor layer 16 composed of a p-type cladding layer 16a and a p-type contact layer 16b is formed on the light-emitting layer 15, that is, on the barrier layer 15a that is the uppermost layer of the light-emitting layer 15, as described above. A film is formed by sputtering using the manufacturing method.

本実施形態では、まず、MgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16aを発光層15(最上層の障壁層15a)上に形成し、その上に、MgをドープしたAl0.02Ga0.98Nからなるp型コンタクト層16bを形成する。この際、p型クラッド層16a及びp型コンタクト層16bの積層には、同じスパッタ装置を用いることができる。
これらp型クラッド層16a及びp型コンタクト層16bからなるp型半導体層16の成膜処理においては、上述した本実施形態の製造方法を用い、チャンバ41内にアクセプター不純物(Mg)からなるドーパント元素を供給して成膜することにより、アクセプター不純物が添加されて導電性がp型に制御されたGaN層が得られる。
In the present embodiment, first, a p-type clad layer 16a made of Al 0.1 Ga 0.9 N doped with Mg is formed on the light emitting layer 15 (the uppermost barrier layer 15a), and Mg is formed thereon. A p-type contact layer 16b made of doped Al 0.02 Ga 0.98 N is formed. At this time, the same sputtering apparatus can be used for stacking the p-type cladding layer 16a and the p-type contact layer 16b.
In the film forming process of the p-type semiconductor layer 16 including the p-type cladding layer 16a and the p-type contact layer 16b, the dopant element made of an acceptor impurity (Mg) is used in the chamber 41 by using the manufacturing method of the present embodiment described above. To form a GaN layer in which acceptor impurities are added and conductivity is controlled to be p-type.

以上説明したような、本実施形態のIII族窒化物半導体の製造方法によれば、ドーパントが添加された単結晶のIII族窒化物半導体を反応性スパッタ法で成膜する際、チャンバ41の外部に設けられ、該チャンバ41の内部と連通されたドーパント容器50内にドーパント元素51を配置し、該ドーパント元素51をドーパント容器50内で気化してチャンバ41内に供給することにより、III族窒化物半導体にドーパントを添加する方法としたので、Ga元素が含有されるターゲットとドーパントとの混合バランスを容易に制御することができる。
これにより、成膜するIII族窒化物半導体のドーパント濃度を容易に制御することができるので、導電性が目的特性に合わせて最適に制御され、且つ、結晶性の良好なIII族窒化物半導体を、高効率で安定して基板上に成膜することが可能となる。
According to the group III nitride semiconductor manufacturing method of the present embodiment as described above, when the single crystal group III nitride semiconductor to which the dopant is added is formed by reactive sputtering, the outside of the chamber 41 is formed. The dopant element 51 is disposed in a dopant container 50 that is provided in the chamber 41 and communicated with the interior of the chamber 41, and the dopant element 51 is vaporized in the dopant container 50 and supplied into the chamber 41. Since the dopant is added to the physical semiconductor, the mixing balance between the Ga element-containing target and the dopant can be easily controlled.
This makes it possible to easily control the dopant concentration of the group III nitride semiconductor to be formed, so that the conductivity is optimally controlled according to the target characteristics and the group III nitride semiconductor having good crystallinity can be obtained. It is possible to form a film on the substrate with high efficiency and stability.

また、本実施形態の製造方法では、上記構成により、III族窒化物半導体の成膜工程を、ドーパント濃度を適宜変化させながら成膜処理を行う工程とすることができる。この場合、例えば、半導体層にドーパント濃度勾配を付与しながら成膜する処理や、目的特性に合わせてドーパント濃度を変化させる同期ドープを行ないながら各半導体層を積層する処理が可能となる。
これにより、導電性を最適に制御しながら高効率でIII族窒化物半導体を成膜することができ、生産性が向上するとともに、スパッタ装置等の製造設備を共通化することができるので、製造コストを低減することが可能となる。
Moreover, in the manufacturing method of this embodiment, the film-forming process of a group III nitride semiconductor can be made into the process of performing a film-forming process, changing a dopant density | concentration suitably by the said structure. In this case, for example, a process of forming a film while applying a dopant concentration gradient to the semiconductor layer, or a process of stacking the semiconductor layers while performing synchronous doping that changes the dopant concentration according to the target characteristics can be performed.
As a result, the group III nitride semiconductor can be formed with high efficiency while optimally controlling the conductivity, and the productivity can be improved and the manufacturing equipment such as the sputtering apparatus can be shared. Costs can be reduced.

本発明に係る、ドーパント元素を気化して添加し、導電性を最適に制御したIII族窒化物半導体は、詳細を後述する発光ダイオード(LED)やレーザディスク(LD)等の発光素子に備えられるp型コンタクト層や、トランジスタのような電子デバイス等の各種半導体素子に用いることができる。   The group III nitride semiconductor according to the present invention, in which a dopant element is vaporized and added and the conductivity is optimally controlled, is provided in a light emitting element such as a light emitting diode (LED) or a laser disk (LD) which will be described in detail later. It can be used for various semiconductor elements such as p-type contact layers and electronic devices such as transistors.

[III族窒化物半導体発光素子の製造方法]
本発明に係るIII族窒化物半導体発光素子の製造方法は、図3(図1も参照)に例示するようなIII族窒化物半導体から各々なるn型半導体層14、発光層15及びp型半導体層16が順に積層された半導体層20を備えてなるIII族窒化物半導体発光素子(以下、発光素子と略称することがある)1を製造する際、n型半導体層14、及び/又は、p型半導体層16の少なくとも一部を、上述したようなIII族窒化物半導体の製造方法によって形成する工程が備えられた方法である。
[Method for Producing Group III Nitride Semiconductor Light-Emitting Device]
The method for manufacturing a group III nitride semiconductor light emitting device according to the present invention includes an n-type semiconductor layer 14, a light emitting layer 15 and a p-type semiconductor each made of a group III nitride semiconductor as illustrated in FIG. 3 (see also FIG. 1). When manufacturing a group III nitride semiconductor light emitting device (hereinafter sometimes abbreviated as a light emitting device) 1 including a semiconductor layer 20 in which layers 16 are sequentially stacked, the n-type semiconductor layer 14 and / or p This is a method including a step of forming at least a part of the type semiconductor layer 16 by the method of manufacturing a group III nitride semiconductor as described above.

<発光素子の積層構造>
図2及び図3は、本実施形態の発光素子の製造方法の一例を説明するための図であり、基板上にIII族窒化物半導体からなる各層が形成された積層半導体10(図1参照)を用いて発光素子1を構成した例を示す概略図で、図2は平面図、図3は断面図である。
本実施形態の発光素子1は、上記製造方法で製造された積層半導体10のp型半導体層16上に透光性正極17が積層され、その上に正極ボンディングパッド18が形成されるとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19が積層されて概略構成される。
そして、本実施形態のn型半導体層14は、ドナー不純物が添加された単結晶のIII族窒化物半導体からなり、また、p型半導体層16は、アクセプター不純物が添加された単結晶のIII族窒化物半導体からなり、上記本実施形態の製造方法によって形成されたものである。
<Laminated structure of light emitting element>
2 and 3 are views for explaining an example of the method for manufacturing the light emitting device of the present embodiment, in which a laminated semiconductor 10 in which each layer made of a group III nitride semiconductor is formed on a substrate (see FIG. 1). FIG. 2 is a schematic view illustrating an example in which the light-emitting element 1 is configured by using FIG. 2, FIG. 2 is a plan view, and FIG.
In the light emitting device 1 of the present embodiment, a translucent positive electrode 17 is laminated on a p-type semiconductor layer 16 of a laminated semiconductor 10 manufactured by the above manufacturing method, a positive electrode bonding pad 18 is formed thereon, and n The negative electrode 19 is roughly laminated on the exposed region 14d formed in the n-type contact layer 14b of the type semiconductor layer 14.
The n-type semiconductor layer 14 of the present embodiment is made of a single crystal group III nitride semiconductor to which a donor impurity is added, and the p-type semiconductor layer 16 is a single crystal group III to which an acceptor impurity is added. It is made of a nitride semiconductor and is formed by the manufacturing method of the present embodiment.

『透光性正極』
透光性正極17は、上述した積層半導体10のp型半導体層16(p型コンタクト層16b)上に形成される透光性の電極である。
透光性正極17の材質としては、特に限定されず、ITO(In−SnO)、AZO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−Ga)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、Mgがドープされたp型半導体層16上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
"Translucent positive electrode"
The translucent positive electrode 17 is a translucent electrode formed on the p-type semiconductor layer 16 (p-type contact layer 16b) of the laminated semiconductor 10 described above.
The material of the translucent positive electrode 17 is not particularly limited, but ITO (In 2 O 3 —SnO 2 ), AZO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), GZO (ZnO— Materials such as Ga 2 O 3 ) can be provided by conventional means well known in the art. In addition, any structure including a conventionally known structure can be used without any limitation.
The translucent positive electrode 17 may be formed so as to cover almost the entire surface of the p-type semiconductor layer 16 doped with Mg, or may be formed in a lattice shape or a tree shape with a gap.

『正極ボンディングパッド及び負極』
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、Ni及びCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
"Positive electrode bonding pad and negative electrode"
The positive electrode bonding pad 18 is an electrode formed on the translucent positive electrode 17 described above.
As the material of the positive electrode bonding pad 18, various structures using Au, Al, Ni, Cu, and the like are well known, and these well-known materials and structures can be used without any limitation.
The thickness of the positive electrode bonding pad 18 is preferably in the range of 100 to 1000 nm. Further, in view of the characteristics of the bonding pad, the larger the thickness, the higher the bondability. Therefore, the thickness of the positive electrode bonding pad 18 is more preferably 300 nm or more. Furthermore, it is preferable to set it as 500 nm or less from a viewpoint of manufacturing cost.

負極19は、基板11上に、n型半導体層14、発光層15及びp型半導体層16が順次積層された半導体層において、n型半導体層14のn型コンタクト層14bに接するように形成される。
このため、負極19を設ける際は、p型半導体層16、発光層15及びn型半導体層14の一部を除去することにより、n型コンタクト層14bの露出領域14dを形成し、この上に負極19を形成する。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
The negative electrode 19 is formed to be in contact with the n-type contact layer 14 b of the n-type semiconductor layer 14 in the semiconductor layer in which the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 are sequentially stacked on the substrate 11. The
For this reason, when the negative electrode 19 is provided, an exposed region 14d of the n-type contact layer 14b is formed by removing a part of the p-type semiconductor layer 16, the light emitting layer 15 and the n-type semiconductor layer 14, and on this, A negative electrode 19 is formed.
As the material of the negative electrode 19, negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation, and can be provided by conventional means well known in this technical field.

<発光素子の製造方法>
以下に、図2及び図3に示すような発光素子1の製造方法の一例について説明する。
本実施形態の発光素子1の製造方法は、上記製造方法で得られた積層半導体10を用い、該積層半導体10のp型半導体層16上に透光性正極17を積層し、その上に正極ボンディングパッド18を形成するとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19を積層する方法である。
<Method for manufacturing light-emitting element>
Below, an example of the manufacturing method of the light emitting element 1 as shown in FIG.2 and FIG.3 is demonstrated.
The manufacturing method of the light-emitting element 1 of the present embodiment uses the laminated semiconductor 10 obtained by the above-described manufacturing method, and a transparent positive electrode 17 is laminated on the p-type semiconductor layer 16 of the laminated semiconductor 10 and the positive electrode is formed thereon. In this method, the bonding pad 18 is formed, and the negative electrode 19 is laminated on the exposed region 14 d formed in the n-type contact layer 14 b of the n-type semiconductor layer 14.

『透光性正極の形成』
上述のような方法により、基板11上に、バッファ層12及び半導体層が積層された積層半導体10のp型コンタクト層16b上に、ITOからなる透光性正極17を形成する。
透光性正極17の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
"Formation of translucent positive electrode"
By the method as described above, the translucent positive electrode 17 made of ITO is formed on the substrate 11 on the p-type contact layer 16b of the laminated semiconductor 10 in which the buffer layer 12 and the semiconductor layer are laminated.
The method for forming the translucent positive electrode 17 is not particularly limited, and can be provided by conventional means well known in this technical field. In addition, any structure including a conventionally known structure can be used without any limitation.

また、上述したように、透光性正極17の材料は、ITOには限定されず、AZO、IZO、GZO等の材料を用いて形成することが可能である。
また、透光性正極17を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
Further, as described above, the material of the translucent positive electrode 17 is not limited to ITO, and can be formed using materials such as AZO, IZO, and GZO.
Further, after forming the translucent positive electrode 17, thermal annealing may be performed for the purpose of alloying or transparency, but it may not be performed.

『正極ボンディングパッド及び負極の形成』
積層半導体10上に形成された透光性正極17上に、さらに、正極ボンディングパッド18を形成する。
この正極ボンディングパッド18は、例えば、透光性正極17の表面側から順に、Ti、Al、Auの各材料を、従来公知の方法で積層することによって形成することができる。
"Formation of positive electrode bonding pad and negative electrode"
A positive electrode bonding pad 18 is further formed on the translucent positive electrode 17 formed on the laminated semiconductor 10.
The positive electrode bonding pad 18 can be formed, for example, by laminating Ti, Al, and Au materials in order from the surface side of the translucent positive electrode 17 by a conventionally known method.

また、負極19を形成する際は、まず、基板11上に形成された発光層15、p型半導体層16、及びn型半導体層14の一部をドライエッチング等の方法によって除去することにより、n型コンタクト層14bの露出領域14dを形成する(図2及び図3参照)。そして、この露出領域14d上に、例えば、露出領域14d表面側から順に、Ni、Al、Ti、及びAuの各材料を、従来公知の方法で積層することにより、4層構造の負極19を形成することができる。   Further, when forming the negative electrode 19, first, a part of the light emitting layer 15, the p-type semiconductor layer 16, and the n-type semiconductor layer 14 formed on the substrate 11 is removed by a method such as dry etching. An exposed region 14d of the n-type contact layer 14b is formed (see FIGS. 2 and 3). Then, on the exposed region 14d, for example, each material of Ni, Al, Ti, and Au is laminated in order from the surface side of the exposed region 14d by a conventionally known method to form the negative electrode 19 having a four-layer structure. can do.

そして、上述のようにして、積層半導体10上に、透光性正極17、正極ボンディングパッド18及び負極19を設けたウェーハを、基板11の裏面を研削及び研磨してミラー状の面とした後、例えば、350μm角の正方形に切断することにより、発光素子チップ(発光素子1)とすることができる。   Then, as described above, after the wafer having the translucent positive electrode 17, the positive electrode bonding pad 18 and the negative electrode 19 provided on the laminated semiconductor 10 is ground and polished, the back surface of the substrate 11 is made into a mirror-like surface. For example, a light emitting element chip (light emitting element 1) can be obtained by cutting into a 350 μm square.

以上説明したような、本実施形態のIII族窒化物半導体発光素子の製造方法によれば、n型半導体層14、及び/又は、p型半導体層16の少なくとも一部が、上記本実施形態の製造方法により、ドーパントが添加された単結晶のIII族窒化物半導体から形成する方法とされているので、導電性が最適に制御された結晶性の良好なIII族窒化物半導体からなる層を備え、優れた発光特性を有するIII族窒化物半導体発光素子が得られる。   According to the method for manufacturing a group III nitride semiconductor light emitting device of this embodiment as described above, at least a part of the n-type semiconductor layer 14 and / or the p-type semiconductor layer 16 is the same as that of the present embodiment. According to the manufacturing method, it is a method of forming from a single crystal group III nitride semiconductor to which a dopant is added. Therefore, a layer made of a group III nitride semiconductor having good crystallinity with optimal conductivity controlled is provided. Thus, a group III nitride semiconductor light emitting device having excellent light emission characteristics can be obtained.

[ランプ]
以上説明したような、本発明に係るIII族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
[lamp]
By combining the group III nitride semiconductor light emitting device according to the present invention and the phosphor as described above, a lamp can be configured by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted without any limitation.
For example, it is possible to obtain light having a longer wavelength than that of the light emitting element by appropriately selecting the phosphor, and white light emission by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor. It can also be set as the lamp which exhibits.
Further, the lamp can be used for any purpose such as a general bullet type, a side view type for a portable backlight, and a top view type used for a display.

例えば、図4に示す例のように、同一面電極型のIII族窒化物半導体発光素子1を砲弾型に実装する場合には、2本のフレームの内の一方(図4ではフレーム31)に発光素子1を接着し、また、発光素子1の負極(図3に示す符号19参照)をワイヤー34でフレーム32に接合し、発光素子1の正極ボンディングパッド(図3に示す符号18参照)をワイヤー33でフレーム31に接合する。そして、透明な樹脂からなるモールド35で発光素子1の周辺を封止することにより、図4に示すような砲弾型のランプ3を作成することができる。   For example, as in the example shown in FIG. 4, when mounting the same-surface electrode type group III nitride semiconductor light emitting device 1 in a shell type, one of the two frames (frame 31 in FIG. 4) The light emitting element 1 is bonded, the negative electrode of the light emitting element 1 (see reference numeral 19 shown in FIG. 3) is bonded to the frame 32 with a wire 34, and the positive electrode bonding pad of the light emitting element 1 (see reference numeral 18 shown in FIG. 3) is attached. The wire 33 is joined to the frame 31. Then, by sealing the periphery of the light emitting element 1 with a mold 35 made of a transparent resin, a bullet-type lamp 3 as shown in FIG. 4 can be created.

また、本発明に係る、ドーパントを添加して導電性を制御したIII族窒化物半導体は、上述のような発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、HBTやHEMT等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るIII族窒化物半導体の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。   Further, the group III nitride semiconductor of which conductivity is controlled by adding a dopant according to the present invention is not limited to the light emitting element as described above, but also a photoelectric conversion element such as a laser element or a light receiving element, or an HBT or HEMT. It can also be used for electronic devices such as. Many of these semiconductor elements have various structures, and the element structure of the group III nitride semiconductor multilayer structure according to the present invention is not limited at all including these known element structures.

次に、本発明のIII族窒化物半導体の製造方法、及びIII族窒化物半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。   Next, the method for producing a group III nitride semiconductor and the method for producing a group III nitride semiconductor light-emitting device of the present invention will be described in more detail with reference to examples. However, the present invention is limited only to these examples. It is not a thing.

[実施例1]
図1に、実施例1で作製したIII族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板11のc面上に、バッファ層12としてRFスパッタ法を用いてAlNからなる単結晶層を形成し、その上に、n型半導体層14として、単結晶のGaNからなる下地層14aをMOCVD法で成膜し、下地層14a上に、n型コンタクト層14b及びn型クラッド層14cを、RFスパッタ法を用いて成膜した。そして、この上にMOCVD法によって発光層15を成膜し、該発光層15上に、p型半導体層16として、p型クラッド層16a及びp型コンタクト層16bの各層を、RFスパッタ法を用いてこの順で積層し、積層半導体サンプルを作製した。
[Example 1]
FIG. 1 is a schematic cross-sectional view of a laminated semiconductor of a group III nitride compound semiconductor light-emitting device manufactured in Example 1.
In this example, a single crystal layer made of AlN is formed as the buffer layer 12 on the c-plane of the substrate 11 made of sapphire using RF sputtering, and a single crystal GaN is formed thereon as the n-type semiconductor layer 14. The underlayer 14a made of was formed by MOCVD, and the n-type contact layer 14b and the n-type clad layer 14c were formed on the underlayer 14a by RF sputtering. Then, the light emitting layer 15 is formed thereon by MOCVD, and the p-type cladding layer 16a and the p-type contact layer 16b are formed as the p-type semiconductor layer 16 on the light-emitting layer 15 by using the RF sputtering method. Lamination was performed in this order to produce a laminated semiconductor sample.

『バッファ層の形成』
まず、表面を鏡面研磨した直径2インチの(0001)c面サファイアからなる基板11を、フッ酸及び有機溶媒によって洗浄した後、スパッタ装置のチャンバ中へ導入した。この際、スパッタ装置としては、高周波式の電源部を備え、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を備えたものを使用した。
"Formation of buffer layer"
First, a substrate 11 made of (0001) c-plane sapphire having a diameter of 2 inches whose surface was mirror-polished was washed with hydrofluoric acid and an organic solvent, and then introduced into the chamber of the sputtering apparatus. At this time, as the sputtering apparatus, an apparatus including a high-frequency power supply unit and a mechanism capable of moving a position where a magnetic field is applied by rotating a magnet in the target was used.

そして、スパッタ装置のチャンバ内で基板11を500℃まで加熱し、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を1.0Paに保持し、基板11に50Wの高周波バイアスを印加しながら窒素プラズマに晒すことにより、基板11の表面を洗浄した。   Then, the substrate 11 is heated to 500 ° C. in the chamber of the sputtering apparatus, nitrogen gas is introduced at a flow rate of 15 sccm, the pressure in the chamber is maintained at 1.0 Pa, and a high frequency bias of 50 W is applied to the substrate 11. The surface of the substrate 11 was cleaned by exposing it to nitrogen plasma.

次いで、チャンバ内にアルゴン及び窒素ガスを導入した後、基板11の温度を500℃まで低下させた。そして、基板11側にバイアスを印加せず、2000Wの高周波パワーを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccmの流量で流通させた条件(ガス全体に対する窒素の比は75%)で、サファイアからなる基板11上にAlNからなるバッファ層12を成膜した。この際の成長速度は0.12nm/sであった。   Next, after introducing argon and nitrogen gas into the chamber, the temperature of the substrate 11 was lowered to 500 ° C. Then, no bias is applied to the substrate 11 side, high frequency power of 2000 W is applied to the metal Al target side, the pressure in the furnace is maintained at 0.5 Pa, Ar gas is flowed at 5 sccm, and nitrogen gas is circulated at a flow rate of 15 sccm. The buffer layer 12 made of AlN was formed on the substrate 11 made of sapphire under the above conditions (the ratio of nitrogen to the whole gas was 75%). The growth rate at this time was 0.12 nm / s.

なお、ターゲット内のマグネットは、基板11の洗浄時、及びバッファ層12の成膜時の何れの際も回転させた。上述のようにして、50nmのAlNからなるバッファ層を成膜した後、プラズマを立てるのを停止した。以上の手順により、基板11上に、50nmの厚さの単結晶のAlNからなるバッファ層12を形成した。   The magnet in the target was rotated both when the substrate 11 was cleaned and when the buffer layer 12 was formed. As described above, after forming a buffer layer made of 50 nm of AlN, the generation of plasma was stopped. Through the above procedure, a buffer layer 12 made of single crystal AlN having a thickness of 50 nm was formed on the substrate 11.

『下地層の形成』
次に、バッファ層12が形成された基板11を、MOCVD法によってGaNからなる下地層を成長させるため、MOCVD装置のチャンバ内へ搬送した。そして、チャンバ内に水素ガスを流通した状態で基板の温度を1050℃まで上昇させ、バッファ層12の表面に付着した汚れを昇華させて除去した。また、この際、基板11の温度が830℃以上となった時点から、アンモニアを炉内に流通させた。
"Formation of underlayer"
Next, the substrate 11 on which the buffer layer 12 was formed was transferred into the chamber of the MOCVD apparatus in order to grow an underlayer made of GaN by MOCVD. Then, the temperature of the substrate was raised to 1050 ° C. with hydrogen gas flowing through the chamber, and the dirt adhering to the surface of the buffer layer 12 was sublimated and removed. At this time, ammonia was circulated in the furnace when the temperature of the substrate 11 reached 830 ° C. or higher.

次いで、基板11の温度を1020℃まで低下させた後、アンモニアをそのままチャンバ内に流通させながら、バブリングによって発生させたトリメチルガリウム(TMG)の蒸気を炉内へ流通し、単結晶のGaNからなる下地層14aを2μmの膜厚で形成した。その後、TMGの供給を停止し、GaNの成長を停止させて降温した。   Next, after the temperature of the substrate 11 is lowered to 1020 ° C., the vapor of trimethylgallium (TMG) generated by bubbling is circulated into the furnace while ammonia is circulated in the chamber as it is, and is made of single crystal GaN. The underlayer 14a was formed with a film thickness of 2 μm. Thereafter, the supply of TMG was stopped, the growth of GaN was stopped, and the temperature was lowered.

『n型コンタクト層及びn型クラッド層の形成』
次いで、下地層14aを形成した基板11を図5に示すようなスパッタ装置40のチャンバ41内に搬送し、GaNからなるn型コンタクト層14bを、RFスパッタ法を用いて形成した。ここで、GaNの成膜に使用するスパッタ装置40としては、高周波式の電源部を有し、四角形のGaターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を備えたものを使用した。この際、Gaターゲット内には冷媒を流通させるための配管を設置し、20℃に冷却した冷媒を配管内に流通させ、熱によるGaの融解を防止した。
“Formation of n-type contact layer and n-type cladding layer”
Next, the substrate 11 on which the base layer 14a was formed was transferred into the chamber 41 of the sputtering apparatus 40 as shown in FIG. 5, and the n-type contact layer 14b made of GaN was formed by using the RF sputtering method. Here, the sputtering apparatus 40 used for the GaN film formation has a high-frequency power supply unit and a mechanism capable of moving the position where the magnetic field is applied by sweeping the magnet inside the square Ga target. I used something. At this time, a pipe for circulating the refrigerant was installed in the Ga target, and the refrigerant cooled to 20 ° C. was circulated in the pipe to prevent melting of Ga due to heat.

次いで、チャンバ41内にアルゴン及び窒素ガスを導入した後、基板11の温度を1000℃まで上昇させた。そして、2000Wの高周波パワーを金属Gaからなるターゲット47側に印加し、炉内の圧力を0.5Paに保ちながら、Arガスを5sccm、窒素ガスを15sccmの流量で流通させた条件(ガス全体に対する窒素の比は75%)で、下地層14a上に、GaNからなるn型コンタクト層14bを成膜した。この際、チャンバ41内に連通して設けられたドーパント容器50内に、Siからなるドーパント元素を配置し、加熱器53への通電によってSi元素を加熱して気化させ、チャンバ41内に供給することにより、n型コンタクト層14bをなすGaN結晶中にSiをドープした。この際の成長速度は、おおよそ2μm/sであった。そして、GaNからなるn型コンタクト層14bを成膜した後、プラズマを立てるのを停止した。
上記手順により、1×1019cm−3の電子濃度を有し、2μmの膜厚のSiドープGaNからなるn型コンタクト層14bを成膜した。
Next, after introducing argon and nitrogen gas into the chamber 41, the temperature of the substrate 11 was raised to 1000 ° C. Then, a high-frequency power of 2000 W was applied to the target 47 made of metal Ga, and Ar gas was circulated at a flow rate of 5 sccm and nitrogen gas at a flow rate of 15 sccm while maintaining the pressure in the furnace at 0.5 Pa (relative to the entire gas). The n-type contact layer 14b made of GaN was formed on the base layer 14a. At this time, a dopant element made of Si is disposed in a dopant container 50 provided in communication with the chamber 41, and the Si element is heated and vaporized by energization of the heater 53, and is supplied into the chamber 41. Thus, Si was doped into the GaN crystal forming the n-type contact layer 14b. The growth rate at this time was approximately 2 μm / s. Then, after forming the n-type contact layer 14b made of GaN, the generation of plasma was stopped.
By the above procedure, an n-type contact layer 14b made of Si-doped GaN having an electron concentration of 1 × 10 19 cm −3 and a thickness of 2 μm was formed.

次いで、上記手順で作製したサンプルのn型コンタクト層14b上に、同じスパッタ装置40を用い、同様の手順により、1×1018cm−3の電子濃度を有し、20nmの膜厚のSiドープGaNからなるn型クラッド層14cを成膜した。 Next, on the n-type contact layer 14b of the sample prepared in the above procedure, the same sputtering apparatus 40 is used, and the same procedure is used to have an Si concentration of 1 × 10 18 cm −3 and a thickness of 20 nm. An n-type cladding layer 14c made of GaN was formed.

以上説明したような工程により、基板11上に、単結晶組織を有し、AlNからなるバッファ層12を形成し、その上にアンドープで2μmの膜厚の下地層14aと、1×1019cm−3のキャリア濃度を持つ2μmのSiドープのn型コンタクト層14bを形成し、さらにその上に、1×1018cm−3のキャリア濃度をもつ20nmのSiドープのn型クラッド層14cを形成した。成膜後にチャンバから取り出した基板は無色透明であり、GaN層(ここではn型クラッド層14c)の表面は鏡面であった。 Through the steps described above, the buffer layer 12 having a single crystal structure and made of AlN is formed on the substrate 11, and the undoped underlayer 14a having a thickness of 2 μm is formed on the buffer layer 12 and 1 × 10 19 cm. A 2 μm Si-doped n-type contact layer 14b having a carrier concentration of −3 is formed, and a 20 nm Si-doped n-type cladding layer 14c having a carrier concentration of 1 × 10 18 cm −3 is formed thereon. did. The substrate taken out of the chamber after film formation was colorless and transparent, and the surface of the GaN layer (here, n-type cladding layer 14c) was a mirror surface.

『発光層の形成』
次いで、上記手順で作製したサンプルのn型クラッド層14c上に、MOCVD法を用いて、GaNからなる障壁層15aと、In0.2Ga0.8Nからなる井戸層15bとから構成され、多重量子井戸構造を有する発光層15を形成した。この、発光層15の形成にあたっては、SiドープGaNからなるn型クラッド層14c上に、まず、障壁層15aを形成し、この障壁層15a上に、In0.2Ga0.8Nからなる井戸層15bを形成した。このような積層手順を5回繰り返した後、5番目に積層した井戸層15b上に、6番目の障壁層15aを形成し、多重量子井戸構造を有する発光層15の両側に障壁層15aを配した構造とした。
"Formation of light emitting layer"
Next, on the n-type cladding layer 14c of the sample produced by the above procedure, a MOCVD method is used to form a barrier layer 15a made of GaN and a well layer 15b made of In 0.2 Ga 0.8 N. A light emitting layer 15 having a multiple quantum well structure was formed. In forming the light emitting layer 15, a barrier layer 15a is first formed on the n-type clad layer 14c made of Si-doped GaN, and made of In 0.2 Ga 0.8 N on the barrier layer 15a. A well layer 15b was formed. After repeating such a stacking procedure five times, a sixth barrier layer 15a is formed on the fifth stacked well layer 15b, and the barrier layers 15a are arranged on both sides of the light emitting layer 15 having a multiple quantum well structure. The structure was as follows.

すなわち、基板温度を750℃とし、窒素ガスキャリアを流通させながら、アンモニア、TEG及びモノシランを炉内へ供給することにより、150Åの膜厚を有するGaNからなる障壁層15aを形成した。   That is, the barrier layer 15a made of GaN having a thickness of 150 mm was formed by supplying ammonia, TEG, and monosilane to the furnace while the substrate temperature was set to 750 ° C. and nitrogen gas carrier was circulated.

次いで、障壁層15aの成長を終了させた後、基板11の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、TEGa及びTMInのバルブを切り替えてTEG及びTMIを炉内へ供給し、In0.2Ga0.8Nからなる井戸層15bを成長させた。これにより、20Åの膜厚を有する井戸層15bを形成した。 Next, after the growth of the barrier layer 15a is completed, the temperature of the substrate 11, the pressure in the furnace, the flow rate and type of the carrier gas remain unchanged, and the TEG and TMI valves are switched to supply TEG and TMI into the furnace. A well layer 15b made of In 0.2 Ga 0.8 N was grown. As a result, a well layer 15b having a thickness of 20 mm was formed.

井戸層15bの成長を終了させた後、再び障壁層15aを成長させた。そして、このような手順を5回繰り返すことにより、5層の障壁層15aと5層の井戸層15bを形成した。さらに、最後に積層した井戸層15b上に、障壁層15aを形成し、発光層15とした。   After the growth of the well layer 15b was completed, the barrier layer 15a was grown again. Then, by repeating such a procedure five times, five barrier layers 15a and five well layers 15b were formed. Further, a barrier layer 15 a was formed on the well layer 15 b that was finally stacked, thereby forming the light emitting layer 15.

『p型クラッド層及びp型コンタクト層の形成』
上述の各工程処理によって得られたウェーハを、上記n型コンタクト層14b及びn型クラッド層14cの成膜に使用したスパッタ装置40内に搬送し、以下に説明する条件でp型半導体層16(p型クラッド層16a、p型コンタクト層16b)を成膜した。この際、ターゲットとして、Al元素からなるターゲット及びGa元素からなるターゲットの両方をチャンバ内に設置し、これらに対して同時にパワーを印加することにより、発光層15上に、5nmのMgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16aを成膜し、この上に、膜厚200nmのMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bを成膜し、p型半導体層16を形成した。
“Formation of p-type cladding layer and p-type contact layer”
The wafer obtained by each process described above is transferred into the sputtering apparatus 40 used for forming the n-type contact layer 14b and the n-type cladding layer 14c, and the p-type semiconductor layer 16 ( A p-type cladding layer 16a and a p-type contact layer 16b) were formed. At this time, as a target, both a target made of Al element and a target made of Ga element were placed in the chamber, and power was simultaneously applied to them, so that 5 nm of Mg was doped on the light emitting layer 15. A p-type cladding layer 16a made of Al 0.1 Ga 0.9 N is formed, and a p-type contact layer 16b made of Mg-doped Al 0.02 Ga 0.98 N having a thickness of 200 nm is formed thereon. Then, the p-type semiconductor layer 16 was formed.

まず、チャンバ内にアルゴン及び窒素ガスを導入した後、基板温度を1000℃まで上昇させた。次いで、2000Wの高周波パワーを金属Gaターゲット側に、500Wの高周波パワーをAlターゲットに印加し、炉内の圧力を0.5Paに保ちながら、Arガスを8sccm、窒素ガスを12sccmの流量で流通させた条件(ガス全体に対する窒素の比は60%)でp型クラッド層16aを成膜した。この際、チャンバ41内に連通して設けられたドーパント容器50内に、Mgからなるドーパント元素を配置し、加熱器53への通電によってMg元素を加熱して気化させ、チャンバ41内に供給することにより、p型クラッド層16aをなすAl0.1Ga0.9N結晶中にMgをドープした。この際の成長速度は、おおよそ0.2nm/sであった。そして、Al0.1Ga0.9Nからなるp型クラッド層16aを成膜した後、プラズマを立てるのを停止した。
上記手順により、5nmのMgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16aを成膜した。
First, after introducing argon and nitrogen gas into the chamber, the substrate temperature was raised to 1000 ° C. Next, a high frequency power of 2000 W is applied to the metal Ga target side, a high frequency power of 500 W is applied to the Al target, and Ar gas is circulated at a flow rate of 8 sccm and nitrogen gas at a flow rate of 12 sccm while maintaining the pressure in the furnace at 0.5 Pa. The p-type cladding layer 16a was formed under the above conditions (the ratio of nitrogen to the total gas was 60%). At this time, a dopant element made of Mg is disposed in a dopant container 50 provided in communication with the chamber 41, and the Mg element is heated and vaporized by energization of the heater 53, and is supplied into the chamber 41. Thus, Mg was doped into the Al 0.1 Ga 0.9 N crystal forming the p-type cladding layer 16a. The growth rate at this time was approximately 0.2 nm / s. Then, after forming the p-type cladding layer 16a made of Al 0.1 Ga 0.9 N, the generation of plasma was stopped.
By the above procedure, a p-type cladding layer 16a made of Al 0.1 Ga 0.9 N doped with 5 nm of Mg was formed.

次いで、上記手順で作製したp型クラッド層16a上に、同じスパッタ装置40を用い、同様の手順により、膜厚200nmのMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bを成膜し、p型半導体層16を形成した。
そして、MgドープAlGaNからなるp型コンタクト層16bの成膜後、プラズマを立てるのを停止し、ロードロック室を通じてウェーハをウェーハトレイごとスパッタ装置40外へ搬出した。
上述の工程で得られたMgドープAlGaNからなるp型コンタクト層16bは、p型キャリアを活性化するためのアニール処理を行わなくてもp型を示し、キャリア濃度は3×1016個/cmであった。
Next, a p-type contact layer 16b made of Mg-doped Al 0.02 Ga 0.98 N having a thickness of 200 nm is formed on the p-type cladding layer 16a produced by the above procedure by the same procedure using the same sputtering apparatus 40. A p-type semiconductor layer 16 was formed by film formation.
Then, after forming the p-type contact layer 16b made of Mg-doped AlGaN, the plasma generation was stopped, and the wafer was transferred out of the sputtering apparatus 40 together with the wafer tray through the load lock chamber.
The p-type contact layer 16b made of Mg-doped AlGaN obtained in the above process exhibits p-type without an annealing process for activating p-type carriers, and the carrier concentration is 3 × 10 16 pieces / cm 3. 3 .

このような工程により、最終的に、図1に示すようなIII族窒化物化合物半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハ(積層半導体10)を作製した。   Through such a process, an epitaxial wafer (laminated semiconductor 10) having an epitaxial layer structure for a group III nitride compound semiconductor light emitting device as shown in FIG. 1 was finally produced.

上述のようにして作製したLED用のエピタキシャルウェーハは、図1に示す積層半導体10のように、c面を有するサファイアからなる基板11上に、単結晶構造を有するAlN層(バッファ層12)を形成した後、基板11側から順に、2μmのアンドープGaN層(下地層14a)、1×1019cm−3の電子濃度を持つ2μmのSiドープGaN層(n型コンタクト層14b)、1×1018cm−3の電子濃度を持つ20nmのGaNクラッド層(n型クラッド層14c)、GaN障壁層に始まってGaN障壁層に終わり、層厚が150Åとされた6層のGaN障壁層(障壁層15a)と、層厚が20Åとされた5層のノンドープのIn0.2Ga0.8N井戸層(井戸層15b)とからなる多重量子井戸構造(発光層15)、膜厚5nmのMgドープAl0.1Ga0.9N層(p型クラッド層16a)と、膜厚200nmのMgドープAl0.02Ga0.98N(p型コンタクト層16b)を積層した構造を有する。 The epitaxial wafer for LED produced as described above has an AlN layer (buffer layer 12) having a single crystal structure on a substrate 11 made of sapphire having a c-plane, like the laminated semiconductor 10 shown in FIG. After forming, in order from the substrate 11 side, a 2 μm undoped GaN layer (underlayer 14 a), a 2 μm Si doped GaN layer (n-type contact layer 14 b) having an electron concentration of 1 × 10 19 cm −3 , 1 × 10 20-nm GaN clad layer (n-type clad layer 14c) having an electron concentration of 18 cm −3 , 6 layers of GaN barrier layers (barrier layer) having a thickness of 150 mm starting from the GaN barrier layer and ending at the GaN barrier layer and 15a), a multiple quantum well structure consisting of layer thickness non-doped in 0.2 Ga 0.8 N well layer of the five layers was set to 20Å and (well layer 15b) (the light emitting layer 15 , Layered Mg-doped Al 0.1 Ga 0.9 N layer having a film thickness of 5nm and (p-type cladding layer 16a), a thickness of 200 nm Mg-doped Al 0.02 Ga 0.98 N to (p-type contact layer 16b) Has the structure.

『LEDの作製』
次いで、上記エピタキシャルウェーハ(積層半導体10)を用いてLEDを作製した。
すなわち、上記エピタキシャルウェーハのMgドープAlGaN層(p型半導体層16b)の表面に、公知のフォトリソグラフィー技術によってITOからなる透光性電極17を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド18(p電極ボンディングパッド)を形成し、p側電極とした。さらに、ウェーハに対してドライエッチングを施し、n型コンタクト層14bのn側電極(負極)を形成する領域を露出させ、この露出領域14dにNi、Al、Ti及びAuの4層が順に積層されてなる負極19(n側電極)を形成した。このような手順により、ウェーハ(図1の積層半導体10を参照)上に、図2に示すような形状を有する各電極を形成した。
"Production of LED"
Subsequently, LED was produced using the said epitaxial wafer (laminated semiconductor 10).
That is, the transparent electrode 17 made of ITO is formed on the surface of the Mg-doped AlGaN layer (p-type semiconductor layer 16b) of the epitaxial wafer by a known photolithography technique, and titanium, aluminum, and gold are sequentially formed thereon. A positive electrode bonding pad 18 (p-electrode bonding pad) having a laminated structure was formed as a p-side electrode. Further, dry etching is performed on the wafer to expose a region for forming the n-side electrode (negative electrode) of the n-type contact layer 14b, and four layers of Ni, Al, Ti, and Au are sequentially laminated on the exposed region 14d. A negative electrode 19 (n-side electrode) was formed. By such a procedure, each electrode having a shape as shown in FIG. 2 was formed on the wafer (see the laminated semiconductor 10 in FIG. 1).

そして、上述の手順でp側及びn側の各電極が形成されたウェーハについて、サファイアからなる基板11の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを350μm角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光素子とした(図4のランプ3を参照)。
上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は14.0mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
And about the wafer in which each electrode of p side and n side was formed in the above-mentioned procedure, the back surface of the board | substrate 11 which consists of sapphire was ground and grind | polished, and it was set as the mirror-shaped surface. Then, this wafer was cut into a 350 μm square chip, placed on the lead frame so that each electrode was on top, and connected to the lead frame with a gold wire to form a light emitting element (the lamp 3 in FIG. reference).
When a forward current was passed between the p-side and n-side electrodes of the light-emitting diode produced as described above, the forward voltage at a current of 20 mA was 3.0V. Moreover, when the light emission state was observed through the p side translucent electrode 17, the light emission wavelength was 460 nm and the light emission output showed 14.0 mW. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.

[実施例2]
実施例2では、基板11に成膜するバッファ層を、成膜条件を下記のようにコントロールすることにより、AlNからなる柱状結晶の集合体として多結晶構造で形成した点を除き、実施例1と同様の方法により、基板11上にバッファ層及び各半導体層を成膜した。
この際、基板11の表面を窒素プラズマに晒して洗浄する際の条件として、基板温度を750℃、チャンバ内の圧力を0.08Paとし、また、AlNからなるバッファ層の成膜条件として、Arガスを15sccm、窒素ガスを5sccm(ガス全体に対する窒素の比は25%)の流量とした点が、実施例1に示した条件とは異なる。
[Example 2]
In Example 2, the buffer layer formed on the substrate 11 is formed in a polycrystalline structure as an aggregate of columnar crystals made of AlN by controlling the film forming conditions as follows. The buffer layer and each semiconductor layer were formed on the substrate 11 by the same method as described above.
At this time, as conditions for cleaning the surface of the substrate 11 by exposure to nitrogen plasma, the substrate temperature is 750 ° C., the pressure in the chamber is 0.08 Pa, and the film formation conditions for the buffer layer made of AlN are Ar The conditions are different from the conditions shown in Example 1 in that the flow rate is 15 sccm for gas and 5 sccm for nitrogen gas (the ratio of nitrogen to the total gas is 25%).

このような工程により、基板11上に、柱状結晶の集合体でAlNからなるバッファ層を形成し、その上にアンドープで2μmの膜厚の下地層14aと、1×1019cm−3のキャリア濃度を持つ2μmのSiドープのn型コンタクト層14bを形成し、さらにその上に、1×1018cm−3のキャリア濃度をもつ20nmのSiドープのn型クラッド層14cを形成した。成膜後にチャンバから取り出した基板は無色透明であり、GaN層(ここではn型クラッド層14c)の表面は鏡面であった。
また、実施例1と同様の方法によって半導体層を構成する各層を成膜した後、MgドープAlGaNからなるp型コンタクト層16bの電気的特性を確認したところ、p型キャリアを活性化するためのアニール処理を行わなくてもp型を示し、キャリア濃度は3×1016個/cmであった。
By such a process, a buffer layer made of AlN as an aggregate of columnar crystals is formed on the substrate 11, and an undoped base layer 14a having a thickness of 2 μm and a carrier of 1 × 10 19 cm −3 are formed thereon. A 2 μm Si-doped n-type contact layer 14b having a concentration was formed, and a 20 nm Si-doped n-type cladding layer 14c having a carrier concentration of 1 × 10 18 cm −3 was formed thereon. The substrate taken out of the chamber after film formation was colorless and transparent, and the surface of the GaN layer (here, n-type cladding layer 14c) was a mirror surface.
Further, after forming the respective layers constituting the semiconductor layer by the same method as in Example 1, the electrical characteristics of the p-type contact layer 16b made of Mg-doped AlGaN were confirmed, and it was found that the p-type carriers were activated. A p-type was exhibited even without annealing, and the carrier concentration was 3 × 10 16 / cm 3 .

さらに、このようなウェーハを用いて作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は14.0mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。   Further, when a forward current was passed between the p-side and n-side electrodes of a light emitting diode fabricated using such a wafer, the forward voltage at a current of 20 mA was 3.0V. Moreover, when the light emission state was observed through the p side translucent electrode 17, the light emission wavelength was 460 nm and the light emission output showed 14.0 mW. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.

[比較例]
比較例では、チャンバ内に連通するドーピング容器が備えられておらず、液状のGaに細粒状としたSiを混合し、これをターゲットの受け皿に流し込んで固めたものをチャンバ内に設置する従来の方法が採用されたスパッタ装置を用いて、Siドープのn型コンタクト層及びn型クラッド層、Mgドープのp型クラッド層及びp型コンタクト層を形成した点以外は、実施例と同様の成膜条件で、図1に示すような積層半導体のサンプルを作製した。
[Comparative example]
In the comparative example, a doping container communicating with the inside of the chamber is not provided, and a fine Ga is mixed with liquid Ga, which is poured into a target tray and hardened and installed in the chamber. Film formation similar to the example except that the Si-doped n-type contact layer and n-type clad layer, Mg-doped p-type clad layer and p-type contact layer were formed using the sputtering apparatus employing the method. Under the conditions, a stacked semiconductor sample as shown in FIG. 1 was manufactured.

比較例では、n型クラッド層の成膜後にチャンバ内から取り出した基板は無色透明であり、表面は鏡面であった。
また、p型コンタクト層の成膜後にチャンバ内から取り出したサンプルは、MgドープAlGaNからなるp型コンタクト層が、p型キャリアを活性化するためのアニール処理を行わなくてもp型を示し、キャリア濃度は3×1016個/cmであった。
In the comparative example, the substrate taken out from the chamber after forming the n-type cladding layer was colorless and transparent, and the surface was a mirror surface.
In addition, the sample taken out from the chamber after the formation of the p-type contact layer shows that the p-type contact layer made of Mg-doped AlGaN shows p-type without performing annealing treatment for activating p-type carriers, The carrier concentration was 3 × 10 16 pieces / cm 3 .

そして、この積層半導体のサンプルに、実施例と同様の手順で透光性正極、正極ボンディングパッド及び負極を形成し、さらに、サファイアからなる基板の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを350μm角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光素子とした。
上述のようにして作製した比較例の発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.2Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は13.8mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
Then, a transparent positive electrode, a positive electrode bonding pad, and a negative electrode are formed on the laminated semiconductor sample in the same procedure as in the example, and the back surface of the substrate made of sapphire is ground and polished to form a mirror-like surface. . The wafer was cut into 350 μm square chips, placed on the lead frame so that each electrode was on top, and connected to the lead frame with a gold wire to obtain a light emitting device.
When a forward current was passed between the p-side and n-side electrodes of the light emitting diode of the comparative example produced as described above, the forward voltage at a current of 20 mA was 3.2V. Moreover, when the light emission state was observed through the p side translucent electrode 17, the light emission wavelength was 460 nm and the light emission output showed 13.8 mW. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.

上記結果に示すように、実施例及び比較例の発光素子の特性には、大きな違いは無かった。しかしながら、上記比較例では、スパッタターゲットを使い切るまでに50回の成膜処理を行ったが、この場合には、成膜回数を重ねてゆくにつれて、製造された発光素子の特性が徐々に低下した。特に、50回目の成膜を行なって製造した発光素子のサンプルは、駆動電圧(順方向電圧)が3.4Vまで上昇した。そして、50回の成膜処理の後、スパッタ装置のチャンバ内を点検したところ、スパッタターゲットのGaが液化後に再固化した様子が認められた。比較例では、この影響により、ドーパント元素がターゲットの表面近くに凝集する現象が発生して選択的に消費され、発光素子の特性の低下につながったものと考えられる。
また、この後、スパッタターゲットを交換して同条件で成膜処理を行ったところ、ターゲット交換後、最初に製造した発光素子は駆動電圧(順方向電圧)が3.0Vとなり、ターゲット交換前の発光素子とは特性が異なることが確認された。このように、ドーパント元素からなるターゲットを、Gaを含有するターゲットと同様にチャンバ内に設置する従来の方法では、成膜処理でターゲットを使用するにつれてドーピング量が変動し、スパッタターゲットを交換した際には、ターゲット毎に発光素子特性の変動が生じることが明らかとなった。
As shown in the above results, there was no significant difference in the characteristics of the light emitting elements of the example and the comparative example. However, in the comparative example, the film formation process was performed 50 times until the sputter target was used up. In this case, the characteristics of the manufactured light-emitting element gradually deteriorated as the number of film formations increased. . In particular, in the sample of the light emitting element manufactured by performing the 50th film formation, the driving voltage (forward voltage) increased to 3.4V. And after the film-forming process of 50 times, when the inside of the chamber of a sputter | spatter apparatus was inspected, the mode that Ga of a sputter | spatter target resolidified after liquefying was recognized. In the comparative example, it is considered that due to this influence, a phenomenon in which the dopant element aggregates near the surface of the target occurs and is selectively consumed, leading to deterioration of the characteristics of the light emitting element.
After this, when the sputtering target was replaced and the film formation process was performed under the same conditions, the light emitting element manufactured first after the target replacement had a driving voltage (forward voltage) of 3.0 V, before the target replacement. It was confirmed that the characteristics were different from those of the light emitting element. As described above, in the conventional method in which the target composed of the dopant element is installed in the chamber in the same manner as the Ga-containing target, the doping amount fluctuates as the target is used in the film formation process, and the sputter target is replaced. It has become clear that variations in the characteristics of the light emitting element occur for each target.

以上の結果により、本発明に係るIII族窒化物半導体が素子特性に優れており、また、本発明に係るIII族窒化物半導体発光素子が優れた発光特性を備えていることが明らかである。   From the above results, it is clear that the group III nitride semiconductor according to the present invention has excellent device characteristics, and that the group III nitride semiconductor light emitting device according to the present invention has excellent light emission characteristics.

本発明のIII族窒化物半導体の製造方法は、スパッタ法によってドーパントを添加して導電性を最適に制御したIII族窒化物半導体を作製することができるため、発光ダイオード(LED)やレーザダイオード(LD)のp型コンタクト層、また、FETのような電子デバイス等のさまざまな半導体素子の製造に用いることができる。   Since the group III nitride semiconductor manufacturing method of the present invention can produce a group III nitride semiconductor whose conductivity is optimally controlled by adding a dopant by sputtering, a light emitting diode (LED) or laser diode ( LD) p-type contact layer and various semiconductor elements such as an electronic device such as an FET.

本発明に係るIII族窒化物半導体の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。It is a figure which illustrates typically an example of the group III nitride semiconductor concerning the present invention, and is a schematic diagram showing the section structure of a lamination semiconductor. 本発明に係るIII族窒化物半導体の一例を模式的に説明する図であり、III族窒化物半導体によって構成される発光素子の平面構造を示す概略図である。It is a figure which explains typically an example of the group III nitride semiconductor concerning the present invention, and is a schematic diagram showing the plane structure of the light emitting element constituted by the group III nitride semiconductor. 本発明に係るIII族窒化物半導体の一例を模式的に説明する図であり、III族窒化物半導体によって構成される発光素子の断面構造を示す概略図である。It is a figure which explains typically an example of the group III nitride semiconductor concerning the present invention, and is a schematic diagram showing the section structure of the light emitting element constituted by the group III nitride semiconductor. 本発明に係るIII族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。It is the schematic explaining typically the lamp | ramp comprised using the group III nitride semiconductor light-emitting device based on this invention. 本発明に係るIII族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、チャンバ内に連通するドーパント容器が備えられたスパッタ装置の構造を示す概略図である。It is a figure which illustrates typically an example of the manufacturing method of the group III nitride semiconductor light-emitting device based on this invention, and is the schematic which shows the structure of the sputtering device provided with the dopant container connected in a chamber.

符号の説明Explanation of symbols

1…III族窒化物半導体発光素子、10…積層半導体(III族窒化物半導体)、11…基板、11a…表面、12…バッファ層、14…n型半導体層、15…発光層、16…p型半導体層(III族窒化物半導体)、16a…p型クラッド層、16b…p型コンタクト層、3…ランプ、40…スパッタ装置、41…チャンバ、47…ターゲット、50…ドーパント容器、51…ドーパント元素(ドナー不純物、アクセプター不純物)、52a…制御バルブ(流量制御手段)、53…加熱器 DESCRIPTION OF SYMBOLS 1 ... Group III nitride semiconductor light-emitting device, 10 ... Laminated semiconductor (Group III nitride semiconductor), 11 ... Substrate, 11a ... Surface, 12 ... Buffer layer, 14 ... N-type semiconductor layer, 15 ... Light emitting layer, 16 ... p Type semiconductor layer (group III nitride semiconductor), 16a ... p-type cladding layer, 16b ... p-type contact layer, 3 ... lamp, 40 ... sputtering device, 41 ... chamber, 47 ... target, 50 ... dopant container, 51 ... dopant Element (donor impurity, acceptor impurity), 52a ... control valve (flow rate control means), 53 ... heater

Claims (15)

チャンバ内に基板及びGa元素を含有するターゲットを配置し、前記基板上にドーパントが添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成するIII族窒化物半導体の製造方法であって、
前記チャンバの外部に設けられ、該チャンバの内部と連通されたドーパント容器内にドーパント元素を配置し、該ドーパント元素を前記ドーパント容器内で気化してチャンバ内に供給することにより、前記III族窒化物半導体に前記ドーパントを添加することを特徴とするIII族窒化物半導体の製造方法。
In this method, a substrate and a target containing Ga element are arranged in a chamber, and a single crystal group III nitride semiconductor doped with a dopant is formed on the substrate by a reactive sputtering method. And
The group III nitride is provided by disposing a dopant element in a dopant container provided outside the chamber and communicating with the inside of the chamber, and vaporizing the dopant element in the dopant container and supplying the dopant element into the chamber. A method for producing a group III nitride semiconductor, comprising adding the dopant to a metal semiconductor.
前記ドーパント容器内に配された前記ドーパント元素を加熱することにより、該ドーパント元素を気化してチャンバ内に供給することを特徴とする請求項1に記載のIII族窒化物半導体の製造方法。   The method for producing a group III nitride semiconductor according to claim 1, wherein the dopant element disposed in the dopant container is heated to vaporize the dopant element and supply the dopant element into the chamber. 前記ドーパント容器と前記チャンバとの間に流量制御手段を設けることにより、前記ドーパント容器で気化されたドーパント元素の、前記チャンバ内への供給量を調整することを特徴とする請求項1又は2に記載のIII族窒化物半導体の製造方法。   3. The supply amount of the dopant element vaporized in the dopant container into the chamber is adjusted by providing a flow rate control means between the dopant container and the chamber. The manufacturing method of the group III nitride semiconductor of description. 前記III族窒化物半導体を形成する際の前記チャンバ内の雰囲気が、窒素原子含有ガスが20〜80%の範囲で含有され、残部が少なくとも不活性ガスを含有するガス雰囲気とされていることを特徴とする請求項1〜3の何れか1項に記載のIII族窒化物半導体の製造方法。   The atmosphere in the chamber when forming the group III nitride semiconductor is a gas atmosphere containing a nitrogen atom-containing gas in a range of 20 to 80% and the balance containing at least an inert gas. The method for producing a group III nitride semiconductor according to any one of claims 1 to 3, wherein: 前記チャンバ内のガス雰囲気中に存在する窒素原子含有ガスが窒素ガス(N)とされ、前記不活性ガスがアルゴンガス(Ar)とされていることを特徴とする請求項4に記載のIII族窒化物半導体の製造方法。 5. The III according to claim 4, wherein the nitrogen atom-containing gas present in the gas atmosphere in the chamber is nitrogen gas (N 2 ), and the inert gas is argon gas (Ar). A method for producing a group nitride semiconductor. 前記III族窒化物半導体を形成する際の、前記基板の温度が600℃〜1050℃の範囲とされていることを特徴とする請求項1〜5の何れか1項に記載のIII族窒化物半導体の製造方法。   The group III nitride according to any one of claims 1 to 5, wherein a temperature of the substrate in forming the group III nitride semiconductor is in a range of 600 ° C to 1050 ° C. Semiconductor manufacturing method. 前記ドーパント元素がドナー不純物からなることを特徴とする請求項1〜6の何れか1項に記載のIII族窒化物半導体の製造方法。   The method for producing a group III nitride semiconductor according to any one of claims 1 to 6, wherein the dopant element comprises a donor impurity. 前記ドナー不純物がシリコン(Si)元素であることを特徴とする請求項7に記載のIII族窒化物半導体の製造方法。   The group III nitride semiconductor manufacturing method according to claim 7, wherein the donor impurity is a silicon (Si) element. 前記III族窒化物半導体を形成する際の、前記チャンバ内における雰囲気ガス中のGa元素とSi元素との比が、1:0.0001〜1:0.00001の範囲とされていることを特徴とする請求項8に記載のIII族窒化物半導体の製造方法。   The ratio of the Ga element and the Si element in the atmospheric gas in the chamber when forming the group III nitride semiconductor is in the range of 1: 0.0001 to 1: 0.00001. A method for producing a group III nitride semiconductor according to claim 8. 前記ドーパント元素がアクセプター不純物からなることを特徴とする請求項1〜6の何れか1項に記載のIII族窒化物半導体の製造方法。   The method for producing a group III nitride semiconductor according to any one of claims 1 to 6, wherein the dopant element comprises an acceptor impurity. 前記アクセプター不純物がマグネシウム(Mg)元素であることを特徴とする請求項10に記載のIII族窒化物半導体の製造方法。   The group III nitride semiconductor manufacturing method according to claim 10, wherein the acceptor impurity is a magnesium (Mg) element. 前記III族窒化物半導体を形成する際の、前記チャンバ内における雰囲気ガス中のGa元素とMg元素との比が、1:0.01〜1:0.0001の範囲とされていることを特徴とする請求項11に記載のIII族窒化物半導体の製造方法。   The ratio of Ga element and Mg element in the atmospheric gas in the chamber when forming the group III nitride semiconductor is in a range of 1: 0.01 to 1: 0.0001. The method for producing a group III nitride semiconductor according to claim 11. III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が順に積層された半導体層を備え、前記n型半導体層の少なくとも一部がドナー不純物の添加された単結晶のIII族窒化物半導体からなり、前記p型半導体層の少なくとも一部がアクセプター不純物の添加された単結晶のIII族窒化物半導体からなるIII族窒化物半導体発光素子の製造方法であって、
前記n型半導体層の少なくとも一部を、請求項7〜9の何れか1項に記載のIII族窒化物半導体の製造方法によって形成する工程、及び/又は、前記p型半導体層の少なくとも一部を、請求項10〜12の何れか1項に記載のIII族窒化物半導体の製造方法によって形成する工程、が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。
A single crystal III comprising a semiconductor layer in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer each made of a group III nitride semiconductor are sequentially stacked, and at least a part of the n-type semiconductor layer is doped with a donor impurity. A method for producing a group III nitride semiconductor light-emitting device comprising a group nitride semiconductor, wherein at least a part of the p-type semiconductor layer comprises a single crystal group III nitride semiconductor to which an acceptor impurity is added,
A step of forming at least a part of the n-type semiconductor layer by the group III nitride semiconductor manufacturing method according to claim 7 and / or at least a part of the p-type semiconductor layer. Forming a group III nitride semiconductor according to any one of claims 10 to 12 by the method for manufacturing a group III nitride semiconductor according to any one of claims 10 to 12.
請求項13に記載の製造方法で得られるIII族窒化物半導体発光素子。   A group III nitride semiconductor light-emitting device obtained by the manufacturing method according to claim 13. 請求項14に記載のIII族窒化物半導体発光素子が用いられてなるランプ。   A lamp comprising the group III nitride semiconductor light-emitting device according to claim 14.
JP2007154014A 2007-06-11 2007-06-11 Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp Pending JP2008306113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007154014A JP2008306113A (en) 2007-06-11 2007-06-11 Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007154014A JP2008306113A (en) 2007-06-11 2007-06-11 Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp

Publications (1)

Publication Number Publication Date
JP2008306113A true JP2008306113A (en) 2008-12-18

Family

ID=40234529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007154014A Pending JP2008306113A (en) 2007-06-11 2007-06-11 Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp

Country Status (1)

Country Link
JP (1) JP2008306113A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222004A (en) * 2011-04-04 2012-11-12 Ulvac Japan Ltd Semiconductor layer formation device, semiconductor layer manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039819A (en) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> Manufacture of compound semiconductor thin film
JPH03165492A (en) * 1989-11-22 1991-07-17 Hitachi Ltd Method and device for manufacturing semiconductor device
JP2001035805A (en) * 1999-07-19 2001-02-09 Sony Corp Group III nitride compound semiconductor thin film and method for forming the same, and semiconductor element and method for manufacturing the same
JP2003273397A (en) * 2002-03-19 2003-09-26 Fuji Xerox Co Ltd Semiconductor light emitting device, semiconductor composite device, and method of manufacturing semiconductor light emitting device
JP2006310819A (en) * 2005-03-31 2006-11-09 Showa Denko Kk Gallium nitride compound semiconductor laminate and manufacturing method thereof
JP2007109713A (en) * 2005-10-11 2007-04-26 Showa Denko Kk Group iii nitride semiconductor light emitting element
JP2007109782A (en) * 2005-10-12 2007-04-26 Fujikura Ltd Semiconductor light emitting device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039819A (en) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> Manufacture of compound semiconductor thin film
JPH03165492A (en) * 1989-11-22 1991-07-17 Hitachi Ltd Method and device for manufacturing semiconductor device
JP2001035805A (en) * 1999-07-19 2001-02-09 Sony Corp Group III nitride compound semiconductor thin film and method for forming the same, and semiconductor element and method for manufacturing the same
JP2003273397A (en) * 2002-03-19 2003-09-26 Fuji Xerox Co Ltd Semiconductor light emitting device, semiconductor composite device, and method of manufacturing semiconductor light emitting device
JP2006310819A (en) * 2005-03-31 2006-11-09 Showa Denko Kk Gallium nitride compound semiconductor laminate and manufacturing method thereof
JP2007109713A (en) * 2005-10-11 2007-04-26 Showa Denko Kk Group iii nitride semiconductor light emitting element
JP2007109782A (en) * 2005-10-12 2007-04-26 Fujikura Ltd Semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222004A (en) * 2011-04-04 2012-11-12 Ulvac Japan Ltd Semiconductor layer formation device, semiconductor layer manufacturing method

Similar Documents

Publication Publication Date Title
JP5272390B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP5246219B2 (en) Group III nitride semiconductor device manufacturing method and group III nitride semiconductor light emitting device manufacturing method
JP4191227B2 (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
TWI491064B (en) Group III nitride semiconductor light-emitting device, the method of manufacturing the same, and a lamp
JP5049659B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
TWI408733B (en) Method for producing group III nitride compound semiconductor light-emitting device, and group III nitride compound semiconductor light-emitting device, and lamp
CN101874306A (en) Group III nitride semiconductor light-emitting element, method for manufacturing same, and lamp
KR101074178B1 (en) Method for manufacturing group ⅲ nitride compound semiconductor light-emitting device, group ⅲ nitride compound semiconductor light-emitting device, and lamp
CN101506946B (en) Method for manufacturing group III nitride compound semiconductor light-emitting device, group III nitride compound semiconductor light-emitting device, and lamp
JPWO2010032423A1 (en) Method for manufacturing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp, and method for reducing variation in emission wavelength distribution of group III nitride semiconductor light emitting device wafer
CN102113140A (en) Method for manufacturing iii nitride semiconductor light emitting element, iii nitride semiconductor light emitting element and lamp
JP2011082570A (en) Method of manufacturing group iii nitride semiconductor light emitting device
CN101517759B (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP2008153603A (en) Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP4912843B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP2009016505A (en) Group iii nitride compound semiconductor light emitting element
JP2009155672A (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor manufacturing apparatus, group III nitride semiconductor and group III nitride semiconductor light emitting device, and lamp
JP2008294449A (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP5179055B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008306113A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP2008135463A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp
JP2008159954A (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008106316A (en) Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP2008311420A (en) Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP2008198705A (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508