[go: up one dir, main page]

JP2008311420A - Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp - Google Patents

Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp Download PDF

Info

Publication number
JP2008311420A
JP2008311420A JP2007157669A JP2007157669A JP2008311420A JP 2008311420 A JP2008311420 A JP 2008311420A JP 2007157669 A JP2007157669 A JP 2007157669A JP 2007157669 A JP2007157669 A JP 2007157669A JP 2008311420 A JP2008311420 A JP 2008311420A
Authority
JP
Japan
Prior art keywords
layer
sputter target
light emitting
substrate
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007157669A
Other languages
Japanese (ja)
Inventor
Hisayuki Miki
久幸 三木
Kenzo Hanawa
健三 塙
Yasumasa Sasaki
保正 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007157669A priority Critical patent/JP2008311420A/en
Publication of JP2008311420A publication Critical patent/JP2008311420A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/07554
    • H10W72/547
    • H10W72/5522
    • H10W72/884
    • H10W74/00
    • H10W90/736
    • H10W90/756

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】スパッタ法を用いて成膜されたガリウム窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化できるスパッタターゲットの製造方法を提供する。
【解決手段】液状Gaとドーパント元素とを混合する混合工程を備えるスパッタターゲットの製造方法とする。前記混合工程は、前記液状Ga中に前記ドーパント元素を溶解させる工程とすることができる。また、前記混合工程が、前記液状Ga中に粒子状の前記ドーパンド元素を分散させた後、固化させる工程としてもよい。
【選択図】なし
The present invention provides a method for manufacturing a sputter target that can easily optimize the doping concentration of a dopant element in a crystal of a gallium nitride semiconductor formed by sputtering.
A sputtering target manufacturing method including a mixing step of mixing liquid Ga and a dopant element. The mixing step can be a step of dissolving the dopant element in the liquid Ga. Further, the mixing step may be a step of solidifying after dispersing the particulate dopant element in the liquid Ga.
[Selection figure] None

Description

本発明は、発光ダイオード(LED)、レーザダイオード(LD)、電子デバイス等に、好適に用いられるIII族窒化物化合物半導体発光素子の製造に好適に用いられるスパッタターゲット、スパッタターゲットの製造方法、スパッタ装置、III族窒化物化合物半導体発光素子の製造方法、及びこの製造方法で得られるIII族窒化物化合物半導体発光素子、並びにIII族窒化物化合物半導体発光素子を用いたランプに関する。   The present invention relates to a sputter target, a sputter target manufacturing method, a sputter target, and a sputter target that are preferably used for manufacturing a group III nitride compound semiconductor light-emitting element that is preferably used for a light emitting diode (LED), a laser diode (LD), an electronic device, and the like. The present invention relates to a device, a method for manufacturing a group III nitride compound semiconductor light emitting device, a group III nitride compound semiconductor light emitting device obtained by this manufacturing method, and a lamp using the group III nitride compound semiconductor light emitting device.

III族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、LEDやLD等の発光素子として用いられている。
また、III族窒化物半導体は、電子デバイスに用いた場合でも、従来のIII−V族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
Group III nitride semiconductor light-emitting devices have a direct transition type band gap of energy corresponding to the range from visible light to ultraviolet light, and are excellent in luminous efficiency, and are therefore used as light-emitting devices such as LEDs and LDs. It has been.
Moreover, even when the group III nitride semiconductor is used in an electronic device, an electronic device having excellent characteristics can be obtained as compared with the case where a conventional group III-V compound semiconductor is used.

このようなIII族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、MOCVD法によって製造されている。MOCVD法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で分解することにより、結晶を成長させる方法である。   Such a group III nitride compound semiconductor is generally manufactured by MOCVD using trimethyl gallium, trimethyl aluminum and ammonia as raw materials. The MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas, transported to the substrate surface, and decomposed by reaction with a heated substrate to grow crystals.

一方、III族窒化物化合物半導体の結晶をスパッタによって製造する研究も行われている。具体的には、例えば、Nガスを用いた高周波マグネトロンスパッタリングにより、Siの(100)面、及びAlの(0001)面上にGaN層を成膜する方法が提案されている(例えば、非特許文献1)。 On the other hand, studies have also been carried out to produce a group III nitride compound semiconductor crystal by sputtering. Specifically, for example, a method of forming a GaN layer on the (100) plane of Si and the (0001) plane of Al 2 O 3 by high-frequency magnetron sputtering using N 2 gas has been proposed ( For example, Non-Patent Document 1).

また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてGaN層を成膜する方法が提案されている(例えば、非特許文献2)。   Further, a method has been proposed in which a GaN layer is formed using an apparatus in which a cathode and a solid target face each other and a mesh is placed between the substrate and the target (for example, Non-Patent Document 2).

また、上述のようなIII族窒化物化合物半導体の結晶からなるGaN層を成膜する場合、例えば、GaN層中にSiやMg等のドーパント元素がドーピングされた混晶を成膜する方法が用いられる。この際、母材となるGa元素に対してドーパント元素を混合したターゲットを用い、スパッタ法によってGaN層を成膜する方法が提案されている(例えば、非特許文献3)。
牛玖 由紀子(Y.USHIKU)他、「21世紀連合シンポジウム論文集」、Vol.2nd、p295(2003)、 ティー・キクマ(T.Kikuma)他、「バキューム(Vacuum)」、Vol.66、P233(2002) 応用物理学会編「第66回応用物理学会」パンフレット、7a−N−6(2005年秋)、1分冊、248ページ
Further, when forming a GaN layer made of a group III nitride compound semiconductor crystal as described above, for example, a method of forming a mixed crystal in which a dopant element such as Si or Mg is doped in the GaN layer is used. It is done. At this time, a method of forming a GaN layer by sputtering using a target obtained by mixing a dopant element with a Ga element as a base material has been proposed (for example, Non-Patent Document 3).
Yukiko Ushibuchi (Y. USHIKU) et al., “Proceedings of the 21st Century Union Symposium”, Vol. 2nd, p295 (2003), T. Kikuma et al., “Vacuum”, Vol. 66, P233 (2002) “The 66th Japan Society of Applied Physics” brochure, 7a-N-6 (Autumn 2005), 1 volume, 248 pages

しかしながら、従来のスパッタ法では、ドーパント元素がドーピングされたガリウム窒化物半導体の結晶を成膜する場合、ドーピング濃度を微調整することは困難であった。
また、MOCVD法を用いて、GaN層としてMg元素のドープされたAlGaN等を成膜する場合には、Alの組成に応じて結晶内に取り込まれるMgの量が変化するため、Al組成が低い場合にはMgが入りやすいものの、Al組成が高いときにはMgが入りにくいという問題があった。
また、Si元素がドーピングされたガリウム窒化物半導体の結晶を、プラズマ中に窒素ガスと同時にSiHガスを流通させる方法を用いて成膜する方法も考えられる。しかし、この方法では、長期にわたって結晶膜の成膜を行うと、反応チャンバの内壁や天井にパーティクルが発生し、これがターゲットやウエーハ表面に付着して欠陥を生じる原因となる場合がある。
However, in the conventional sputtering method, when a gallium nitride semiconductor crystal doped with a dopant element is formed, it is difficult to finely adjust the doping concentration.
In addition, when AlGaN doped with Mg element is formed as a GaN layer using MOCVD, the amount of Mg taken into the crystal changes depending on the Al composition, so the Al composition is low. In some cases, Mg easily enters, but when the Al composition is high, Mg is difficult to enter.
Further, a method of forming a film of a gallium nitride semiconductor crystal doped with Si element by using a method of flowing SiH 4 gas simultaneously with nitrogen gas in plasma is also conceivable. However, in this method, when a crystal film is formed over a long period of time, particles are generated on the inner wall or ceiling of the reaction chamber, which may cause defects on the target or wafer surface.

本発明は上記課題に鑑みてなされたものであり、スパッタ法を用いて成膜されたガリウム窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化できるスパッタターゲットの製造方法を提供することを目的とする。
また、上記のスパッタターゲットの製造方法により得られるスパッタターゲットを提供することを目的とする。
The present invention has been made in view of the above problems, and provides a method of manufacturing a sputter target that can easily optimize the doping concentration of a dopant element in a crystal of a gallium nitride semiconductor formed by sputtering. For the purpose.
It is another object of the present invention to provide a sputtering target obtained by the above-described sputtering target manufacturing method.

さらに、上記のスパッタターゲットが備えられているスパッタ装置を提供することを目的とする。
また、上記のスパッタ装置を用いて形成するIII族窒化物化合物半導体発光素子の製造方法、およびIII族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。
Furthermore, it aims at providing the sputtering device provided with said sputtering target.
It is another object of the present invention to provide a method for manufacturing a group III nitride compound semiconductor light emitting device, a group III nitride compound semiconductor light emitting device, and a lamp formed using the sputtering apparatus.

本発明者等は、上記問題を解決するために鋭意検討した結果、液状のGaとドーパント元素とを混合することで、スパッタターゲット中におけるドーパント元素の濃度を容易に高精度で調整できることを見出した。そして、このようにして得られたスパッタターゲットを用いて成膜することで、成膜された層の結晶中におけるドーパント元素のドーピング濃度を容易に最適化できることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
As a result of intensive studies to solve the above problems, the present inventors have found that the concentration of the dopant element in the sputter target can be easily adjusted with high accuracy by mixing liquid Ga and the dopant element. . And it discovered that it was possible to easily optimize the doping concentration of the dopant element in the crystal of the deposited layer by forming a film using the sputter target thus obtained, and the present invention was completed.
That is, the present invention relates to the following.

[1] 液状Gaとドーパント元素とを混合する混合工程を備えることを特徴とするスパッタターゲットの製造方法。
[2] 前記混合工程が、前記液状Ga中に前記ドーパント元素を溶解させる工程であることを特徴とする[1]に記載のスパッタターゲットの製造方法。
[3] 前記ドーパントがMgであることを特徴とする[1]または[2]に記載のスパッタターゲットの製造方法。
[4] 前記混合工程において、GaとMgの原子数の比が1:0.01〜0.0001の範囲となるようにすることを特徴とする[1]〜[3]のいずれかに記載のスパッタターゲットの製造方法。
[5] 前記混合工程において、GaとMgの重量の比が1:0.003〜0.00003の範囲となるようにすることを特徴とする[1]〜[3]のいずれかに記載のスパッタターゲットの製造方法。
[6] 前記混合工程が、前記液状Ga中に粒子状の前記ドーパンド元素を分散させた後、固化させる工程であることを特徴とする[1]に記載のスパッタターゲットの製造方法。
[7] 前記ドーパントがSiであることを特徴とする[1]または[6]に記載のスパッタターゲットの製造方法。
[8] 前記混合工程において、ターゲット表面におけるGaとSiの粒子の露出面積の比が1:0.05〜0.0005の範囲となるようにすることを特徴とする[1]、[6]または[7]に記載のスパッタターゲットの製造方法。
[9] 前記混合工程において、GaとSiの重量の比が1:0.02〜0.0002の範囲となるようにすることを特徴とする[1]、[6]または[7]に記載のスパッタターゲットの製造方法。
[1] A method for producing a sputter target, comprising a mixing step of mixing liquid Ga and a dopant element.
[2] The method for manufacturing a sputter target according to [1], wherein the mixing step is a step of dissolving the dopant element in the liquid Ga.
[3] The method for producing a sputter target according to [1] or [2], wherein the dopant is Mg.
[4] In any one of [1] to [3], in the mixing step, a ratio of the number of Ga and Mg atoms is in a range of 1: 0.01 to 0.0001. Of manufacturing a sputtering target.
[5] In the mixing step, the weight ratio of Ga and Mg is in the range of 1: 0.003 to 0.00003, according to any one of [1] to [3] A method for manufacturing a sputter target.
[6] The method for producing a sputter target according to [1], wherein the mixing step is a step of dispersing the particulate dopant element in the liquid Ga and then solidifying.
[7] The method according to [1] or [6], wherein the dopant is Si.
[8] In the mixing step, the ratio of the exposed area of Ga and Si particles on the target surface is in the range of 1: 0.05 to 0.0005 [1], [6] Or the manufacturing method of the sputtering target as described in [7].
[9] The mixing step, wherein the weight ratio of Ga and Si is in the range of 1: 0.02 to 0.0002. Of manufacturing a sputtering target.

[10] [1]〜[9]のいずれかに記載のスパッタターゲットの製造方法によって得られたことを特徴とするスパッタターゲット。
[11] ガリウム窒化物半導体からなる半導体層を形成するためのスパッタ装置であって、[10]に記載のスパッタターゲットが備えられていることを特徴とするスパッタ装置。
[12] ガリウム窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が積層された半導体層を有するIII族窒化物化合物半導体発光素子の製造方法であって、前記半導体層の少なくとも一部を[11]に記載のスパッタ装置を用いて形成することを特徴とするIII族窒化物化合物半導体発光素子の製造方法。
[13] [12]に記載の製造方法で得られるIII族窒化物化合物半導体発光素子。
[14] [13]に記載のIII族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。
[10] A sputter target obtained by the method for manufacturing a sputter target according to any one of [1] to [9].
[11] A sputtering apparatus for forming a semiconductor layer made of a gallium nitride semiconductor, comprising the sputtering target according to [10].
[12] A method for manufacturing a group III nitride compound semiconductor light-emitting device having a semiconductor layer in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer each made of a gallium nitride semiconductor are stacked, A method for producing a group III nitride compound semiconductor light-emitting device, characterized in that a part thereof is formed using the sputtering apparatus according to [11].
[13] A group III nitride compound semiconductor light-emitting device obtained by the production method according to [12].
[14] A lamp comprising the group III nitride compound semiconductor light-emitting device according to [13].

本発明のスパッタターゲットの製造方法は、液状Gaとドーパント元素とを混合する混合工程を備えているので、スパッタターゲット中におけるドーパント元素の濃度を容易に高精度に調整することができる。
そして、本発明のスパッタターゲットの製造方法によって得られたドーパント元素の濃度が高精度で調整されたスパッタターゲットを用いて成膜することで、ドーパント元素のドーピング濃度が最適化された層を形成できる。
Since the sputtering target manufacturing method of the present invention includes a mixing step of mixing liquid Ga and a dopant element, the concentration of the dopant element in the sputtering target can be easily adjusted with high accuracy.
Then, by forming a film using a sputtering target in which the concentration of the dopant element obtained by the method for manufacturing a sputtering target of the present invention is adjusted with high accuracy, a layer in which the doping concentration of the dopant element is optimized can be formed. .

また、本発明のスパッタ装置は、上記のスパッタターゲットが備えられたものであるので、ドーパント元素のドーピング濃度が最適化された層を容易に成膜できる。
さらに、本発明のIII族窒化物化合物半導体発光素子の製造方法では、本発明のスパッタ装置を用いて半導体層を形成するので、ドーパント元素のドーピング濃度が最適化された半導体層を備えた本発明のIII族窒化物化合物半導体発光素子およびランプを容易に製造できる。
また、本発明のIII族窒化物化合物半導体発光素子並びにランプは、半導体層のドーパント元素のドーピング濃度が最適なものとなるので、優れた発光特性を備えたものとなる。
Further, since the sputtering apparatus of the present invention is equipped with the above-described sputtering target, a layer in which the doping concentration of the dopant element is optimized can be easily formed.
Furthermore, in the method for producing a group III nitride compound semiconductor light emitting device of the present invention, the semiconductor layer is formed using the sputtering apparatus of the present invention, so that the present invention is provided with a semiconductor layer in which the doping concentration of the dopant element is optimized. The group III nitride compound semiconductor light emitting device and the lamp can be easily manufactured.
In addition, the group III nitride compound semiconductor light-emitting device and lamp of the present invention have excellent emission characteristics because the doping concentration of the dopant element in the semiconductor layer is optimal.

以下、本発明のスパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、III族窒化物化合物半導体発光素子の製造方法、及びIII族窒化物化合物半導体発光素子、並びにランプの実施形態について、図面を適宜参照して説明する。   DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a sputtering target manufacturing method, a sputtering target, a sputtering apparatus, a group III nitride compound semiconductor light emitting device, a group III nitride compound semiconductor light emitting device, and a lamp according to the present invention will be referred to as appropriate. To explain.

[スパッタ装置]
図1は、本発明に係るスパッタ装置の一例を模式的に示す概略図である。図1に示すスパッタ装置40は、ガリウム窒化物半導体からなる半導体層を形成するためのものであり、本発明のスパッタターゲットが備えられたものである。
[Sputtering equipment]
FIG. 1 is a schematic view schematically showing an example of a sputtering apparatus according to the present invention. A sputtering apparatus 40 shown in FIG. 1 is for forming a semiconductor layer made of a gallium nitride semiconductor, and includes the sputtering target of the present invention.

このスパッタ装置40は、図1に示すように、チャンバ41と、チャンバ41内に設置されたスパッタターゲット47と、スパッタターゲット47に対してパワーを印加するパワー印加手段45とを備えている。また、図1に示すように、スパッタ装置40のチャンバ41内には、基板11をスパッタターゲット47に対向させて下向きに取り付けるための取り付け手段11bと、基板11を加熱するためのヒータ44とが備えられており、チャンバ41の外には、ヒータ44に導電接続されたマッチングボックス46cと、マッチングボックス46cに導電接続される電源48と、チャンバ41内の圧力を制御するポンプなどからなる圧力制御手段49a、49b、49cと、チャンバ41内にガスを供給するガス供給手段42a、42bとが備えられている。   As shown in FIG. 1, the sputtering apparatus 40 includes a chamber 41, a sputtering target 47 installed in the chamber 41, and power application means 45 that applies power to the sputtering target 47. Further, as shown in FIG. 1, in the chamber 41 of the sputtering apparatus 40, there are mounting means 11 b for mounting the substrate 11 facing the sputtering target 47 downward and a heater 44 for heating the substrate 11. In addition to the chamber 41, a pressure control comprising a matching box 46c conductively connected to the heater 44, a power supply 48 conductively connected to the matching box 46c, a pump for controlling the pressure in the chamber 41, and the like. Means 49a, 49b, 49c and gas supply means 42a, 42b for supplying gas into the chamber 41 are provided.

パワー印加手段45は、スパッタターゲット47に対して所定のパワーを印加するものであり、図1に示すように、電極43と、電極43に導電接続されたマッチングボックス46aと、マッチングボックス46aに導電接続される電源48とから構成されている。そして、スパッタターゲット47に印加されるパワーは、マッチングボックス46aに制御させることによって調整可能とされている。   The power applying means 45 applies a predetermined power to the sputtering target 47, and as shown in FIG. 1, the electrode 43, the matching box 46a conductively connected to the electrode 43, and the conductive to the matching box 46a. The power supply 48 is connected. The power applied to the sputter target 47 can be adjusted by controlling the matching box 46a.

また、本実施形態では、スパッタターゲット47に印加されるパワー(印加電力)が、パルスDC方式またはRF(高周波)方式により印加されるようになっている。なお、図1に示すスパッタ装置40を用いてリアクティブスパッタ法により半導体層を成膜する場合には、成膜レートを容易にコントロールできる点から、印加電力をRF(高周波)方式とすることがより好ましい。また、図1に示すスパッタ装置40を用いてリアクティブスパッタ法により半導体層を成膜する場合、DCで電場を連続してかけた状態にするとスパッタターゲット47がチャージアップしてしまい、成膜レートを高くすることが困難になるので、印加電力を、パルス的にバイアスを与えるパルスDC方式とすることが好ましい。   In the present embodiment, the power (applied power) applied to the sputtering target 47 is applied by the pulse DC method or the RF (high frequency) method. In the case where the semiconductor layer is formed by the reactive sputtering method using the sputtering apparatus 40 shown in FIG. 1, the applied power is set to the RF (high frequency) method because the film formation rate can be easily controlled. More preferred. Further, when the semiconductor layer is formed by the reactive sputtering method using the sputtering apparatus 40 shown in FIG. 1, the sputtering target 47 is charged up when the electric field is continuously applied with DC, and the film formation rate is increased. Therefore, it is preferable to use a pulsed DC system in which the applied power is biased in a pulsed manner.

[スパッタターゲット]
ここで、本発明のスパッタターゲットおよびスパッタターゲットの製造方法について例を挙げて説明する。
本実施形態のスパッタターゲット47は、以下に示す製造方法によって得られたものである。また、本実施形態のスパッタターゲット47は、Ga元素とドーパント元素とを含有するものであり、成膜される半導体層の組成に対応する材料からなるものである。また、本実施形態においては、スパッタターゲット47として固体状のものを用いてもよいし、液状化されたものを用いてもよい。液状化されたスパッタターゲット47としては、全体が液状化されているものであってもよいし、表層のみが液状化した状態のものであってもよい。
[Sputter target]
Here, an example is given and demonstrated about the sputtering target of this invention, and the manufacturing method of a sputtering target.
The sputter target 47 of this embodiment is obtained by the manufacturing method shown below. The sputter target 47 of the present embodiment contains a Ga element and a dopant element, and is made of a material corresponding to the composition of the semiconductor layer to be formed. In the present embodiment, a solid target may be used as the sputter target 47, or a liquefied target may be used. The liquefied sputter target 47 may be liquefied as a whole, or may be in a state where only the surface layer is liquefied.

[スパッタターゲットの製造方法]
このようなスパッタターゲット47を製造するには、液状Gaとドーパント元素とを混合する(混合工程)方法によって得られる。
ここでの混合工程は、例えば、ドーパント元素が液状Ga中に溶融可能なものである場合には、Gaの融点である29℃以上の温度とすることにより液状化された液状Ga中に、ドーパント元素を添加して混合し、溶解させる工程とすることができる。液状Ga中に溶融されるドーパント元素としては、Mg、Zn、Cdなどを挙げることができ、中でもp型のGaN層を形成するためのドーパントとして広く用いられているMgが好ましい。
[Method of manufacturing sputter target]
Such a sputter target 47 can be produced by a method of mixing liquid Ga and a dopant element (mixing step).
In the mixing step here, for example, when the dopant element can be melted in liquid Ga, the dopant is added to the liquid Ga liquefied by setting the temperature to 29 ° C. or higher, which is the melting point of Ga. An element can be added, mixed, and dissolved. Examples of the dopant element melted in the liquid Ga include Mg, Zn, Cd, etc. Among them, Mg widely used as a dopant for forming a p-type GaN layer is preferable.

また、混合工程は、例えば、ドーパント元素が粒子状である場合には、液状Ga中に粒子状のドーパンド元素を分散させた後、固化させる工程としてもよい。この場合、一旦、液状Ga中に均一に分散されたドーパンド元素の粒子が、Gaとドーパンド元素の粒子との比重の差などにより偏り、スパッタターゲット4内のドーパンド元素の濃度が偏ってしまうことが防がれる。液状Ga中に分散される粒子状のドーパント元素としては、Si、Ge、Sn、Ca、Beなどを挙げることができ、中でもn型のGaN層を形成するためのドーパントとして広く用いられているSiが好ましい。   In addition, for example, when the dopant element is in the form of particles, the mixing step may be a step of solidifying after dispersing the particle-like dopant element in the liquid Ga. In this case, the dopant element particles once uniformly dispersed in the liquid Ga are biased due to a difference in specific gravity between the Ga and dopant element particles, and the concentration of the dopant element in the sputter target 4 is biased. It is prevented. Examples of the particulate dopant element dispersed in the liquid Ga include Si, Ge, Sn, Ca, and Be, and Si, which is widely used as a dopant for forming an n-type GaN layer, among others. Is preferred.

また、ドーパント元素としては、Si、Ge、Sn、Mgなどを挙げることができ、特に限定されないが、n型半導体層を成膜するためのスパッタターゲット47を製造する場合にはSiであることが好ましく、p型半導体層を成膜するためのスパッタターゲット47を製造する場合にはMgであることが好ましい。   Further, examples of the dopant element include Si, Ge, Sn, Mg, and the like, and are not particularly limited. However, when the sputter target 47 for forming the n-type semiconductor layer is manufactured, it is Si. Preferably, when the sputter target 47 for forming the p-type semiconductor layer is manufactured, Mg is preferable.

また、ドーパント元素がMgである場合には、スパッタターゲット47中におけるGa原子数とMg原子数との比が(Ga原子数:Mg原子数)1:0.01〜0.0001の範囲となるように混合することが望ましい。また、ドーパント元素がMgである場合には、スパッタターゲット47中におけるGaとMgの重量の比が1:0.003〜0.00003の範囲となるようにすることが好ましい。
また、ドーパント元素がSiである場合には、スパッタターゲット47表面におけるGaとSiの粒子の露出面積の比が(Ga粒子:Si粒子)1:0.05〜0.0005の範囲となるようにすることが望ましい。また、ドーパント元素がSiである場合には、スパッタターゲット47中におけるGaとSiの重量の比が1:0.02〜0.0002の範囲となるようにすることが好ましい。
When the dopant element is Mg, the ratio of the number of Ga atoms to the number of Mg atoms in the sputter target 47 is in the range of (Ga atom number: Mg atom number) 1: 0.01 to 0.0001. It is desirable to mix them. When the dopant element is Mg, it is preferable that the weight ratio of Ga and Mg in the sputter target 47 is in the range of 1: 0.003 to 0.00003.
When the dopant element is Si, the ratio of the exposed area of Ga and Si particles on the surface of the sputter target 47 is in the range of (Ga particles: Si particles) 1: 0.05 to 0.0005. It is desirable to do. Further, when the dopant element is Si, it is preferable that the ratio of the weight of Ga and Si in the sputter target 47 is in the range of 1: 0.02 to 0.0002.

[発光素子の半導体層の製造方法]
次に、図1に示すスパッタ装置40を用いる発光素子の製造方法の一例として、リアクティブスパッタ法によって基板11上に発光素子の半導体層を成膜する方法を例に挙げて説明する。
図1に示すスパッタ装置40を用いて基板11上に発光素子の半導体層を成膜するには、まず、圧力制御手段49a、49b、49cによって、チャンバ41内の圧力を所定の圧力にするとともに、ガス供給手段42a、42bを用いて、チャンバ41内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、チャンバ41内を所定の雰囲気とする。
[Method for Manufacturing Semiconductor Layer of Light-Emitting Element]
Next, as an example of a method for manufacturing a light-emitting element using the sputtering apparatus 40 shown in FIG. 1, a method for forming a semiconductor layer of a light-emitting element on the substrate 11 by reactive sputtering will be described as an example.
In order to form a semiconductor layer of a light emitting element on the substrate 11 using the sputtering apparatus 40 shown in FIG. 1, first, the pressure in the chamber 41 is set to a predetermined pressure by the pressure control means 49a, 49b, 49c. Then, the gas supply means 42a and 42b are used to supply argon gas and an active gas made of a nitride material into the chamber 41 at a predetermined supply amount, respectively, so that the chamber 41 has a predetermined atmosphere.

チャンバ41内の圧力は、0.3Pa以上とすることが好ましい。チャンバ41内の圧力を0.3Pa未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板11上に付着する虞がある。また、チャンバ41内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。   The pressure in the chamber 41 is preferably 0.3 Pa or higher. If the pressure in the chamber 41 is less than 0.3 Pa, the abundance of nitrogen becomes too small, and the sputtered metal may adhere to the substrate 11 without becoming nitride. Further, the upper limit of the pressure in the chamber 41 is not particularly limited, but it is necessary to suppress the pressure to such a level that plasma can be generated.

また、本実施形態で活性ガスとして用いる窒化物原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素(N)は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素(N)を用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度が得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアより反応速度は低いものの工業生産的に利用可能な程度の十分な成膜速度を得ることができる。このため、装置コストとの兼ね合いを考えると、活性ガスとしては窒素(N)が最も好適である。
Moreover, as a nitride raw material used as an active gas in the present embodiment, generally known nitrogen compounds can be used without any limitation, but ammonia and nitrogen (N 2 ) are easy to handle. It is preferable because it is relatively inexpensive and available.
Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because of its high reactivity and toxicity, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable.
When nitrogen (N 2 ) is used, a simple apparatus can be used, but a high reaction rate cannot be obtained. However, if the nitrogen is decomposed by an electric field, heat, or the like and then introduced into the apparatus, a sufficient film formation rate that can be used for industrial production can be obtained although the reaction rate is lower than that of ammonia. For this reason, considering the balance with the apparatus cost, nitrogen (N 2 ) is most preferable as the active gas.

次いで、ヒータ台44内に設けられた図示略の加熱手段によってヒータ台44を発熱させ、基板11を所定の温度、つまり、基板11上に成長される半導体層に最適な成長温度となるように加温する。
半導体層を成膜する時の基板11の温度は、室温〜1200℃の範囲とすることが好ましく、300〜1000℃の範囲とすることがより好ましく、500〜800℃の範囲とすることが最も好ましい。なお、ここでの室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、0〜30℃の範囲である。
基板11の温度が上記下限未満だと、基板11上でのマイグレーションが抑制され、結晶性の良い半導体層の結晶を成膜することができない場合がある。また、基板11の温度が上記上限を超えると、半導体層の結晶が分解する虞がある。
Next, the heater table 44 is heated by heating means (not shown) provided in the heater table 44 so that the substrate 11 has a predetermined temperature, that is, an optimum growth temperature for a semiconductor layer grown on the substrate 11. Warm up.
The temperature of the substrate 11 when forming the semiconductor layer is preferably in the range of room temperature to 1200 ° C, more preferably in the range of 300 to 1000 ° C, and most preferably in the range of 500 to 800 ° C. preferable. In addition, although room temperature here is temperature influenced also by the environment of a process, etc., as specific temperature, it is the range of 0-30 degreeC.
When the temperature of the substrate 11 is lower than the lower limit, migration on the substrate 11 is suppressed, and a crystal of a semiconductor layer with good crystallinity may not be formed. Further, if the temperature of the substrate 11 exceeds the above upper limit, the crystals of the semiconductor layer may be decomposed.

そして、基板11が加温された状態で、マッチングボックス46aを介して電極43に電流を供給し、スパッタターゲット47にパワーを印加するとともに、ヒータ台44に電流を供給して、基板11にバイアスを印加する。   Then, in a state where the substrate 11 is heated, current is supplied to the electrode 43 through the matching box 46a, power is applied to the sputtering target 47, and current is supplied to the heater base 44 to bias the substrate 11. Apply.

このことにより、チャンバ41内の気相中には、スパッタターゲット47からGaの粒子やドーパント元素の粒子が飛び出す。そして、気相中のGa粒子やドーパント元素の粒子などの粒子が、ヒータ台44に取り付けられた基板11の表面にぶつかるように供給されて堆積されることにより、基板11上に半導体層が成膜される。 As a result, Ga particles and dopant element particles are ejected from the sputter target 47 into the gas phase in the chamber 41. Then, particles such as Ga particles and dopant element particles in the gas phase are supplied and deposited so as to collide with the surface of the substrate 11 attached to the heater base 44, thereby forming a semiconductor layer on the substrate 11. Be filmed.

本実施形態では、スパッタターゲット47がドーパント元素の溶解されたものである場合、スパッタターゲット47に印加するパワーを0.1W/cm〜100W/cmの範囲とすることが好ましく、1W/cm〜50W/cmの範囲とすることがより好ましく、1.5W/cm〜50W/cmの範囲とすることが最も好ましい。
また、本実施形態では、スパッタターゲット47が粒子状のドーパンド元素を分散させて固化させたものである場合、スパッタターゲット47に印加するパワーを0.1W/cm〜100W/cmの範囲とすることが好ましく、1W/cm〜50W/cmの範囲とすることがより好ましく、1.5W/cm〜50W/cmの範囲とすることが最も好ましい。
In the present embodiment, when it is intended to sputter target 47 is dissolved dopant element, it is preferred that the power applied to the sputtering target 47 and the range of 0.1W / cm 2 ~100W / cm 2 , 1W / cm more preferably to 2 ~50W / cm 2 range, and most preferably in the range of 1.5W / cm 2 ~50W / cm 2 .
Further, in the present embodiment, when the sputtering target 47 is one that was solidified by dispersing a particulate dopant element, and ranges power applied to the sputtering target 47 of 0.1W / cm 2 ~100W / cm 2 it is preferable to, and more preferably in the range of 1W / cm 2 ~50W / cm 2 , and most preferably in the range of 1.5W / cm 2 ~50W / cm 2 .

ここで、スパッタターゲット47が、ドーパント元素の溶解されたものである場合には、スパッタターゲット47の少なくとも表層を液状化させることが好ましい。
スパッタターゲット47を液状化させる方法としては、例えば、スパッタターゲット47に印加するパワーを一定以上とする方法を挙げることができる。ここで、スパッタターゲット47を液状化させるためにスパッタターゲット47に印加されるパワーは、1.5W/cm以上とすることが好ましい。1.5W/cm以上のパワーをスパッタターゲット47に印加すると、スパッタターゲット47が固体状となっている場合であっても、スパッタターゲット47の表層がプラズマに曝されて融解するので、確実に液状化させることができる。また、スパッタターゲット47に印加するパワーが150W/cm未満だと、スパッタターゲット47が固体状となっている場合に液状化することができない虞がある。
Here, when the sputter target 47 is one in which a dopant element is dissolved, at least the surface layer of the sputter target 47 is preferably liquefied.
As a method for liquefying the sputter target 47, for example, a method of setting the power applied to the sputter target 47 to a certain level or higher can be used. Here, the power applied to the sputter target 47 in order to liquefy the sputter target 47 is preferably 1.5 W / cm 2 or more. When a power of 1.5 W / cm 2 or more is applied to the sputter target 47, the surface layer of the sputter target 47 is melted by being exposed to plasma even when the sputter target 47 is in a solid state. It can be liquefied. Further, if the power applied to the sputter target 47 is less than 150 W / cm 2 , it may not be liquefied when the sputter target 47 is in a solid state.

また、スパッタターゲット47を液状化させる他の方法としては、スパッタターゲット47を加熱手段によって加熱する方法を挙げることができる。この場合に用いる加熱手段としては特に限定されず、電熱ヒータ等、適宜選択して用いることができる。   Further, as another method for liquefying the sputter target 47, a method of heating the sputter target 47 by a heating means can be mentioned. The heating means used in this case is not particularly limited, and an electric heater or the like can be appropriately selected and used.

スパッタターゲット47に印加するパワーを上記範囲とすることにより、大きなパワーの反応種が生成することができ、また、この反応種を高い運動エネルギーで基板11へ供給することができる。このことにより、基板11上におけるマイグレーションが活発になり、成膜される半導体層が、その下地となる層の結晶性を引き継がないように転位をループ化させるのが容易になる。   By setting the power applied to the sputtering target 47 within the above range, a reactive species having a large power can be generated, and this reactive species can be supplied to the substrate 11 with high kinetic energy. As a result, migration on the substrate 11 becomes active, and it becomes easy to loop dislocations so that the deposited semiconductor layer does not inherit the crystallinity of the underlying layer.

また、スパッタターゲット47が、粒子状のドーパンド元素を分散させて固化させたものである場合には、スパッタターゲット47が液状化されないように、スパッタ装置40のスパッタターゲット47周辺の温度が、Gaの融点である29℃未満となるようにされる。   Further, when the sputter target 47 is obtained by dispersing and solidifying the particulate dopant element, the temperature around the sputter target 47 of the sputtering apparatus 40 is set to Ga so that the sputter target 47 is not liquefied. It is made to become less than 29 degreeC which is melting | fusing point.

また、本実施形態において半導体層を成膜する際の成膜レートは、0.01nm/s〜10nm/sの範囲とすることが好ましい。成膜レートが0.01nm/s未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜レートが10nm/sを超えると、良好な膜を得ることが困難となる。   In the present embodiment, the film formation rate when forming the semiconductor layer is preferably in the range of 0.01 nm / s to 10 nm / s. If the film formation rate is less than 0.01 nm / s, the film formation process takes a long time, and waste is increased in industrial production. Further, when the film formation rate exceeds 10 nm / s, it is difficult to obtain a good film.

本実施形態のスパッタターゲット47の製造方法は、液状Gaとドーパント元素とを混合する混合工程を備えているので、得られたスパッタターゲット47中におけるドーパント元素の濃度を容易に高精度に調整することができる。
また、本実施形態のスパッタターゲット47の製造方法によって得られたスパッタターゲット47が備えられたスパッタ装置40を用いて、発光素子の半導体層を成膜することで、ドーパント元素のドーピング濃度が最適化された発光素子の半導体層を容易に成膜できる。
Since the method of manufacturing the sputter target 47 of this embodiment includes a mixing step of mixing liquid Ga and a dopant element, the concentration of the dopant element in the obtained sputter target 47 can be easily adjusted with high accuracy. Can do.
Further, the doping concentration of the dopant element is optimized by forming the semiconductor layer of the light emitting element using the sputtering apparatus 40 provided with the sputtering target 47 obtained by the method of manufacturing the sputtering target 47 of the present embodiment. Thus, the semiconductor layer of the light emitting element can be easily formed.

また、本実施形態の発光素子の半導体層の製造方法では、半導体層をスパッタ法で成膜するので、MOCVD法(有機金属化学気相成長法)などにより成膜する場合と比較して、成膜レートを高くすることができ、成膜(製造)時間を短縮することができる。さらに、製造時間が短縮されることにより、チャンバ内に不純物が入り込むのを最小限に抑制することができ、汚染の少ない良好な半導体層を得ることができる。
また、本実施形態の半導体層の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を用いたので、得られた半導体層の結晶性が良好で均一なものとなる。
Further, in the method for manufacturing a semiconductor layer of the light emitting device of this embodiment, since the semiconductor layer is formed by a sputtering method, compared with a case where the semiconductor layer is formed by a MOCVD method (metal organic chemical vapor deposition method) or the like. The film rate can be increased, and the film formation (manufacturing) time can be shortened. Further, by reducing the manufacturing time, impurities can be prevented from entering the chamber to a minimum, and a good semiconductor layer with little contamination can be obtained.
In addition, since the semiconductor layer manufacturing method of the present embodiment uses the reactive sputtering method in which an active gas made of a nitride material is supplied into the chamber, the crystallinity of the obtained semiconductor layer is good and uniform. Become.

また、本実施形態の半導体層の製造方法において、スパッタターゲット47の少なくとも表層を液状化する場合、高エネルギーを有する粒子を取り出して基板11上に供給することができるので、基板11上に、結晶性の良好なIII族窒化物半導体からなる半導体層を、より高効率で成長させることができる。
また、スパッタターゲット47の少なくとも表層を液状化させる場合、スパッタターゲット47を部分的に偏ること無く均一に使用することができるので、スパッタターゲット47を構成している材料を効率良く使用することができる。
Further, in the semiconductor layer manufacturing method of the present embodiment, when at least the surface layer of the sputter target 47 is liquefied, particles having high energy can be taken out and supplied onto the substrate 11. A semiconductor layer made of a group III nitride semiconductor having good properties can be grown with higher efficiency.
Further, when at least the surface layer of the sputter target 47 is liquefied, the sputter target 47 can be used uniformly without being partially biased, so that the material constituting the sputter target 47 can be used efficiently. .

なお、本実施形態の半導体層の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を例に挙げて説明したが、本発明はリアクティブスパッタ法に限定されるものではない。   In the semiconductor layer manufacturing method of the present embodiment, the reactive sputtering method for supplying an active gas made of a nitride material into the chamber has been described as an example. However, the present invention is limited to the reactive sputtering method. It is not a thing.

また、本発明は、上述した実施形態に限定されるものではなく、例えば、半導体層を成膜する際に、スパッタターゲット47に対し、磁場を回転させるか、又は磁場を揺動させる方法としてもよい。特に、印加電力をRF(高周波)方式とした場合、スパッタターゲット47のチャージアップを回避するために、マグネットの位置をスパッタターゲット47内で移動させつつ成膜することが好ましい。具体的なマグネットの運動方法は、スパッタ装置の種類によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。   The present invention is not limited to the above-described embodiment. For example, when a semiconductor layer is formed, a method of rotating a magnetic field or swinging a magnetic field with respect to the sputtering target 47 may be used. Good. In particular, when the applied power is an RF (high frequency) system, it is preferable to form a film while moving the position of the magnet in the sputter target 47 in order to avoid charge-up of the sputter target 47. A specific magnet movement method can be appropriately selected depending on the type of the sputtering apparatus. For example, the magnet can be swung or rotationally moved.

また、成膜される半導体層を、基板11の表面に加え、側面を覆うように形成しても良く、さらに、基板11の裏面も覆うように形成しても良い。
基板の表面及び側面を成膜する方法としては、例えば、基板を揺動させたり又は回転運動させたりすることにより、スパッタターゲット47と対向する基板の位置を変更させつつ、成膜する方法が挙げられる。このような方法とすることにより、基板11の表面及び側面を一度の工程で成膜することが可能となり、次いで基板11の裏面への成膜工程を行うことにより、計2回の工程で基板全面を覆うことが可能となる。また、基板11の表面及び側面を成膜する他の方法としては、基板11を保持せずにチャンバ41内に設置することにより、基板全面に成膜する方法などが挙げられる。
In addition, the semiconductor layer to be formed may be formed so as to cover the side surface in addition to the surface of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11.
Examples of the method for forming the surface and side surfaces of the substrate include a method of forming a film while changing the position of the substrate facing the sputter target 47 by swinging or rotating the substrate. It is done. By adopting such a method, it becomes possible to form the surface and side surfaces of the substrate 11 in a single process, and then the film formation process on the back surface of the substrate 11 is performed in a total of two processes. It is possible to cover the entire surface. In addition, as another method for forming the surface and side surfaces of the substrate 11, a method of forming a film on the entire surface of the substrate 11 by placing the substrate 11 in the chamber 41 without holding the substrate 11 can be cited.

さらに、スパッタターゲット47として、大面積で、位置の移動が可能なものを用いることにより、基板11を移動させずに基板11の全面に成膜しても良い。このような方法としては、マグネットを揺動させたり又は回転運動させたりすることにより、スパッタターゲット47のマグネットの位置をターゲット内で移動させつつ成膜するRF(高周波)方式のスパッタ法が挙げられる。   Furthermore, the sputtering target 47 may be formed on the entire surface of the substrate 11 without moving the substrate 11 by using a sputtering target 47 having a large area and capable of moving the position. As such a method, there is an RF (high frequency) type sputtering method in which film formation is performed while moving the position of the magnet of the sputtering target 47 within the target by swinging or rotating the magnet. .

さらに、RF(高周波)方式のスパッタ法で成膜を行なう場合、基板11側とスパッタターゲット47側の両方を移動させる方法としても良い。また、スパッタターゲット47を基板11の近傍に配することにより、発生するプラズマを基板11に対してビーム状に供給するのではなく、基板11を包み込むように供給するような構成とすることで、基板11の表面及び側面の同時成膜が可能となる。   Further, when film formation is performed by RF (high frequency) sputtering, both the substrate 11 side and the sputtering target 47 side may be moved. Further, by arranging the sputter target 47 in the vicinity of the substrate 11, the generated plasma is not supplied to the substrate 11 in the form of a beam, but is supplied so as to wrap the substrate 11. Simultaneous deposition of the surface and side surfaces of the substrate 11 is possible.

次に、本発明のIII族窒化物化合物半導体発光素子(以下、発光素子と略称することがある)およびその製造方法について説明する。
[III族窒化物化合物半導体発光素子]
図2は、本発明に係るIII族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。また、図3は、図2に示すIII族窒化物化合物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子1は、図2に示すように、一面電極型のものであり、基板11上に、中間層12と、III族元素としてGaを含有するIII族窒化物化合物半導体からなる半導体層20とが形成されているものである。半導体層20は、図2に示すように、n型半導体層14、発光層15及びp型半導体層16の各層がこの順で積層されてなるものである。
Next, the group III nitride compound semiconductor light-emitting device (hereinafter sometimes abbreviated as a light-emitting device) of the present invention and a method for manufacturing the same will be described.
[Group III nitride compound semiconductor light emitting device]
FIG. 2 is a schematic cross-sectional view schematically showing an example of a group III nitride compound semiconductor light emitting device according to the present invention. FIG. 3 is a schematic view showing a planar structure of the group III nitride compound semiconductor light emitting device shown in FIG.
As shown in FIG. 2, the light emitting device 1 of the present embodiment is of a single-sided electrode type, and includes a substrate 11 and an intermediate layer 12 and a group III nitride compound semiconductor containing Ga as a group III element. The semiconductor layer 20 is formed. As shown in FIG. 2, the semiconductor layer 20 is formed by laminating the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 in this order.

[発光素子の積層構造]
<基板>
本実施形態の発光素子1において、基板11に用いることができる材料としては、III族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
[Laminated structure of light-emitting elements]
<Board>
In the light emitting device 1 of the present embodiment, the material that can be used for the substrate 11 is not particularly limited as long as the group III nitride compound semiconductor crystal is epitaxially grown on the surface, and various materials are selected. Can be used. For example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide Lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum and the like.

<中間層>
本実施形態の発光素子1においては、基板11上に、六方晶系の結晶構造を持つ中間層12が成膜されている。
中間層12をなすIII族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層12の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体の結晶からなる中間層12とすることができる。
このような単結晶構造を有する中間層12を基板11上に成膜した場合、中間層12のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
<Intermediate layer>
In the light emitting device 1 of this embodiment, an intermediate layer 12 having a hexagonal crystal structure is formed on a substrate 11.
The group III nitride semiconductor crystal forming the intermediate layer 12 preferably has a single crystal structure. By controlling the growth conditions, the group III nitride semiconductor crystal grows not only in the upward direction but also in the in-plane direction to form a single crystal structure. Therefore, by controlling the film forming conditions of the intermediate layer 12, the intermediate layer 12 made of a crystal of a group III nitride semiconductor having a single crystal structure can be obtained.
When the intermediate layer 12 having such a single crystal structure is formed on the substrate 11, the buffer function of the intermediate layer 12 works effectively, so that the group III nitride semiconductor formed thereon has a good orientation. It becomes a crystal film having the property and crystallinity.

また、中間層12をなすIII族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。   Further, the group III nitride semiconductor crystal forming the intermediate layer 12 can be formed into a columnar crystal (polycrystal) having a texture based on hexagonal columns by controlling the film forming conditions. In addition, the columnar crystal consisting of the texture here is a crystal that is separated by forming a crystal grain boundary between adjacent crystal grains, and is itself a columnar shape as a longitudinal sectional shape. Say.

さらに、中間層12は、柱状結晶の各々のグレインの幅の平均値が、0.1〜100nmの範囲とされていることが、バッファ機能の面から好ましく、1〜70nmの範囲とされていることがより好ましい。ここで、グレインの幅とは、中間層12が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分のさし渡しの長さを言う。III族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。また、結晶のグレインは、略柱状の形状をしていることが好ましく、中間層12は、柱状のグレインが集合して層を成していることが望ましい。   Furthermore, in the intermediate layer 12, the average value of the width of each grain of the columnar crystal is preferably in the range of 0.1 to 100 nm, from the viewpoint of the buffer function, and is in the range of 1 to 70 nm. It is more preferable. Here, when the intermediate layer 12 is an aggregate of columnar grains, the grain width means the distance between the crystal interfaces. On the other hand, when the grains are scattered in the form of islands, the grain width means the length of the largest portion of the surface where the crystal grains are in contact with the substrate surface. In order to improve the crystallinity of the crystal layer of the group III nitride compound semiconductor, it is necessary to appropriately control the grain width of each crystal of the columnar crystal. preferable. Moreover, it is preferable that the crystal grains have a substantially columnar shape, and the intermediate layer 12 desirably forms a layer by collecting columnar grains.

各柱状結晶のグレインの幅は、断面TEM観察などにより容易に測定することが可能である。なお、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数%程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、90%以上が上記範囲に入っていることが好ましい。  The grain width of each columnar crystal can be easily measured by cross-sectional TEM observation or the like. Note that the width of each columnar crystal cannot be precisely defined, and has a certain width distribution. Therefore, even if there are, for example, several percent of crystals in which the grain width of each columnar crystal is out of the above range, the effect of the present invention is not affected. Further, it is preferable that 90% or more of the grain width of each columnar crystal is in the above range.

また、中間層12は、Alを含有する組成とされていることが好ましく、AlNからなる構成とすることにより、効率的に柱状結晶集合体とすることができ、より好ましい。
なお、中間層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。また、中間層12を、Alを含んだ組成とした場合、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。
Moreover, it is preferable that the intermediate | middle layer 12 is set as the composition containing Al, and can set it as the columnar crystal aggregate efficiently by setting it as the structure which consists of AlN, and is more preferable.
Any material can be used for the intermediate layer 12 as long as it is a group III nitride compound semiconductor represented by the general formula AlGaInN. Furthermore, as V group, it is good also as a structure containing As and P. Further, when the intermediate layer 12 has a composition containing Al, it is preferably GaAlN. In this case, the composition of Al is preferably 50% or more.

また、中間層12の膜厚は、10〜500nmの範囲とされていることが好ましく、20〜100nmの範囲とされていることがより好ましい。
中間層12の膜厚が10nm未満だと、上述したようなバッファ機能が充分でなくなる。また、500nmを超える膜厚で中間層12を形成し場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。なお、中間層12の膜厚についても、上述したような断面TEM写真により、容易に測定することが可能である。
Further, the thickness of the intermediate layer 12 is preferably in the range of 10 to 500 nm, and more preferably in the range of 20 to 100 nm.
When the thickness of the intermediate layer 12 is less than 10 nm, the buffer function as described above is not sufficient. In addition, when the intermediate layer 12 is formed with a film thickness exceeding 500 nm, there is a possibility that the film forming process time becomes long and the productivity is lowered although the function as the coat layer is not changed. Note that the film thickness of the intermediate layer 12 can also be easily measured by the cross-sectional TEM photograph as described above.

また、中間層12は、基板11の表面11aの少なくとも60%以上、好ましくは80%以上を覆っている必要があり、90%以上を覆うように形成されていることが好ましい。また、中間層12は、表面11aの100%、即ち、基板11の表面11a上を隙間無く覆うように形成されていることが最も好ましい。
中間層12が基板11の表面11aを覆う領域が小さくなると、基板11が大きく露出した状態となる。このため、中間層12上に成膜される下地層14aと基板11上に直接成膜される下地層14aとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。
Further, the intermediate layer 12 needs to cover at least 60% or more, preferably 80% or more, of the surface 11a of the substrate 11, and is preferably formed so as to cover 90% or more. The intermediate layer 12 is most preferably formed so as to cover 100% of the surface 11a, that is, the surface 11a of the substrate 11 without a gap.
When the region where the intermediate layer 12 covers the surface 11a of the substrate 11 is reduced, the substrate 11 is largely exposed. For this reason, the base layer 14a formed on the intermediate layer 12 and the base layer 14a formed directly on the substrate 11 have different lattice constants, resulting in a non-uniform crystal and hillocks and pits. There is a risk.

なお、中間層12が基板11の表面11aを覆う割合は、断面TEM写真を用いて測定することができる。特に、中間層12と下地層14aの材料が異なる場合には、EDSなどを用いて基板11と該基板11上の層との界面を、基板11の表面と平行にスキャンすることにより、中間層12が形成されていない領域の比を見積もることができる。また、本実施形態では、断面TEM写真から基板11の露出した面積を測定する方法を説明したが、中間層12のみを成膜した試料を用意し、AFM等の方法によって基板11の露出した面積を測定することも可能である。  In addition, the ratio which the intermediate | middle layer 12 covers the surface 11a of the board | substrate 11 can be measured using a cross-sectional TEM photograph. In particular, when the materials of the intermediate layer 12 and the underlayer 14a are different, the interface between the substrate 11 and the layer on the substrate 11 is scanned in parallel with the surface of the substrate 11 by using EDS or the like. The ratio of the region where 12 is not formed can be estimated. In the present embodiment, the method for measuring the exposed area of the substrate 11 from the cross-sectional TEM photograph has been described. However, a sample in which only the intermediate layer 12 is formed is prepared, and the exposed area of the substrate 11 is obtained by a method such as AFM. Can also be measured.

また、中間層12は、基板11の表面11aに加え、側面を覆うようにして形成されていても良く、さらに、基板11の裏面を覆うようにして形成しても良い。   Further, the intermediate layer 12 may be formed so as to cover the side surface in addition to the front surface 11 a of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11.

<半導体層>
図2に示すように、半導体層20は、n型半導体層14、発光層15及びp型半導体層16を備えている。
「n型半導体層」
n型半導体層14は、中間層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成されている。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層、及び/又はn型クラッド層を兼ねることも可能である。
<Semiconductor layer>
As shown in FIG. 2, the semiconductor layer 20 includes an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16.
"N-type semiconductor layer"
The n-type semiconductor layer 14 is stacked on the intermediate layer 12, and is composed of a base layer 14a, an n-type contact layer 14b, and an n-type cladding layer 14c. The n-type contact layer can also serve as an underlayer and / or an n-type cladding layer, but the underlayer can also serve as an n-type contact layer and / or an n-type cladding layer. is there.

(下地層)
本実施形態のn型半導体層14の下地層14aは、III族窒化物化合物半導体からなる。下地層14aの材料は、中間層12と同じであっても異なっていても構わないが、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が好ましく、AlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることがより好ましい。
例えば、中間層12をAlNからなる柱状結晶の集合体とした場合、下地層14aは、柱状結晶の集合体である中間層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させることが望ましい。GaN系化合物半導体は、転位のループ化を生じやすく、特に、AlGaN、又はGaNが好適である。
(Underlayer)
The underlayer 14a of the n-type semiconductor layer 14 of the present embodiment is made of a group III nitride compound semiconductor. The material of the underlayer 14a may be the same as or different from that of the intermediate layer 12, but a group III nitride compound containing Ga, that is, a GaN-based compound semiconductor is preferable, and an Al X Ga 1-X N layer ( It is more preferable that 0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, and more preferably 0 ≦ x ≦ 0.1.
For example, when the intermediate layer 12 is an aggregate of columnar crystals made of AlN, the underlayer 14a loops dislocations by migration so that the crystallinity of the intermediate layer 12 that is an aggregate of columnar crystals is not inherited as it is. It is desirable. A GaN-based compound semiconductor tends to cause dislocation looping, and AlGaN or GaN is particularly preferable.

また、下地層14aの膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlGa1―XN層が得られやすい。 Moreover, the film thickness of the underlayer 14a is preferably 0.1 μm or more, more preferably 0.5 μm or more, and most preferably 1 μm or more. An Al X Ga 1-X N layer with good crystallinity is more easily obtained when the thickness is increased.

下地層14aには、必要に応じて、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板11が導電性を有する場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子1の上下に電極を形成することができる。一方、基板11として絶縁性の材料を用いる場合には、発光素子1の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
If necessary, the underlayer 14a may be doped with n-type impurities within the range of 1 × 10 17 to 1 × 10 19 / cm 3 , but undoped (<1 × 10 17 / cm 3). ) And undoped is preferable in terms of maintaining good crystallinity.
For example, when the substrate 11 has conductivity, electrodes can be formed above and below the light emitting element 1 by doping the base layer 14a with a dopant to make it conductive. On the other hand, when an insulating material is used as the substrate 11, a chip structure in which the positive electrode and the negative electrode are provided on the same surface of the light emitting element 1 is employed. It is more preferable that the crystallinity is improved.
Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably Si and Ge are mentioned.

(n型コンタクト層)
n型コンタクト層14bは、III族窒化物化合物半導体からなる。n型コンタクト層14bは、下地層14aと同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
また、n型コンタクト層14bには、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
(N-type contact layer)
The n-type contact layer 14b is made of a group III nitride compound semiconductor. The n-type contact layer 14b is made of an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1), similarly to the base layer 14a. Preferably, it is configured.
The n-type contact layer 14b is preferably doped with an n-type impurity, and the n-type impurity is preferably 1 × 10 17 to 1 × 10 19 / cm 3 , preferably 1 × 10 18 to 1 × 10 19. When it is contained at a concentration of / cm 3 , it is preferable in terms of maintaining good ohmic contact with the negative electrode, suppressing the occurrence of cracks, and maintaining good crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge.

なお、下地層14a及びn型コンタクト層14bを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1〜20μm、好ましくは0.5〜15μm、さらに好ましくは1〜12μmの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。   The gallium nitride compound semiconductor constituting the base layer 14a and the n-type contact layer 14b preferably has the same composition, and the total film thickness thereof is 0.1 to 20 μm, preferably 0.5 to 15 μm, It is preferable to set in the range of 1 to 12 μm. When the film thickness is within this range, the crystallinity of the semiconductor is maintained well.

(n型クラッド層)
n型コンタクト層14bと発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を修復することできる。n型クラッド層14cは、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。n型クラッド層14cをGaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
(N-type cladding layer)
It is preferable to provide an n-type cladding layer 14c between the n-type contact layer 14b and the light emitting layer 15. By providing the n-type cladding layer 14c, it is possible to repair the deterioration of flatness generated on the outermost surface of the n-type contact layer 14b. The n-type cladding layer 14c can be formed of AlGaN, GaN, GaInN, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. Needless to say, when the n-type cladding layer 14c is made of GaInN, it is preferably larger than the band gap of GaInN of the light emitting layer 15.

n型クラッド層14cの膜厚は、特に限定されないが、好ましくは5〜500nmの範囲であり、より好ましくは5〜100nmの範囲である。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
The film thickness of the n-type cladding layer 14c is not particularly limited, but is preferably in the range of 5 to 500 nm, more preferably in the range of 5 to 100 nm.
Further, the n-type doping concentration of the n-type cladding layer 14c is preferably in the range of 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably in the range of 1 × 10 18 to 1 × 10 19 / cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.

<発光層>
発光層15は、図2に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層され、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配されている。図2に示す例では、発光層15は、6層の障壁層15aと5層の井戸層15bとが交互に繰り返して積層され、発光層15の最上層及び最下層に障壁層15aが配され、各障壁層15a間に井戸層15bが配される構成とされている。
<Light emitting layer>
As shown in FIG. 2, the light emitting layer 15 includes a barrier layer 15 a made of a gallium nitride compound semiconductor and a well layer 15 b made of a gallium nitride compound semiconductor containing indium, which are alternately stacked, and n A barrier layer 15a is disposed on the p-type semiconductor layer 14 side and the p-type semiconductor layer 16 side. In the example shown in FIG. 2, the light emitting layer 15 includes six barrier layers 15 a and five well layers 15 b that are alternately stacked, and the barrier layers 15 a are arranged on the uppermost layer and the lowermost layer of the light emitting layer 15. The well layer 15b is arranged between the barrier layers 15a.

障壁層15aとしては、例えば、井戸層15bよりもバンドギャップエネルギーが大きいAlGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
As the barrier layer 15a, for example, a gallium nitride-based compound semiconductor such as Al c Ga 1-c N (0 ≦ c <0.3) having a larger band gap energy than the well layer 15b can be preferably used.
Furthermore, the well layer 15b can be formed using indium as the semiconductor gallium nitride-based compound containing, for example, can be used Ga 1-s In s N ( 0 <s <0.4) GaN such as indium.

発光層15全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層15の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。   The film thickness of the entire light emitting layer 15 is not particularly limited, but is preferably a film thickness that can obtain a quantum effect, that is, a critical film thickness. For example, the thickness of the light emitting layer 15 is preferably in the range of 1 to 500 nm, and more preferably around 100 nm. When the film thickness is in the above range, it contributes to an improvement in light emission output.

<p型半導体層>
p型半導体層16は、p型クラッド層16a及びp型コンタクト層16bから構成されている。なお、p型コンタクト層がp型クラッド層を兼ねる構成であってもよい。
<P-type semiconductor layer>
The p-type semiconductor layer 16 includes a p-type cladding layer 16a and a p-type contact layer 16b. The p-type contact layer may also serve as the p-type cladding layer.

(p型クラッド層)
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
(P-type cladding layer)
The p-type cladding layer 16a is not particularly limited as long as it has a composition larger than the band gap energy of the light emitting layer 15 and can confine carriers in the light emitting layer 15. Preferably, the Al d Ga 1-d is used. N (0 <d ≦ 0.4, preferably 0.1 ≦ d ≦ 0.3). When the p-type cladding layer 16a is made of such AlGaN, it is preferable in terms of confining carriers in the light emitting layer 15.
The thickness of the p-type cladding layer 16a is not particularly limited, but is preferably 1 to 400 nm, and more preferably 5 to 100 nm.

p型クラッド層16aのp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。 The p-type doping concentration of the p-type cladding layer 16a is preferably 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19 to 1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.

(p型コンタクト層)
p型コンタクト層16bは、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力を高く維持できる点で好ましい。
(P-type contact layer)
The p-type contact layer 16b is a nitride containing at least Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1). This is a gallium compound semiconductor layer. When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see translucent electrode 17 described later).
Although the film thickness of the p-type contact layer 16b is not specifically limited, 10-500 nm is preferable, More preferably, it is 50-200 nm. When the film thickness is within this range, it is preferable in that the light emission output can be kept high.

また、p型コンタクト層16bは、p型ドーパントを1×1018〜1×1021/cmの範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。 Further, when the p-type contact layer 16b contains a p-type dopant at a concentration in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , good ohmic contact can be maintained, cracking can be prevented, and good It is preferable at the point of crystalline maintenance, More preferably, it is the range of 5 * 10 < 19 > -5 * 10 < 20 > / cm < 3 >. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.

なお、本発明の発光素子1を構成する半導体層20は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、III族元素としてGaを含有するIII族窒化物化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
In addition, the semiconductor layer 20 which comprises the light emitting element 1 of this invention is not limited to the thing of embodiment mentioned above.
For example, as the material of the semiconductor layer constituting the present invention, addition to the foregoing, for example, the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1 and X + Y + Z = 1, a symbol M represents a group V element different from nitrogen (N), and 0 ≦ A <1)) is known. Also in the present invention, these known gallium nitride compound semiconductors can be used without any limitation.
In addition, a group III nitride compound semiconductor containing Ga as a group III element can contain other group III elements in addition to Al, Ga, and In. If necessary, Ge, Si, Mg, Ca, Zn , Be, P, and As can also be contained. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.

<透光性正極>
透光性正極17は、p型半導体層16上に形成された透光性を有する電極である。
透光性正極17の材質としては、特に限定されず、ITO(In−SnO)、AZnO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−Ga)等の材料を用いることができる。また、透光性正極17としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、p型半導体層16上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
<Translucent positive electrode>
The translucent positive electrode 17 is an electrode having translucency formed on the p-type semiconductor layer 16.
The material of the translucent positive electrode 17 is not particularly limited, but ITO (In 2 O 3 —SnO 2 ), AZnO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), GZO (ZnO— A material such as Ga 2 O 3 ) can be used. Further, as the translucent positive electrode 17, any structure including a conventionally known structure can be used without any limitation.
The translucent positive electrode 17 may be formed so as to cover the entire surface on the p-type semiconductor layer 16, or may be formed in a lattice shape or a tree shape with a gap.

<正極ボンディングパッド>
正極ボンディングパッド18は、図3に示すように透光性正極17上に形成された略円形の電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
<Positive electrode bonding pad>
The positive electrode bonding pad 18 is a substantially circular electrode formed on the translucent positive electrode 17 as shown in FIG.
As the material of the positive electrode bonding pad 18, various structures using Au, Al, Ni, Cu and the like are well known, and those known materials and structures can be used without any limitation.
The thickness of the positive electrode bonding pad 18 is preferably in the range of 100 to 1000 nm. Further, in view of the characteristics of the bonding pad, the larger the thickness, the higher the bondability. Therefore, the thickness of the positive electrode bonding pad 18 is more preferably 300 nm or more. Furthermore, it is preferable to set it as 500 nm or less from a viewpoint of manufacturing cost.

<負極>
負極19は、半導体層20を構成するn型半導体層14のn型コンタクト層14bに接するものである。このため、負極19は、図2および図3に示すように、発光層15、p型半導体層16、及びn型半導体層14の一部を除去してn型コンタクト層14bを露出させてなる露出領域14dの上に略円形状に形成されている。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
<Negative electrode>
The negative electrode 19 is in contact with the n-type contact layer 14 b of the n-type semiconductor layer 14 constituting the semiconductor layer 20. Therefore, as shown in FIGS. 2 and 3, the negative electrode 19 is formed by removing a part of the light emitting layer 15, the p-type semiconductor layer 16, and the n-type semiconductor layer 14 to expose the n-type contact layer 14b. A substantially circular shape is formed on the exposed region 14d.
As materials for the negative electrode 19, negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation.

[発光素子の製造方法]
図2に示す発光素子1を製造するには、まず、基板11上に半導体層20の形成された図4に示す積層半導体10を形成する。図4に示す積層半導体10を形成するには、まず、基板11を用意する。基板11は、前処理を施してから使用することが望ましい。
基板11の前処理としては、例えば、基板11としてシリコンからなる基板11を用いる場合には、よく知られたRCA洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。
[Method for Manufacturing Light-Emitting Element]
To manufacture the light emitting device 1 shown in FIG. 2, first, the laminated semiconductor 10 shown in FIG. 4 in which the semiconductor layer 20 is formed is formed on the substrate 11. In order to form the laminated semiconductor 10 shown in FIG. 4, first, the substrate 11 is prepared. It is desirable to use the substrate 11 after pretreatment.
As the pretreatment of the substrate 11, for example, when the substrate 11 made of silicon is used as the substrate 11, a wet method such as a well-known RCA cleaning method is performed and the surface is hydrogen-terminated. be able to. This stabilizes the film forming process.

また、基板11の前処理は、例えば、スパッタ装置のチャンバ内に基板11を配置し、中間層12を形成する前にスパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板11をArやNのプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ArガスやNガスなどのプラズマを基板11の表面に作用させることで、基板11表面に付着した有機物や酸化物を除去することができる。この場合、スパッタターゲットにパワーを印加せずに、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。 Further, the pretreatment of the substrate 11 may be performed, for example, by a method in which the substrate 11 is placed in a chamber of a sputtering apparatus and sputtering is performed before the intermediate layer 12 is formed. Specifically, a pretreatment for cleaning the surface can be performed by exposing the substrate 11 to plasma of Ar or N 2 in the chamber. By causing plasma such as Ar gas or N 2 gas to act on the surface of the substrate 11, organic substances and oxides attached to the surface of the substrate 11 can be removed. In this case, if a voltage is applied between the substrate 11 and the chamber without applying power to the sputtering target, the plasma particles efficiently act on the substrate 11.

基板11に前処理を行なった後、基板11上に、スパッタ法によって、図4に示す中間層12を成膜する。その後、従来のスパッタ法によって、図4に示す中間層12上にアンドープの半導体層からなる下地層14aを成膜する。   After pre-processing the substrate 11, the intermediate layer 12 shown in FIG. 4 is formed on the substrate 11 by sputtering. Thereafter, a base layer 14a made of an undoped semiconductor layer is formed on the intermediate layer 12 shown in FIG. 4 by a conventional sputtering method.

続いて、上述した図1に示すスパッタ装置40を用いるリアクティブスパッタ法によって、下地層14a上にn型コンタクト層14bを成膜する。n型コンタクト層14bの成膜に用いられるスパッタターゲット47は、Ga元素とドーパント元素とを含むものであって、n型コンタクト層14bの組成に対応する材料からなるものである。また、ここでのドーパント元素は、n型コンタクト層14bを成膜する際に用いるSi、GeおよびSn等のn型不純物である。   Subsequently, the n-type contact layer 14b is formed on the base layer 14a by the reactive sputtering method using the sputtering apparatus 40 shown in FIG. The sputter target 47 used for forming the n-type contact layer 14b contains a Ga element and a dopant element, and is made of a material corresponding to the composition of the n-type contact layer 14b. Further, the dopant element here is an n-type impurity such as Si, Ge and Sn used when forming the n-type contact layer 14b.

n型コンタクト層14bの成膜に用いられるスパッタターゲット47は、液状Gaとドーパント元素とを混合する方法によって得られたものである。具体的には、例えば、ドーパント元素がSiなど粒子状のものである場合には、液状Ga中に粒子状のドーパンド元素を分散させた後、固化させる方法によって得られたものである。   The sputter target 47 used for forming the n-type contact layer 14b is obtained by a method of mixing liquid Ga and a dopant element. Specifically, for example, when the dopant element is in the form of particles such as Si, the dopant element is obtained by a method of dispersing the particulate dopand element in liquid Ga and then solidifying it.

次いで、チャンバ41内を、n型コンタクト層14bを成膜するための所定の雰囲気とし、下地層14aの形成された基板11を所定の温度に加温する。n型コンタクト層14bの成膜温度は、結晶の分解する温度よりも低温にする必要があるため、1200℃未満とすることが好ましい。n型コンタクト層14bを成膜する際の基板11の温度が上記範囲内であれば、結晶性の良いn型コンタクト層14bが得られる。そして、マッチングボックス46aを介して電極43に所定の電流を供給し、スパッタターゲット47にパワーを印加するとともに、ヒータ台44に電流を供給して、基板11にバイアスを印加し、基板11の下地層14a上に所定の成膜レートでn型コンタクト層14bを成膜する。   Next, the inside of the chamber 41 is set to a predetermined atmosphere for forming the n-type contact layer 14b, and the substrate 11 on which the base layer 14a is formed is heated to a predetermined temperature. Since the deposition temperature of the n-type contact layer 14b needs to be lower than the temperature at which the crystals decompose, it is preferably less than 1200 ° C. If the temperature of the substrate 11 when forming the n-type contact layer 14b is within the above range, the n-type contact layer 14b with good crystallinity can be obtained. Then, a predetermined current is supplied to the electrode 43 through the matching box 46a, power is applied to the sputtering target 47, current is supplied to the heater base 44, bias is applied to the substrate 11, and An n-type contact layer 14b is formed on the base layer 14a at a predetermined film formation rate.

次に、n型半導体層14のn型クラッド層14c、障壁層15aと井戸層15bとからなる発光層15、p型半導体層16のp型クラッド層16aを、膜厚制御性の観点で好ましいMOCVD(有機金属化学気相成長法)法で成膜する。   Next, the n-type cladding layer 14c of the n-type semiconductor layer 14, the light emitting layer 15 including the barrier layer 15a and the well layer 15b, and the p-type cladding layer 16a of the p-type semiconductor layer 16 are preferable from the viewpoint of film thickness controllability. A film is formed by MOCVD (metal organic chemical vapor deposition).

MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。 In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum as an Al source (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as an N source that is a group V source.

また、ドーパント元素のn型不純物には、Si原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のn型不純物には、Mg原料として例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いることができる。
In addition, as the n-type impurity of the dopant element, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germane gas (GeH 4 ) is used as a Ge raw material, and tetramethyl germanium ((CH 3 ) 4 Ge ) And tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
For the n-type impurity of the dopant element, for example, biscyclopentadienylmagnesium (Cp 2 Mg) or bisethylcyclopentadienylmagnesium (EtCp 2 Mg) can be used as the Mg raw material.

次いで、p型半導体層16のp型クラッド層16a上に、上述した図1に示すスパッタ装置40を用いるリアクティブスパッタ法によって、p型半導体層16のp型コンタクト層16bを成膜する。   Next, the p-type contact layer 16b of the p-type semiconductor layer 16 is formed on the p-type cladding layer 16a of the p-type semiconductor layer 16 by reactive sputtering using the sputtering apparatus 40 shown in FIG.

p型半導体層16のp型コンタクト層16bの成膜に用いられるスパッタターゲット47は、Ga元素とドーパント元素とを含むものであって、p型コンタクト層16bの組成に対応する材料からなるものである。また、スパッタターゲット47が含有するドーパント元素としては、Mg等のp型不純物を用いる。   The sputter target 47 used for forming the p-type contact layer 16b of the p-type semiconductor layer 16 includes a Ga element and a dopant element, and is made of a material corresponding to the composition of the p-type contact layer 16b. is there. In addition, as a dopant element contained in the sputter target 47, a p-type impurity such as Mg is used.

p型コンタクト層16bの成膜に用いられるスパッタターゲット47は、液状Gaとドーパント元素とを混合する方法によって得られたものである。具体的には、例えば、ドーパント元素がMgなど液状Ga中に溶融可能なものである場合には、液状化された液状Ga中に、ドーパント元素を添加して混合し、溶解させる方法によって得られたものである。   The sputter target 47 used for forming the p-type contact layer 16b is obtained by a method of mixing liquid Ga and a dopant element. Specifically, for example, when the dopant element is meltable in liquid Ga such as Mg, the dopant element is obtained by adding the dopant element to the liquefied liquid Ga, mixing, and dissolving. It is a thing.

p型コンタクト層16bを成膜するには、スパッタターゲット47の設置されたチャンバ41内を、p型コンタクト層16bを成膜するための所定の雰囲気とし、p型クラッド層16aまでの各層の形成された基板11を所定の温度に加温する。そして、スパッタターゲット47に所定のパワーを印加して所定の成膜レートでp型コンタクト層16bを成膜する。   In order to form the p-type contact layer 16b, the inside of the chamber 41 in which the sputter target 47 is installed has a predetermined atmosphere for forming the p-type contact layer 16b, and the layers up to the p-type cladding layer 16a are formed. The substrate 11 thus heated is heated to a predetermined temperature. Then, a predetermined power is applied to the sputtering target 47 to form the p-type contact layer 16b at a predetermined film formation rate.

このようにして得られた図4に示す積層半導体10のp型コンタクト層16b上に、フォトリソグラフィー法を用いて透光性正極17および正極ボンディングパッド18を順次形成する。
次いで、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させる。
その後、露出領域14d上に、フォトリソグラフィー法を用いて負極19を形成することにより、図2および図3に示す発光素子1が得られる。
The translucent positive electrode 17 and the positive electrode bonding pad 18 are sequentially formed on the p-type contact layer 16b of the laminated semiconductor 10 shown in FIG. 4 thus obtained by using a photolithography method.
Next, the exposed region 14d on the n-type contact layer 14b is exposed by dry etching the laminated semiconductor 10 on which the translucent positive electrode 17 and the positive electrode bonding pad 18 are formed.
Thereafter, the negative electrode 19 is formed on the exposed region 14d using a photolithography method, whereby the light emitting device 1 shown in FIGS. 2 and 3 is obtained.

本実施形態の発光素子は、半導体層20のうち、n型半導体層14の下地層14aおよびn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bとがスパッタ法によって成膜されたものであるので、下地層14a、n型コンタクト層14b、p型コンタクト層16bをMOCVD法で成膜した場合と比較して、生産性に優れたものとなる。
また、本実施形態の発光素子は、半導体層20のうちの、上述した図1に示すスパッタ装置40を用いて成膜された半導体層における結晶中のドーパント元素のドーピング濃度が最適な濃度であるものとなる。従って、本実施形態の発光素子1は、優れた発光特性を備えたものとなる。
In the light emitting device of this embodiment, the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 and the p-type contact layer 16b of the p-type semiconductor layer 16 of the semiconductor layer 20 are formed by sputtering. Therefore, the productivity is superior to the case where the base layer 14a, the n-type contact layer 14b, and the p-type contact layer 16b are formed by the MOCVD method.
In the light emitting device of this embodiment, the doping concentration of the dopant element in the crystal in the semiconductor layer formed using the sputtering apparatus 40 shown in FIG. 1 in the semiconductor layer 20 is the optimum concentration. It will be a thing. Therefore, the light emitting device 1 of the present embodiment has excellent light emission characteristics.

また、本実施形態の製造方法では、p型半導体層16のp型コンタクト層16bをスパッタ法で成膜している。これに対し、例えば、MOCVD法を用いてp型半導体層16のp型クラッド層16aおよびp型コンタクト層16bを成膜した場合には、p型半導体層16中に水素が取り込まれて、p型半導体層16のキャリア濃度の向上が阻害されてしまう場合がある。このため、MOCVD法を用いてp型半導体層16のp型クラッド層16aおよびp型コンタクト層16bを成膜した場合には、成膜した後に活性化アニールを行っていた。   In the manufacturing method of the present embodiment, the p-type contact layer 16b of the p-type semiconductor layer 16 is formed by sputtering. On the other hand, for example, when the p-type cladding layer 16a and the p-type contact layer 16b of the p-type semiconductor layer 16 are formed using the MOCVD method, hydrogen is taken into the p-type semiconductor layer 16 and p In some cases, improvement of the carrier concentration of the type semiconductor layer 16 is hindered. For this reason, when the p-type cladding layer 16a and the p-type contact layer 16b of the p-type semiconductor layer 16 are formed using the MOCVD method, activation annealing is performed after the formation.

しかし、本実施形態の製造方法では、n型半導体層14の下地層14aおよびn型コンタクト層14bをスパッタ法で成膜しているので、p型半導体層16を成膜した後の活性化アニールが不要となり、この活性化アニールによって発生していた発光層15の井戸層15bの破壊が防止され、井戸層15bの破壊によるリーク電流や発光出力の低下等が生じることが無い。   However, in the manufacturing method of the present embodiment, since the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 are formed by sputtering, activation annealing after forming the p-type semiconductor layer 16 is performed. Is not required, and the destruction of the well layer 15b of the light emitting layer 15 which has been generated by the activation annealing is prevented, and the leakage current and the light emission output are not reduced due to the destruction of the well layer 15b.

なお、本実施形態では、発光素子1の半導体層20のうち、n型半導体層14のn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bを図1に示すスパッタ装置40を用いる上述したスパッタ法によって成膜する方法を例に挙げて説明したが、本発明は上述した例に限定されるものではなく、半導体層20のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよい。
例えば、本実施形態では、n型半導体層14のn型クラッド層14cやp型半導体層16のp型クラッド層16aをMOCVD法で成膜したが、n型クラッド層14cやp型クラッド層16aも本発明のスパッタ法によって成膜できる。
In the present embodiment, among the semiconductor layers 20 of the light emitting element 1, the n-type contact layer 14 b of the n-type semiconductor layer 14 and the p-type contact layer 16 b of the p-type semiconductor layer 16 are formed using the sputtering apparatus 40 shown in FIG. The method of forming a film by the above-described sputtering method used has been described as an example, but the present invention is not limited to the above-described example, and at least a part of the semiconductor layer 20 is formed by the sputtering method of the present invention. It only has to be done.
For example, in the present embodiment, the n-type cladding layer 14c of the n-type semiconductor layer 14 and the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed by MOCVD, but the n-type cladding layer 14c and the p-type cladding layer 16a are formed. Can also be formed by the sputtering method of the present invention.

また、本発明の発光素子1は、半導体層20のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよく、半導体層20の成膜は、本発明のスパッタ法と、従来のスパッタ法、MOCVD法(有機金属化学気相成長法)、HVPE法(ハライド気相成長法)、MBE法(分子線エピタキシー法)等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。   The light-emitting element 1 of the present invention only needs to be formed at least part of the semiconductor layer 20 by the sputtering method of the present invention. The semiconductor layer 20 is formed by the sputtering method of the present invention and the conventional method. Performed in combination with any method capable of growing a semiconductor layer, such as sputtering, MOCVD (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam epitaxy), etc. May be.

なお、本発明のIII族窒化物化合物半導体発光素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、HBTやHEMT等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るIII族窒化物化合物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。   The group III nitride compound semiconductor light-emitting device of the present invention can be used for a photoelectric conversion device such as a laser device or a light receiving device, or an electronic device such as HBT or HEMT, in addition to the above light-emitting device. Many of these semiconductor devices have various structures, and the structure of the group III nitride compound semiconductor light emitting device according to the present invention is not limited at all including these known device structures.

[ランプ]
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
[lamp]
The lamp of the present invention uses the light emitting device of the present invention.
As a lamp | ramp of this invention, the thing formed by combining the light emitting element of this invention and fluorescent substance can be mentioned, for example. A lamp in which a light emitting element and a phosphor are combined can have a configuration well known to those skilled in the art by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted in the lamp of the present invention without any limitation.

例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。   For example, by appropriately selecting the phosphor used for the lamp, it becomes possible to obtain light emission having a longer wavelength than the light emitting element, and by mixing the emission wavelength of the light emitting element itself with the wavelength converted by the phosphor. A lamp that emits white light can also be used.

図5は、本発明に係るIII族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図5に示すランプ3は、砲弾型のものであり、図2に示す発光素子1が用いられている。図5に示すように、発光素子1の正極ボンディングパッド(図3に示す符号18参照)がワイヤー33で2本のフレーム31、32の内の一方(図5ではフレーム31)に接着され、発光素子1の負極(図3に示す符号19参照)がワイヤー34で他方のフレーム32に接合されることにより、発光素子1が実装されている。また、発光素子1の周辺は、透明な樹脂からなるモールド35で封止されている。   FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride compound semiconductor light emitting device according to the present invention. The lamp 3 shown in FIG. 5 is a cannonball type, and the light emitting element 1 shown in FIG. 2 is used. As shown in FIG. 5, the positive electrode bonding pad (see reference numeral 18 shown in FIG. 3) of the light emitting element 1 is bonded to one of the two frames 31 and 32 (the frame 31 in FIG. 5) with a wire 33 to emit light. The light emitting element 1 is mounted by joining the negative electrode of the element 1 (see reference numeral 19 shown in FIG. 3) to the other frame 32 with a wire 34. The periphery of the light emitting element 1 is sealed with a mold 35 made of a transparent resin.

本発明のランプは、本発明の発光素子が用いられてなるものであるので、生産性に優れ、しかも、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
Since the lamp of the present invention uses the light emitting device of the present invention, the lamp is excellent in productivity and has excellent light emission characteristics.
Further, the lamp of the present invention can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.

次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。   EXAMPLES Next, although an Example and a comparative example are shown and this invention is demonstrated in detail, this invention is not limited only to these Examples.

[実施例1]
図1に示すスパッタ装置40を用いて、以下に示すようにして図4に示す積層半導体10を作製し、図2および図3に示す発光素子1を作製した。
まず、鏡面研磨したサファイアからなる基板11を用意し、以下に示す前処理を行なった。すなわち、基板11を、中間層12を成膜するための金属Alからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板11を500℃に加熱した状態で、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を1.0Paに保持し、ターゲットにパワーを印加せずに、基板11側に50Wの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板11表面を洗浄した。
[Example 1]
Using the sputtering apparatus 40 shown in FIG. 1, the laminated semiconductor 10 shown in FIG. 4 was produced as shown below, and the light emitting device 1 shown in FIGS. 2 and 3 was produced.
First, a substrate 11 made of mirror-polished sapphire was prepared, and the following pretreatment was performed. That is, the substrate 11 is placed in a chamber of a sputtering apparatus in which a target made of metal Al for forming the intermediate layer 12 is installed, and the substrate 11 is heated to 500 ° C., and nitrogen gas is supplied at a flow rate of 15 sccm. Then, the pressure in the chamber is maintained at 1.0 Pa, a high frequency bias of 50 W is applied to the substrate 11 side without applying power to the target, and the surface of the substrate 11 is cleaned by exposure to nitrogen plasma. did.

そして前処理後、チャンバ内の圧力を0.5Paにするとともに、チャンバ内にアルゴンガスを5sccm、窒素ガスを15sccm流通させ(ガス全体における窒素の比は75%)中間層12を成膜するための雰囲気とした。次いで、基板11を500℃に加温し、基板11にバイアスを印加せず、金属Alターゲットに1W/cmのパワーを印加し、スパッタ法によって0.12nm/sの成膜レートで基板11上にAlNの単結晶構造を有する厚み50nmの中間層12を成膜した。 After the pretreatment, the pressure in the chamber is set to 0.5 Pa, and 5 sccm of argon gas and 15 sccm of nitrogen gas are circulated in the chamber (the ratio of nitrogen in the whole gas is 75%) to form the intermediate layer 12. And the atmosphere. Next, the substrate 11 is heated to 500 ° C., a bias is not applied to the substrate 11, a power of 1 W / cm 2 is applied to the metal Al target, and the substrate 11 is deposited at a film formation rate of 0.12 nm / s by sputtering. A 50 nm thick intermediate layer 12 having an AlN single crystal structure was formed thereon.

次いで、中間層12が成膜された基板11の上に、リアクティブスパッタ法によって、アンドープのGaNからなる厚み6nmの下地層14aを成膜した。   Next, a 6 nm-thick underlayer 14a made of undoped GaN was formed on the substrate 11 on which the intermediate layer 12 was formed by reactive sputtering.

次いで、下地層14aが成膜された基板11上に、図1に示すスパッタ装置40を用いるリアクティブスパッタ法によって、以下に示すように、SiがドープされたGaN層からなるn型コンタクト層14bを成膜した。   Next, an n-type contact layer 14b made of a GaN layer doped with Si is formed on the substrate 11 on which the base layer 14a is formed by reactive sputtering using the sputtering apparatus 40 shown in FIG. Was deposited.

まず、図1に示すスパッタ装置40のチャンバ41内に、下地層14aの成膜された基板11と、スパッタターゲット47とを設置した。スパッタターゲット47としては、1kgの液状Ga中に、直径1mmの球形の粒子状のSiを1260mg混入させて均一に分散させ、固化させることによって得られたものを用いた。これにより、ターゲット47の表面におけるGaとSiの粒子の露出面積の比がGa:Si=1:0.0075となる。
次いで、チャンバ41内の圧力を0.5Paにするとともに、チャンバ41内にアルゴンガスを5sccm、窒素ガスを15sccm流通させ(ガス全体における窒素の比は75%)、n型コンタクト層14bを成膜するための雰囲気とした。
First, the substrate 11 on which the underlayer 14a was formed and the sputtering target 47 were installed in the chamber 41 of the sputtering apparatus 40 shown in FIG. As the sputter target 47, a material obtained by mixing 1260 mg of spherical particle-shaped Si having a diameter of 1 mm in 1 kg of liquid Ga, uniformly dispersing and solidifying the mixture was used. Thereby, the ratio of the exposed area of the Ga and Si particles on the surface of the target 47 is Ga: Si = 1: 0.0075.
Next, the pressure in the chamber 41 is set to 0.5 Pa, and 5 sccm of argon gas and 15 sccm of nitrogen gas are circulated in the chamber 41 (the ratio of nitrogen in the whole gas is 75%) to form the n-type contact layer 14b. An atmosphere to do.

次いで、基板11を1000℃に加温し、スパッタターゲット47内にマグネットをスイープさせることにより磁場のかかる位置を動かしながら、マッチングボックス46aを介して電極43に電流を供給し、スパッタターゲット47に1W/cmのパワーを印加するとともに、ヒータ台44に電流を供給して基板11に0.5W/cmのRF(高周波)バイアスを印加し、基板11上に1nm/sの成膜レートで2μm成膜し、SiがドープされたGaN層からなるn型コンタクト層14bを形成した。 Next, the substrate 11 is heated to 1000 ° C., and a current is supplied to the electrode 43 via the matching box 46 a while moving the position where the magnetic field is applied by sweeping the magnet into the sputter target 47, and 1 W is supplied to the sputter target 47. In addition to applying a power of / cm 2 , a current is supplied to the heater base 44 to apply an RF (radio frequency) bias of 0.5 W / cm 2 to the substrate 11, and a deposition rate of 1 nm / s on the substrate 11. An n-type contact layer 14b made of a GaN layer doped with Si was formed to a thickness of 2 μm.

ここで、得られたn型コンタクト層14b中におけるSi濃度を一般的なSIMS(二次イオン質量スペクトル)法により定量した。その結果、Siが6×1018cm−3の濃度でドープされていることが確認できた。 Here, the Si concentration in the obtained n-type contact layer 14b was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Si was doped at a concentration of 6 × 10 18 cm −3 .

次に、n型コンタクト層14bまでの各層が成膜された基板11を、MOCVD炉に導入し、n型コンタクト層14b上に、n型半導体層14のn型クラッド層14c、障壁層15aと井戸層15bとからなる発光層15、p型半導体層16のp型クラッド層16aを成膜した。
まず、n型コンタクト層14b上に、1×1018cm−3の電子濃度を持つ20nmのIn0.1Ga0.9N型クラッド層(n型クラッド層14c)を成膜した。
続いて、n型クラッド層14cの上に、障壁層15aに始まり障壁層15aに終わる障壁層15aと井戸層15bとからなる積層構造であって、各層の膜厚を16nmとしたGaNからなる6層の障壁層15aと、各層の膜厚を3nmとしたIn0.2Ga0.8Nからなる5層の井戸層15bとが交互に積層されてなる発光層(多重量子井戸構造)15を成膜した。
その後、発光層15上に、MgがドープされたAl0.1Ga0.9Nからなる5nmのp型クラッド層16aを成膜した。
Next, the substrate 11 on which the layers up to the n-type contact layer 14b are formed is introduced into a MOCVD furnace, and the n-type cladding layer 14c and the barrier layer 15a of the n-type semiconductor layer 14 are formed on the n-type contact layer 14b. A light emitting layer 15 composed of the well layer 15b and a p-type cladding layer 16a of the p-type semiconductor layer 16 were formed.
First, a 20 nm In 0.1 Ga 0.9 N-type cladding layer (n-type cladding layer 14c) having an electron concentration of 1 × 10 18 cm −3 was formed on the n-type contact layer 14b.
Subsequently, the n-type cladding layer 14c has a laminated structure including a barrier layer 15a that starts at the barrier layer 15a and ends at the barrier layer 15a, and a well layer 15b, and is composed of GaN having a thickness of 16 nm. A light emitting layer (multiple quantum well structure) 15 in which barrier layers 15a of layers and five well layers 15b made of In 0.2 Ga 0.8 N with a thickness of each layer of 3 nm are alternately stacked. A film was formed.
Thereafter, a 5 nm p-type cladding layer 16 a made of Al 0.1 Ga 0.9 N doped with Mg was formed on the light emitting layer 15.

次いで、p型半導体層16のp型クラッド層16aまでの各層が成膜された基板11をMOCVD炉から取り出し、図1に示すスパッタ装置40のチャンバ41内に設置してリアクティブスパッタ法によって、p型半導体層16のp型コンタクト層16bを成膜した。   Next, the substrate 11 on which the layers up to the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed is taken out of the MOCVD furnace and installed in the chamber 41 of the sputtering apparatus 40 shown in FIG. A p-type contact layer 16b of the p-type semiconductor layer 16 was formed.

p型半導体層16のp型コンタクト層16bの成膜には、スパッタターゲット47としては、加熱して液状とした1kgのGaAl合金中に、Mgを800mg混入させて液状化し、完全に溶融させた後に固化させることによって得られたものを用いた。これにより、ターゲット47のGaとMgの原子数の比がGa:Mg=1:0.0023となり、GaとMgの重量の比がGa:Mg=1:0.0008となる。   In forming the p-type contact layer 16b of the p-type semiconductor layer 16, the sputtering target 47 was liquefied by mixing 800 mg of Mg in 1 kg of GaAl alloy that was heated and liquefied, and completely melted. What was obtained by solidifying later was used. Thereby, the ratio of the number of atoms of Ga and Mg of the target 47 is Ga: Mg = 1: 0.0023, and the ratio of the weight of Ga and Mg is Ga: Mg = 1: 0.0008.

そして、マッチングボックス46aを介して電極43に電流を供給し、スパッタターゲット47に1W/cmのパワーを印加し、さらに、ヒータ台44に電流を供給して基板11に0.5W/cmのRF(高周波)バイアスを印加し、1nm/sの成膜レートでp型クラッド層16a上に200nm成膜することにより、MgがドープされたAl0.02Ga0.98N層からなるp型コンタクト層16bを成膜し、図4に示す積層半導体10を得た。 Then, a current is supplied to the electrode 43 through the matching box 46a, a power of 1 W / cm 2 is applied to the sputtering target 47, and a current is supplied to the heater base 44 to supply 0.5 W / cm 2 to the substrate 11. An RF (high frequency) bias is applied and a 200 nm film is formed on the p-type cladding layer 16a at a film formation rate of 1 nm / s, thereby forming a p made of an Al 0.02 Ga 0.98 N layer doped with Mg. A mold contact layer 16b was formed to obtain the laminated semiconductor 10 shown in FIG.

ここで得られたpコンタクト層16層中におけるMg濃度を一般的なSIMS(二次イオン質量スペクトル)法により定量した。その結果、Mgが1×1020cm−3の濃度でドープされていることが確認できた。 The Mg concentration in 16 p contact layers obtained here was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Mg was doped at a concentration of 1 × 10 20 cm −3 .

このようにして得られた図4に示す積層半導体10のp型コンタクト層16b上に、フォトリソグラフィー法を用いてITOからなる透光性正極17と、表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド18とを順次形成した。
次いで、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させ、露出領域14d上に、フォトリソグラフィー法を用いてNi、Al、Ti、及びAuの4層よりなる負極19を形成し、図2および図3に示す発光素子1を得た。
On the p-type contact layer 16b of the laminated semiconductor 10 shown in FIG. 4 thus obtained, a light-transmitting positive electrode 17 made of ITO and titanium, aluminum, and gold are laminated in this order from the surface side using a photolithography method. A positive electrode bonding pad 18 having the above structure was sequentially formed.
Next, dry etching is performed on the laminated semiconductor 10 on which the translucent positive electrode 17 and the positive electrode bonding pad 18 are formed to expose the exposed region 14d on the n-type contact layer 14b, and a photolithography method is performed on the exposed region 14d. Using this, a negative electrode 19 composed of four layers of Ni, Al, Ti, and Au was formed, and the light emitting device 1 shown in FIGS. 2 and 3 was obtained.

このようにして得られた発光素子1の基板11の裏側を研削及び研磨してミラー状の面とし、350μm角の正方形に切断しチップとした。そして、チップを電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。   The back side of the substrate 11 of the light-emitting element 1 thus obtained was ground and polished to form a mirror-like surface, which was cut into a 350 μm square to obtain a chip. Then, the chip was placed on the lead frame with the electrode facing up, and was connected to the lead frame with a gold wire to obtain a light emitting diode.

このようにして得られた発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流した。
その結果、電流20mAにおける順方向電圧は、初期では3.0Vであった。また、p型半導体層16側の透光性正極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は15mWを示した。
このことにより、実施例の発光素子1は、優れた発光特性を備えていることが確認できた。
A forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light-emitting diode thus obtained.
As a result, the forward voltage at a current of 20 mA was 3.0 V in the initial stage. Moreover, when the light emission state was observed through the translucent positive electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm and the light emission output was 15 mW.
Thus, it was confirmed that the light emitting device 1 of the example had excellent light emission characteristics.

[実施例2]
図3に示す発光素子の製造装置40を用いて、以下に示すようにして図4に示す積層半導体10を作製し、図1および図2に示す発光素子を作製した。
実施例2においては、基板11の前処理の条件と中間層12を成膜する条件以外は、実施例1と同様にして、積層半導体10を作製した。
[Example 2]
Using the light emitting device manufacturing apparatus 40 shown in FIG. 3, the laminated semiconductor 10 shown in FIG. 4 was manufactured as follows, and the light emitting device shown in FIGS. 1 and 2 was manufactured.
In Example 2, the laminated semiconductor 10 was produced in the same manner as in Example 1 except for the conditions for pretreatment of the substrate 11 and the conditions for forming the intermediate layer 12.

基板11の前処理は、鏡面研磨したサファイアからなる基板11を用意して、以下に示すように行なった。すなわち、基板11を、中間層12を成膜するための金属Alからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板11を750℃に加熱した状態で、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持し、ターゲットにパワーを印加せずに、基板11側に50Wの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板11表面を洗浄した。   The pretreatment of the substrate 11 was performed as follows by preparing a substrate 11 made of mirror-polished sapphire. That is, the substrate 11 is placed in a chamber of a sputtering apparatus in which a target made of metal Al for forming the intermediate layer 12 is installed, and the substrate 11 is heated to 750 ° C., and nitrogen gas is supplied at a flow rate of 15 sccm. After the introduction, the pressure inside the chamber is kept at 0.08 Pa, and a high frequency bias of 50 W is applied to the substrate 11 side without applying power to the target, and the surface of the substrate 11 is cleaned by exposure to nitrogen plasma. did.

そして前処理後、チャンバ内の圧力を0.5Paにするとともに、チャンバ内にアルゴンガスを15sccm、窒素ガスを5sccm流通させ(ガス全体における窒素の比は25%)中間層12を成膜するための雰囲気とした。次いで、基板11を500℃に加温し、基板11にバイアスを印加せずに、金属Alターゲットに1W/cmのパワーを印加し、スパッタ法によって0.12nm/sの成膜レートで基板11上にAlNの柱状結晶の集合体(多結晶)からなる厚み50nmの中間層12を成膜した。 After the pretreatment, the pressure in the chamber is set to 0.5 Pa, and 15 sccm of argon gas and 5 sccm of nitrogen gas are circulated in the chamber (the ratio of nitrogen in the whole gas is 25%) to form the intermediate layer 12. And the atmosphere. Next, the substrate 11 is heated to 500 ° C., a power of 1 W / cm 2 is applied to the metal Al target without applying a bias to the substrate 11, and the substrate is formed at a film formation rate of 0.12 nm / s by sputtering. An intermediate layer 12 having a thickness of 50 nm made of an aggregate of AlN columnar crystals (polycrystal) was formed on the substrate 11.

実施例2で得られた図4に示す積層半導体10を用いて実施例1と同様にして、図2および図3に示す発光素子1を製造し、実施例1と同様にして、発光ダイオードとした。
そして、このようにして得られた発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流した。
その結果、電流20mAにおける順方向電圧は、3.0Vであった。また、p型半導体層16側の透光性正極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は15mWを示した。
このことにより、実施例2の発光素子1は、優れた発光特性を備えていることが確認できた。
Using the laminated semiconductor 10 shown in FIG. 4 obtained in Example 2, the light-emitting element 1 shown in FIGS. 2 and 3 is manufactured in the same manner as in Example 1. did.
A forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light emitting diode thus obtained.
As a result, the forward voltage at a current of 20 mA was 3.0V. Moreover, when the light emission state was observed through the translucent positive electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm and the light emission output was 15 mW.
Thus, it was confirmed that the light-emitting element 1 of Example 2 had excellent light emission characteristics.

[比較例]
従来のターゲットを備えたスパッタ装置を用い、発光素子1の半導体層20を構成するn型半導体層14のn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bを成膜したこと以外は、実施例1と同様にして、図4に示す積層半導体10を製造し、発光ダイオードとした。
なお、n型コンタクト層14bの成膜には、プラズマ中にSiHガスを流通させる方法を用いた。
また、p型コンタクト層16bの成膜には、Gaターゲットとは別に取り付けたイオンビームガンより、Mgイオンを照射しつつスパッタを行う方法を用いた。
[Comparative example]
The n-type contact layer 14b of the n-type semiconductor layer 14 and the p-type contact layer 16b of the p-type semiconductor layer 16 constituting the semiconductor layer 20 of the light-emitting element 1 were formed using a sputtering apparatus equipped with a conventional target. Except for the above, the laminated semiconductor 10 shown in FIG.
For forming the n-type contact layer 14b, a method of circulating SiH 4 gas in plasma was used.
The p-type contact layer 16b was formed by sputtering using an ion beam gun attached separately from the Ga target while irradiating Mg ions.

比較例において得られたn型コンタクト層14b中におけるSi濃度を実施例1と同様にして調べた。その結果、実施例1と同様に6×1018cm−3の濃度でSiがドープされていた。しかし、窒素ガスと同時にSiHを流通したことにより、チャンバ内でSiNの微粒子が発生し、出来上がったウエーハの表面には、異物が多数付着していた。 The Si concentration in the n-type contact layer 14b obtained in the comparative example was examined in the same manner as in Example 1. As a result, similarly to Example 1, Si was doped at a concentration of 6 × 10 18 cm −3 . However, since SiH 4 was circulated simultaneously with the nitrogen gas, SiN fine particles were generated in the chamber, and many foreign substances were adhered to the surface of the completed wafer.

比較例1で得られたpコンタクト層14b層中におけるMg濃度を一般的なSIMS(二次イオン質量スペクトル)法により定量した。その結果、2インチのウエーハ内で、Mgが7×1019cm−3〜1.6×1020cm−3の濃度でドープされ、その値に分布があることが確認できた。
このことにより、従来のターゲットを用いた場合、ドーピング濃度を微調整することが困難であることが分かった。
The Mg concentration in the p contact layer 14b obtained in Comparative Example 1 was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Mg was doped at a concentration of 7 × 10 19 cm −3 to 1.6 × 10 20 cm −3 in a 2-inch wafer, and the value was distributed.
Thus, it has been found that it is difficult to finely adjust the doping concentration when a conventional target is used.

また、比較例において得られた発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流した。
その結果、電流20mAにおける順方向電圧は、初期では3.0Vのチップから3.8Vのチップまであった。また、p型半導体層16側の透光性正極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は12mWのチップから15mWのチップまでであった。
このように、比較例では実施例1および実施例2と比較して特性のバラツキが見られた。また、実施例1および実施例2では、表面に異物の付着は見られなかったが、比較例では表面に付着した異物により、正常な特性を示すチップの収率が、実施例1および実施例2と比較して50%程度少なかった。
Further, a forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light emitting diode obtained in the comparative example.
As a result, the forward voltage at a current of 20 mA was initially from a 3.0V chip to a 3.8V chip. Moreover, when the light emission state was observed through the translucent positive electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm, and the light emission output was from a chip of 12 mW to a chip of 15 mW.
Thus, in the comparative example, the characteristic variation was seen compared with Example 1 and Example 2. FIG. Further, in Example 1 and Example 2, no adhesion of foreign matters was observed on the surface, but in the comparative example, the yield of chips exhibiting normal characteristics due to the foreign matters adhering to the surface was shown in Example 1 and Example. Compared with 2, it was about 50% less.

本発明で得られるIII族窒化物化合物半導体発光素子は、良好な結晶性を持つIII族窒化物化合物半導体層を有し、優れた発光特性を有する。従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。   The group III nitride compound semiconductor light-emitting device obtained by the present invention has a group III nitride compound semiconductor layer having good crystallinity and has excellent light emission characteristics. Therefore, a semiconductor element such as a light emitting diode, a laser diode, or an electronic device having excellent light emission characteristics can be manufactured.

図1は、本発明に係るIII族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。FIG. 1 is a schematic view schematically showing an example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention. 図2は、本発明に係るIII族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。FIG. 2 is a schematic cross-sectional view schematically showing an example of a group III nitride compound semiconductor light emitting device according to the present invention. 図3は、図2に示すIII族窒化物化合物半導体発光素子の平面構造を示す概略図である。FIG. 3 is a schematic view showing a planar structure of the group III nitride compound semiconductor light-emitting device shown in FIG. 図4は、図2に示すIII族窒化物化合物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。FIG. 4 is a view for explaining the manufacturing method of the group III nitride compound semiconductor light-emitting element shown in FIG. 2, and is a schematic cross-sectional view schematically showing a laminated semiconductor. 図5は、本発明に係るIII族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride compound semiconductor light emitting device according to the present invention.

符号の説明Explanation of symbols

1…III族窒化物化合物半導体発光素子(発光素子)、3…ランプ、10…積層半導体、11…基板、11a…表面、12…中間層、13…下地層、14…n型半導体層、15…発光層、16…p型半導体層、17…透光性正極、40…スパッタ装置、41…チャンバ、43…電極、45…パワー印加手段、46a、46c…マッチングボックス、47…スパッタターゲット。   DESCRIPTION OF SYMBOLS 1 ... Group III nitride compound semiconductor light emitting element (light emitting element), 3 ... Lamp, 10 ... Multilayer semiconductor, 11 ... Substrate, 11a ... Surface, 12 ... Intermediate layer, 13 ... Underlayer, 14 ... N-type semiconductor layer, 15 DESCRIPTION OF SYMBOLS ... Light emitting layer, 16 ... p-type semiconductor layer, 17 ... Translucent positive electrode, 40 ... Sputtering device, 41 ... Chamber, 43 ... Electrode, 45 ... Power application means, 46a, 46c ... Matching box, 47 ... Sputter target.

Claims (14)

液状Gaとドーパント元素とを混合する混合工程を備えることを特徴とするスパッタターゲットの製造方法。   A method of manufacturing a sputter target, comprising a mixing step of mixing liquid Ga and a dopant element. 前記混合工程が、前記液状Ga中に前記ドーパント元素を溶解させる工程であることを特徴とする請求項1に記載のスパッタターゲットの製造方法。   The method of manufacturing a sputter target according to claim 1, wherein the mixing step is a step of dissolving the dopant element in the liquid Ga. 前記ドーパントがMgであることを特徴とする請求項1または請求項2に記載のスパッタターゲットの製造方法。 The method for manufacturing a sputter target according to claim 1, wherein the dopant is Mg. 前記混合工程において、GaとMgの原子数の比が1:0.01〜0.0001の範囲となるようにすることを特徴とする請求項1〜請求項3のいずれかに記載のスパッタターゲットの製造方法。 The sputter target according to any one of claims 1 to 3, wherein in the mixing step, the ratio of the number of Ga and Mg atoms is in the range of 1: 0.01 to 0.0001. Manufacturing method. 前記混合工程において、GaとMgの重量の比が1:0.003〜0.00003の範囲となるようにすることを特徴とする請求項1〜請求項3のいずれかに記載のスパッタターゲットの製造方法。 4. The sputter target according to claim 1, wherein a weight ratio of Ga and Mg is in a range of 1: 0.003 to 0.00003 in the mixing step. 5. Production method. 前記混合工程が、前記液状Ga中に粒子状の前記ドーパンド元素を分散させた後、固化させる工程であることを特徴とする請求項1に記載のスパッタターゲットの製造方法。 2. The method of manufacturing a sputter target according to claim 1, wherein the mixing step is a step of dispersing the particulate dopant element in the liquid Ga and then solidifying. 前記ドーパントがSiであることを特徴とする請求項1または請求項6に記載のスパッタターゲットの製造方法。 The method for manufacturing a sputter target according to claim 1, wherein the dopant is Si. 前記混合工程において、ターゲット表面におけるGaとSiの粒子の露出面積の比が1:0.05〜0.0005の範囲となるようにすることを特徴とする請求項1、請求項6または請求項7に記載のスパッタターゲットの製造方法。 The said mixing process WHEREIN: The ratio of the exposure area of the particle | grains of Ga and Si in the target surface is made to be the range of 1: 0.05-0.0005, The claim 1, The claim 6 characterized by the above-mentioned. 8. A method for producing a sputter target according to 7. 前記混合工程において、GaとSiの重量の比が1:0.02〜0.0002の範囲となるようにすることを特徴とする請求項1、請求項6または請求項7に記載のスパッタターゲットの製造方法。 8. The sputter target according to claim 1, wherein the ratio of the weight of Ga and Si is in the range of 1: 0.02 to 0.0002 in the mixing step. Manufacturing method. 請求項1〜請求項9のいずれかに記載のスパッタターゲットの製造方法によって得られたことを特徴とするスパッタターゲット。 A sputter target obtained by the method for manufacturing a sputter target according to claim 1. ガリウム窒化物半導体からなる半導体層を形成するためのスパッタ装置であって、
請求項10に記載のスパッタターゲットが備えられていることを特徴とするスパッタ装置。
A sputtering apparatus for forming a semiconductor layer made of a gallium nitride semiconductor,
A sputtering apparatus comprising the sputtering target according to claim 10.
ガリウム窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が積層された半導体層を有するIII族窒化物化合物半導体発光素子の製造方法であって、
前記半導体層の少なくとも一部を請求項11に記載のスパッタ装置を用いて形成することを特徴とするIII族窒化物化合物半導体発光素子の製造方法。
A method of manufacturing a group III nitride compound semiconductor light-emitting device having a semiconductor layer in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer each made of a gallium nitride semiconductor are stacked,
A manufacturing method of a group III nitride compound semiconductor light emitting device, wherein at least a part of the semiconductor layer is formed using the sputtering apparatus according to claim 11.
請求項12に記載の製造方法で得られるIII族窒化物化合物半導体発光素子。   A group III nitride compound semiconductor light-emitting device obtained by the production method according to claim 12. 請求項13に記載のIII族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。   A lamp comprising the group III nitride compound semiconductor light-emitting device according to claim 13.
JP2007157669A 2007-06-14 2007-06-14 Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp Pending JP2008311420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007157669A JP2008311420A (en) 2007-06-14 2007-06-14 Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007157669A JP2008311420A (en) 2007-06-14 2007-06-14 Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp

Publications (1)

Publication Number Publication Date
JP2008311420A true JP2008311420A (en) 2008-12-25

Family

ID=40238780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157669A Pending JP2008311420A (en) 2007-06-14 2007-06-14 Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp

Country Status (1)

Country Link
JP (1) JP2008311420A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020184630A (en) * 2016-05-20 2020-11-12 ルミレッズ リミテッド ライアビリティ カンパニー Method for using remote plasma chemical vapor deposition and sputtering deposition to grow layer in light emitting device
US11658261B2 (en) 2019-12-20 2023-05-23 Nichia Corporation Method of manufacturing nitride semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (en) * 1994-12-21 1996-07-12 Canon Inc Semiconductor wafer and crystal growth method
JPH08239752A (en) * 1995-03-01 1996-09-17 Sumitomo Electric Ind Ltd Boron-containing aluminum nitride thin film and manufacturing method
JPH11172424A (en) * 1997-12-12 1999-06-29 Minolta Co Ltd Production of gallium compound
JP2004342857A (en) * 2003-05-15 2004-12-02 Univ Waseda Ga2O3-based light emitting device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (en) * 1994-12-21 1996-07-12 Canon Inc Semiconductor wafer and crystal growth method
JPH08239752A (en) * 1995-03-01 1996-09-17 Sumitomo Electric Ind Ltd Boron-containing aluminum nitride thin film and manufacturing method
JPH11172424A (en) * 1997-12-12 1999-06-29 Minolta Co Ltd Production of gallium compound
JP2004342857A (en) * 2003-05-15 2004-12-02 Univ Waseda Ga2O3-based light emitting device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020184630A (en) * 2016-05-20 2020-11-12 ルミレッズ リミテッド ライアビリティ カンパニー Method for using remote plasma chemical vapor deposition and sputtering deposition to grow layer in light emitting device
US11658261B2 (en) 2019-12-20 2023-05-23 Nichia Corporation Method of manufacturing nitride semiconductor device

Similar Documents

Publication Publication Date Title
JP5272390B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP4714712B2 (en) Group III nitride semiconductor light emitting device, method for manufacturing the same, and lamp
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP5262206B2 (en) Group III nitride semiconductor layer manufacturing method and group III nitride semiconductor light emitting device manufacturing method
JP5049659B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
CN101506946B (en) Method for manufacturing group III nitride compound semiconductor light-emitting device, group III nitride compound semiconductor light-emitting device, and lamp
CN101874306A (en) Group III nitride semiconductor light-emitting element, method for manufacturing same, and lamp
JP2008205267A (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008109084A (en) Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP2011082570A (en) Method of manufacturing group iii nitride semiconductor light emitting device
JP5041883B2 (en) Method for producing group III nitride semiconductor layer, method for producing group III nitride semiconductor light emitting device
JP2009161434A (en) Group III nitride semiconductor crystal manufacturing method and group III nitride semiconductor crystal
JP2008153603A (en) Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP4912843B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP4982259B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP2008047763A (en) Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP5156305B2 (en) Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method
JP2008311420A (en) Sputter target manufacturing method, sputter target, sputtering apparatus, group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP2008294449A (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP5179055B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008106316A (en) Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp
JP2008135463A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp
JP2008198705A (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008159954A (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2010232700A (en) Group III nitride semiconductor light emitting device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529