JP2008300430A - Multilayer piezoelectric element and manufacturing method thereof - Google Patents
Multilayer piezoelectric element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2008300430A JP2008300430A JP2007142231A JP2007142231A JP2008300430A JP 2008300430 A JP2008300430 A JP 2008300430A JP 2007142231 A JP2007142231 A JP 2007142231A JP 2007142231 A JP2007142231 A JP 2007142231A JP 2008300430 A JP2008300430 A JP 2008300430A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- piezoelectric ceramic
- piezoelectric element
- piezoelectric
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
【課題】高出力な積層型圧電素子の提供と、生産性に優れ、極めて高品位の積層型圧電素子を安定的に得られる製造方法の提供と、を目的とする。
【解決手段】内部電極層120a、120bと圧電セラミック層100a、100bとからなる単位ユニット層10a、10bを、厚み方向の分極Pが一層毎に逆になるようにn層積層してなる積層型圧電素子1において、圧電セラミック層100a、100bの、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の低い低抵抗領域110a、110b、111a、111bを形成する。該低抵抗領域においては、電界密度が高くなるので、圧電セラミック層100a、100b内において電界密度の高い領域HRと電界密度の低い領域LRとが混在し、電界密度の差に伴う出力変位量の差によって、圧電セラミック層が撓み変形する。この撓みによる変位dSと固有の逆圧電効果による変位dLとが重畳されて大きな出力変位を得ることができる。
【選択図】 図2An object of the present invention is to provide a high-power multilayer piezoelectric element and to provide a production method that can stably obtain an extremely high-quality multilayer piezoelectric element with excellent productivity.
A stacked type in which unit unit layers 10a and 10b including internal electrode layers 120a and 120b and piezoelectric ceramic layers 100a and 100b are stacked in an n-layer so that the polarization P in the thickness direction is reversed for each layer. In the piezoelectric element 1, the piezoelectric ceramic layers 100a and 100b are divided into a plurality of regions, which are low resistance regions 110a, 110b, and 111a that have a relatively lower electric resistance than other regions in the same piezoelectric ceramic layer. , 111b are formed. In the low resistance region, since the electric field density is high, a region HR having a high electric field density and a region LR having a low electric field density are mixed in the piezoelectric ceramic layers 100a and 100b. Due to the difference, the piezoelectric ceramic layer is bent and deformed. A large output displacement can be obtained by superimposing the displacement dS due to this bending and the displacement dL due to the inherent inverse piezoelectric effect.
[Selection] Figure 2
Description
本発明は、圧電セラミック層と内部電極層とが交互に積層された積層型圧電素子の出力向上に関するものである。 The present invention relates to an improvement in output of a laminated piezoelectric element in which piezoelectric ceramic layers and internal electrode layers are alternately laminated.
従来、内燃機関に用いられる燃料噴射弁等の駆動源として、その応答性の速さから、逆圧電効果を利用したピエゾアクチュエータの適用が提案されている。
特に、車両用ピエゾアクチュエータは、走行距離30〜50万kmに相当する108回以上の繰り返し作動が要求され、これを保証する高い耐久性と信頼性が要求されている。
2. Description of the Related Art Conventionally, as a drive source for a fuel injection valve or the like used in an internal combustion engine, application of a piezo actuator using the inverse piezoelectric effect has been proposed because of its quick response.
In particular, piezoelectric actuator for a vehicle, repeat the above operation 108 times, which corresponds to a travel distance 30-500000 km is required, reliability is required and high durability to ensure this.
この様なピエゾアクチュエータに用いられる圧電素子としては、圧電セラミックの薄板を厚み方向の分極が一層毎に逆になるように圧電セラミック層と内部電極層とを交互に数十枚〜数百枚積層した積層型圧電素子が有望である。 As a piezoelectric element used in such a piezoelectric actuator, a piezoelectric ceramic thin plate is laminated with several dozen to several hundreds of piezoelectric ceramic layers and internal electrode layers alternately so that the polarization in the thickness direction is reversed for each layer. Such a laminated piezoelectric element is promising.
本発明者等は、この様な極めて積層枚数の多い積層型圧電素子を安定して形成する製造方法として、特許文献1に示す、層間剥離が生じ難く、一体の焼結体をなす積層型圧電素子の大量生産に適したセラミック積層体の製造方法を提案した。 As a manufacturing method for stably forming such a multilayer piezoelectric element having a very large number of layers, the present inventors have disclosed a multilayer piezoelectric element that is difficult to cause delamination and forms an integral sintered body as disclosed in Patent Document 1. A method of manufacturing a ceramic laminate suitable for mass production of devices was proposed.
また、この様なピエゾアクチュエータを用いた燃料噴射弁は、積層型圧電素子と、その変位を伝達するピストン部材と、ピストン部材を圧電素子に密着させるとともに、積層型圧電素子に所定のプリセット荷重を与えるバネ部材を備えており、圧電素子の伸縮に伴い、ピストン部材が摺動して、燃料噴射弁の開閉を制御する制御弁を駆動するようになっている。 In addition, a fuel injection valve using such a piezoelectric actuator has a laminated piezoelectric element, a piston member that transmits the displacement, a piston member that is in close contact with the piezoelectric element, and a predetermined preset load applied to the laminated piezoelectric element. A spring member is provided, and the piston member slides as the piezoelectric element expands and contracts to drive a control valve that controls the opening and closing of the fuel injection valve.
燃料噴射弁の更なる小型化、高精度化のために、ピエゾアクチュエータには、より高い変換効率が望まれている。
例えば、特許文献2には、予圧縮手段を備え、圧電セラミック層の積層方向に沿って配設された一対の電極層の表面部から加えられる予圧縮力によって、圧電セラミック層内における部分的な領域の分極方向を積層方向に対して横断方向に変換し、電極層間に電界を加え、全ての分極方向が積層方向に平行に変換された時に、大きな変位量を得るピエゾアクチュエータが開示されている。
For example, Patent Literature 2 includes pre-compression means, and a partial compression in the piezoelectric ceramic layer is caused by a pre-compression force applied from the surface portions of a pair of electrode layers arranged along the stacking direction of the piezoelectric ceramic layers. A piezoelectric actuator is disclosed that obtains a large amount of displacement when the polarization direction of a region is changed in a direction transverse to the stacking direction, an electric field is applied between the electrode layers, and all polarization directions are converted parallel to the stacking direction. .
しかしながら、特許文献2にあるような予圧縮手段と圧電素子とが交互に積層された構造では、必要な出力を得るための素子の体格が非常に大きくなる虞がある。
また、単層の圧電素子の間に予圧縮手段を配設しているので、構造が複雑で組み付けコストの増大に繋がる虞もある。
更に、特許文献2にあるように予圧縮手段として圧電素子のパターニングされた電極層の間に金属中間層を配設した場合、単位圧電セラミック層当たりの変位量が大きくても、金属中間層の弾性変形によって、発生変位ならびに発生力が吸収され、積層体全体としては、燃料噴射弁駆動用のアクチュエータとして充分な変位量が得られない虞もある。
However, in the structure in which the pre-compression means and the piezoelectric elements as alternately described in Patent Document 2 are alternately stacked, the physique of the element for obtaining a necessary output may be very large.
In addition, since the pre-compression means is disposed between the single-layer piezoelectric elements, the structure is complicated and the assembly cost may increase.
Furthermore, as disclosed in Patent Document 2, when a metal intermediate layer is disposed between the patterned electrode layers of the piezoelectric element as pre-compression means, even if the displacement per unit piezoelectric ceramic layer is large, the metal intermediate layer Due to the elastic deformation, the generated displacement and the generated force are absorbed, and there is a possibility that a sufficient amount of displacement as the actuator for driving the fuel injection valve cannot be obtained as a whole laminate.
本発明は、かかる実情に鑑み、高出力な積層型圧電素子の提供と、生産性に優れ、極めて高品位で高出力な積層型圧電素子を安定的に得られる製造方法の提供と、を目的とする。 In view of such circumstances, the present invention has an object to provide a high-power multilayer piezoelectric element and a manufacturing method that is excellent in productivity, and can stably obtain an extremely high-quality and high-power multilayer piezoelectric element. And
請求項1の発明では、圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を繰り返し積層してなる積層型圧電素子において、上記圧電セラミック層と上記内部電極層との境界部において上記圧電セラミック層には、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の低い低抵抗領域が分布する。 According to the first aspect of the present invention, in the multilayer piezoelectric element formed by repeatedly laminating the unit unit layer on which the internal electrode layer is printed on the surface of the piezoelectric ceramic layer, the boundary portion between the piezoelectric ceramic layer and the internal electrode layer In the piezoelectric ceramic layer, there are a plurality of divided regions, and low resistance regions having relatively lower electrical resistance than other regions in the same piezoelectric ceramic layer are distributed.
請求項1の発明によれば、同一圧電セラミック層内に電気抵抗の低い領域と相対的に電気抵抗の高い領域とが存在することによって、圧電セラミック層に電界を加えたときに、圧電セラミック層内において電界密度の高い領域と電界密度の低い領域とが混在した状態となる。
圧電セラミックの逆圧電効果による変位量は、電界強度に比例するので、電界密度に差があると出力変位量に差が生じ、圧電セラミック層が撓み変形する。
この撓みによる変位が、逆圧電効果による圧電セラミック層の変位に加えられる。
単位圧電セラミック層当たりの撓みは極僅かであっても、数百層積層される積層型圧電素子においては、この撓みが重畳されて従来よりも大きな出力変位を得ることができる。
According to the first aspect of the present invention, when the electric field is applied to the piezoelectric ceramic layer, the piezoelectric ceramic layer has a low electric resistance region and a relatively high electric resistance region in the same piezoelectric ceramic layer. In this, a region having a high electric field density and a region having a low electric field density are mixed.
Since the displacement amount of the piezoelectric ceramic due to the inverse piezoelectric effect is proportional to the electric field strength, if there is a difference in the electric field density, a difference in the output displacement amount occurs, and the piezoelectric ceramic layer is bent and deformed.
The displacement due to this bending is added to the displacement of the piezoelectric ceramic layer due to the inverse piezoelectric effect.
Even if the deflection per unit piezoelectric ceramic layer is very small, in a laminated piezoelectric element in which several hundred layers are stacked, this deflection is superimposed and a larger output displacement than the conventional one can be obtained.
請求項2の発明では、上記低抵抗領域は、一の上記内部電極層を挟んで対向する上記圧電セラミック層における上記低抵抗領域が互いに対向しない位置に配設する。 According to a second aspect of the present invention, the low resistance region is disposed at a position where the low resistance regions in the piezoelectric ceramic layer facing each other across the one internal electrode layer are not opposed to each other.
請求項2の発明によれば、電界を加えたときに、圧電セラミック層の厚み方向に対して斜めに横断する形で電界密度の高い領域が分布する。
従って、圧電セラミック層の撓み変形が容易となり、更に大きな出力変位を得ることができる。
According to the second aspect of the present invention, when an electric field is applied, regions having a high electric field density are distributed so as to cross obliquely with respect to the thickness direction of the piezoelectric ceramic layer.
Therefore, the piezoelectric ceramic layer can be easily bent and deformed, and a larger output displacement can be obtained.
また、請求項3の発明のように、上記低抵抗領域を、上記内部電極層に対して少なくとも上下いずれか一方の側の上記圧電セラミック層に形成しても良い。 Further, as in a third aspect of the invention, the low resistance region may be formed in the piezoelectric ceramic layer on at least one of the upper and lower sides with respect to the internal electrode layer.
更に、請求項4の発明のように、上記低抵抗領域は、上記内部電極層を挟んで両側に形成しても良い。 Further, as in a fourth aspect of the invention, the low resistance region may be formed on both sides of the internal electrode layer.
請求項5の発明では、請求項1ないし4のいずれか1項に記載の積層型圧電素子の製造方法において、圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、上記圧電セラミック層よりも焼成後の電気特性が相対的に低抵抗となる圧電セラミック材料を含む低抵抗領域用圧電セラミックペーストを用いて、低抵抗領域層を印刷形成する低抵抗領域層印刷形成工程と、圧電セラミック層と焼成後の電気特性が等しくなる低抵抗領域形成層用圧電セラミックペーストを用いて上記低抵抗領域層と略同一の膜厚で低抵抗領域形成層を印刷形成する低抵抗領域形成層印刷形成工程とを備える。 According to a fifth aspect of the present invention, in the method for manufacturing a multilayer piezoelectric element according to any one of the first to fourth aspects, the piezoelectric ceramic layer is formed on a surface of a piezoelectric ceramic layer formed in a sheet shape using a piezoelectric ceramic material. A low-resistance region layer printing forming process for printing a low-resistance region layer using a piezoelectric ceramic paste for a low-resistance region including a piezoelectric ceramic material whose electrical characteristics after firing are relatively low resistance than the layer; Low resistance region forming layer printing with the same thickness as the above low resistance region layer using a piezoelectric ceramic paste for low resistance region forming layer that has the same electrical characteristics after firing as the ceramic layer Forming step.
請求項5の発明によれば、同一の圧電セラミック層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。 According to the invention of claim 5, it is possible to manufacture a laminated piezoelectric element in which low resistance regions are distributed in the same piezoelectric ceramic layer very easily.
請求項6の発明では、請求項1ないし4のいずれか1項に記載の積層型圧電素子の製造方法において、圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、圧電セラミック層と同材質の圧電セラミックペーストを用いて、圧電セラミック層表面の一部が突出する凸部を印刷形成する圧電セラミック層凸部形成工程と、上記凸部を上記圧電セラミック層内に押し込み圧縮し、上記圧電セラミック層に高密度領域を形成する高密度領域圧縮形成工程を備える。 According to a sixth aspect of the present invention, in the method for manufacturing a multilayer piezoelectric element according to any one of the first to fourth aspects, a piezoelectric ceramic layer is formed on a surface of a piezoelectric ceramic layer formed into a sheet shape using a piezoelectric ceramic material. Using the piezoelectric ceramic paste of the same material, a piezoelectric ceramic layer convex portion forming step for printing a convex portion from which a part of the surface of the piezoelectric ceramic layer protrudes, and pressing the convex portion into the piezoelectric ceramic layer and compressing, A high-density region compression forming step of forming a high-density region in the piezoelectric ceramic layer;
請求項6の発明によれば、同一圧電セラミック層内に高密度領域が分布して形成され、高密度領域は相対的に電気抵抗が低くなり、同一の圧電セラミック層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。 According to the sixth aspect of the present invention, the high-density region is formed in the same piezoelectric ceramic layer, the electric resistance is relatively low in the high-density region, and the low-resistance region is distributed in the same piezoelectric ceramic layer. The laminated piezoelectric element can be manufactured very easily.
請求項7の発明では、請求項1ないし4のいずれか1項に記載の積層型圧電素子の製造方法において、圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面の低抵抗領域として区画された領域に、滴下、塗布、転写、印刷のいずれかの方法により、金属または金属化合物を含み、焼成時に上記圧電セラミック層内に拡散し、圧電セラミックの粒成長を促す焼成促進剤を圧電セラミック層の表面に分布せしめる、焼成促進剤分布工程を備える。 According to a seventh aspect of the present invention, in the method for manufacturing a multilayer piezoelectric element according to any one of the first to fourth aspects, the low resistance region on the surface of the piezoelectric ceramic layer formed into a sheet shape using a piezoelectric ceramic material is used. Piezoelectric firing accelerators that contain metals or metal compounds in the partitioned areas by any of the methods of dripping, coating, transferring, and printing, diffuse in the piezoelectric ceramic layer during firing, and promote grain growth of the piezoelectric ceramic. A firing accelerator distribution step for distributing the surface of the ceramic layer is provided.
請求項7の発明によれば、焼成促進剤を塗布した領域の緻密化が促進され,同一の圧電セラミック層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。
加えて、従来の製造方法では、焼結が素子の外周縁から進行するため、外周縁に比べて中心部の焼結速度が遅く、焼結体が歪むが、本発明によれば、圧電セラミック層表面に分布した焼結促進剤塗布領域から焼結が進行するので、極めて歪みの少ない焼結体が得られる。
従って、高品位の積層型圧電素子を安定的に製造することが可能となる。
According to the seventh aspect of the present invention, densification of the region to which the firing accelerator is applied is promoted, and a laminated piezoelectric element having low resistance regions distributed in the same piezoelectric ceramic layer can be manufactured very easily.
In addition, in the conventional manufacturing method, since the sintering proceeds from the outer peripheral edge of the element, the sintering speed of the central portion is slower than that of the outer peripheral edge, and the sintered body is distorted. Since the sintering proceeds from the area where the sintering accelerator is distributed on the surface of the layer, a sintered body with very little distortion can be obtained.
Accordingly, it is possible to stably manufacture a high-quality multilayer piezoelectric element.
請求項8の発明では、請求項1ないし4のいずれか1項に記載の積層型圧電素子の製造方法において、
上記低抵抗領域の形成された圧電セラミック層の表面に、上記内部電極層を印刷、乾燥し上記単位ユニット層を形成する工程と、得られた上記単位ユニット層の表面に上記接着層を印刷形成する工程と、上記接着層が未乾燥状態のまま、該接着層に他の単位ユニット層を積層すると同時にトムソン型を用いて打ち抜き加工する工程と、上記セラミック積層成形体を脱脂、焼成して上記積層型圧電素子を得る工程と、を備える。
According to an eighth aspect of the present invention, in the method for manufacturing a multilayer piezoelectric element according to any one of the first to fourth aspects,
The internal electrode layer is printed on the surface of the piezoelectric ceramic layer in which the low-resistance region is formed, and the unit unit layer is formed by drying, and the adhesive layer is printed on the surface of the obtained unit unit layer. A step of performing the punching process using a Thomson mold at the same time as laminating another unit unit layer on the adhesive layer while the adhesive layer is in an undried state, and degreasing and firing the ceramic laminated molded body. Obtaining a multilayer piezoelectric element.
請求項8の発明によれば、積層、接着を同時に行うことができる。
更に、未乾燥状態の接着層が流動して膜厚のバラツキを解消するので、寸法精度が高く、完全一体で、同一圧電セラミック層内に低抵抗領域の分布した積層型圧電素子を低コストで生産できる。
According to invention of Claim 8, lamination | stacking and adhesion | attachment can be performed simultaneously.
Furthermore, since the adhesive layer in an undried state flows and eliminates variations in film thickness, a multilayer piezoelectric element with high dimensional accuracy, complete integration, and low resistance areas distributed in the same piezoelectric ceramic layer can be manufactured at low cost. Can be produced.
本発明の第1の実施形態における積層型圧電素子1の構成概要について図1を参照して説明する。
図1に示すように、積層型圧電素子1は、単位ユニット層10aと単位ユニット層10bとが、厚み方向の分極Pが一層毎に逆になるように交互に数十層〜数百層積層されており、数層から数十層毎にスリット部150が形成されており、上下の端部には、保護層6が形成されている。
An outline of the configuration of the multilayer piezoelectric element 1 according to the first embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 1, the multilayer piezoelectric element 1 includes unit unit layers 10 a and unit unit layers 10 b that are alternately layered from several tens to several hundreds so that the polarization P in the thickness direction is reversed every layer. The slit part 150 is formed every several to several tens of layers, and the protective layer 6 is formed at the upper and lower ends.
単位ユニット層10a、10bは、薄板状に形成された圧電セラミック層100a、100bの表面に内部電極層120a、120bが形成されている。
圧電セラミック層100a、100bと内部電極層120a、120bとの境界部には、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の率い低抵抗領域110a、110b、111a、111bが、内部電極層120a、120bを挟んで上下両側に分布している。
更に、低抵抗領域110a、110bは、圧電セラミックス層100a、100bを挟んで対向する低抵抗領域111a、111bと互いに対向しない位置に配設してある。
In the unit unit layers 10a and 10b, internal electrode layers 120a and 120b are formed on the surfaces of piezoelectric ceramic layers 100a and 100b formed in a thin plate shape.
The boundary portions between the piezoelectric ceramic layers 100a and 100b and the internal electrode layers 120a and 120b are divided into a plurality of regions, which are relatively low in electric resistance than other regions in the same piezoelectric ceramic layer. Resistance regions 110a, 110b, 111a, and 111b are distributed on both upper and lower sides with the internal electrode layers 120a and 120b interposed therebetween.
Further, the low resistance regions 110a and 110b are disposed at positions that do not face each other with the low resistance regions 111a and 111b facing each other with the piezoelectric ceramic layers 100a and 100b interposed therebetween.
また、内部電極層120a、120bには、外部に導通するための内部電極端子部123a、123bが圧電セラミック層の側面から左右交互に引き出すように設けられている。
加えて、スペーサ部130a、130bによって内部電極端子部123a、123b以外の内部電極外周縁の絶縁性が確保されている。
なお、単位ユニット層10a、10bは、圧電セラミック層100a、100bと同質の接着層140a、140bによって接着積層された後、焼成によって完全一体の積層型圧電素子1を形成している。
The internal electrode layers 120a and 120b are provided with internal electrode terminal portions 123a and 123b for conducting to the outside so as to be alternately drawn from the side surface of the piezoelectric ceramic layer.
In addition, the insulating properties of the outer peripheral edges of the internal electrodes other than the internal electrode terminal portions 123a and 123b are secured by the spacer portions 130a and 130b.
The unit unit layers 10a and 10b are bonded and laminated by adhesive layers 140a and 140b having the same quality as the piezoelectric ceramic layers 100a and 100b, and are then fired to form a completely integrated multilayer piezoelectric element 1.
本実施形態の効果について図2を参照して説明する。
図2(a)は、本発明の作動原理を示す、単位ユニット層10a、10bの拡大模式図、(b)は、比較例1として従来構造の積層型圧電素子1Xと本実施形態における積層型圧電素子1との出力変位の違いを示す模式図である。
図2(a)に示すように、圧電セラミック層100aを挟んで対向する低抵抗領域110a、110bと低抵抗領域111a、111bとが対向しない位置に形成してある。
圧電セラミック層100a、100bの分極方向Pと平行に電界を加えたときには、圧電セラミック層100aの板厚方向に対して斜め方向に、電界密度の高い高電界密度領域HRが形成され、その他の領域は相対的に電界密度の低い低電界密度領域LRとなる。
この高電界密度領域HRの逆圧電効果による伸びが、ごく僅かであるが低電界密度領域LRの伸びよりも大きくなるため、圧電セラミック層100a、100bに撓みが生じる。
従って、厚さL0の圧電セラミック層100a、100bの分極方向Pと平行に電界を加えて場合、圧電セラミック層100a、100bの固有の電圧d常数d33に応じた変位dLに、撓みによる変位dSが加わることになる。
図2(b)に示すように、数百層の圧電セラミック層を積層した積層型圧電素子を製造した場合、圧電セラミック層に低抵抗領域の形成されていない従来構造の積層型圧電素子1Xの変位量は10〜15μm程度であるが、本実施例においては、撓みによる変位が重
畳されて、素子全体としては、1〜2μm程度の変位量の増加が期待できる。
The effect of this embodiment will be described with reference to FIG.
FIG. 2A is an enlarged schematic view of the unit unit layers 10a and 10b showing the operation principle of the present invention, and FIG. 2B is a multilayer piezoelectric element 1X having a conventional structure as a comparative example 1 and the multilayer type in the present embodiment. FIG. 3 is a schematic diagram showing a difference in output displacement from the piezoelectric element 1.
As shown in FIG. 2A, the low resistance regions 110a and 110b and the low resistance regions 111a and 111b facing each other with the piezoelectric ceramic layer 100a interposed therebetween are formed at positions where they do not face each other.
When an electric field is applied parallel to the polarization direction P of the piezoelectric ceramic layers 100a and 100b, a high electric field density region HR having a high electric field density is formed in an oblique direction with respect to the plate thickness direction of the piezoelectric ceramic layer 100a. Becomes a low electric field density region LR having a relatively low electric field density.
Since the elongation due to the inverse piezoelectric effect of the high electric field density region HR is very small but larger than the elongation of the low electric field density region LR, the piezoelectric ceramic layers 100a and 100b are bent.
Accordingly, the piezoelectric ceramic layer 100a having a thickness of L 0, when added in parallel to the electric field and the polarization direction P of the 100b, the piezoelectric ceramic layer 100a, the displacement dL according to the specific voltage d constant d 33 of 100b, deflection caused by the displacement dS will be added.
As shown in FIG. 2B, when a laminated piezoelectric element in which several hundreds of piezoelectric ceramic layers are laminated, the laminated piezoelectric element 1X having a conventional structure in which a low resistance region is not formed in the piezoelectric ceramic layer is manufactured. Although the displacement amount is about 10 to 15 μm, in the present embodiment, the displacement due to the bending is superimposed, and the entire device can be expected to increase the displacement amount of about 1 to 2 μm.
本発明の第2の実施形態について図3を参照して説明する。
なお、基本となる構成ならびに効果は、第1の実施形態と同様であるので、実質的に同一の部分ついての説明を省略し、第1の実施形態と相違する部分についてのみ説明する。
本実施形態における積層型圧電素子1’では、低抵抗領域110a’、110b’を、内部電極層120a’、120b’に対して、上下いずれか一方の側の圧電セラミック層100a’、100b’に形成してある。
この様な構成とすることにより、圧電セラミック層100a’、100b’内の低抵抗領域110a’、110b’の導電性が僅かに周りの領域よりも高くなり、電界密度が高くなる。
従って、電界密度の高い領域の逆圧電効果による伸びが、周りよりも長くなるので、圧電セラミック層100a’、100b’は、波形に湾曲し、出力変位が増加する。
A second embodiment of the present invention will be described with reference to FIG.
Since the basic configuration and effects are the same as those of the first embodiment, description of substantially the same parts will be omitted, and only the parts that are different from the first embodiment will be described.
In the multilayer piezoelectric element 1 ′ in the present embodiment, the low resistance regions 110a ′ and 110b ′ are formed on the piezoelectric ceramic layers 100a ′ and 100b ′ on either one of the upper and lower sides with respect to the internal electrode layers 120a ′ and 120b ′. It is formed.
With such a configuration, the conductivity of the low resistance regions 110a ′ and 110b ′ in the piezoelectric ceramic layers 100a ′ and 100b ′ is slightly higher than the surrounding regions, and the electric field density is increased.
Accordingly, since the elongation due to the inverse piezoelectric effect in the region where the electric field density is high becomes longer than the surroundings, the piezoelectric ceramic layers 100a ′ and 100b ′ are curved in a waveform and the output displacement is increased.
以下に、本発明の各実施形態における積層型圧電素子の製造方法について詳述する。
圧電セラミック層100a、100bは、例えばPZT等の圧電セラミック材料粉末を分散媒とPVB等の結合材とDBP等の可塑剤等に分散させたスラリーを用いてドクターブレード法によりシート状の薄板を作製して得られる。
内部電極層120a、120bは、圧電セラミック層100a、100bと同材質の圧電セラミックスラリーを共材として、Ag、Pd等を含む導電性材料に添加してペースト状にしたものをスクリーン印刷等により、圧電セラミック層100a、100bの表面に印刷形成することにより得られる。
Below, the manufacturing method of the lamination type piezoelectric element in each embodiment of the present invention is explained in full detail.
Piezoelectric ceramic layers 100a and 100b are made of sheet thin plates by a doctor blade method using a slurry in which a piezoelectric ceramic material powder such as PZT is dispersed in a dispersion medium, a binder such as PVB, and a plasticizer such as DBP. Is obtained.
The internal electrode layers 120a and 120b are made of a paste made by adding a piezoelectric ceramic slurry of the same material as the piezoelectric ceramic layers 100a and 100b to a conductive material containing Ag, Pd, etc. by screen printing or the like. It is obtained by printing on the surface of the piezoelectric ceramic layers 100a and 100b.
図4〜図7に本発明の第1の実施形態における積層型圧電素子1の製造方法を(a)〜(s)の順を追って示す。
なお、図中(a)〜(q)の断面図に対応する平面図を(a’)〜(q’)で示した。
また、以下の工程において、後述する低抵抗領域110a、110b、111a、111b層の形成には、焼成後の電気特性が圧電セラミック層100a、100bよりも低抵抗となる圧電セラミック材料を分散させたペーストが用いられ、低抵抗領域形成層111a、111b、112a、112b、スペーサ層130a、130bの形成には、圧電セラミック層100a、100bと同材質の圧電セラミックを分散させた圧電セラミックペーストが用いられ、接着層140、140a、140bの形成には圧電セラミックペーストの結合材を増量して接着性を向上させた接着層ペーストを用いられる。
4 to 7 show the manufacturing method of the multilayer piezoelectric element 1 according to the first embodiment of the present invention in the order of (a) to (s).
In addition, the top view corresponding to sectional drawing of (a)-(q) in the figure was shown by (a ')-(q').
Also, in the following steps, a piezoelectric ceramic material whose electric characteristics after firing is lower than that of the piezoelectric ceramic layers 100a and 100b is dispersed in the formation of the low resistance regions 110a, 110b, 111a, and 111b described later. A paste is used, and for the formation of the low-resistance region forming layers 111a, 111b, 112a, 112b and the spacer layers 130a, 130b, a piezoelectric ceramic paste in which a piezoelectric ceramic of the same material as the piezoelectric ceramic layers 100a, 100b is dispersed is used. The adhesive layers 140, 140a, and 140b are formed using an adhesive layer paste that has an increased amount of binder of piezoelectric ceramic paste to improve adhesion.
本図中(a)、(a’)に示すように、シート状に形成された圧電セラミック層100の表面に略小判型環状のスリット層150を印刷形成し、乾燥する。
スリット層150は、焼成によって焼失すべく、カーボン等の焼失可能な材料と粘性を持たせるための結合材と分散媒とからなるペーストが用いられる。
これに積層して、接着層用ペーストを用いて接着層140をスリット層150と略同一の膜厚で印刷形成し、ダミー層30を構成する。
次いで、予め別に用意したアルミナ等の絶縁性セラミックまたは、圧電セラミック層100と同材質のグリーンシートを、トムソン型7を用いて略小判型に打ち抜いた保護層6をトムソン型7内に収納しておく。
(c)、(c’)に示すように、保護層6の収納されたトムソン型7を用いて、接着層140が未乾燥状態のまま、保護層6の下面と接着層140を介してダミー層30とを接着させると同時に、ダミー層30の外周を略小判型に打ち抜く。
ダミー層30は、以下の工程において数層から数十層毎に適宜挿入して形成しても良い。
As shown in (a) and (a ′) in the figure, a substantially oval annular slit layer 150 is printed on the surface of the piezoelectric ceramic layer 100 formed in a sheet shape and dried.
The slit layer 150 is made of a paste composed of a burnable material such as carbon, a binder for imparting viscosity, and a dispersion medium so that the slit layer 150 is burned off by firing.
The dummy layer 30 is formed by laminating and printing the adhesive layer 140 with substantially the same thickness as the slit layer 150 using the adhesive layer paste.
Next, a protective layer 6 in which an insulating ceramic such as alumina or a green sheet made of the same material as that of the piezoelectric ceramic layer 100 is punched out into a substantially oval shape using the Thomson mold 7 is housed in the Thomson mold 7. deep.
As shown in (c) and (c ′), using the Thomson mold 7 in which the protective layer 6 is housed, a dummy is interposed between the lower surface of the protective layer 6 and the adhesive layer 140 while the adhesive layer 140 is in an undried state. At the same time as bonding the layer 30, the outer periphery of the dummy layer 30 is punched into a substantially oval shape.
The dummy layer 30 may be formed by appropriately inserting several layers to several tens of layers in the following steps.
次いで、(d)、(d’)に示すように、シート状の圧電セラミック層100aの表面に、低抵抗領域層形成用ペーストを用いて、低抵抗領域110aがドット状に点在するように印刷形成し、乾燥する。
次いで、(e)、(e’)に示すように、低抵抗領域形成層形成用ペーストを用いて、低抵抗領域110aと略同一の厚みで、略小判型に低抵抗領域形成層112aを印刷形成、乾燥する。
なお、低抵抗領域110aの形成と低抵抗領域形成層112aの形成とは、いずれの層を先に形成しても良い(以下の工程においても、同一階層内に同一膜厚の印刷層を複数形成する場合に同じ。)。
この時、低抵抗領域110aと低抵抗領域形成層112aとの境界部が重なるように印刷形成すると膜厚分布を小さくし、寸法精度の高い積層型圧電素子が得られる(以下の工程においても、同一階層内に同一膜厚の印刷層を複数形成する場合に同じ。)。
Next, as shown in (d) and (d ′), the low-resistance region 110a is dotted on the surface of the sheet-like piezoelectric ceramic layer 100a using the low-resistance region layer forming paste. Print formed and dried.
Next, as shown in (e) and (e ′), the low-resistance region forming layer 112a is printed in a substantially oval shape with the same thickness as the low-resistance region 110a, using the low-resistance region-forming layer forming paste. Form and dry.
Note that either the low resistance region 110a or the low resistance region formation layer 112a may be formed first (in the following steps, a plurality of printed layers having the same film thickness are formed in the same layer). Same when forming).
At this time, when printing is performed so that the boundary between the low resistance region 110a and the low resistance region forming layer 112a overlaps, a film thickness distribution is reduced, and a multilayer piezoelectric element with high dimensional accuracy can be obtained (also in the following steps, The same applies when multiple printing layers with the same film thickness are formed in the same layer.)
これに積層して、(f)、(f’)に示すように、内部電極用ペーストを用いて、外周縁が略小判型で、外周縁が低抵抗領域形成層112aよりも内側に控えた状態で、端子部123aが片側に引き出された内部電極層120を印刷形成し、乾燥する。
更に、(g)、(g’)に示すように、内部電極層120aの外周を覆うようにスペーサ層130aを印刷形成し、乾燥する。
As shown in (f) and (f ′), the outer peripheral edge is substantially oval and the outer peripheral edge is kept behind the low resistance region forming layer 112a. In the state, the internal electrode layer 120 in which the terminal portion 123a is drawn out to one side is printed and dried.
Further, as shown in (g) and (g ′), the spacer layer 130a is printed so as to cover the outer periphery of the internal electrode layer 120a and dried.
これに積層して、(h)、(h’)に示すように、低抵抗領域111aがドット状に点在し、かつ低抵抗領域110aと内部電極層120aを挟んで、対向しない位置となるように印刷形成し、乾燥する。
更に、(i)、(i’)に示すように、圧電セラミック層100aと焼成後に同材質となる成分のペーストまたは、これに結合材成分を増量し、接着性を強化したペーストを用いて、接着層140aを印刷する。
以上によって単位ユニット層10aが形成される。
As shown in (h) and (h ′), the low-resistance regions 111a are dotted in the form of dots, and the low-resistance regions 110a and the internal electrode layers 120a are sandwiched between the stacked layers. Printed out and dried.
Furthermore, as shown in (i) and (i ′), using the paste of the component which becomes the same material after firing with the piezoelectric ceramic layer 100a, or the paste which increases the binder component to this and strengthens the adhesiveness, The adhesive layer 140a is printed.
Thus, the unit unit layer 10a is formed.
次いで、(j)、(j’)に示すように、保護層6とダミー層30とが積層され収納されたトムソン型7を用いて、接着層140aが未乾燥状態のまま、ダミー層30の下面と接着層140を介して単位ユニット層10aとを接着させると同時に、単位ユニット層10aの外周を略小判型に打ち抜く。
以上により、保護層6とダミー層30と、単位ユニット層aと、がトムソン型7内で積層された状態となる。
Next, as shown in (j) and (j ′), using the Thomson mold 7 in which the protective layer 6 and the dummy layer 30 are stacked and housed, the adhesive layer 140a is left in an undried state, The unit unit layer 10a is bonded to the lower surface via the adhesive layer 140, and at the same time, the outer periphery of the unit unit layer 10a is punched into a substantially oval shape.
As described above, the protective layer 6, the dummy layer 30, and the unit unit layer a are stacked in the Thomson mold 7.
(k)〜(p)、(k’)〜(p’)に単位ユニット層10bの形成方法を示す。単位ユニット層10bは、上述した単位ユニット層10aと基本的に同じ工程によって形成することができるので、相違点のみ説明する。
(k)、(k’)に示すように、低抵抗領域110bを、内部電極層120aの下側に形成された低抵抗領域110aと対向し、内部電極層120aの上側に形成された低抵抗領域111aと対向しない位置となるように配置され、圧電セラミック層100bの表面にドット状に印刷形成、乾燥される。
次いで、(l)、(l’)に示すように、低抵抗領域形成層112bを印刷形成し、乾燥する。
これに積層して、(m)、(m’)に示すように、内部電極層120bを印刷形成し、乾燥する。
この時、端子部123bは、単位ユニット層10aに形成された端子部123aと反対側側面に張り出すように形成される。
更に、(n)、(n’)に示すように、スペーサ層130bを印刷形成、乾燥する。
これに積層して、(o)、(o’)に示すように、低抵抗領域111bを印刷形成し、乾燥する。
次いで、(p)、(p’)に示すように、接着層140bを印刷する。
以上により単位ユニット層10bが形成される。
(q)、(q’)に示すように、接着層140bが未乾燥状態のまま、保護層6とダミー層30と単位ユニット層10aとが積層状態で収納されたトムソン型7を用いて、単位ユニット層10aの下面と接着層140bを介して単位ユニット層10bとを接着させると同時に、単位ユニット層10bの外周を略小判型に打ち抜く。 以上により、保護層6とダミー層30と単位ユニット層10aと単位ユニット層10bとがトムソン型7内で積層された状態となる。
(K) to (p) and (k ′) to (p ′) show a method of forming the unit unit layer 10b. Since the unit unit layer 10b can be formed by basically the same process as the unit unit layer 10a described above, only the differences will be described.
As shown in (k) and (k ′), the low resistance region 110b is opposed to the low resistance region 110a formed on the lower side of the internal electrode layer 120a, and the low resistance region formed on the upper side of the internal electrode layer 120a. It arrange | positions so that it may become a position which does not oppose the area | region 111a, and is printed and formed in the shape of a dot on the surface of the piezoelectric ceramic layer 100b, and is dried.
Next, as shown in (l) and (l ′), the low-resistance region forming layer 112b is printed and dried.
Then, as shown in (m) and (m ′), the internal electrode layer 120b is formed by printing and dried.
At this time, the terminal portion 123b is formed so as to protrude from the side surface opposite to the terminal portion 123a formed in the unit unit layer 10a.
Further, as shown in (n) and (n ′), the spacer layer 130b is printed and dried.
Then, as shown in (o) and (o ′), the low resistance region 111b is formed by printing and dried.
Next, as shown in (p) and (p ′), the adhesive layer 140b is printed.
Thus, the unit unit layer 10b is formed.
As shown in (q) and (q ′), using the Thomson type 7 in which the protective layer 6, the dummy layer 30, and the unit unit layer 10 a are stored in a stacked state while the adhesive layer 140 b is in an undried state, The unit unit layer 10b is bonded to the lower surface of the unit unit layer 10a via the adhesive layer 140b, and at the same time, the outer periphery of the unit unit layer 10b is punched into a substantially oval shape. As described above, the protective layer 6, the dummy layer 30, the unit unit layer 10 a, and the unit unit layer 10 b are stacked in the Thomson mold 7.
図7(r)に示すように、所定の積層数になるまで上記工程を繰り返した後、下端部に、保護層6を、接着層140を介して積層することにより、積層型圧電素子成形体1Gができる。
これを、脱脂炉で脱脂した後、焼成炉で焼成することにより、図7(s)に一部切り欠き斜視図で示した、完全一体の積層型圧電素子1が完成する。
スリット層150は、焼成により焼失し、スペーサ層130a、130bと接着層140、140a、140bとは、圧電セラミック層100、100a、100bと完全に一体化する。
上述した接着層140、140a、140bによる接着とトムソン型7を用いて積層と打ち抜きを同時に行う製造方法を採ることで、極めて高い寸法精度で、かつ完全一体の積層型圧電素子を得ることができるので、本発明の圧電セラミック層のごく僅かな撓みを出力変位量の増加に利用することが可能となる。
As shown in FIG. 7 (r), after repeating the above steps until the predetermined number of layers is reached, the protective layer 6 is laminated on the lower end portion via the adhesive layer 140, whereby a laminated piezoelectric element molded body is obtained. 1G is possible.
This is degreased in a degreasing furnace, and then fired in a firing furnace, whereby a completely integrated multilayer piezoelectric element 1 shown in a partially cutaway perspective view in FIG. 7 (s) is completed.
The slit layer 150 is burned away by firing, and the spacer layers 130a, 130b and the adhesive layers 140, 140a, 140b are completely integrated with the piezoelectric ceramic layers 100, 100a, 100b.
By adopting the above-described manufacturing method in which the adhesion by the adhesive layers 140, 140a, and 140b and the lamination and punching using the Thomson mold 7 are simultaneously performed, it is possible to obtain a completely integrated multilayer piezoelectric element with extremely high dimensional accuracy. Therefore, it is possible to use the slight deflection of the piezoelectric ceramic layer of the present invention for increasing the output displacement.
本実施形態の説明においては、1素子の製造方法について説明したが、大型のグリーンシートを用いて複数の素子となる印刷層を同時に形成すれば、生産性を極めて高くできる。 In the description of the present embodiment, the manufacturing method of one element has been described. However, if a printing layer that becomes a plurality of elements is simultaneously formed using a large green sheet, the productivity can be extremely increased.
本発明の第2の実施形態における積層型圧電素子の製造方法について図8を参照して説明する。
図8(a)、(b)は、それぞれ、単位ユニット層10a’、10b’を複数回に分けて印刷される印刷層を積層順に分けて示す断面図である。
本実施形態においては、内部電極層210a’、210b’の上下のいずれか一方の側に低抵抗領域110a’、110b’と低抵抗領域形成層112a’、112b’とを印刷形成して、単位ユニット層10a’、10b’形成し、これを接着層140a’、140b’を介して積層する。
本発明の第1の実施形態における積層型圧電素子1と同様、得られた単位ユニット10a’、10b’に接着層140a’、140b’を印刷形成し、接着層140a’140b’が未乾燥状態のまま、単位ユニット10a’、10b’を交互に積層し、脱脂・焼成すれば、本発明の第2の実施形態における積層型圧電素子1a’ができる。
A method for manufacturing a multilayer piezoelectric element according to the second embodiment of the present invention will be described with reference to FIG.
FIGS. 8A and 8B are cross-sectional views showing the print layers printed by dividing the unit unit layers 10a ′ and 10b ′ in a plurality of times, respectively, in the stacking order.
In this embodiment, the low resistance regions 110a ′ and 110b ′ and the low resistance region forming layers 112a ′ and 112b ′ are printed and formed on either one of the upper and lower sides of the internal electrode layers 210a ′ and 210b ′. Unit layers 10a ′ and 10b ′ are formed and laminated through adhesive layers 140a ′ and 140b ′.
Similar to the multilayer piezoelectric element 1 according to the first embodiment of the present invention, adhesive layers 140a ′ and 140b ′ are printed and formed on the obtained unit units 10a ′ and 10b ′, and the adhesive layers 140a ′ and 140b ′ are in an undried state. If the unit units 10a ′ and 10b ′ are alternately laminated, and degreased and fired, the laminated piezoelectric element 1a ′ according to the second embodiment of the present invention can be obtained.
本発明の第3の実施形態における積層型圧電素子1’’の構成は、第1の実施形態または第2の実施形態と同様であるが、本実施形態においては低抵抗領域の形成方法が異なる。
本実施形態における積層型圧電素子1’’の製造方法の要点を図9に(a)〜(e)の順を追って示す。
以下に、本実施形態において、低抵抗領域110a’’、110b’’を内部電極120a’’、120b’’に対して片側に形成した場合を例に説明する。
先ず、(a)に示すように、圧電セラミック層100a’’の表面に、圧電セラミック層100a’’と同材質となる圧電セラミックペーストを用いて、圧電セラミック層表面の一部が突出する凸部110a”を印刷形成し、乾燥する。
次いで、(b)に示すように、一軸加圧プレス等を用いて、凸部110a’’が圧電セラミック層100a’’内に押し込まれ、圧電セラミック層100a’’と略同一の厚みとなるように加圧圧縮する。
このことにより、凸部110a’’が押し込まれた領域の密度がその他の領域に比べ相対的に高くなり、焼成後に低抵抗領域110a’’となって、圧電セラミック層100a’’内に分布する。
(c)に示すように、これに積層して内部電極層120a’’と接着層140a’’とを印刷形成し、単位ユニット層10a’’が形成される。
更に、同様の工程により、低抵抗領域110b’’を形成した圧電セラミック層100b’’に内部電極層120b’’と接着層140b’’とを印刷形成した、単位ユニット層10b’’を形成し、(d)に示すように、上記実施例と同様、単位ユニット層10a’’、10b’’の積層を繰り返し、積層型圧電素子1’’を形成する。
The configuration of the multilayer piezoelectric element 1 '' according to the third embodiment of the present invention is the same as that of the first embodiment or the second embodiment, but the method of forming the low resistance region is different in this embodiment. .
The main points of the manufacturing method of the multilayer piezoelectric element 1 ″ in this embodiment are shown in FIG. 9 in order of (a) to (e).
Hereinafter, in the present embodiment, an example in which the low resistance regions 110a ″ and 110b ″ are formed on one side with respect to the internal electrodes 120a ″ and 120b ″ will be described.
First, as shown to (a), the convex part which a part of piezoelectric ceramic layer surface protrudes on the surface of the piezoelectric ceramic layer 100a '' using the piezoelectric ceramic paste which becomes the same material as the piezoelectric ceramic layer 100a '' 110a ″ is printed and dried.
Next, as shown in (b), the convex portion 110a ″ is pushed into the piezoelectric ceramic layer 100a ″ by using a uniaxial pressure press or the like so that the thickness is substantially the same as that of the piezoelectric ceramic layer 100a ″. Compressed under pressure.
As a result, the density of the region into which the convex portion 110a '' is pressed becomes relatively higher than that of the other regions, and becomes a low resistance region 110a '' after firing, and is distributed in the piezoelectric ceramic layer 100a ''. .
As shown in (c), the unit electrode layer 120a '' and the adhesive layer 140a '' are printed and laminated to form a unit unit layer 10a ''.
Further, by the same process, the unit unit layer 10b ″ is formed by printing the internal electrode layer 120b ″ and the adhesive layer 140b ″ on the piezoelectric ceramic layer 100b ″ in which the low resistance region 110b ″ is formed. , (D), similarly to the above embodiment, the unit unit layers 10a ″ and 10b ″ are repeatedly stacked to form the stacked piezoelectric element 1 ″.
本発明の第4の実施形態における積層型圧電素子1’’’の構成は、第1の実施形態または第2の実施形態と同様であるが、本実施形態においては低抵抗領域の形成方法が異なる。
本実施形態における積層型圧電素子1’’’の製造方法の要点を、図10(a)〜(d)の順を追って示す。
先ず、(a)に示すように、圧電セラミック層100a’’’の表面の低抵抗領域として区画された領域に、滴下、塗布、転写、印刷のいずれかの方法により、金属または金属化合物を含み、焼成時に圧電セラミック層100a’’内に拡散し、圧電セラミックの粒成長を促す焼成促進剤200を圧電セラミック層の表面に分布せしめ焼成促進剤添着部201aを形成する。
次いで、(b)に示すように、これに積層して内部電極層120a’’’と接着層140a’’’とを印刷形成し、単位ユニット層10a’’’を形成する。
更に、同様の工程により、焼成促進剤添着部201bを形成した圧電セラミック層100b’’’に、内部電極層120b’’’と、接着層140b’’’と、を印刷形成した単位ユニット層10b’’’を形成し、(d)に示すように、上記実施例と同様、単位ユニット層10a’’’、10b’’’の積層を繰り返す。
これを脱脂、焼成すると、(e)に示すように、焼成促進剤添着部201a、201bから、焼成促進剤が近傍の圧電セラミック層100a’’’、100b’’’に拡散し、圧電セラミックの緻密化が促進され、低抵抗領域110a’’’、110b’’’の密度がその他の領域よりも高くなり、圧電セラミクの粒成長が進み、導電性があがる。
なお、本発明者等の試験によれば、焼成促進剤200としては、例えば、Ag、Pt、Pb等の金属材料または、SiC、Al2O3、MgO、ZrO2、TiO2、BN、Nb2O3、Ta2O3、Si3N4等のセラミック材料が効果的であるとの知見を得ている。
The configuration of the multilayer piezoelectric element 1 ′ ″ according to the fourth embodiment of the present invention is the same as that of the first embodiment or the second embodiment, but in this embodiment, a method for forming a low resistance region is used. Different.
The main points of the manufacturing method of the multilayer piezoelectric element 1 ′ ″ in the present embodiment will be shown in the order of FIGS. 10 (a) to 10 (d).
First, as shown in (a), a metal or a metal compound is contained in a region defined as a low resistance region on the surface of the piezoelectric ceramic layer 100a ′ ″ by any one of dropping, coating, transferring, and printing. The firing accelerator 200 diffusing into the piezoelectric ceramic layer 100a ″ during firing and promoting the grain growth of the piezoelectric ceramic is distributed on the surface of the piezoelectric ceramic layer to form the firing accelerator attaching portion 201a.
Next, as shown in FIG. 5B, the internal electrode layer 120a ′ ″ and the adhesive layer 140a ′ ″ are printed and laminated to form the unit unit layer 10a ′ ″.
Further, by the same process, the unit unit layer 10b in which the internal electrode layer 120b ′ ″ and the adhesive layer 140b ′ ″ are printed on the piezoelectric ceramic layer 100b ′ ″ on which the firing accelerator attaching portion 201b is formed. As shown in (d), the unit unit layers 10a ′ ″ and 10b ′ ″ are repeatedly stacked as in the above embodiment.
When this is degreased and fired, as shown in (e), the firing accelerator diffuses from the firing accelerator adhering portions 201a and 201b to the neighboring piezoelectric ceramic layers 100a ′ ″ and 100b ′ ″, and Densification is promoted, the density of the low resistance regions 110a ′ ″ and 110b ′ ″ is higher than that of other regions, the grain growth of the piezoelectric ceramic proceeds, and the conductivity increases.
According to the tests by the present inventors, as the firing accelerator 200, for example, a metal material such as Ag, Pt, Pb, or SiC, Al 2 O 3 , MgO, ZrO 2 , TiO 2 , BN, Nb It has been found that ceramic materials such as 2 O 3 , Ta 2 O 3 , and Si 3 N 4 are effective.
上記実施形態の説明においては、低抵抗領域110a、110b、111a、111bをドット状に形成した場合を代表例として説明したが、本発明は、ドット状に限定する物ではなく、図11(a)から(d)に示すように、対向する圧電セラミック層100a、100bの低抵抗領域110a、110b、111a、111bとを、対向しない位置にずらして形成すればよく、低抵抗領域110a、110b、111a、111bは、(a)に示す様に、複数の円形状のドットで形成しても良いし、(b)に示す様に、複数の多角形状のドットで形成してもよいし、(c)に示す様に、帯状に形成してもよいし、(d)に示す様に千鳥格子状に形成しても良い。 In the description of the above embodiment, the case where the low resistance regions 110a, 110b, 111a, and 111b are formed in a dot shape has been described as a representative example. However, the present invention is not limited to the dot shape, and FIG. ) To (d), the low resistance regions 110a, 110b, 111a, 111b of the opposing piezoelectric ceramic layers 100a, 100b may be formed so as to be shifted to positions that do not face each other. The low resistance regions 110a, 110b, 111a and 111b may be formed with a plurality of circular dots as shown in (a), or may be formed with a plurality of polygonal dots as shown in (b). As shown in c), it may be formed in a strip shape, or may be formed in a staggered pattern as shown in (d).
上記実施形態において、圧電セラミック材料としてPZT、電極材料としてAg、Pd等を用いた場合を例に説明したが、本発明は、上記実施形態に限定するものではなく、例えば、圧電材料としてPLZTを用いるなど、本発明の趣旨を逸脱しない範囲で適宜変更可能である。 In the above embodiment, the case where PZT is used as the piezoelectric ceramic material and Ag, Pd or the like is used as the electrode material has been described as an example. However, the present invention is not limited to the above embodiment. For example, PLZT is used as the piezoelectric material. It can be used as appropriate without departing from the spirit of the present invention.
1 積層型圧電素子
10a、10b 単位ユニット層
100、100a、100b 圧電セラミック層
110a、110b、111a、111b 低抵抗領域
120a、120b 内部電極層
P 分極方向
HR 高電界密度領域
LR 低電界密度領域
dS 撓み変位量
dL 逆圧電効果変位量
1 Multilayer Piezoelectric Element 10a, 10b Unit Unit Layer 100, 100a, 100b Piezoelectric Ceramic Layer 110a, 110b, 111a, 111b Low Resistance Region 120a, 120b Internal Electrode Layer
P Polarization direction HR High electric field density region LR Low electric field density region dS Bending displacement dL Reverse piezoelectric effect displacement
Claims (8)
上記圧電セラミック層と上記内部電極層との境界部において上記圧電セラミック層には、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の低い低抵抗領域が分布することを特徴とする積層型圧電素子。 In a multilayer piezoelectric element formed by repeatedly laminating unit unit layers formed by printing an internal electrode layer on the surface of a piezoelectric ceramic layer,
In the boundary portion between the piezoelectric ceramic layer and the internal electrode layer, the piezoelectric ceramic layer is divided into a plurality of regions and has a relatively lower electric resistance than other regions in the same piezoelectric ceramic layer. A multilayer piezoelectric element characterized in that low resistance regions are distributed.
圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、上記圧電セラミック層よりも焼成後の電気特性が相対的に低抵抗となる圧電セラミック材料を含む低抵抗領域用圧電セラミックペーストを用いて、低抵抗領域層を印刷形成する低抵抗領域層印刷形成工程と、
圧電セラミック層と焼成後の電気特性が等しくなる低抵抗領域形成層用圧電セラミックペーストを用いて上記低抵抗領域層と略同一の膜厚で低抵抗領域形成層を印刷形成する低抵抗領域形成層印刷形成工程とを備えることを特徴とする積層型圧電素子の製造方法。 In the manufacturing method of the lamination type piezoelectric element according to any one of claims 1 to 4,
A piezoelectric ceramic paste for a low resistance region containing a piezoelectric ceramic material having electrical resistance after firing relatively lower than that of the piezoelectric ceramic layer on the surface of the piezoelectric ceramic layer formed into a sheet shape using the piezoelectric ceramic material. Using, a low resistance region layer printing forming step of printing the low resistance region layer;
A low-resistance region forming layer having a thickness substantially the same as that of the low-resistance region layer printed using a piezoelectric ceramic paste for a low-resistance region-forming layer having the same electrical characteristics after firing. A method of manufacturing a laminated piezoelectric element, comprising: a printing formation step.
圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、圧電セラミック層と同材質の圧電セラミックペーストを用いて、圧電セラミック層表面の一部が突出する凸部を印刷形成する圧電セラミック層凸部形成工程と、
上記凸部を上記圧電セラミック層内に押し込み圧縮し、上記圧電セラミック層に高密度領域を形成する高密度領域圧縮形成工程を備えることを特徴とする積層型圧電素子の製造方法。 In the manufacturing method of the lamination type piezoelectric element according to any one of claims 1 to 4,
Piezoelectric ceramics that are printed on the surface of a piezoelectric ceramic layer formed from a piezoelectric ceramic material using a piezoelectric ceramic paste of the same material as that of the piezoelectric ceramic layer. A layer protrusion forming step;
A method of manufacturing a multilayer piezoelectric element, comprising: a high density region compression forming step of pressing and compressing the convex portion into the piezoelectric ceramic layer to form a high density region in the piezoelectric ceramic layer.
圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面の低抵抗領域として区画された領域に、滴下、塗布、転写、印刷のいずれかの方法により、金属または金属化合物を含み、焼成時に上記圧電セラミック層内に拡散し、圧電セラミックの粒成長を促す焼成促進剤を圧電セラミック層の表面に分布せしめる、焼成促進剤分布工程を備えることを特徴とする積層型圧電素子の製造方法。 In the manufacturing method of the lamination type piezoelectric element according to any one of claims 1 to 4,
In the region divided as a low resistance region on the surface of the piezoelectric ceramic layer formed into a sheet shape using a piezoelectric ceramic material, it contains a metal or a metal compound by any one of dripping, coating, transferring, and printing, and at the time of firing A method of manufacturing a laminated piezoelectric element, comprising: a firing accelerator distribution step in which a firing accelerator that diffuses into the piezoelectric ceramic layer and promotes grain growth of the piezoelectric ceramic is distributed on the surface of the piezoelectric ceramic layer.
上記低抵抗領域の形成された圧電セラミック層の表面に、上記内部電極層を印刷、乾燥し上記単位ユニット層を形成する工程と、
得られた上記単位ユニット層の表面に上記接着層を印刷形成する工程と、
上記接着層が未乾燥状態のまま、該接着層に他の単位ユニット層を積層すると同時にトムソン型を用いて打ち抜き加工する工程と、
上記セラミック積層成形体を脱脂、焼成して上記積層型圧電素子を得る工程と、を備えることを特徴とする請求項5ないし7のいずれか1項に記載の積層型圧電素子の製造方法。 In the manufacturing method of the lamination type piezoelectric element according to any one of claims 1 to 4,
Printing the internal electrode layer on the surface of the piezoelectric ceramic layer in which the low resistance region is formed, and drying to form the unit unit layer;
A step of printing and forming the adhesive layer on the surface of the obtained unit unit layer;
The step of punching using the Thomson mold at the same time as laminating another unit unit layer to the adhesive layer while the adhesive layer is in an undried state;
A method for producing a multilayer piezoelectric element according to any one of claims 5 to 7, further comprising: degreasing and firing the ceramic multilayer molded body to obtain the multilayer piezoelectric element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007142231A JP2008300430A (en) | 2007-05-29 | 2007-05-29 | Multilayer piezoelectric element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007142231A JP2008300430A (en) | 2007-05-29 | 2007-05-29 | Multilayer piezoelectric element and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008300430A true JP2008300430A (en) | 2008-12-11 |
Family
ID=40173697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007142231A Pending JP2008300430A (en) | 2007-05-29 | 2007-05-29 | Multilayer piezoelectric element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008300430A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004467A (en) * | 2010-06-21 | 2012-01-05 | Nec Tokin Corp | Piezoelectric laminated element |
| JP5270578B2 (en) * | 2007-12-26 | 2013-08-21 | 京セラ株式会社 | Multilayer piezoelectric element, injection device including the same, and fuel injection system |
-
2007
- 2007-05-29 JP JP2007142231A patent/JP2008300430A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5270578B2 (en) * | 2007-12-26 | 2013-08-21 | 京セラ株式会社 | Multilayer piezoelectric element, injection device including the same, and fuel injection system |
| JP2012004467A (en) * | 2010-06-21 | 2012-01-05 | Nec Tokin Corp | Piezoelectric laminated element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808162B2 (en) | Stacked piezoelectric element and vibration wave driving apparatus | |
| JP4470504B2 (en) | Multilayer piezoelectric element and method for manufacturing the same | |
| US7294953B2 (en) | Stacked piezoelectric element and method of fabrication thereof | |
| JP2000082852A (en) | Multilayer piezoelectric actuator and method of manufacturing the same | |
| US6724129B2 (en) | Laminated piezoelectric element, method for manufacturing the same, and piezoelectric actuator | |
| JP5644925B1 (en) | Piezoelectric element | |
| JP2006165193A (en) | Hollow laminated piezoelectric element and manufacturing method thereof | |
| JP4843948B2 (en) | Multilayer piezoelectric element | |
| JP5131349B2 (en) | Manufacturing method of multilayer piezoelectric ceramic element | |
| JP2008300430A (en) | Multilayer piezoelectric element and manufacturing method thereof | |
| JP2005223014A (en) | Multilayer piezoelectric element and method for manufacturing the same | |
| JP3319413B2 (en) | Piezoelectric actuator, method of manufacturing piezoelectric actuator, and inkjet head | |
| JP4720068B2 (en) | Multilayer piezoelectric element | |
| JP5821536B2 (en) | Multilayer piezoelectric element | |
| JP5444593B2 (en) | Multilayer piezoelectric element | |
| JP2008300438A (en) | Multilayer piezoelectric element and manufacturing method thereof | |
| JPH0257353B2 (en) | ||
| JP2005294761A (en) | Multilayer piezoelectric element | |
| JP2007019420A (en) | Multilayer piezoelectric element | |
| JP5200331B2 (en) | Multilayer piezoelectric element | |
| JP4741197B2 (en) | Multilayer piezoelectric element and jetting apparatus using the same | |
| JP2009094259A (en) | Multilayer piezoelectric element and manufacturing method thereof | |
| JP2006245027A (en) | Multilayer piezoelectric element | |
| US20030168784A1 (en) | Method of fabricating a ceramic stack structure | |
| JP4724385B2 (en) | Laminated electronic components and laminated intermediates |