JP2008235681A - 固体撮像素子、単板カラー固体撮像素子及び電子機器 - Google Patents

Abstract

【課題】感度の低下及び分光感度の変化を抑制することが可能な固体撮像素子を提供する。
【解決手段】半導体基板１０に設けられたアバランシェフォトダイオードを含む複数のセルが二次元状に配列された撮像領域を備える固体撮像素子であって、アバランシェフォトダイオードが、半導体基板１０表面から半導体基板１０表面に直交する方向に延在するアノード領域１２と、半導体基板１０表面に平行な方向においてアノード領域１２と離間して半導体基板１０に設けられたカソード領域１４と、アノード領域１２とカソード領域１４が互いに対向する領域で規定され、かつその不純物濃度がアノード領域１２及びカソード領域１４より低いアバランシェ増倍領域１３とを備え、アノード領域１２とカソード領域１４の半導体基板１０表面からの深さが互いに異なる。
【選択図】図６

Description

本発明は固体撮像素子に関し、特に、アバランシェフォトダイオードを用いた固体撮像素子、単板カラー固体撮像素子及び電子機器に関する。

デジタルカメラ、カメラ搭載携帯電話等の電子機器のマーケットの拡大により、固体撮像素子（イメージセンサ）の開発が益々盛んになっている。特に、一般的な半導体製造工程である相補型金属酸化膜半導体（ＣＭＯＳ）製造工程により製造可能なＭＯＳ型イメージセンサの開発競争が激化している。

多画素化、光学サイズの縮小というトレンドの中で、ＭＯＳ型イメージセンサの画素サイズの微細化は重要な開発項目である。商品レベルで、２．２μｍ程度の画素サイズが実現されている。学会レベルでは、１．７μｍサイズの画素が報告されており、更に、１．７μｍ画素ＭＯＳ型イメージセンサの量産化スケジュールを発表するメーカーも複数ある。また、従来からの主流素子である電荷結合素子（ＣＣＤ）イメージセンサについても、同様に画素の微細化開発が行われている。

このような画素の微細化に伴い、イメージセンサの感度が低下する傾向は避けられない。即ち、画素の微細化とともにフォトダイオード等の受光素子の面積が縮小する。画素あたりの入射光量が低下するので、光電変換により発生し画素部に蓄積される信号電荷量は低下する。

少ない信号電荷により大きな信号出力を得る方法として、アバランシェ増倍により信号電荷を増倍する技術が知られている。例えば、アバランシェ増倍層としてアモルファスセレン（ａ‐Ｓｅ）系の光導電膜を用いた撮像管（例えば、非特許文献１参照。）や、ａ‐Ｓｅアバランシェ増倍層を積層した固体撮像素子（例えば、非特許文献２参照。）等が報告されている
非特許文献２では、ＣＭＯＳセンサ上に直径５μｍのバンプを介して、厚さ０．５μｍのハープ（ＨＡＲＰ：High-gain Avalanche Rushing amorphous Photoconductor）膜がハイブリッド接続される。このＨＡＲＰ膜に約７５Ｖの電圧を印加することで約１０倍のゲインが得られることが報告されている。

しかし、このようなシリコン（Ｓｉ）系以外の材料の増倍膜を用いる場合、上記のように、バンプ等を用いたハイブリッド化が必要である。したがって、画素の微細化には必ずしも適しているものとはいえない。

また、通常のアバランシェ増倍層は半導体基板表面に垂直な縦型構造を有する（例えば、特許文献１参照。）。このようなアバランシェ増倍層においては、アバランシェ増倍を生じるための電界は入射光と平行である。短波長光は半導体基板表面近傍で吸収されるのに対し、長波長光は半導体基板表面から深い位置まで透過する。その結果、アバランシェ増倍層で吸収される光の波長によりアバランシェ増倍率が異なり、分光感度が変化してしまうという課題がある。

また、高速応答可能な横型トレンチ光学ディテクタが提案されている（例えば、特許文献２参照。）。特許文献２では、半導体基板に設けた複数のトレンチのそれぞれに交互にｎ型トレンチ領域及びｐ型トレンチ領域を形成して横型ＰＩＮフォトダイオードが作製されている。

また、単一のセンサで光の三原色赤緑青（ＲＧＢ）を受光する単板カラーイメージセンサにおいては、分光感度の異なる画素を得るために、フォトダイオードの上方にカラーフィルターを形成することが必要である。このカラーフィルターの存在により、フォトダイオード表面とマイクロレンズとの距離は大きくなってしまう。そのために、マイクロレンズによる集光効率が低下してしまい、感度を低下させる原因の一つとなる。
谷岡、他、アイトリプルイー・エレクトロン・デバイス・レターズ（IEEE Electron Device Letters）、１９８７年９月、第ＥＤＬ−８巻、ｐ．３９２−３９４ 滝口、他、アイトリプルイー・トランザクション・オン・エレクトロン・デバイス（IEEE Transactions on Electron Device）、１９９７年１０月、第４４巻、第１０号、ｐ．１７８３ 特開２０００−３２３７４７号公報 米国特許第６１７７２８９号明細書

本発明の目的は、感度の低下及び分光感度の変化を抑制することが可能な固体撮像素子、単板カラー固体撮像素子及び電子機器を提供することにある。

本発明の第１の態様によれば、（イ）半導体基板上にアバランシェフォトダイオードを含む複数のセルを二次元状に配列した撮像領域を備える固体撮像素子であって、アバランシェフォトダイオードが、（ロ）半導体基板の深さ方向に延在して前記半導体基板中に形成されたアノード領域と、（ハ）半導体基板表面に平行な方向においてアノード領域と離間し、半導体基板中に、深さ方向に延在して設けられたカソード領域と、（ニ）アノード領域とカソード領域が互いに対向する領域で規定され、不純物濃度がアノード領域及びカソード領域より低いアバランシェ増倍領域とを備え、（ホ）アノード領域とカソード領域の前記半導体基板表面からの深さが互いに異なる固体撮像素子が提供される。

本発明の第２の態様によれば、（イ）半導体基板に第１〜第３アバランシェフォトダイオードを含む複数のセルを次元状に配列した像領域を備える固体撮像素子であって、第１〜第３アバランシェフォトダイオードのそれぞれが、（ロ）半導体基板の深さ方向に延在して半導体基板中に形成された第１〜第３アノード領域と、（ハ）半導体基板に半導体基板表面に平行な方向において第１〜第３アノード領域とそれぞれ離間し、半導体基板中に、深さ方向に延在して設けられた第１〜第３カソード領域と、（ニ）第１〜第３アノード領域と第１〜第３カソード領域の間にそれぞれ設けられ、不純物濃度が第１〜第３アノード領域及び第１〜第３カソード領域より低い第１〜第３アバランシェ増倍領域とを備え、（ホ）第１〜第３アノード領域のそれぞれの半導体基板表面からの深さ、及び第１〜第３カソード領域のそれぞれの半導体基板表面からの深さのうち少なくともいずれかが互いに異なる単板カラー固体撮像素子が提供される。

本発明の第３の態様によれば、（イ）本発明の第１の態様による固体撮像素子、又は本発明の第２の態様による単板カラー固体撮像素子をカメラモジュールに組み込んだ電子機器が提供される。

本発明によれば、感度の低下及び分光感度の変化を抑制することが可能な固体撮像素子、単板カラー固体撮像素子及び電子機器を提供することが可能となる。

以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

（第１の実施の形態）
本発明の第１の実施の形態に係る固体撮像素子２は、図１に示すように、撮像領域６０、負荷トランジスタ領域６２、相関二重サンプリング（ＣＤＳ）回路６４、水平選択回路６６、垂直選択回路６８、自動利得制御回路（ＡＧＣ）７０、アナログ‐デジタル変換回路（ＡＤＣ）７２、デジタルアンプ７４、及びタイミング発生回路（ＴＧ）７６を備える。撮像領域６０は、二次元状に配列された複数のセル８０を含む。複数のセル８０のそれぞれは、画素として機能し、入射光信号が光電変換された信号電荷を電圧に変換してアナログ信号を生成する。負荷トランジスタ領域６２は、撮像領域６０に接して配置され、垂直選択回路６８により選択された画素の増幅トランジスタとの組み合わせによりソースフォロア回路を構成し、各画素で生成されたアナログ信号電圧を撮像領域６０からＣＤＳ回路６４に出力する。

ＣＤＳ回路６４は、複数のセル８０のそれぞれに接続され、複数のセル８０のそれぞれで光電変換されたアナログ信号のノイズを低減する。垂直選択回路６８は、上述のように、撮像領域６０において配列された複数のセル８０から列方向において対象セル８０を選択する。水平選択回路６６は、ＣＤＳ回路６４に保持された１行分の画素信号を行方向において選択し、時系列に順次出力せしめる。

ＡＧＣ７０は、ＣＤＳ回路６４からのアナログ信号を適正利得に調整する。ＡＤＣ７２は、ＡＧＣ７０に接続され、利得調整されたアナログ信号をデジタル信号に変換する。デジタルアンプ７４は、ＡＤＣ７２に接続され、変換されたデジタル信号を外部の信号処理装置（ＤＳＰ）に出力する。ＴＧ７６は、水平選択回路６６、垂直選択回路６８、ＣＤＳ回路６４、ＡＧＣ７０、ＡＤＣ７２、及びデジタルアンプ７４を駆動するためのタイミングパルスを発生する。

図１に示した固体撮像素子２は、一つの半導体基板に集積した一チップ構成である。なお、ＡＤＣ７２をＣＤＳ回路６４と一体構成したカラム型のＣＤＳ−ＡＤＣ回路としてもよい。また、ＡＧＣ７０、ＡＤＣ７２、デジタルアンプ７４、及びＴＧ７６等は、必要に応じて、その一部を省略することも可能であり、さらに、これらを別チップ上に形成した二チップ構成でもよい。

図２に示すように、複数のセル８０のそれぞれは、単位画素を構成するアバランシェフォトダイオードＡＰＤ、及び複数のｎ型金属酸化膜半導体（ｎ−ＭＯＳ）トランジスタを備える。ｎ−ＭＯＳトランジスタとして、転送トランジスタＴｒ_TRF、リセットトランジスタＴｒ_RST、増幅トランジスタＴｒ_AMP、選択トランジスタＴｒ_SEL等が含まれる。負荷トランジスタ領域６２には、複数のセル８０の中の列方向に配列したセル８０のそれぞれに共通して接続される負荷トランジスタＴｒ_LOADが備えられる。

光電変換を行うアバランシェフォトダイオードＡＰＤのアノードは、撮像領域６０の外部に配置された電源（図示省略）から印加電圧（−ＶＰＤ）を供給するアノード配線に接続される。アバランシェフォトダイオードＡＰＤのカソードは、転送トランジスタＴｒ_TRFのソース領域に接続される。転送トランジスタＴｒ_TRFのゲートは、転送信号線に接続される。転送トランジスタＴｒ_TRFのドレイン領域は、リセットトランジスタＴｒ_RSTのソース領域に接続される。リセットトランジスタＴｒ_RSTのゲートは、リセット信号線に接続される。リセットトランジスタＴｒ_RSTのドレイン領域は、電源電圧Ｖddを供給する電源電圧配線に接続される。互いに接続された転送トランジスタＴｒ_TRFのドレイン領域及びリセットトランジスタＴｒ_RSTのソース領域は、いわゆるフローティングディフュージョン（ＦＤ）として機能し、転送トランジスタＴｒ_TRFを介して転送された信号電荷を蓄積して、この信号電荷を信号電圧に変換し、出力するための検出部５０である。

増幅トランジスタＴｒ_AMPのゲートは、検出部５０に接続される。増幅トランジスタＴｒ_AMPのドレイン領域は、電源電圧配線に接続される。増幅トランジスタＴｒ_AMPのソース領域は、選択トランジスタＴｒ_SELのドレイン領域に接続される。選択トランジスタＴｒ_SELのゲートは、行選択信号線に接続される。選択トランジスタＴｒ_SELのソース領域は、図１に示したＣＤＳ回路６４に接続された垂直信号線を介して負荷トランジスタＴｒ_LOADのドレイン領域に接続される。負荷トランジスタＴｒ_LOADのゲートは、負荷信号線に接続される。負荷トランジスタＴｒ_LOADのソース領域は接地される。なお、増幅トランジスタＴｒ_AMPと選択トランジスタＴｒ_SELとを入れ替えても良い。

アバランシェフォトダイオードＡＰＤで生成された電荷信号は、転送トランジスタＴｒ_TRFにより検出部５０に転送される。検出部５０に蓄積された電荷信号は、ＦＤの静電容量によりアナログ電圧信号に変換される。垂直信号線を介して直列に接続される増幅トランジスタＴｒ_AMPと負荷トランジスタＴｒ_LOADで構成されるソースフォロア回路により、検出部５０で検知されるアナログ電圧信号が垂直信号線を介して接続されるＣＤＳ回路６４に出力される。

リセットトランジスタＴｒ_RSTは、リセット信号により導通状態となり検出部５０に蓄積された信号電荷を放出して検出部５０をリセットする。選択トランジスタＴｒ_SELは、行選択信号により導通状態となり増幅トランジスタＴｒ_AMPと負荷トランジスタＴｒ_LOADを接続することで、選択行の増幅トランジスタＴｒ_AMPと負荷トランジスタＴｒ_LOADとによるソースフォロア回路を活性化し、また同時に、非選択行の増幅トランジスタＴｒ_AMPと垂直信号線とを電気的に分離する。

なお、図２においては、単位画素であるセル８０内部に光電変換、信号電荷蓄積、電荷‐電圧変換、ソースフォロア等の機能を全て持たせている。しかし、必要に応じて、複数のアバランシェフォトダイオードＡＰＤ及び複数のアバランシェフォトダイオードＡＰＤのそれぞれに接続された転送トランジスタＴｒ_TRFを共通の検出部５０に接続してもよい。この場合、リセットトランジスタＴｒ_RST、増幅トランジスタＴｒ_AMP、選択トランジスタＴｒ_SEL等は共有される。このような構成にすることで、２画素１セル構成、あるいは４画素１セル構成等をとることができ、画素の微細化への対応が容易になる。

第１の実施の形態に係るアバランシェフォトダイオードは、図３及び図４に示すように、半導体基板１０に設けられたｐ⁺型アノード領域１２、ｐ^-型アバランシェ増倍領域１３、及びｎ⁺型カソード領域１４を備える。アノード領域１２には、アノード配線３２が接続される。カソード領域１４には、配線３４が接続される。アバランシェフォトダイオードの上方に、アバランシェ増倍領域１３に対応する開口部４４を有する遮光膜４２が配置される。

アノード領域１２は、半導体基板１０の表面から半導体基板１０の表面に直交する方向に延在する。カソード領域１４は、半導体基板１０の表面に平行な方向においてアノード領域１２と離間して半導体基板１０に設けられる。アバランシェ増倍領域１３は、アノード領域１２とカソード領域１４が互いに対向する領域で規定される。アノード領域１２及びカソード領域１４の深さは、共にＤで、アバランシェ増倍領域１３の長さは、Ｌである。

アバランシェ増倍領域１３の不純物濃度はアノード領域１２及びカソード領域１４より低い。例えば、半導体基板１０としてｐ⁻型Ｓｉ基板等が用いられるが、その不純物濃度が以下のように低濃度であれば、ｎ⁻型Ｓｉ基板でも構わない。半導体基板１０の不純物濃度は、約１×１０^1４ｃｍ^-3〜約５×１０¹⁵ｃｍ^-3の範囲、望ましくは約１×１０^1４ｃｍ^-3〜約２×１０¹⁵ｃｍ^-3の範囲、より望ましくは約１×１０^1４ｃｍ^-3〜約１×１０¹⁵ｃｍ^-3の範囲である。アノード領域１２及びカソード領域１４の不純物濃度は、約１×１０¹⁸ｃｍ^-3以上、望ましくは約５×１０¹⁸ｃｍ^-3以上、より望ましくは約１×１０¹⁹ｃｍ^-3以上である。

アバランシェフォトダイオードは、逆バイアスで使用される。例えば、図２に示したように、アノード領域１２にアノード配線３２を介して負電圧（−ＶＰＤ）が印加され、カソード領域１４には配線３４を介して正電圧が印加される。遮光膜４２の開口部４４を通してアバランシェ増倍領域１３の表面へ入射する入射光は、アバランシェ増倍領域１３内で吸収されて電子正孔対を生成する。生成した電子及び正孔は、逆バイアスにより形成された電界により、それぞれカソード領域１４及びアノード領域１２に向かう。アノード領域１２に到達した正孔はアノード配線３２に排出される。一方、カソード領域１４に到達した電子は信号電荷Ｑsigとして、カソード領域１４及びカソード領域１４に接続された転送トランジスタＴｒ_TRFのソース領域に蓄積される。

図５に示すように、転送トランジスタ（１６ａ、２２ａ、１６ｂ）が、アバランシェフォトダイオード（１２、１３、１４）のカソード領域１４側に配置される。リセットトランジスタ（１６ｃ、２２ｂ、１６ｄ）、増幅トランジスタ（１６ｅ、２２ｃ、１６ｆ）、及び選択トランジスタ（１６ｇ、２２ｄ、１６ｈ）が、アバランシェフォトダイオード（１２、１３、１４）に対して並列に配置される。

リセットトランジスタのドレイン領域１６ｄ及び増幅トランジスタのドレイン領域１６ｅは、互いに接して設けられる。増幅トランジスタのソース領域１６ｆ及び選択トランジスタのドレイン領域１６ｇは、互いに接して設けられる。

図６に示すように、アバランシェフォトダイオード（１２、１３、１４）、転送トランジスタ（１６ａ、２２ａ、１６ｂ）、リセットトランジスタ（１６ｃ、２２ｂ、１６ｄ）等の各領域が半導体基板１０に設けられる。半導体基板１０の表面に酸化シリコン（ＳｉＯ₂）等の保護膜３０が設けられる。保護膜３０の開口部を介して、アノード領域１２にアノード配線３２が接続される。同様に、カソード領域１４及び転送トランジスタのソース領域１６ａに配線３４が接続される。転送トランジスタのドレイン領域１６ｂ、及びリセットトランジスタのソース領域１６ｃに配線３６が接続される。リセットトランジスタのドレイン領域１６ｄに電源電圧配線３８に接続される。転送トランジスタのドレイン領域１６ｂ及びリセットトランジスタのソース領域１６ｃが、検出部５０のＦＤとして用いられる。

転送トランジスタのゲートには、ゲート絶縁膜２０ａ及びゲート電極２２ａが設けられる。リセットトランジスタのゲートには、ゲート絶縁膜２０ｂ及びゲート電極２２ｂが設けられる。配線（３２、３４、３６、３８）及びゲート（２２ａ、２２ｂ）の上方に、絶縁膜４０を介してアルミニウム（Ａｌ）等の遮光膜４２が設けられる。遮光膜４２には、アバランシェ増倍領域１３に対応して開口部４４が設けられる。

なお、図示を省略したが、配線３６は、増幅トランジスタのゲート電極２２ｃに接続される。転送トランジスタのゲート電極２２ａは、転送信号線に接続される。リセットトランジスタのゲート電極２２ｂは、リセット信号線に接続される。選択トランジスタのゲート電極２２ｄは、行選択信号線に接続される。選択トランジスタのソース領域１６ｈは、図１に示したＣＤＳ回路６４に接続された垂直信号線に接続される。

第１の実施の形態に係る固体撮像素子における信号電荷の転送を、図６に示したアバランシェフォトダイオード（１２、１３、１４）からリセットトランジスタ（１６ｃ、２２ｂ、１６ｄ）に至る経路において、図７のポテンシャル図を用いて説明する。

図７において、転送トランジスタＴｒ_TRFのゲート電極２２ａ下、およびリセットトランジスタＴｒ_RSTのゲート電極２２ｂ下のポテンシャルについては、トランジスタのオン・オフ動作に対応する二つの状態を矢印により表現している。

まず、転送トランジスタＴｒ_TRFのゲート電極２２ａ及びリセットトランジスタＴｒ_RSTのゲート電極２２ｂに転送信号及びリセット信号をそれぞれ印加して転送トランジスタＴｒ_TRF及びリセットトランジスタＴｒ_RSTを導通させる。その結果、検出部５０、転送トランジスタＴｒ_TRFのソース領域１６ａ、及びカソード領域１４の電位がリセットされて、リセット電圧ＶＲＳに設定される。

その後、転送トランジスタＴｒ_TRFを不通にすることにより信号電荷の蓄積が開始される。このとき、アバランシェフォトダイオードＡＰＤのアノード領域１２の電圧は（−ＶＰＤ）であるので、アバランシェフォトダイオードＡＰＤには逆バイアス電圧（−ＶＰＤ−ＶＲＳ）が印加されている。逆バイアス電圧（−ＶＰＤ−ＶＲＳ）の大部分は低不純物濃度のｐ^-型アバランシェ増倍領域１３に印加され、電界を発生する。

開口部４４を通してアバランシェ増倍領域１３に入射した光は、アバランシェ増倍領域１３において吸収されて電子正孔対を生成する。生成した信号電子は、逆バイアス印加により形成された電界により、カソード領域１４に移動する。カソード領域１４に到達した信号電子は、カソード領域１４と、配線３４を介してカソード領域１４に接続された転送トランジスタＴｒ_TRFのソース領域１６ａとに蓄積される（Ｑsig）。

このとき、アバランシェ増倍領域１３の電界を十分強い電界にすることで、低不純物濃度のアバランシェ増倍領域１３を走行する電子および正孔のアバランシェ増倍が発生する。一般的な半導体基板材料の単結晶Ｓｉにおいては、イオン化率αが相対的に大きい電子によるアバランシェ増倍が優先的に起こる（例えば、シー．エー．リー、他、（C. A. Lee, et al.）、フィジカル・レビュー（Physical Review）、１９６４年、第１３４巻、第３Ａ号、ｐ．Ａ７６１、参照。）。

例えば、図４に示したアバランシェ増倍領域１３の長さＬを約０．１μｍ、逆バイアス電圧（−ＶＰＤ−ＶＲＳ）を約−６．６Ｖとした場合、図８に示すように、アバランシェ増倍領域１３には約５．５×１０⁵Ｖ／ｃｍの電界が形成される。この電界強度における、単結晶Ｓｉ中の電子のイオン化率αは約１．２６×１０⁵［ｃｍ^-１］であり、アバランシェ増倍率Ｍは、Ｍ＝ｅｘｐ（αＬ）であるので、

Ｍ＝ｅｘｐ（１．２６×１０⁵×０．１×１０^-4）＝３．５ （１）

が得られ、約３．５倍のアバランシェ増倍が起こることがわかる。

ここで、逆バイアス電圧（−ＶＰＤ−ＶＲＳ）として、リセット電圧ＶＲＳを約３．３Ｖ、アノード電圧（−ＶＰＤ）を約−３．３Ｖとしている。アバランシェ増倍領域１３の長さＬを拡大する場合には、アバランシェ増倍領域１３の電界強度を維持するためにアノード電圧（−ＶＰＤ）を負電圧側に増加させればよい。このようにして、増幅トランジスタ等の読み出し回路側のリセット電圧ＶＲＳを変更せずにアバランシェ増倍率Ｍを維持することが可能である。

例えば、アバランシェ増倍領域１３の長さＬを約０．２μｍとした場合は、リセット電圧ＶＲＳを約３．３Ｖ、アノード電圧（−ＶＰＤ）を約−６．７Ｖとする。アバランシェ増倍領域１３に形成される電界は、約４．４×１０⁵Ｖ／ｃｍであり、電子のイオン化率αは約７．９４×１０⁴［ｃｍ^-１］になる。このときのアバランシェ増倍率Ｍは、

Ｍ＝ｅｘｐ（７．９４×１０⁴×０．２×１０^-4）＝４．９ （２）

となり、約４．９倍のアバランシェ増倍が起こることがわかる。

カソード領域１４及び転送トランジスタＴｒ_TRFのソース領域１６ａに蓄積された信号電荷Ｑsigの読み出しについては、通常のＭＯＳ型固体撮像素子と同様である。例えば、転送トランジスタＴｒ_TRFを導通することで信号電荷Ｑsigが検出部５０に転送される。その結果、増幅トランジスタＴｒ_AMPのゲート電位が変調されて、信号電荷Ｑsigに対応するアナログ電圧信号が増幅トランジスタＴｒ_AMPのゲートに発生し、各列のソースフォロア回路により読み出される。

なお、増幅トランジスタＴｒ_AMPによる信号読み出しに先立ち、リセットトランジスタＴｒ_RSTのゲート電極２２ｂにリセット信号を印加して検出部５０の電圧をリセットすることも可能であり、より好ましい。この場合、リセットした状態で読み出されたアナログ電圧信号と、信号電荷Ｑsigを検出部５０に転送した後に読み出されたアナログ電圧信号との差分を取ることにより、リセット雑音成分を除去することができ、低雑音化できる。

第１の実施の形態では、アバランシェフォトダイオードのアバランシェ増倍領域１３において半導体基板表面と平行な方向にアバランシェ増倍を生ずるに十分な電界が形成される。したがって、アバランシェ増倍領域１３への入射光により発生した信号電荷Ｑsigを増倍することができ、高感度な固体撮像素子を得ることが可能となる。

通常の固体撮像素子においては、入射光の方向とアバランシェ増倍のための電界の方向とは平行である。そのため、入射光の波長により増倍率が異なるという課題がある。即ち、短波長の入射光に対してはＳｉ等の半導体膜の吸収係数が大きく、入射光は半導体膜の表面近傍で吸収される。逆に、長波長の入射光に対しては半導体膜の吸収係数が小さいため、入射光は半導体膜の深い領域においても吸収される。したがって、信号電子の平均走行距離は、アバランシェ増倍電界を形成している領域の長さとは一致しない。そのため、長波長光の場合には、十分な増倍率を得ることができず、したがって分光感度特性が変化してしまう。

第１の実施の形態では、アバランシェフォトダイオードのアバランシェ増倍領域１３において、アバランシェ増倍を生じるに十分な電界が、入射光の入射方向と実質的に直交する方向に形成される。したがって、入射光の波長によらずアバランシェ増倍領域１３におけるアバランシェ増倍率は一定となる。その結果、分光感度特性の変化を抑制することが可能となる。

第１の実施の形態に係る固体撮像素子の製造方法として、通常のＭＯＳトランジスタ製造工程を用いることができる。アバランシェフォトダイオードのアノード領域及びカソード領域としての高濃度不純物領域の形成方法として、例えばイオン注入等を用いることができる。また、アノード領域及びカソード領域が形成される半導体基板の領域をエッチングしてトレンチを形成した後、ｐ型及びｎ型不純物が添加された非晶質材料や、多結晶材料等を埋め込む方法を用いてもよい。この場合、必要に応じて適当な熱処理を施して、埋め込んだ非晶質材料や、多結晶材料等を結晶化することも可能であり、より好ましい。

なお、上記の説明では、図９に示すように、アノード領域１２及びカソード領域１４の深さは実質的に同じとしている。この場合、アバランシェ増倍領域１３内においてアノード領域１２及びカソード領域１４より浅い領域で吸収された入射光から発生した信号電子はアバランシェ増倍されカソード領域１４に蓄積される（Ｑsig）。

一方、アバランシェ増倍領域１３よりも深い、半導体基板１０の深い領域で吸収された入射光から発生した電子Ｑnについては、一部がカソード領域１４に蓄積される。この電子Ｑnはアバランシェ増倍されていないので信号としての寄与は無視できる。カソード領域１４に蓄積されなかった電子Ｑnは、半導体基板１０の内部を拡散する。固体撮像素子においては、このように半導体基板１０の内部を拡散する電子Ｑnが隣接画素に紛れ込むことでクロストーク、いわゆる混色が発生する場合があり、その対策が必要である。

図１０に示すように、カソード領域１４Ａの深さを、アノード領域１２よりも深くする。この場合、アノード領域１２の深さで規定されるアバランシェ増倍領域１３よりも深い領域で発生した電子Ｑnは、大部分がアノード領域１２より深い部分のカソード領域１４Ａに蓄積される。したがって、半導体基板１０の内部を拡散して混色の原因となる電子を大幅に低減することができる。

（第２の実施の形態）
本発明の第２の実施の形態に係る単板カラー固体撮像素子は、図１１に示すように、一つの青色（Ｂ）用、二つの青色＋緑色（Ｂ＋Ｇ）用、及び一つの青色＋緑色＋赤色（Ｂ＋Ｇ＋Ｒ）用の四つの画素４ａ、４ｂ、４ｃをベイヤ（Bayer）配列のように配置したセル８０を備える。

画素４ａは、図１２に示すように、第１アバランシェフォトダイオード（１２ａ、１３ａ、１４ａ）及び第１転送トランジスタ（１６Ａ、２２Ａ、１６Ｂ）を備える。第１アバランシェフォトダイオード（１２ａ、１３ａ、１４ａ）は、第１アノード領域１２ａ、第１アバランシェ増倍領域１３ａ、及び第１カソード領域１４ａを備える。第１アノード領域１２ａと第１カソード領域１４ａは、実質的に同じ深さＤａである。第１転送トランジスタ（１６Ａ、２２Ａ、１６Ｂ）は、第１ソース領域１６Ａ、第１ゲート電極２２Ａ、及び第１度レイン領域１６Ｂを備える。第１ソース領域１６Ａは、第１カソード領域１４ａに配線（図示省略）により電気的に接続される。

画素４ｂは、図１３に示すように、第２アバランシェフォトダイオード（１２ｂ、１３ｂ、１４ｂ）及び第２転送トランジスタ（１６Ｃ、２２Ｂ、１６Ｄ）を備える。第２アバランシェフォトダイオード（１２ｂ、１３ｂ、１４ｂ）は、第２アノード領域１２ｂ、第２アバランシェ増倍領域１３ｂ、及び第２カソード領域１４ｂを備える。第２アノード領域１２ｂと第２カソード領域１４ｂは、実質的に同じ深さＤｂである。第２転送トランジスタ（１６Ｃ、２２Ｂ、１６Ｄ）は、第２ソース領域１６Ｃ、第２ゲート電極２２Ｂ、及び第２度レイン領域１６Ｄを備える。第２ソース領域１６Ｃは、第２カソード領域１４ｂに配線（図示省略）により電気的に接続される。

画素４ｃは、図１４に示すように、第３アバランシェフォトダイオード（１２ｃ、１３ｃ、１４ｃ）及び第３転送トランジスタ（１６Ｅ、２２Ｃ、１６Ｆ）を備える。第３アバランシェフォトダイオード（１２ｃ、１３ｃ、１４ｃ）は、第３アノード領域１２ｃ、第３アバランシェ増倍領域１３ｃ、及び第３カソード領域１４ｃを備える。第３アノード領域１２ｃと第３カソード領域１４ｃは、実質的に同じ深さＤｃである。第３転送トランジスタ（１６Ｅ、２２Ｃ、１６Ｆ）は、第３ソース領域１６Ｅ、第３ゲート電極２２Ｃ、及び第３度レイン領域１６Ｆを備える。第３ソース領域１６Ｅは、第３カソード領域１４ｃに配線（図示省略）により電気的に接続される。

リセットトランジスタ、増幅トランジスタ、選択トランジスタ等は、画素４ａ、４ｂ、４ｃのそれぞれに設けてもよいが、画素回路規模縮小の観点から、共有することが望ましい。

画素４ａ、４ｂ、４ｃの深さＤａ、Ｄｂ、Ｄｃは、Ｄａ＜Ｄｂ＜Ｄｃの関係を有する。上述したように、短波長光は半導体層の表面近傍で吸収され、長波長光は半導体層の深部にまで到達し吸収される。したがって、画素４ａの第１アバランシェ増倍領域１３ａでは主に青色光が吸収されて信号電子Ｑsigが生成される。画素４ｂの第２アバランシェ増倍領域１３ｂでは主に青色と緑色の光が吸収されて信号電子Ｑsigが生成される。画素４ｃの第３アバランシェ増倍領域１３ｃでは主に青色と緑色と赤色の負仮が吸収されて信号電子Ｑsigが生成される。このように、第１〜第３アノード領域１２ａ、１２ｂ、１２ｃ、及び第１〜第３カソード領域１４ａ、１４ｂ、１４ｃの深さＤａ、Ｄｂ、Ｄｃを変化させることで、第１〜第３アバランシェフォトダイオードの分光吸収率特性を任意に設計可能となる。

第２の実施の形態では、第１〜第３アノード領域１２ａ、１２ｂ、１２ｃ、及び第１〜第３カソード領域１４ａ、１４ｂ、１４ｃの深さＤａ、Ｄｂ、Ｄｃが異なる複数の画素４ａ、４ｂ、４ｃが一つのセル８０に配列される点が第１の実施の形態と異なる。他の構成は、第１の実施の形態と同様であるので、重複する記載は省略する。

図１５は、アノード領域及びカソード領域の深さを変化させて調べたアバランシェフォトダイオードの感度と入射光の波長の関係である。図１５から、アノード領域及びカソード領域の深さを約０．１以上、かつ約０．３ｕｍ以下、望ましくは約０．２μｍ以上、かつ約０．３μｍ以下の範囲にすることで、青色の波長範囲である約４００ｎｍ〜約４５０ｎｍにおける感度が他の波長帯よりも相対的に高いアバランシェフォトダイオードを得ることができる。アノード領域及びカソード領域の深さを約０．３μｍより大きく、かつ約１μｍ以下の範囲にすることで、青色から緑色の波長範囲である約４００ｎｍ〜約５５０ｎｍにおける感度が相対的に高いアバランシェフォトダイオードを作成することが可能である。アノード領域及びカソード領域の深さを約１μｍより大きくすることで、青色から赤色の波長範囲である約４００ｎｍ〜約６５０ｎｍにおける感度が相対的に高いアバランシェフォトダイオードを作成することが可能である。

図１６は、入射光の波長を変化させて調べた単結晶Ｓｉ半導体層の透過率と深さの関係である。例えば、波長が約６５０ｎｍの長波長光までを撮像対象とする。Ｓｉ半導体層の透過率が高い、波長が約６５０ｎｍの単波長光においても深さが約１０μｍまでのＳｉ半導体層において約９７％が吸収される。したがって、アノード領域及びカソード領域の深さを約１μｍより大きく、かつ約１０μｍ以下の範囲にすれば、青色から赤色の波長範囲において感度が高いアバランシェフォトダイオードを実現することができる。

また、青色から緑色の波長範囲に高い感度を確保するために、より望ましくは、アノード領域及びカソード領域の深さを約０．３μｍより大きく、かつ約１．５ｕｍ以下の範囲にすればよい。この場合、図１５に示すように、緑色を定義する約５００ｎｍ〜約５５０ｎｍの波長範囲の光に対する感度が向上する。

更に、青色から赤色の波長範囲に高い感度を確保するために、より望ましくは、アノード領域及びカソード領域の深さを約１．５μｍより大きく、かつ約５ｕｍ以下の範囲にすればよい。この場合、図１０に示すように、約６５０ｎｍの長波長光でも深さが約５μｍにおいて約８０％の光が吸収され、十分な長波長光感度を得ることが可能である。また、アノード領域及びカソード領域の深さが浅く、製造工程を容易にすることができる。

第１〜第３アノード領域及び第１〜第３カソード領域の深さがそれぞれ異なる第１〜第３アバランシェフォトダイオードを撮像領域内に繰り返し配置することで、単板カラー固体撮像素子を得ることができる。このようにして得られた単板カラー固体撮像素子からの信号は、通常の原色カラーフィルタ固体撮像素子におけるＲ、Ｇ、Ｂ出力とは異なり、（Ｒ＋Ｇ＋Ｂ）、（Ｇ＋Ｂ）、Ｂという３種類の出力となる。この場合、これらの３種類の信号に対して適当な演算処理を施すことでＲ、Ｇ、Ｂ信号を得ることが可能である。

このように、第２の実施の形態によれば、カラーフィルタを必要としない単板カラー固体撮像素子を得ることが可能である。カラーフィルタを使用しないので、アバランシェフォトダイオード表面と、画素の光学的開口率を向上させるためのマイクロレンズとの距離を大幅に短縮できる。したがって、マイクロレンズによる集光効率を向上することができ、高感度かつ低価格な単板カラー固体撮像素子を得ることが可能となる。

なお、図１２及び図１３に示したように、第１及び第２アノード領域１２ａ、１２ｂ、並びに、第１及び第２カソード領域１４ａ、１４ｂの深さが浅い画素４ａ、４ｂにおいては、第１及び第２アバランシェ増倍領域１３ａ、１３ｂよりも深い半導体基板１０の部分で発生した電子Ｑnが混色の原因となる。混色を防止する構造として、図１７、図１８及び図１９に示すように、深さＤｃの第１〜第３カソード領域１４ａ、１４ｂ、１４ｃを画素４ａ、４ｂ、４ｃに対して用いればよい。

画素４ａ、４ｂの第１及び第２アバランシェ増倍領域１３ａ、１３ｂのそれぞれは、第１及び第２アノード領域１２ａ、１２ｂの深さＤａ、Ｄｂで規定される。第１及び第２アバランシェ増倍領域１３ａ、１３ｂよりも深い部分で発生した電子Ｑnの大部分が、第１及び第２カソード領域１４ａ、１４ｂに蓄積される。したがって、半導体基板１０の内部を拡散し、混色の原因となる電子を大幅に低減することができる。第１及び第２アバランシェ増倍領域１３ａ、１３ｂより深い領域で発生した電子Ｑnは、アバランシェ増倍を受けていないので、信号電荷としての寄与は無視できる。

第２の実施の形態によれば、感度の低減及び分光感度の変化を抑制することが可能な単板カラー固体撮像素子を実現することが可能となる。

（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。

本発明の第１及び第２の実施の形態においては、ＭＯＳ型の読み出し回路を用いて説明したが、読み出し方式はＭＯＳ型に限定されず、ＣＣＤ型であってもよい。

本発明の第１及び第２の実施の形態に係る固体撮像素子２は、携帯電話機、デジタルカメラ等の電子機器のカメラモジュールに用いることができる。図に示すように、カメラモジュールは、固体撮像素子２、レンズ１００、制御電源１０２、信号処理装置（ＤＳＰ）１０４、入出力部１０６、中央演算装置（ＣＰＵ）１０８等を備える。レンズ１００を通して固体撮像素子２上に結ばれた被写体の像が、固体撮像素子２で光電変換される。光電変換された映像信号は、ＤＳＰ１０４で信号処理され、入出力部１０６から出力される。ＣＰＵ１０８は、レンズ１００を含む光学系の制御を行う。制御電源１０２は、固体撮像素子２に印加される電圧を供給する。

なお、固体撮像素子２、レンズ１００、ＤＳＰ１０４，及び入出力部１０６でカメラモジュールを構成することができる。更に、固体撮像素子２、レンズ１００、及び入出力部１０６だけでカメラモジュールを構成することもできる。

本発明の第１及び第２の実施の形態に係る固体撮像素子又は単板カラー固体撮像素子を搭載した電子機器では、高感度で低価格な電子機器を得ることができる。

このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。

本発明の第１の実施の形態に係る固体撮像素子の一例を示す図である。 本発明の第１の実施の形態に係る固体撮像素子のセルの回路の一例を示す図である。 本発明の第１の実施の形態に係るに係る固体撮像素子に用いるアバランシェフォトダイオードの一例を示す斜視図である。 本発明の第１の実施の形態に係るに係る固体撮像素子に用いるアバランシェフォトダイオードの一例を示す断面図である。 本発明の第１の実施の形態に係る固体撮像素子のセルの一例を示す平面図である。 図５に示した固体撮像素子のセルのＡ−Ａ断面を示す図である。 図６に示した固体撮像素子のセルのポテンシャル図である。 本発明の第１の実施の形態に係るアバランシェフォトダイオードの電界分布の一例を示す図である。 本発明の第１の実施の形態に係るアバランシェフォトダイオードの一例を示す断面図である。 本発明の第１の実施の形態に係るアバランシェフォトダイオードの他の例を示す断面図である。 本発明の第２の実施の形態に係る単板カラー固体撮像素子のセルの一例を示す図である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの一例を示す断面図（その１）である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの一例を示す断面図（その２）である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの一例を示す断面図（その３）である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの感度と波長の関係の一例を示す図である。 本発明の第２の実施の形態の説明に用いる半導体層の透過率と深さの関係の一例を示す図である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの他の例を示す断面図（その１）である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの他の例を示す断面図（その２）である。 本発明の第２の実施の形態に係るアバランシェフォトダイオードの他の例を示す断面図（その３）である。 本発明のその他の実施の形態に係る電子機器の一例を示す図である。

符号の説明

２…固体撮像素子
１０…半導体基板
１２…アノード領域
１３…アバランシェ増倍領域
１４…カソード領域
５０…検出部
６０…撮像領域
６２…負荷トランジスタ領域
６４…相関二重サンプリング回路
６６…水平選択回路
６８…垂直選択回路
７０…自動利得制御回路
７２…アナログ‐デジタル変換回路
７４…デジタルアンプ
７６…タイミング発生回路
８０…セル

Claims (12)

1. 半導体基板上にアバランシェフォトダイオードを含む複数のセルを二次元状に配列した撮像領域を備える固体撮像素子であって、前記アバランシェフォトダイオードが、
   前記半導体基板の深さ方向に延在して前記半導体基板中に形成されたアノード領域と、
   前記半導体基板表面に平行な方向において前記アノード領域と離間し、前記半導体基板中に、前記深さ方向に延在して設けられたカソード領域と、
   前記アノード領域と前記カソード領域が互いに対向する領域で規定され、不純物濃度が前記アノード領域及び前記カソード領域より低いアバランシェ増倍領域とを備え、前記アノード領域と前記カソード領域の前記半導体基板表面からの深さが互いに異なることを特徴とする固体撮像素子。
2. 前記カソード領域の前記半導体基板表面からの深さが、前記アノード領域より深いことを特徴とする請求項１に記載の固体撮像素子。
3. ソース領域及びドレイン領域を有し、前記カソード領域に前記ソース領域が電気的に接続され、前記アバランシェ増倍領域の表面に入射する光により生成される信号電荷を前記ドレイン領域に転送するＭＯＳトランジスタを更に備えることを特徴とする請求項１又は２に記載の固体撮像素子。
4. 前記半導体基板が、前記信号電荷を電圧に変換したアナログ信号の利得を調整する自動利得制御回路、利得が調整された前記アナログ信号をデジタル信号に変換するアナログ‐デジタル変換器、前記複数のセルの中から対象セルを選択するタイミングに対して前記自動利得制御回路及び前記アナログ‐デジタル変換器を同期させるクロック信号を発生するタイミング発生回路を備えることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像素子。
5. 請求項１〜請求項４のいずれか１項に記載の固体撮像素子をカメラモジュールに組み込んだことを特徴とする電子機器。
6. 半導体基板上に第１〜第３アバランシェフォトダイオードを含む複数のセルを二次元状に配列した撮像領域を備える固体撮像素子であって、前記第１〜第３アバランシェフォトダイオードのそれぞれが、
   前記半導体基板の深さ方向に延在して前記半導体基板中に形成された第１〜第３アノード領域と、
   前記半導体基板表面に平行な方向において前記第１〜第３アノード領域とそれぞれ離間し、前記半導体基板中に、前記深さ方向に延在して設けられた第１〜第３カソード領域と、
   前記第１〜第３アノード領域と前記第１〜第３カソード領域の間にそれぞれ設けられ、不純物濃度が前記第１〜第３アノード領域及び前記第１〜第３カソード領域より低い第１〜第３アバランシェ増倍領域とを備え、前記第１〜第３アノード領域のそれぞれの前記半導体基板表面からの深さ、及び前記第１〜第３カソード領域のそれぞれの前記半導体基板表面からの深さのうち少なくともいずれかが互いに異なることを特徴とする単板カラー固体撮像素子。
7. 前記第１〜第３カソード領域のそれぞれの前記半導体基板表面からの深さが、前記第１〜第３アノード領域のそれぞれより深いことを特徴とする請求項６に記載の単板カラー固体撮像素子。
8. 前記第１アノード領域の深さが０．１μｍ以上、かつ０．３μｍ以下であり、前記第２アノード領域の深さが０．３μｍより大きく、かつ１μｍ以下であり、前記第３アノード領域の深さが１μｍより大きく、かつ１０μｍ以下であることを特徴とする請求項７に記載の単板カラー固体撮像素子。
9. 前記第１アノード領域の深さが０．１μｍ以上、かつ０．３μｍ以下であり、前記第２アノード領域の深さが０．３μｍより大きく、かつ１．５μｍ以下であり、前記第３アノード領域の深さが１．５μｍより大きく、かつ５μｍ以下であることを特徴とする請求項７に記載の単板カラー固体撮像素子。
10. 第１〜第３ソース領域及び第１〜第３ドレイン領域をそれぞれ有し、前記第１〜第３カソード領域のそれぞれに前記第１〜第３ソース領域のそれぞれが電気的に接続され、前記第１〜第３アバランシェ領域のそれぞれの表面に入射する光により生成される信号電荷のそれぞれを前記第１〜第３ドレイン領域のそれぞれに転送する第１〜第３ＭＯＳトランジスタを更に備えることを特徴とする請求項６〜９のいずれか１項に記載の単板カラー固体撮像素子。
11. 前記半導体基板が、前記信号電荷を電圧に変換したアナログ信号の利得を調整する自動利得制御回路、利得が調整された前記アナログ信号をデジタル信号に変換するアナログ‐デジタル変換器、前記複数のセルの中から対象セルを選択するタイミングに対して前記自動利得制御回路及び前記アナログ‐デジタル変換器を同期させるクロック信号を発生するタイミング発生回路を備えることを特徴とする請求項６〜１０のいずれか１項に記載の単板カラー固体撮像素子。
12. 請求項６〜請求項１１のいずれか１項に記載の単板カラー固体撮像素子をカメラモジュールに組み込んだことを特徴とする電子機器。

Images