[go: up one dir, main page]

JP2008288250A - マルチチップパッケージ - Google Patents

マルチチップパッケージ Download PDF

Info

Publication number
JP2008288250A
JP2008288250A JP2007129096A JP2007129096A JP2008288250A JP 2008288250 A JP2008288250 A JP 2008288250A JP 2007129096 A JP2007129096 A JP 2007129096A JP 2007129096 A JP2007129096 A JP 2007129096A JP 2008288250 A JP2008288250 A JP 2008288250A
Authority
JP
Japan
Prior art keywords
chip
substrate
chips
heat
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007129096A
Other languages
English (en)
Inventor
Norie Kawano
則江 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007129096A priority Critical patent/JP2008288250A/ja
Publication of JP2008288250A publication Critical patent/JP2008288250A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/63
    • H10W72/07553
    • H10W72/531
    • H10W72/884
    • H10W74/00
    • H10W74/10
    • H10W90/734
    • H10W90/754

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】マルチチップパッケージにおいて、発熱による半導体チップの誤動作や性能劣化、信頼性(寿命)低下の発生を低減させること。
【解決手段】1つの基板110上に複数のチップ104を搭載したマルチチップパッケージにおいて、チップ搭載面上にチップ104毎に分離して封入した封入樹脂101と、チップ104間の基板110のチップ搭載面に形成された溝内に空気または断熱性材料を充填したスリット107と、を備える。基板110は、電源/GNDプレーン導体109及びヴィア105をチップ104毎の専用パターンに分離した構造を有する。基板110は、チップ104間を接続するチップ間接続配線106を基板110のチップ104側の反対面まで迂回させた構造を有する。
【選択図】図1

Description

本発明は、複数のチップを1つのパッケージ内に収めたマルチチップパッケージに関し、特に、1つの配線基板上に複数の半導体チップを並べて実装したマルチチップパッケージに関する。
近年、半導体装置は、小型かつ多機能な装置を実現するために高密度実装の要求が高まっている。このような要求に対するソリューションとして、必要機能を全て1つの半導体チップ上に集積したSoC(System on Chip)や、所望の機能を持つ複数のチップ(半導体チップ、電子チップ)を1つのパッケージ内に収めたマルチチップパッケージ(MCP;SiP(System in Package)と称する場合もある)等がある。これらのソリューションの中でも、より短い開発期間かつ低コストでの製品開発が可能となる利点から、マルチチップパッケージが採用されるケースが増えてきている。
従来例に係るマルチチップパッケージの断面図の一例を図3に示す。このマルチチップパッケージは、構造的には1つの基板308に複数のチップ304が搭載された格好となっている。また、チップ304と基板308の間の電気的な接続は、ボンディングワイヤ302で行われている。チップ304同士は、ボンディングワイヤ302、基板308に形成されたステッチ&チップ間接続配線303、ボンディングワイヤ302を介して電気的に接続されている。チップ304とボール307は、図示されていないボンディングワイヤ、基板308に形成された電源/GNDプレーン導体306、ヴィア305を介して電気的に接続されている。このとき、電源/GNDプレーン導体306は複数のチップ304間で共用となり、ステッチ&チップ間接続配線303は極力短い配線長となるように構成されるのが一般的である。また、マルチチップパッケージのチップ搭載面上では、チップ304を雰囲気から保護し、かつ、パッケージの反りを低減するための封入樹脂301が配されている。封入樹脂301は、チップ304毎に分離された形状でチップ304全体を覆っており、一のチップ304で発生した熱が封入樹脂301経由で他のチップ304に伝導しない構造となっている。また、マルチチップパッケージの反りが発生することを効率よく防止する手法として、マルチチップモールド用金型を用いて、一製品単位となる基板に装着した複数の各チップを樹脂封止成形するマルチチップモールド方法が開示されている(特許文献1参照)。
特開2005−347514号公報
ところで、半導体装置の高性能化(高速化)に追従して個々の半導体チップの性能が向上してきており、動作時の半導体チップの発熱量は増大する傾向にあり、個々の半導体チップは「発熱体」となっている。発熱体となっている複数の半導体チップを1つの基板に搭載したマルチチップパッケージとする場合、基板において、複数の半導体チップで共用されている電源/GND用プレーンの導体パターンや、基板表面(チップ搭載面)で半導体チップ間を接続する配線といった、熱伝導率が空気よりも大きい材質が存在するため、一の半導体チップの動作に伴って発生した熱が、これらの導体パターンや配線を介して他の半導体チップに伝導する。
例えば、図3を参照すると、基板308は、空気と比較して熱伝導率の大きい導体パターン(ボンディングワイヤ302、ステッチ&チップ間接続配線303、ヴィア305、電源/GNDプレーン導体306等)を有し、比較的熱を伝導し易い構造となっている。そのため、一のチップ304の動作によって発熱した熱は、基板308あるいは導体パターン(ボンディングワイヤ302、ステッチ&チップ間接続配線303、ヴィア305、電源/GNDプレーン導体306等)を介して他のチップ304に伝導する。
そのため、結果的にチップ温度の上昇を増幅させてしまい、半導体チップの動作や性能、信頼性(寿命)に悪影響を及ぼす。特に、発熱量の大きなチップと組み合わされる場合はチップ温度上昇に与える影響が大きく、動作保証温度を超えると動作不良や性能劣化を引き起こし、絶対最大定格を越えるような場合はチップの信頼性(寿命)劣化を引き起こしてしまうおそれがある。このことから、一の半導体チップの熱を他の半導体チップに伝導し難いパッケージ構造を実現することが要求される。
また、搭載される複数の半導体チップがロジックとメモリの組み合わせの場合、メモリは構造上熱に対する特性変動が大きく、ロジックからの発熱により性能が著しく影響を受ける場合があり、マルチチップパッケージ構造を採用できないような場合も存在していた。
本発明の主な課題は、マルチチップパッケージにおいて、発熱による半導体チップの誤動作や性能劣化、信頼性(寿命)低下の発生を低減させることである。
本発明の一視点においては、1つの基板上に複数のチップを搭載したマルチチップパッケージにおいて、チップ搭載面上に前記チップ毎に分離して封入した封入樹脂と、前記チップ間の前記基板の前記チップ搭載面に形成された溝内に空気または断熱性材料を充填したスリットと、を備えることを特徴とする。
本発明の前記マルチチップパッケージにおいて、前記基板は、電源/GNDプレーン導体及びヴィアを前記チップ毎の専用パターンに分離した構造を有することが好ましい。
本発明の前記マルチチップパッケージにおいて、前記基板は、前記チップ間を接続するチップ間接続配線を前記スリットを迂回するように配置した構造を有することが好ましい。
本発明の前記マルチチップパッケージにおいて、前記チップ間接続配線は、前記基板の前記チップ側の反対面まで迂回されていることが好ましい。
本発明の前記マルチチップパッケージにおいて、前記封入樹脂上にヒートシンクが装着されることが好ましい。
本発明(請求項1−5)によれば、各チップが受ける他チップからの発熱の影響を最小限にし、熱に起因したチップの誤動作及び信頼性(寿命)低下を安価に防止することが可能になる。
本発明(請求項1)によれば、樹脂封止をチップ毎に分離し、かつ、チップ間の基板表面上に空気または熱を伝えにくい特性を持つ断熱性材料を充填したスリットを設ける構造とすることで、基板上の熱伝導経路を迂回させて損失を大きくし、パッケージ内部のチップで発生した熱が封止樹脂と基板を通して他のチップに与える影響を低減することが可能となる。
本発明(請求項2)によれば、電源/GNDプレーン導体を個々のチップ毎に分離した専用パターンとすることにより、基板における導体パターン経由の熱伝導を遮断し、他チップへの影響を回避することが可能となる。
本発明(請求項3、4)によれば、チップ間接続配線を表面側(チップ搭載面)で接続せず、裏面側に迂回させて接続することにより、配線経由の熱伝導経路を迂回させて損失を大きくし、他チップへの熱伝導の影響を小さくすることが可能となる。
本発明(請求項5)によれば、ヒートシンクを装着することで、装着前の構成と比較して封入樹脂側の熱伝導比率がより大きくなり、基板側の熱伝導量が小さくなり、他のチップに伝導する熱量を小さく抑える効果をより効率的に引き出せるようになる。
(実施形態1)
本発明の実施形態1に係るマルチチップパッケージについて図面を用いて説明する。図1は、本発明の実施形態1に係るマルチチップパッケージの構成を模式的に示した断面図である。
実施形態1に係るマルチチップパッケージは、1つの基板110に複数のチップ104が搭載された構成となっている。また、チップ104と基板110の間の電気的な接続は、ボンディングワイヤ102で行われている。チップ104同士は、ボンディングワイヤ102、基板110に形成されたステッチ103、チップ間接続配線106(配線層及びヴィアを含む)、ステッチ103、ボンディングワイヤ102を介して電気的に接続されている。チップ104とボール108は、図示されていないボンディングワイヤ、基板110に形成された電源/GNDプレーン導体109、ヴィア105を介して電気的に接続されている。マルチチップパッケージのチップ搭載面上では、チップ104を雰囲気から保護し、かつ、パッケージの反りを低減するための封入樹脂101が配されている。基板110は、各チップ104間の基板110の表面(チップ搭載面)にスリット107が設けられている。
封入樹脂101は、チップ104毎に分離された形状でチップ104全体を覆っており、一のチップ104で発生した熱が封入樹脂101経由で他のチップ104に伝導しない構造となっている。
ボンディングワイヤ102は、チップ104のパッド(図示せず)と、対応する基板110のステッチ(チップ間接続配線106と電気的に接続されるステッチ103以外にも、電源/GNDプレーン導体109と電気的に接続されるステッチもあり)との電気的な接続を行う。
ステッチ103は、各チップ104間の基板110の表面(チップ搭載面)に形成されており、図1の左側のチップ104と電気的に接続されるステッチ103と、図1の右側のチップ104と電気的に接続されるステッチ103とが分離している。図示されていないが、電源/GNDプレーン導体109と電気的に接続されるステッチもある。
チップ104は、半導体チップ、コンデンサ等の電子チップであり、基板110側の反対面にパッド(図示せず)が配されている。
ヴィア105は、対応する電源/GNDプレーン導体109と電気的に接続されており、図1の左側のチップ104と電気的に接続されるヴィア105と、図1の右側のチップ104と電気的に接続されるヴィア105とが存在する。
チップ間接続配線106は、チップ104間を接続する配線層及びヴィアよりなる配線であり、基板110の表面(チップ搭載面)に形成せず、スリット107を迂回するように意図的に基板110の裏面まで迂回させたパターンとする。
スリット107は、チップ104間の基板110表面上に空気または熱を伝えにくい特性を持つ断熱性材料を充填した部分である。スリット107は、基板110に形成された溝内を中空構造とするが、高い断熱特性を持つスミライトレジンのようなフェノール系樹脂材料等を充填させてもよい。
ボール108は、ボール状の導電体であり、基板110のチップ側の反対面に配されたパッド(ヴィアパッド、配線パッド)上に形成されている。ボール108には、例えば、半田ボールを用いることができる。
電源/GNDプレーン導体109は、複数のチップ104間で共用にせず、個々のチップ104毎に分離した専用パターンとする。よって、図1の左側のチップ104と電気的に接続される電源/GNDプレーン導体109と、図1の右側のチップ104と電気的に接続される電源/GNDプレーン導体109とは、基板110における絶縁体111によって絶縁されている。
基板110は、絶縁体111上又は中にステッチ103、ヴィア105、チップ間接続配線106、スリット107、電源/GNDプレーン導体109が形成された多層配線基板である。
次に、本発明の実施形態1に係るマルチチップパッケージの動作について説明する。
チップ104が動作して発熱すると、発生した熱は複数のチップ104で共用している基板110や相互の接続に使用されるボンディングワイヤ102、チップ間接続配線106、電源/GNDプレーン導体109、ヴィア105を介して他のチップ104に伝導して行く。このとき、チップ間接続配線106、電源/GNDプレーン導体109、ヴィア105が熱伝導率が大きい銅材で構成される場合であっても、電源/GNDプレーン導体109を個々のチップ104毎の専用パターンに分離するとともに、チップ間接続配線106を迂回させて熱伝導時の損失を意図的に大きくしているため、伝導する熱量を小さく抑えることが可能となる。
また、チップ104が発生した熱は基板110の導体以外の部分(絶縁体111)や封入樹脂101を経由して伝導する。これに対しては、チップ104間の基板110の表面(チップ搭載面)上に空気または熱を伝えにくい特性を持つ材料を充填したスリット107を設けて、基板110の表面の熱伝導経路を迂回させることで伝導損失を意図的に大きくしている。
実施形態1によれば、封入樹脂101について封入エリアをチップ104毎に分離し、チップ104同士が同一の樹脂内に収まらないような構造とすることにより封入樹脂101を介した熱伝導経路を遮断することが可能である。また、基板110については搭載されるチップ104間の基板110の表面(チップ搭載面)上に空気または熱を伝えにくい特性を持つ材料を充填したスリット107を設けることにより、基板110の表面の熱伝導経路を迂回させることができ、伝導損失を意図的に大きくすることができる。さらに、熱伝導率が大きい導体が用いられるボンディングワイヤ102、チップ間接続配線106、電源/GNDプレーン導体109、ヴィア105については、電源/GNDプレーン導体109を個々のチップ104毎の専用パターンに分離して電源/GNDプレーン導体109及びヴィア105経由の伝導経路を遮断するとともに、チップ間接続配線106を迂回させて伝導経路途中の熱損失を大きくすることで、他チップに伝導する熱量を小さく抑えることができる。
(実施形態2)
本発明の実施形態2に係るマルチチップパッケージについて図面を用いて説明する。図2は、本発明の実施形態2に係るマルチチップパッケージの構成を模式的に示した断面図である。
実施形態2に係るマルチチップパッケージは、基本的な構造は実施形態1と同様であるが、発熱の大きいチップ104(図2の左側のチップ)が封入されている封入樹脂101上に放熱用のヒートシンク201を装着している。ヒートシンク201を装着することで、装着前の構成(実施形態1)と比較して封入樹脂101側の熱伝導比率がより大きくなり、基板110側の熱伝導量が小さくなり、他のチップに伝導する熱量を小さく抑える効果をより効率的に引き出せるようになる。
本発明の実施形態1に係るマルチチップパッケージの構成を模式的に示した断面図である。 本発明の実施形態2に係るマルチチップパッケージの構成を模式的に示した断面図である。 従来例に係るマルチチップパッケージの構成を模式的に示した断面図である。
符号の説明
101 封入樹脂
102 ボンディングワイヤ
103 ステッチ
104 チップ
105 ヴィア
106 チップ間接続配線
107 スリット
108 ボール
109 電源/GNDプレーン導体
110 基板
111 絶縁体
201 ヒートシンク
301 封入樹脂
302 ボンディングワイヤ
303 ステッチ&チップ間接続配線
304 チップ
305 ヴィア
306 電源/GNDプレーン導体
307 ボール
308 基板
309 絶縁体

Claims (5)

  1. 1つの基板上に複数のチップを搭載したマルチチップパッケージにおいて、
    チップ搭載面上に前記チップ毎に分離して封入した封入樹脂と、
    前記チップ間の前記基板の前記チップ搭載面に形成された溝内に空気または断熱性材料を充填したスリットと、
    を備えることを特徴とするマルチチップパッケージ。
  2. 前記基板は、電源/GNDプレーン導体及びヴィアを前記チップ毎の専用パターンに分離した構造を有することを特徴とする請求項1記載のマルチチップパッケージ。
  3. 前記基板は、前記チップ間を接続するチップ間接続配線を前記スリットを迂回するように配置した構造を有することを特徴とする請求項1又は2記載のマルチチップパッケージ。
  4. 前記チップ間接続配線は、前記基板の前記チップ側の反対面まで迂回されていることを特徴とする請求項3記載のマルチチップパッケージ。
  5. 前記封入樹脂上にヒートシンクが装着されることを特徴とする請求項1乃至4のいずれか一に記載のマルチチップパッケージ。
JP2007129096A 2007-05-15 2007-05-15 マルチチップパッケージ Pending JP2008288250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007129096A JP2008288250A (ja) 2007-05-15 2007-05-15 マルチチップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007129096A JP2008288250A (ja) 2007-05-15 2007-05-15 マルチチップパッケージ

Publications (1)

Publication Number Publication Date
JP2008288250A true JP2008288250A (ja) 2008-11-27

Family

ID=40147721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007129096A Pending JP2008288250A (ja) 2007-05-15 2007-05-15 マルチチップパッケージ

Country Status (1)

Country Link
JP (1) JP2008288250A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218416A (ja) * 2008-03-11 2009-09-24 Daikin Ind Ltd 半導体回路
JP2013105878A (ja) * 2011-11-14 2013-05-30 Ibiden Co Ltd 電子部品及びその製造方法
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置
US11568901B2 (en) 2021-03-09 2023-01-31 Kioxia Corporation Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141734A (en) * 1979-04-20 1980-11-05 Matsushita Electric Ind Co Ltd Method for coating leadless part installed on printed circuit board
JPH10256677A (ja) * 1997-03-13 1998-09-25 Nec Yonezawa Ltd プリント基板
JP2002325467A (ja) * 2001-04-25 2002-11-08 Yaskawa Electric Corp インバータ装置
JP2003068976A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 樹脂封止型電力用半導体デバイス
JP2003204013A (ja) * 2002-01-10 2003-07-18 Hitachi Ltd 高周波モジュール
JP2003318319A (ja) * 2002-04-23 2003-11-07 Kyocera Corp 高周波モジュール
JP2005311230A (ja) * 2004-04-26 2005-11-04 Murata Mfg Co Ltd 回路モジュールおよびこの回路モジュールを用いた回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141734A (en) * 1979-04-20 1980-11-05 Matsushita Electric Ind Co Ltd Method for coating leadless part installed on printed circuit board
JPH10256677A (ja) * 1997-03-13 1998-09-25 Nec Yonezawa Ltd プリント基板
JP2002325467A (ja) * 2001-04-25 2002-11-08 Yaskawa Electric Corp インバータ装置
JP2003068976A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 樹脂封止型電力用半導体デバイス
JP2003204013A (ja) * 2002-01-10 2003-07-18 Hitachi Ltd 高周波モジュール
JP2003318319A (ja) * 2002-04-23 2003-11-07 Kyocera Corp 高周波モジュール
JP2005311230A (ja) * 2004-04-26 2005-11-04 Murata Mfg Co Ltd 回路モジュールおよびこの回路モジュールを用いた回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218416A (ja) * 2008-03-11 2009-09-24 Daikin Ind Ltd 半導体回路
JP2013105878A (ja) * 2011-11-14 2013-05-30 Ibiden Co Ltd 電子部品及びその製造方法
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置
JP7119817B2 (ja) 2018-09-18 2022-08-17 昭和電工マテリアルズ株式会社 半導体装置
US11568901B2 (en) 2021-03-09 2023-01-31 Kioxia Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6521990B2 (en) Ball grid array package comprising a heat sink
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US9484282B2 (en) Resin-sealed semiconductor device
US20140133105A1 (en) Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
JP2008091879A (ja) 放熱装置を備えた集積回路パッケージおよびその製造方法
US10461024B2 (en) Semiconductor device
JP5350550B2 (ja) ビアを介して電力供給及び接地されるパッケージ
JP2008187146A (ja) 回路装置
JP2008288250A (ja) マルチチップパッケージ
JP2006332573A (ja) パワーモジュールのパッケージ構造
US20040119158A1 (en) Thermally enhanced package for an integrated circuit
CN101322450B (zh) 具有内部散热结构的ic封装
US7551455B2 (en) Package structure
JP5039388B2 (ja) 回路装置
US6756665B1 (en) Integrated circuit package structure with heat dissipating design
KR101259851B1 (ko) 칩 패키지 및 그 제조 방법
US11798873B2 (en) Semiconductor assembly
JP2003007914A (ja) 半導体装置
JP2013207168A (ja) 半導体モジュール
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
JP2009267045A (ja) Icチップ、パッケージおよび半導体装置
JPWO2015107997A1 (ja) モジュール基板
KR101363108B1 (ko) 다층구조 인쇄회로기판
CN202549842U (zh) 半导体模块
KR101391092B1 (ko) 다층구조 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113