[go: up one dir, main page]

JP2008091879A - 放熱装置を備えた集積回路パッケージおよびその製造方法 - Google Patents

放熱装置を備えた集積回路パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2008091879A
JP2008091879A JP2007211232A JP2007211232A JP2008091879A JP 2008091879 A JP2008091879 A JP 2008091879A JP 2007211232 A JP2007211232 A JP 2007211232A JP 2007211232 A JP2007211232 A JP 2007211232A JP 2008091879 A JP2008091879 A JP 2008091879A
Authority
JP
Japan
Prior art keywords
integrated circuit
die stack
assembly
package
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007211232A
Other languages
English (en)
Inventor
Andreas Wolter
ヴォルター アンドレアス
Harry Hedler
ヘドラー ハリー
Matthias Georgi
ゲオルギ マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2008091879A publication Critical patent/JP2008091879A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10W74/00
    • H10W90/24
    • H10W90/288
    • H10W90/291
    • H10W90/297
    • H10W90/732
    • H10W90/734

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ダイスタックアッセンブリの放熱性を改善したヒートシンクを備えた集積回路用パッケージの形成方法の提供。
【解決手段】集積回路アッセンブリ300は、ダイスタックアッセンブリ280と、該ダイスタックアッセンブリの側面に熱結合した放熱装置390とを備えている。このダイスタックアッセンブリ280は、複数の集積回路210を有し、且つ、該集積回路の上に別の集積回路が配置されている。別の形態として、放熱装置390は、ダイスタックアッセンブリを取り囲むように、ダイスタックアッセンブリ280と熱結合したカプセルを備えている。ここでのダイスタックアッセンブリも、複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されている。また、集積回路間に配置され、上記放熱装置と熱結合する熱伝導性中間層320が少なくとも1つ設けられている。
【選択図】図3

Description

発明の詳細な説明
〔本発明の背景〕
〔本発明の分野〕
本発明は、一般的には、集積回路装置の分野、特に、ヒートシンクを備えた集積回路用パッケージに関する。本発明はさらに、放熱装置の形成方法を含む、集積回路用パッケージの形成方法に関する。
〔関連技術の説明〕
例えば集積回路、電力増幅器等のマイクロ電子デバイスの性能レベルは、近代技術の需要に対応するために向上し続けている。クロック速度などの性能レベルは、例えばマイクロ電子デバイス上にパターン形成されたトランジスタなどの構造の数および密度と密接に関連している。マイクロ電子デバイスによる処理が早ければ、高いクロック速度が求められ、また逆にクロック速度が高ければ、単位時間当たりのスイッチングおよび電力損失が増加する。マイクロ電子デバイスの性能レベルは、トランジスタ寸法の微細化および構造密度の増加に伴って、継続的に改善されるべきである。しかし、密接にパッケージされた微細な構造は多量の熱を放熱し、これによって性能レベルが制限される場合がある。熱は、一般的にはヒートシンクによって、デバイスの微細な選択領域から放熱される場合が多い。
従って、マイクロ電子デバイスの設計における制限因子として、温度制御が浮上してきている。高出力電力増幅器およびマルチチップモジュールなどの現代のデバイスは、特に多量の熱を発する。効果的に熱伝導させなければ、一般的にこれらのデバイスは高温で動作することになり、最終的には性能および信頼性が低下する。このような効果は、半導体パッケージ内にて容易に観察することができる。
積層された半導体ダイを有する半導体パッケージは、半導体「チップ」または「集積回路」とも称され、益々需要が高まってきている。このようなパッケージによって、同一の機能を果たすダイ(例えば2つのメモリダイ)、あるいは異なる機能を果たすダイ(例えばプロセッサダイおよびメモリダイ)を、1つのパッケージ内に統合することができる。これによって密度が増加し、また、例えば携帯電話、PDA、カムコーダ、およびその他無線の消費者製品において、パッケージサイズ、特に微細なパッケージサイズが重要であるアプリケーションにおいて特に有用である。
さらに、集積回路装置の動作速度の上昇もまた、急速な進歩を遂げている。集積回路装置の集積密度の増加に伴って、生成される熱量もまた増加する。さらに、集積回路装置を含むマイクロ電子部品を搭載したモジュールを小型化する需要の高まりによって、集積回路装置によって過剰に生成される熱を除去する必要性、および益々限定されてきている領域内においていかに熱を除去するかという問題を複雑化させる。これにより、マイクロ電子デバイスおよびモジュールに関連する全体的な熱密度が増加する。さらに、プリント回路基板上には、メモリデバイスおよびチップ型回路素子を含む多くの集積回路装置が搭載され、モジュール上に搭載される素子数は増加する傾向にある。結果として、従来のヒートシンクを用いることのできる表面領域が減少する。
集積回路装置は、従来ではパッケージ内にまとめられた後、プリント回路基板上に搭載されて、マルチチップモジュールを形成する。集積回路パッケージは、通常は、ある種のカバーキャップまたはカプセル材料を集積回路装置上に備えることによって、集積回路装置を保護すると共に動作用の広い平面を備える必要がある。しかし、集積回路上に備えるあらゆるカバーキャップまたはカプセルによって、周囲環境までの熱抵抗経路を増やし、集積回路の動作温度を上昇させ、結果としてマルチチップモジュールの熱密度が増加させることになる。
このようなカバーまたはキャップ、そして一般的に、パッケージ内において生成される多量の熱による影響を緩和するために、様々な手段が用いられている。用いられている手法の1つとして、キャップとの間において、熱導電性の薄い油性層によってキャップされた集積回路がある。集積回路の動作温度を下げる別の手段として、キャップの最上部またはカプセルの最上部にヒートシンクを取り付ける手段がある。一例としては、パッケージ最上部にフィンを有するヒートスプレッダを取り付ける、すなわちカプセルまたはキャップの最上部にヒートスプレッダを備えることが挙げられる。
このようなカバーまたはキャップの影響を緩和し、そして一般的に、パッケージ内の集積回路の全体的な動作温度を下げるための別の手段として、パッケージ内に内部ヒートスプレッダを備える手段がある。従来の別の放熱手段として、ダイスタック(die stack)の上部表面領域と、ダイスタックが備えられた基板の表面領域とに結合されたヒートシンクを用いるという手段がある。このような設計は、ダイスタックの上部表面領域から、基板上を移動し、はんだ結合およびプリント回路基板まで伸びる放熱経路を改善させることを目的としている。しかしこの設計は、主に、パッケージと比較してプリント回路基板が十分に低温である場合に功を奏する。しかし、従来の熱移動経路は、パッケージの最上面を経由して、当該最上面から周辺環境へ、そして、さらにパッケージ最上部に備えられた別のヒートシンクにまで伸びている。
それにも関わらず、特にダイスタックパッケージ内においてパッケージ内を垂直方向に伸びる優先的な放熱経路は、最上部の集積回路が、その下にある集積回路よりも遥かによく冷却されるという問題がある。この理由の1つとして、底面から最上面までのパッケージの熱抵抗が、周辺環境に対する全体的な抵抗の大部分を占めていることが挙げられる。ダイスタック内において生成されるあらゆる熱を周囲雰囲気中に放出するために、熱はスタック全体を通過していく必要があるため、上記熱抵抗は重要である。
つまり、生成され、後にダイスタックの最上面を介して放出される熱は、パッケージ内の最上層に到達するまでに様々な部品の多数の層を介さなければならない。例えば、熱放出経路は、集積回路間のあらゆる接着層、そして多くの場合にスペーサを介して、ダイスタック内の集積回路を通過する。当然ながらこのような優先的な放熱経路は、スタック内の最下部にある集積回路を冷却するために、熱はスタック全体およびあらゆる中間層を通って伝播し、上面を介して周辺環境へと放出されなければならず、結果としてスタック内の最下部にある集積回路を十分に冷却するためには特に困難が伴う傾向があるということを意味している。
最下部の集積回路からダイスタックを介して最上部の集積回路へと優先的に熱移動する際の別の不都合点として、下部の集積回路から上部の集積回路へと次々に熱が伝播する際に、上部にある各集積回路が下部の集積回路によって加熱される可能性があるという点がある。さらに、積層された集積回路を用いて、ヒートスプレッダを取り付けるために用いられる放熱面として、最上面が同時に機能できないようにする場合もある。例えば、センサアレイ型の集積回路は、集積回路パッケージの上面にヒートシンクが取り付けられないようにする。
多くの場合、ヒートシンクは、従来は集積回路パッケージ上において、ダイスタックの上部集積回路の表面領域に対して平行に取り付けられている。このようなヒートシンクは、上部集積回路の表面領域に対して一般的に平行している水平面に熱を放散させ、結果として熱の経路が、各ダイスタック素子を介して優先的かつ垂直になるように機能する。さらに、集積回路間におけるあらゆる中間的な界面(intermediate interface)が、ダイスタックの全体的な熱抵抗に関与する。これによって、最下部にある集積回路の熱が、スタックを通過して最上部の集積回路へと放熱される可能性が制限される。ダイスタックの熱抵抗を上昇させる中間的な界面の例としては、スペーサまたは粘着材が挙げられる。
〔本発明の概要〕
本発明は、いわゆる垂直放熱装置と呼ばれる放熱装置を提供することによって、上述した問題点を解決するものである。本発明は、ダイスタックパッケージに常に関与する熱抵抗に係る問題を克服するためのものである。ここで、ダイスタックパッケージの熱の主な放射経路は、スタックの垂直方向である。垂直方向とは、最も底部にある集積回路から、スタックを通って、最も上部にある集積回路に至る方向をいう。
本発明はまた、ダイスタックアッセンブリ内で最も上部にある集積回路が、センサアレイのように熱放出面を兼ねることはない。さらに、本発明によれば、高いアスペクト比を有するダイスタックアッセンブリに最適で効率的である。すなわち、集積回路の厚さあるいはダイスタックアッセンブリの相対的な全長と比較して設置面積が非常に小さいダイスタックアッセンブリに対して、特に有用かつ効果的である。垂直ヒートスプレッダまたは放熱装置によって、上部にある集積回路の放熱に負担あるいは負荷をかけることなく、ダイスタックアッセンブリ内の集積回路を選択的に冷却することが可能になる。
本発明の利点と考えられるさらに別の点は、本発明が、ダイスタックアッセンブリ内の集積回路内の電気負荷の急増、特にダイスタックアッセンブリの最下部および最内部領域における負荷の急増に関連して急増する熱を放熱できるという点である。集積回路に対して求められる周波数が益々高まっていくにつれて益々多くの熱が生成されるため、この熱を放熱して、集積回路の電気的信頼性を向上させる必要がある。本発明は、ヒートパッケージの端に垂直放熱装置と呼ばれる放熱装置を接触させたことによって、上記のような障害を克服することができる。
本発明の特徴の一つとしては、本発明に係る集積回路アッセンブリは、ダイスタックアッセンブリと、該ダイスタックアッセンブリの側面に熱結合した放熱装置とを備えている点にある。このダイスタックアッセンブリは、複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されている。そして、上記放熱装置の熱伝導率は、少なくとも3W/m・Kである。
本発明の別の特徴としては、集積回路アッセンブリ用のパッケージにある。このパッケージには、チップキャリア上に配設されているダイスタックアッセンブリが設けられており、ダイスタックアッセンブリは、複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されている。そして、このパッケージには、さらに、ダイスタックアッセンブリの側面に熱結合されており、熱伝導率が少なくとも3W/m・Kである放熱装置が設けられている。そして、このパッケージには、さらに、ダイスタックアッセンブリにおける上記側面を除く表面領域を取り囲むように設けられたカプセルが設けられている。
本発明のさらに別の特徴としては、集積回路アッセンブリ用パッケージの製造方法にある。この製造方法には、まず第1の工程として、複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されているダイスタックアッセンブリを準備する工程がある。そして、次に続く工程として、上記ダイスタックアッセンブリの側面に、熱伝導率が少なくとも3W/m・Kである放熱装置を熱結合する工程がある。
そして、本発明のさらなる別の特徴としては、集積回路アッセンブリ用のパッケージにある。このパッケージには、複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されているダイスタックアッセンブリが設けられている。そして、このパッケージには、さらに、上記ダイスタックアッセンブリに熱結合するとともに、該ダイスタックアッセンブリを取り囲むように構成された、カプセルを有する放熱装置が設けられている。そして、さらに、少なくとも一部が集積回路間に配置されている少なくとも1つの熱伝導性中間層であって、少なくとも一部が上記集積回路を超えて広がっている熱伝導性中間層が設けられている。
〔図面の簡単な説明〕
上述した本発明の特徴は、添付図面と共に以下の説明を参照することによって明らかとなるであろう。添付図面においては、同様の符号は同様の部品を表している。しかしこれらの添付図面は、本発明の典型的な実施形態を示すものであって、本発明の範囲を限定するものと考えられるものではないことに留意されたい。本発明は、同様に効果的なその他の実施形態も許容する。本発明について、実施形態および図面を参照しながら、以下にさらに詳しく説明する。
図1は、従来のメモリモジュールである、集積回路アッセンブリの概略平面図である。
図2は、集積回路アッセンブリ用パッケージの概略断面図である。
図3は、本発明の一形態による、集積回路アッセンブリ用パッケージの概略断面図である。
図4は、本発明の別の形態による、集積回路アッセンブリ用パッケージの概略断面図である。
図5は、本発明の別の形態による、集積回路アッセンブリ用パッケージの概略平面図である。
図6は、本発明の一形態による、集積回路アッセンブリ用パッケージの上面図である。
図7は、本発明の一形態に係る集積回路アッセンブリ用パッケージであり、図6に示す切断線B−Bにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面図である。
図8は、本発明の別の形態に係る集積回路アッセンブリ用パッケージであり、図6に示す切断線B−Bにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面図である。
図9は、本発明の一形態に係る集積回路アッセンブリ用パッケージであり、図5に示す切断線A−Aにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面上面図である。
図10は、本発明の一形態による、集積回路アッセンブリ用パッケージの上面図である。
図11は、本発明の別の形態による、集積回路アッセンブリ用パッケージの上面図である。
図12は、本発明の一形態による、集積回路アッセンブリ用パッケージをアッセンブリするために用いられる一部の部品の上面図である。
図13は、本発明の一形態による、共にアッセンブリされた図12に示されている部品の上面図である。
〔好ましい実施形態の詳細な説明〕
本発明のこれらの形態は、集積回路アッセンブリ用パッケージを介した改善された熱移動に対して特定の利点を有している。図1を参照すると、マルチチップモジュール、この場合は従来のメモリモジュール100の概略平面図が示されている。示されているメモリモジュールは、集積回路アッセンブリのパッケージが用いられる場所の単なる一例である。メモリモジュール100は、集積回路アッセンブリ用パッケージ140を有している。パッケージ140は、メモリデバイスなどの集積回路装置を有していてよい。このメモリデバイスは、DRAM(ダイナミックランダムアクセスメモリ)であってよい。メモリモジュール100は、従来は、集積回路アッセンブリ用パッケージ140を複数有している。パッケージ140の隣には、終端抵抗およびキャパシタ等の、その他のデバイス160が備えられていてよい。これらのデバイス160は、プリント回路基板120上にも配置されている。
プリント回路基板120は、コンタクトパッドアレイ180を有している。このコンタクトパッドアレイ180は、適切な接合ソケット(mating socket)と電気的に接続するために、プリント回路基板120の各面の辺縁に沿って備えられている。図1は、本発明を用いることのできるマルチチップモジュールの従来の実施形態を示している。図1は、本発明の一アプリケーションに当業者の目を向けさせるために示されているが、メモリモジュール以外のアプリケーションもまた本発明を用いることができる。本発明を利用できるその他のアプリケーションの例としては、中央演算処理装置すなわちCPUを用いたマザーボード、映像および音源モジュール、あるいは集積回路装置のパッケージが用いられた任意の種類のアプリケーションが挙げられる。
図2は、従来の集積回路アッセンブリ用パッケージ200の概略断面図を示している。パッケージ200は、ダイスタックアッセンブリ280を有している。このダイスタックアッセンブリ280は、チップキャリアまたは基板240に取り付けられており、互いに上下に配置された複数の集積回路210を有している。カプセル230は、ダイスタック280を囲んでいる。ダイスタックアッセンブリ230は、集積回路210間に中間層220を有していてよい。中間層220は、集積回路パッケージの形成時において、集積回路210とチップキャリアまたは基板240とを結合するためなど、2つの別々の部品を結合するために用いることができる。中間層220はまた、様々な種類のスペーサ、あるいは粘着性結合部または接着剤を有していてよい。
集積回路アッセンブリ用パッケージ200は、パッケージ200をプリント回路基板(図示せず)に接続するための手段をさらに備えていてよい。この手段は、チップキャリアまたは基板240上において、ボールグリッドアレイすなわちBGA250として図示されている。図2は、従来の集積回路用パッケージ、特に従来のダイスタックアッセンブリを示している。
次に、図3には、本発明の一実施形態による集積回路用パッケージの概略断面図を示している。集積回路アッセンブリ用パッケージ300は、ダイスタックアッセンブリ280を有している。このダイスタックアッセンブリ280は、チップキャリア240に取り付けられており、互いに上下に配置された複数の集積回路210を有している。放熱装置390は、ダイスタックアッセンブリ280の側面315に熱結合されている。放熱装置390は、少なくとも3W/m・Kで熱伝導率を有する。別の一実施形態では、放熱装置390の熱伝導率は、少なくとも10W/m・Kであってよい。
ダイスタックアッセンブリによって生成される熱は、ダイスタックアッセンブリ内の垂直経路ではなく水平経路に沿って放出された後、放熱装置に対して垂直方向に放出される。このため上記放熱装置は、垂直ヒートスプレッダまたは垂直放熱装置とも称される。この垂直ヒートスプレッダまたは垂直放熱装置は、上部にある集積回路の放熱に負担あるいは負荷をかけることなく、ダイスタックアッセンブリ内の集積回路を選択的に冷却することができる。これは、下部および内部集積回路210によって生成されたあらゆる熱が、各集積回路210に熱結合された放熱装置390に、回路の側面を介して伝導されるからである。
側面315を金属化して、集積回路210の側面を介した熱伝導を高め、かつ結合領域を形成することによって、放熱装置390がダイスタックアッセンブリ280の側面315に、より容易に接続されるようにしてもよい。側面315を金属化することによって、放熱装置390をダイスタックアッセンブリ280の側面315にはんだ付けすることができる。ダイスタックアッセンブリの側面に放熱装置390を配置することによって、ダイスタックアッセンブリ280内において生成されるあらゆる熱を、ダイスタックアッセンブリ280を介して放熱装置390に側方方向に向けた後、放熱装置390を介して放出することができる。さらに放熱装置390は、図3に示されているように、ダイスタックアッセンブリ280の上方まで伸びていてもよく、これによって、集積回路アッセンブリ用パッケージ300の最上面からも熱を放出することができる。
集積回路アッセンブリ用パッケージ300は、ダイスタックアッセンブリの残りの表面領域335を囲むためのカプセル230をさらに有している。上記残りの表面領域は、放熱装置390あるいはチップキャリア240のいずれにも取り付けられていない、ダイスタックアッセンブリのあらゆる領域を含んでいることに留意されたい。パッケージ300をプリント回路基板に取り付ける手段は、ここでは、ボールグリッドアレイすなわちBGA250によって示されている。しかし、例えばピングリッドアレイあるいはランドグリッドアレイなど、パッケージをプリント回路基板に取り付けるその他の手段あるいはその他のデバイスもまた想定され、これらも本発明の範囲内である。さらに、シリコン貫通ビア(silicon thru via)あるいはワイヤボンディングなどの従来の手段を用いて、ダイスタックアッセンブリ280内の集積回路210同士を互いに電気的に接続することもできる。
複数ある集積回路210間それぞれに熱伝導性中間層320を配置し、そして、熱伝導性中間層320を放熱装置390に熱結合させることによって、垂直放熱装置390への熱伝導を改善することができる。従って、熱伝導性中間層320をより効果的に追加することによって、ダイスタック280の最内部から生成される熱が除去される。熱伝導性中間層320は、アルミニウム、金、銅、銀、およびこれらの合金などの材料を含有していてよい。
熱伝導のために従来用いられているその他の材料もまた適している。上記熱伝導性中間層の熱伝導率は、100W/m・Kあるいはそれ以上であってよい。上記放熱装置はさらに、アルミニウム、金、銅、銀、およびこれらの合金などの材料を含有していてよい。上記放熱装置はさらに、グラファイトおよびグラファイト箔をさらに含有していてもよい。これまであまり用いられてきていない材料であるが、主にその高い熱伝導性および電気絶縁特性により、ダイヤモンドやその近縁種(例えば多結晶ダイヤモンド)もまた、熱伝導性中間層320と放熱装置390との両方に適している。
図4は、本発明の別の形態による集積回路アッセンブリ用パッケージの概略断面図を示している。図3および図4に示されている集積回路アッセンブリ用パッケージは類似しているため、全ての部品について同一の符号で示し、新たに説明することはしていない。集積回路アッセンブリ用パッケージ400は、ダイスタックアッセンブリ280を有している。このダイスタックアッセンブリ280は、チップキャリア240に取り付けられており、互いに上下に配置された複数の集積回路210を有している。
放熱装置490は、ダイスタックアッセンブリ280の側面315の少なくとも1つおよび水平面325に熱結合されている。さらに、放熱装置490の熱伝導率は、少なくとも3W/m・Kである。別の一実施形態では、放熱装置490の熱伝導率は、少なくとも10W/m・Kであってよい。
側面315および/または水平面325をも金属化して、集積回路210の側壁および最上面を介した熱伝導を高め、かつ結合領域を形成することによって、ダイスタックアッセンブリ280の側面315および/または水平面325に、放熱装置490をより容易に接続することができる。
集積回路アッセンブリ用パッケージ300は、ダイスタックアッセンブリの残りの表面領域345を囲うためのカプセル230をさらに有している。本発明の本形態では、上記残りの表面領域は、放熱装置490に取り付けられていない残りの側面315である。複数の熱伝導性中間層320を集積回路210間に取り付け、そして放熱装置490に熱結合することによって、放熱装置490への熱伝導を改善することができる。このように、熱伝導性中間層320をより効果的に追加することによって、ダイスタック280の最内部から生成される熱が除去される。
さらに、垂直放熱装置490を、ダイスタックアッセンブリ280の2つ以上の側面315に熱結合することによって、より多くの放熱装置をパッケージ400に内蔵することができる。後に、放熱装置390または490の側面または水平面に、従来用いられている別の外部ヒートシンクを結合することによって、図3または図4のいずれかに示されている放熱装置390または490の効果を高めることができる。さらに、上記放熱装置をチップキャリアまたは基板に結合し、後にパッケージがはんだ付けされるプリント回路基板を介した放熱を改善することができる。
本発明の別の実施形態によると、集積回路アッセンブリは、ダイスタックアッセンブリを有している。上記ダイスタックアッセンブリは、図3および図4に示されているダイスタックアッセンブリなど、互いに上下に配置された複数の集積回路を有している。上記集積回路アッセンブリは、ダイスタックアッセンブリの側面に熱結合されていると共に熱伝導率が少なくとも3W/m・Kである放熱装置を有している。別の一実施形態では、上記放熱装置の熱伝導率は、少なくとも10W/m・Kであってよい。
本発明の別の実施形態では、上記放熱装置は、集積回路アッセンブリのダイスタックアッセンブリの水平面および側面の少なくとも1つに熱結合されている。上記側面および/または水平面を金属化して、ダイスタックアッセンブリを通過して放熱装置へと伸びる熱伝導経路を改善し、また放熱装置とダイスタックアッセンブリとの熱結合を簡素化することができる。
本発明のさらに別の実施形態では、集積回路アッセンブリは、ダイスタックアッセンブリがチップキャリアまたは基板上にあるときにダイスタックアッセンブリを封入する放熱装置を有していてよい。本発明の別の実施形態では、集積回路アッセンブリのダイスタックアッセンブリは、集積回路間において、熱伝導性中間層を少なくとも1つ有していてよい。熱伝導性中間層に上記放熱装置を熱結合することによって、ダイスタックアッセンブリの最内部および最下部にある集積回路からの熱除去を改善することができる。上記のような熱伝導性中間層を有する集積回路アッセンブリは、放熱装置そして周辺環境へと熱を側方方向に向けるため、最内部および最下部にある集積回路における放熱を改善することができると考えられる。
集積回路アッセンブリの上記熱伝導性中間層は、アルミニウム、金、銅、銀、およびこれらの合金のうちの任意の材料から形成することができる。熱伝導させるために従来用いられているその他の材料もまた適している。上記放熱装置は、アルミニウム、金、銅、銀、これらの合金、炭素、および炭素同素体などの材料をさらに含有していてよい。これまであまり用いられてきていない材料であるが、その高い熱伝導性および電気絶縁特性により、ダイヤモンドおよびその近縁種(例えば多結晶ダイヤモンド)もまた、熱伝導性中間層と放熱装置との両方に適している。いずれの実施形態においても、シリコン貫通ビアあるいはワイヤボンディングなどの従来の手段を用いて、上記ダイスタックアッセンブリ内の集積回路同士を互いに電気的に接続することも可能である。
次に図5を参照すると、本発明の一形態による、集積回路アッセンブリ用パッケージ500の概略平面図が示されている。図5に示されている、熱伝導性中間層520を有するダイスタックアッセンブリ280は、通常は、破線で示されているようには見えない。従来のカプセルは不透明な材料からなるため、通常は、ダイスタックアッセンブリ280を囲んでいるカプセル590によって、ダイスタックアッセンブリは見えない。しかし、例えばセンサアレイを用いた一部のアプリケーションは、透明または部分的に透明なモールドまたはカプセルを有している場合がある。
本発明の本実施形態では、集積回路用パッケージ500は、チップキャリア240に取り付けられたダイスタックアッセンブリ280だけではなく、互いに上下に配置された複数の集積回路210間にある複数の熱伝導性中間層520をさらに有している。熱伝導性中間層520は、ダイスタックアッセンブリ280の側面315の上方、すなわち集積回路210の側壁を越えて伸びていてよい。
本発明の本実施形態では、上記放熱装置は、ダイスタックアッセンブリ280を囲むカプセル590を有している。カプセル590を有する上記放熱装置は、ダイスタック280の側面315および水平面325に熱結合されている。従って上記カプセルは、熱伝導率が少なくとも3W/m・Kである熱伝導性材料を含有していてよい。別の一実施形態では、上記カプセルを含む放熱装置の熱伝導率は、少なくとも10W/m・Kであってよい。
本発明の一実施形態では、上記カプセルは、熱伝導性材料が充填された樹脂などの熱伝導性材料を含有している。上記樹脂は、例えばエポキシベースであってよい。上記熱伝導性材料は、樹脂の熱伝導を高め、かつカプセルまたはモールド形成のために容易に利用可能である、酸化アルミニウムあるいはその他の添加物であってよい。これらの一部の例としては、窒化アルミニウムおよび窒化ホウ素が挙げられる。さらに上記充填材料は、グラファイト、グラファイトフレーク、およびカーボンナノチューブなどの炭素および炭素同素体を含んでいてよい。
熱伝導性中間層520は、熱伝導性カプセル590を含む放熱装置内に伸びていてよく、これによって、ダイスタック280と熱伝導性カプセル590を含む放熱装置との熱結合が改善される可能性がある。このような構成の利点としては、最下部および最内部にある集積回路211および212において生成された熱が、熱伝導性中間層520を介してして、熱伝導性カプセル590を有する放熱装置へと側方方向に放出されるという点がある。
本発明のこの形態によって、最上部の集積回路へ伸びる垂直放熱経路の全体的な熱抵抗が低下する。これは、下部および/または最内部の集積回路211、212内において局所的な電気負荷の急増(electrical load spike)が生じる場合には、負荷の急増に関連して生成される熱が急増し、ダイスタックアッセンブリ280全体の動作温度が上昇する傾向があるため、特に有益である。図5に示されている本発明の本構成によって、電気負荷の急増に起因して生成されるあらゆる熱が、熱伝導性中間層520を介して、熱伝導性カプセル590を有する放熱装置へと効果的に放熱され、そして周辺環境へと放出される。
図6は、図5に示されている集積回路アッセンブリ用パッケージ500の上面図を示している。ここでもまた、熱伝導性中間層520を有するダイスタックアッセンブリ280は通常、破線で示されているように最上部からは通常見えない。従来のカプセルは不透明な材料からなるため、ダイスタックアッセンブリ280を囲んでいるカプセル590によって、ダイスタックアッセンブリは見えない。しかし、図6以降の図に示されるように、ダイスタックアッセンブリ280の一部は、本発明の別の実施形態では見えるようになっていてよい。
ダイスタックアッセンブリ280内の集積回路210同士は、信号線を介して互いに電気的に接続することができる。上記信号線は、本実施形態ではシリコン貫通ビア260によって示されているが、ワイヤボンディングなどのその他の手段も考えられる。熱伝導性中間層520によって集積回路210の大部分を覆い、集積回路210との接触表面領域を増やすことによって、熱伝導性カプセル590を有する放熱装置へと中間層520を介して放熱および放出される熱量を増やすことができる。
図7〜図11には、本発明の様々な実施形態が示されている。特に、熱伝導性カプセルを有する放熱装置を備えた集積回路アッセンブリ用パッケージの様々な実施形態が示されている。図7〜図11には、カプセル形状および熱伝導性中間層構造など、集積回路アッセンブリ用パッケージのその他の特徴および態様が示されている。
まず図7を参照すると、図7は、本発明の一形態に係る集積回路アッセンブリ用パッケージ500であり、図6に示す切断線B−Bにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面図である。この断面は、シリコン貫通ビア260に沿った断面であり、ダイスタックアッセンブリ280の形成時において集積回路210がいかに互いに接続されるかを示している。熱伝導性中間層520は、本実施形態における信号線領域のいずれも覆っていない。総合すると、熱伝導性中間層520は、ダイスタックアッセンブリ280内および集積回路アッセンブリ用パッケージ500内における内部的水平ヒートスプレッダとなる。この実施形態では、熱伝導性中間層520は、熱伝導性カプセル590を有する放熱装置に熱結合されている。
図8は、本発明の別の形態に係る集積回路アッセンブリ用パッケージであり、図6に示す切断線B−Bにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面図である。図7および図8に示されている集積回路アッセンブリ用パッケージは類似しているため、全ての部品について同一の符号で示し、新たに説明することはしていない。この態様では、熱伝導性中間層521は、チップキャリア240または基板と、ダイスタックアッセンブリ280内において最下部にある集積回路211との間にある。
この構成によって、チップキャリア240と最下部の集積回路211との間において生成される熱が、熱伝導性中間層520を介して、熱伝導性カプセル590を有する放熱装置へとより効果的に放出される。なお、例えば、熱伝導性中間層520のいずれかを、ダイスタックアッセンブリ280内の各集積回路210間にある中間層あるいはスペーサのいずれとも置き換えないなど、その他の同様の形態も想定され、それらは本発明の範囲内である。ダイスタック内における熱伝導性中間層の細かい構成は、所望の熱移動仕様要件、およびパッケージ500を工学するための特定のアプリケーションに応じて変更することができる。
本発明の別の形態は、チップキャリアに取り付けられたダイスタックアッセンブリを備えた集積回路アッセンブリ用パッケージに見られる。上記ダイスタックアッセンブリは、互いに上下に配置された複数の集積回路を有している。カプセルを有する放熱装置は、ダイスタックアッセンブリに熱結合されており、かつこれを囲んでいる。集積回路間において、これら集積回路を超えて伸びている熱伝導性中間層の少なくとも1つは、放熱装置に熱結合されている。
本発明の一実施形態では、複数の熱伝導性中間層は、上記集積回路間に配置されており、またアルミニウム、金、銅、銀、これらの合金、炭素、および炭素同素体のうちの少なくとも1つを含有している。上記集積回路間には、粘着性プレカットテープなどの粘着層が配置されており、これによって集積回路同士が互いに接続され、ダイスタックアッセンブリが形成される。上記集積回路同士はまた、例えば信号線を介して互いに電気的に接続されていてもよい。従来の電気的接続は、シリコン貫通ビアおよびワイヤボンディングを含んでいる。
図9は、本発明の一形態に係る集積回路アッセンブリ用パッケージ500であり、図5に示す切断線A−Aにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面上面図であるこの図では、熱伝導性中間層520の位置が示されている。熱伝導性中間層520は、信号線(ここではシリコン貫通ビア260として示されている)を有していない集積回路210の領域上に配置することができる。熱伝導性中間層520によって、シリコン貫通ビア260を有していない集積回路210の表面領域全体を覆うことができる。しかし、パッケージ内におけるダイスタックアッセンブリの熱移動の必要性に応じて、より少ない領域を覆うようにしてもよい。この実施形態では、ここでは粘着性プレカットテープ270として示されている粘着層は、集積回路210の信号線領域を覆っている。これによって、ダイスタックアッセンブリ内の2つの集積回路を結合させている。集積回路アッセンブリ用パッケージおよびダイスタックアッセンブリを形成する方法について、図9以降の図において説明する。
図10は、本発明の一形態による、集積回路アッセンブリ用パッケージ550の上面図を示している。この実施形態では、熱伝導性カプセル590を有する放熱装置は、ダイスタックアッセンブリ280の側面317のみを囲んでいる。言い換えると、ダイスタックアッセンブリの側面317のみを囲んでおり、カプセルによって囲まれた水平面325は囲っていないため、集積回路213の最上部が周辺環境に露出している。熱伝導性層520は、熱伝導性カプセル590を有する放熱装置に熱結合されており、かつこれによって囲まれている。
このように上記構成は、熱伝導性中間層520を介して熱伝導性カプセル590を有する放熱装置へと水平に伸びる放熱経路を備えている。これは、ダイスタックアッセンブリ内の最上部にある集積回路上にセンサ装置が配置されているために放熱面として同時には用いられないか、あるいはカプセルによって覆われていないパッケージにとって特に有用である。ダイスタックアッセンブリの最上面のみが示されているため、図9に示されているような、集積回路の信号線領域上に配置される粘着性プレカットテープは図示されていない。従来、粘着性プレカットテープは、集積回路間において層をなしている。
図11は、本発明の別の形態による、図1に示されている集積回路アッセンブリ用パッケージの一態様の上面図である。図10および図11に示されている集積回路アッセンブリ用パッケージは類似しているため、全ての部品について同一の符号で示し、新たに説明することはしていない。図10に示されている実施形態の態様では、集積回路アッセンブリ用パッケージ575は、熱伝導性カプセル590を有する放熱装置によって側面317のみが囲まれたダイスタックアッセンブリ280を有している。ダイスタックアッセンブリ280の側面317は、ここに示されている最上部の集積回路213などの集積回路を超えて熱伝導性中間層520が伸びている側面を含んでいる。
言い換えると、ダイスタックアッセンブリ280の水平面325および側面319は、熱伝導性カプセル590を有する放熱装置によって囲まれていない。囲まれていない側面319は、ここに示されている最上部の集積回路213などの集積回路を超えて熱伝導性中間層520が伸びていない側面を含んでいる。熱伝導性中間層520およびカプセル590のこのような構成は、パッケージ575の一部のみがカプセル590を有している特定のアプリケーションにとって望ましい。
本発明の別の形態によると、以下に説明する工程を含む、集積回路アッセンブリ用パッケージの形成方法がある。最初の工程では、互いに上下に配置された複数の集積回路を有するダイスタックアッセンブリが備えられる。別の工程では、上記ダイスタックアッセンブリがチップキャリア上に実装される。しかし一部の実施形態では、チップキャリアまたは基板は不要である。この一例として、最下部のダイがチップキャリアを用いずに直接プリント回路基板に接続された、いわゆるダイレクトフリップチップアッセンブリが挙げられる。さらに別の工程では、放熱装置が、ダイスタックアッセンブリの側面に熱結合されている。上記放熱装置の熱伝導率は、少なくとも3W/m・Kである。別の一実施形態では、上記放熱装置の熱伝導率は、少なくとも10W/m・Kであってよい。
本発明のさらに別の実施形態では、上記方法は、上記ダイスタックアッセンブリの側面を金属化する工程、および金属化された上記側面と上記放熱装置とを熱結合する工程をさらに含んでいる。放熱装置とダイスタックアッセンブリとを熱結合するその他の方法も可能である。このような方法としては、粘着材、モールド、糊、フィルム、および相変化材料が含まれる。さらに上記ダイスタックアッセンブリは、カプセルによって囲まれていてよい。
上記方法は、ダイスタック内の任意の信号線にはんだ材料を充填して、信号線同士を電気的に接続する別の工程を含んでいてよい。上記放熱装置もまた、別の工程において、ダイスタックアッセンブリの水平面に熱結合されてよい。図3および図4に示し、かつ説明されている実施形態およびその変形例は、これらの方法に従って形成することができる。図5〜図11に示し、かつ説明されているその他の実施形態もまた、これらの方法に従って、そして以下に説明する本発明の別の形態に従って形成されるダイスタックアッセンブリを内蔵することによって、形成することができる。
次に図12を参照すると、本発明の一形態による、集積回路アッセンブリ用パッケージをアッセンブリするために用いられる部品の一部の上面図が示されている。特に、ダイスタックアッセンブリの一形成方法が示されている。3つの部品、すなわち集積回路210、熱伝導性中間層520、および粘着性プレカットテープ270が、本発明の一形態に従ってダイスタックアッセンブリをアッセンブリするために一般的に用いられる。集積回路210は、ここではシリコン貫通ビア260によって示されている信号線パターンを有している。
粘着性プレカットテープ270は、集積回路210上の信号線パターン260と適合するホール275を有している。上記プレカットテープは、粘着材によって被覆された1つまたは2つの面をさらに有している。さらに、集積回路間に複数のプレカットテープが配置されていてもよい。熱伝導性中間層520は、信号線パターン260のない集積回路210の領域1200を覆うほどに幅広いものであってよい。
さらに、上記熱伝導性中間層は、熱伝導性中間層をダイスタックアッセンブリの集積回路に熱的かつ機械的に結合するための、熱界面材料あるいは粘着層を有していてよい。例えば、熱伝導性材料の薄片(foil)を、熱界面材料および/または粘着層によって被覆してよい。
しかし、熱伝導性中間層として、粘着材によって被覆された熱伝導性の薄片のみを用いる代わりに、別々の熱伝導性中間層および粘着性プレカットテープを用いる理由の1つとしては、中間層に適しているほとんどの材料が導電性でもあると同時に、最終的なパッケージアッセンブリ内において、ダイと、層と交差しているダイ信号線との間をショートさせるということが考えられる。従って、粘着性プレカットテープなどの、電気的絶縁性の第2の材料が用いられる。しかし、上記構成の詳細は、パッケージの所望の電気的および熱的仕様に応じて、当業者が決定することができる。
図13は、本発明の一形態に従ってアッセンブリされた、図12に示されている部品の上面図を示している。図12および図13に示されている、集積回路アッセンブリ用パッケージをアッセンブリするために用いられる部品は類似しているため、全ての部品について同一の符号で示し、新たに説明することはしていない。粘着性プレカットテープ270は、プレカットテープのホール275が、ここではシリコン貫通ビア260によって示されている信号線パターンと一列に並ぶように、集積回路210上に配置されている。粘着性プレカットテープ270の2つの層は、集積回路210上の両方の信号線領域260を覆っていてよい。しかし図示されているのは、粘着性プレカットテープ270の1つの層のみである。別の方法では、上記ダイスタックアッセンブリは、あらかじめアッセンブリされたダイスタックアッセンブリをチップキャリアに取り付ける代わりに、キャリア上のダイによって形成可能である。
本発明の別の形態によると、以下に説明する工程を含む、ダイスタックアッセンブリの形成方法が提供される。最初の工程では、複数の集積回路が備えられる。別の工程では、第1の集積回路の領域上に、熱伝導性中間層およびプレカットテープが配置される。上記熱伝導性中間層は、図12および図13に示されているようなプレカットテープを有していない集積回路の領域上に配置される。次に、プレカットテープおよび第1の集積回路の熱伝導性中間層上に、第2の集積回路が配置される。この時点までに、2つの集積回路ダイスタックアッセンブリが構成されている。
第3の集積回路は、上記配置工程を繰り返すことによってダイスタックに内蔵することができる。上記配置工程とはすなわち、粘着性プレカットテープおよび熱伝導性中間層を第2の集積回路上に配置し、次に第2の集積回路、粘着性プレカットテープ、および熱伝導性層上に、第3の集積回路を配置する工程である。最後の集積回路が配置されるまで上記工程を必要に応じて繰り返し、ダイスタックアッセンブリ内における特定の数量および/またはタイプの集積回路に対応した、あるいはダイスタックアッセンブリの所定の高さのみに対応したダイスタックアッセンブリを完成させることができる。
信号線パターンを有する集積回路アッセンブリに対しては、上記方法は、信号線パターンと適合するホール(穴)を有する粘着性プレカットテープと、粘着性プレカットテープの配置工程中において、上記ホールと信号線パターンとを位置合わせする工程とをさらに含んでいる。さらに上記方法は、集積回路の信号線領域と粘着性プレカットテープ内のホールとが一列に並ぶように、粘着性プレカットテープおよび熱伝導性中間層上に配置された集積回路を含んでいる。
本発明の別の形態では、上記熱伝導性中間層は、上記集積回路を超えて伸び、かつ上記放熱装置に熱結合されていてよい。別の工程では、上記方法は、ダイスタックアッセンブリを熱伝導性カプセルによって覆うことによって、上記放熱装置を形成する工程をさらに含んでいてよい。本工程の変形例として、側面のみを熱伝導性カプセルによって囲む工程、あるいは、熱伝導性層が集積回路を超えて伸びている側面のみを熱伝導性カプセルによって囲む工程が含まれる。図10および図11に示されている実施形態は、本発明のこれらの方法に従って形成することができる。
アルミニウム、金、銅、銀、これらの合金、炭素、および炭素同素体は、熱伝導性中間層を形成することのできる材料である。熱伝導のために従来用いられているその他の材料もまた適している。上記熱伝導性中間層の厚さは、5〜500マイクロメータであってよい。上記熱伝導性中間層の厚さは、上記集積回路の厚さの0.5〜1倍であってよい。上記粘着性プレカットテープの厚さもまた、5〜500マイクロメータであってよい。上記粘着性プレカットテープの厚さもまた、従来の範囲である20〜100マイクロメータであってよい。
本発明のいずれの実施形態によって用いられるカプセルも、熱伝導性材料を含んでいてよい。本カプセルまたは、熱伝導性材料によって充填された樹脂(例えばエポキシベースの樹脂)を含有していてよい。これらの熱伝導性材料としては、例えば炭素および炭素同素体(例えばグラファイト/グラファイトフレーク)、カーボンナノチューブ、酸化アルミニウム、窒化アルミニウム、および窒化ホウ素が挙げられる。当然ながら、その他の熱伝導性の付加物もまた想定され、それらも本発明の範囲内である。
上記放熱装置はまた、アルミニウム、金、銅、銀 これらの合金、炭素、および炭素同素体などの材料から形成することができる。これまであまり用いられてきていない材料であるが、その高い熱伝導性および電気絶縁特性により、ダイヤモンドおよびその近縁種(例えば多結晶ダイヤモンド)もまた、熱伝導性中間層と放熱装置との両方に適している。
本発明は、ダイスタックアッセンブリ内の最上部にある集積回路が放熱面として同時に用いられないアプリケーションに対して、特定の利点を有している。このようなアプリケーションの一例としては、センサアレイを用いたダイスタックアッセンブリが挙げられる。センサアレイ入力に対して最上部のチップを用いるアプリケーションの一部の例は、イメージセンサ、圧力センサ、加速度計、および角速度センサを備えた集積回路パッケージ内に見られる。
さらに本発明は、アスペクト比の高いダイスタックアッセンブリ、すなわち、集積回路の厚さあるいはダイスタックアッセンブリの相対的な全長と比較して設置面積(footprint)が非常に小さいダイスタックアッセンブリに対して、特に有用かつ効果的である。このような場合、スタック内における垂直方向のみしか放熱に用いられない場合は、比較的長い高さに結合された最小設置面積によって、放熱が特に問題となる。上記垂直ヒートスプレッダまたは放熱装置によって、上部にある集積回路の放熱に負担あるいは負荷をかけることなく、ダイスタックアッセンブリ内の集積回路を選択的に冷却することが可能になる。
本発明の利点と考えられる別の点は、従来用いられている別の外的ヒートシンクを上記放熱装置に結合できるという点である。この別の外的ヒートシンクは、カプセルであってよい。従来用いられている外的ヒートシンクに本発明を結合する構成によって、周辺環境に放出される熱の効果を増大させ、パッケージの動作温度を低下させることができる可能性がある。
本発明の利点と考えられるさらに別の点は、本発明が、ダイスタックアッセンブリ内の集積回路内の電気負荷の急増、特にダイスタックアッセンブリの最下部および最内部領域における負荷の急増に関連して急増する熱を放熱できるという点である。これによって、負荷が急増している間の最高温度が最低限に抑えられる。集積回路に対して求められる周波数が益々高まっていくにつれて益々多くの熱が生成されるため、この熱を放熱して、集積回路の電気的信頼性を向上させる必要がある。本発明によって、動作周波数をさらに高め、従って集積回路パッケージの速度を向上させることが可能である。
本発明は、パッケージ内における集積回路の周波数および密度が高い従来のメモリモジュール、例えばSIMMまたはDIMM、特にFBDまたはDDR3型のメモリモジュールに用いることができる。しかし本発明は、メモリタイプのモジュールに限定されるものと解釈されるべきではない。
集積回路装置を用いるその他のタイプのモジュールもまた、本発明の範囲内である。例えば、任意の中央処理装置すなわちCPU型モジュール、マイクロプロセッサモジュール、グラフィック型モジュール、さらには音源モジュール、およびこれらの任意の集積回路装置は、本発明の範囲内である。すなわち、放熱する必要のある、あらゆるタイプの集積回路アッセンブリまたは集積回路のパッケージは、本発明を用いることができる。
以上の説明は、本発明の有利かつ典型的な実施形態のみに関するものである。従って、本願において開示された特徴、請求項、および図面は、本発明の様々な実施形態を個々に、および任意の組み合わせで実施するためには必須となり得る。以上の説明は、本発明の実施形態に関するものであるが、本発明の基本的な範囲を逸脱することなく、本発明の別の、かつさらなる実施形態を考案できる。本発明の範囲は、特許請求の範囲によって規定される。
従来のメモリモジュールである、集積回路アッセンブリの概略平面図である。 集積回路アッセンブリ用パッケージの概略断面図である。 本発明の一形態による、集積回路アッセンブリ用パッケージの概略断面図である。 本発明の別の形態による、集積回路アッセンブリ用パッケージの概略断面図である。 本発明の別の形態による、集積回路アッセンブリ用パッケージの概略平面図である。 本発明の一形態による、集積回路アッセンブリ用パッケージの上面図である。 本発明の一形態に係る集積回路アッセンブリ用パッケージであり、図6に示す切断線B−Bにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面図である。 本発明の別の形態に係る集積回路アッセンブリ用パッケージであり、図6に示す切断線B−Bにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面図である。 本発明の一形態に係る集積回路アッセンブリ用パッケージであり、図5に示す切断線A−Aにおいて図6に示す集積回路アッセンブリ用パッケージを切断した状態を示した矢視断面上面図である。 本発明の一形態による、集積回路アッセンブリ用パッケージの上面図である。 本発明の別の形態による、集積回路アッセンブリ用パッケージの上面図である。 本発明の一形態による、集積回路アッセンブリ用パッケージをアッセンブリするために用いられる一部の部品の上面図である。 本発明の一形態による、共にアッセンブリされた図12に示されている部品の上面図である。

Claims (49)

  1. 複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されているダイスタックアッセンブリと、
    放熱装置とを備え、
    上記放熱装置は、上記ダイスタックアッセンブリの側面に熱結合されており、
    上記放熱装置の熱伝導率は、少なくとも3W/m・Kであることを特徴とする集積回路アッセンブリ。
  2. 上記放熱装置は、上記ダイスタックアッセンブリの水平面に熱結合されていることを特徴とする請求項1に記載の集積回路アッセンブリ。
  3. 上記集積回路間に配設され、且つ上記放熱装置に熱結合した熱伝導性中間層を少なくとも1つ備えていることを特徴とする請求項1に記載の集積回路アッセンブリ。
  4. 上記熱伝導性中間層は、アルミニウム、金、銅、銀およびこれらの合金、並びに、炭素および炭素同素体の少なくとも1つの材料を含有していることを特徴とする請求項3に記載の集積回路アッセンブリ。
  5. 上記ダイスタックアッセンブリは、チップキャリア上に配設されていることを特徴とする請求項1に記載の集積回路アッセンブリ。
  6. 上記放熱装置は、上記ダイスタックアッセンブリを密閉するように構成されていることを特徴とする請求項5に記載の集積回路アッセンブリ。
  7. 上記放熱装置は、アルミニウム、金、銅、銀およびこれらの合金、並びに、炭素および炭素同素体の少なくとも1つの材料を含有していることを特徴とする請求項1に記載の集積回路アッセンブリ。
  8. 上記集積回路同士は、互いに電気的に接続していることを特徴とする請求項1に記載の集積回路アッセンブリ。
  9. 上記側面は、金属化されていることを特徴とする請求項1に記載の集積回路アッセンブリ。
  10. 上記放熱装置の熱伝導率は、少なくとも10W/m・Kであることを特徴とする請求項1に記載の集積回路アッセンブリ。
  11. 集積回路アッセンブリ用のパッケージであって、
    複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されているダイスタックアッセンブリであり、チップキャリア上に配設されているダイスタックアッセンブリと、
    上記ダイスタックアッセンブリの側面に熱結合されており、熱伝導率が少なくとも3W/m・Kである放熱装置と、
    上記ダイスタックアッセンブリにおける上記側面を除く表面領域を取り囲むように設けられたカプセルとを備えていることを特徴とする集積回路アッセンブリ用パッケージ。
  12. 上記放熱装置は、上記ダイスタックアッセンブリの水平面に熱結合されていることを特徴とする請求項11に記載の集積回路アッセンブリ用パッケージ。
  13. 上記集積回路間に配設され、且つ上記放熱装置に熱結合した熱伝導性中間層を少なくとも1つ備えていることを特徴とする請求項11に記載の集積回路アッセンブリ用パッケージ。
  14. 上記熱伝導性中間層は、アルミニウム、金、銅、銀およびこれらの合金、並びに、炭素および炭素同素体のうちの、少なくとも1つを含有していることを特徴とする請求項13に記載の集積回路アッセンブリ用パッケージ。
  15. 上記熱伝導性中間層は、上記集積回路を超えて広がっていることを特徴とする請求項13に記載の集積回路アッセンブリ用パッケージ。
  16. 上記カプセルは、上記放熱装置の少なくとも一部に形成されており、且つ、上記ダイスタックアッセンブリを取り囲むように配置されていることを特徴とする請求項11に記載の集積回路アッセンブリ用パッケージ。
  17. 上記カプセルは、熱伝導性材料を含有していることを特徴とする請求項16に記載の集積回路アッセンブリ用パッケージ。
  18. 上記カプセルは、熱伝導性材料が充填された樹脂を含有していることを特徴とする請求項16に記載の集積回路アッセンブリ用パッケージ。
  19. 上記熱伝導性材料は、炭素および炭素同素体と、酸化アルミニウムと、窒化アルミニウムと、窒化ホウ素とからなる群から選択される材料であることを特徴とする請求項15に記載の集積回路アッセンブリ用パッケージ。
  20. 上記ダイスタックアッセンブリは、複数の側面によって規定されており、
    上記複数の側面のみが、上記カプセルによって取り囲まれていることを特徴とする請求項16に記載の集積回路アッセンブリ用パッケージ。
  21. 上記ダイスタックは、複数の側面によって規定されており、
    上記ダイスタックがはみ出している上記側面のみが、上記カプセルによって取り囲まれていることを特徴とする請求項15に記載の集積回路アッセンブリ用パッケージ。
  22. 上記集積回路同士は、互いに電気的に接続していることを特徴とする請求項11に記載の集積回路アッセンブリ用パッケージ。
  23. 上記側面は、金属化されていることを特徴とする請求項11に記載の集積回路アッセンブリ用パッケージ。
  24. 上記放熱装置の熱伝導率は、少なくとも10W/m・Kであることを特徴とする請求項11に記載の集積回路アッセンブリ用パッケージ。
  25. 集積回路アッセンブリ用パッケージの製造方法であって、
    複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されているダイスタックアッセンブリを準備する工程と、
    上記ダイスタックアッセンブリの側面に、熱伝導率が少なくとも3W/m・Kである放熱装置を熱結合する工程とを含むことを特徴とする、集積回路アッセンブリ用パッケージの製造方法。
  26. 上記ダイスタックアッセンブリの側面を金属化し、金属化した該側面に、上記放熱装置を熱結合する工程を含むことを特徴とする請求項25に記載の製造方法。
  27. 上記ダイスタックアッセンブリをチップキャリアに実装する工程を含むことを特徴とする請求項25に記載の製造方法。
  28. 上記ダイスタックアッセンブリをカプセル材料で取り囲む工程を含むことを特徴とする請求項25に記載の製造方法。
  29. 上記ダイスタックアッセンブリ内の任意の信号線に、はんだ材料を充填することを特徴とする請求項25に記載の製造方法。
  30. 上記ダイスタックアッセンブリの水平面に、上記放熱装置を熱結合する工程を含むことを特徴とする請求項25に記載の製造方法。
  31. 上記放熱装置の熱伝導率は、少なくとも10W/m・Kであることを特徴とする請求項25に記載の製造方法。
  32. 第1の集積回路の領域上に、熱伝導性中間層およびプレカットテープを配置する工程(a)と、
    上記プレカットテープの上および上記熱伝導性中間層の上に、第2の集積回路を配置する工程(b)と、
    上記第2の集積回路上で上記工程(a)および上記工程(b)を繰り返して、第3の集積回路を合体させる工程(c)と、
    上記ダイスタックアッセンブリを構成する最後の集積回路が配置されるまで、上記工程(a)と、上記工程(b)と、上記工程(c)とを繰り返す工程(d)とを含むことを特徴とする請求項25に記載の製造方法。
  33. 上記プレカットテープは、上記集積回路のうちの少なくとも1つの集積回路に形成されている信号線のパターンと一致するホールを有しており、該ホールは、該パターンと位置合わせされていることを特徴とする請求項32に記載の製造方法。
  34. 上記プレカットテープの上および上記熱伝導性中間層の上に、上記集積回路のうちの少なくとも1つの集積回路が配置され、配置された該集積回路の信号線領域は、上記プレカットテープの上記ホールと位置あわせされることを特徴とする請求項33に記載の製造方法。
  35. 上記熱伝導性中間層は、上記集積回路を超えて広がっており、上記放熱装置と熱結合していることを特徴とする請求項32に記載の製造方法。
  36. 上記放熱装置は、上記ダイスタックアッセンブリを取り囲む熱伝導性のカプセル材料によって構成されていることを特徴とする請求項35に記載の製造方法。
  37. 上記ダイスタックアッセンブリは複数の側面によって規定されており、
    上記複数の側面のみを、上記カプセル材料によって取り囲むことを特徴とする請求項36に記載の製造方法。
  38. 上記ダイスタックは、複数の側面によって規定されており、
    上記ダイスタックがはみ出している上記側面のみが、上記カプセル材料によって取り囲まれていることを特徴とする請求項36に記載の製造方法。
  39. 上記カプセル材料は、熱伝導性材料が充填された樹脂を含有していることを特徴とすることを特徴とする請求項36に記載の製造方法。
  40. 上記熱伝導性材料は、炭素および炭素同素体と、酸化アルミニウムと、窒化アルミニウムと、窒化ホウ素とからなる群から選択される材料であることを特徴とする請求項39に記載の製造方法。
  41. 上記熱伝導性中間層は、アルミニウム、金、銅、銀およびこれらの合金、並びに、炭素および炭素同素体のうちの、少なくとも1つを含有していることを特徴とする請求項32に記載の製造方法。
  42. 上記プレカットテープは、少なくとも片面が粘着材によって被覆されていることを特徴とする請求項32に記載の製造方法。
  43. 集積回路アッセンブリ用のパッケージであって、
    複数の集積回路を有し、且つ、該集積回路の上に別の集積回路が配置されているダイスタックアッセンブリと、
    上記ダイスタックアッセンブリに熱結合するとともに、該ダイスタックアッセンブリを取り囲むように構成された、カプセルを有する放熱装置と、
    少なくとも一部が集積回路間に配置されている少なくとも1つの熱伝導性中間層であって、少なくとも一部が上記集積回路を超えて広がっている熱伝導性中間層とを備えており、
    上記熱伝導性中間層は、上記放熱装置と熱結合していることを特徴とする集積回路アッセンブリ用パッケージ。
  44. 複数ある集積回路間それぞれに、上記熱伝導性中間層が配置されていることを特徴とする請求項43に記載の集積回路アッセンブリ用パッケージ。
  45. 上記熱伝導性中間層は、アルミニウム、金、銅、銀およびこれらの合金、並びに、炭素および炭素同素体のうちの、少なくとも1つを含有していることを特徴とする請求項43に記載の集積回路アッセンブリ用パッケージ。
  46. 複数のプレカットテープが、複数の上記集積回路間に配置されていることを特徴とする請求項43に記載の集積回路アッセンブリ用パッケージ。
  47. 上記プレカットテープは、少なくとも片面が粘着材によって被覆されていることを特徴とする請求項46に記載の集積回路アッセンブリ用パッケージ。
  48. 上記集積回路同士は、互いに電気的に接続していることを特徴とする請求項43に記載の集積回路アッセンブリ用パッケージ。
  49. 上記ダイスタックアッセンブリは、チップキャリアに実装されていることを特徴とする請求項43に記載の集積回路アッセンブリ用パッケージ。
JP2007211232A 2006-08-15 2007-08-14 放熱装置を備えた集積回路パッケージおよびその製造方法 Abandoned JP2008091879A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/464,784 US7928590B2 (en) 2006-08-15 2006-08-15 Integrated circuit package with a heat dissipation device

Publications (1)

Publication Number Publication Date
JP2008091879A true JP2008091879A (ja) 2008-04-17

Family

ID=38955101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211232A Abandoned JP2008091879A (ja) 2006-08-15 2007-08-14 放熱装置を備えた集積回路パッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US7928590B2 (ja)
JP (1) JP2008091879A (ja)
DE (1) DE102007037543A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164152A (ja) * 2007-12-28 2009-07-23 Nikon Corp 積層型半導体装置
JP2010050259A (ja) * 2008-08-21 2010-03-04 Zycube:Kk 3次元積層半導体装置
JP2012517111A (ja) * 2009-02-06 2012-07-26 クアルコム,インコーポレイテッド スクライブライン貫通シリコンビア
JP2013529850A (ja) * 2010-07-05 2013-07-22 モサイド・テクノロジーズ・インコーポレーテッド 熱フレームを有するマルチチップパッケージおよび組立て方法
JP2014216589A (ja) * 2013-04-30 2014-11-17 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
JP2014533439A (ja) * 2011-11-14 2014-12-11 マイクロン テクノロジー, インク. 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
KR20150038067A (ko) * 2012-07-12 2015-04-08 마이크론 테크놀로지, 인크. 단열 물질을 포함하는 반도체 장치 패키지 및 이러한 반도체 패키지를 만들고 이용하는 방법
JP7478336B1 (ja) 2023-02-09 2024-05-07 株式会社Flosfia 複合モジュールユニット
KR102915558B1 (ko) 2023-02-13 2026-01-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스에서의 방열

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692278B2 (en) * 2006-12-20 2010-04-06 Intel Corporation Stacked-die packages with silicon vias and surface activated bonding
US7763973B1 (en) * 2007-04-05 2010-07-27 Hewlett-Packard Development Company, L.P. Integrated heat sink for a microchip
DE102008044986A1 (de) 2008-08-29 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
US8154116B2 (en) * 2008-11-03 2012-04-10 HeadwayTechnologies, Inc. Layered chip package with heat sink
US8202749B1 (en) * 2009-12-18 2012-06-19 Ut-Battelle, Llc Array of aligned and dispersed carbon nanotubes and method of producing the array
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
DE102011077558A1 (de) 2011-06-15 2012-12-20 Robert Bosch Gmbh Vorrichtung zum Senden und/oder Empfangen von Schallsignalen
US9257359B2 (en) * 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
DE102011083126A1 (de) * 2011-09-21 2013-03-21 Siemens Aktiengesellschaft Mikrochip und Mikrochip-Anordnung mit einer Wärme ableitenden Umhüllung
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
TWI527170B (zh) 2012-05-11 2016-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9111899B2 (en) * 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks
US20140302995A1 (en) * 2013-01-25 2014-10-09 Board Of Trustees Of The University Of Arkansas Method of forming reworkable, thermally conductive and electrically resistive bonding structure in superconductor multi-chip module using reworkable epoxy bonding composites and application of the same
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
JP2014187233A (ja) * 2013-03-25 2014-10-02 Panasonic Corp 放熱シートおよびこれを用いた放熱構造
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US10177052B2 (en) 2014-04-08 2019-01-08 Nxp Usa, Inc. Defective die replacement in a die stack
WO2016042739A1 (ja) 2014-09-17 2016-03-24 パナソニックIpマネジメント株式会社 放熱シートおよびこれを用いた放熱構造体
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
US10354979B1 (en) * 2018-02-12 2019-07-16 Raytheon Company Microcircuit card assembly including dual-sided cooling paths
CN113113367A (zh) * 2020-01-13 2021-07-13 华为技术有限公司 芯片、芯片的制造方法和电子设备
CN114121839A (zh) 2020-08-28 2022-03-01 长鑫存储技术有限公司 半导体结构
CN114464581B (zh) 2022-02-10 2024-11-05 三星半导体(中国)研究开发有限公司 封装结构及其制造方法
CN120015709B (zh) * 2025-02-17 2025-11-11 长沙安牧泉智能科技有限公司 一种封装内置均流均热装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316080A (en) 1990-03-30 1994-05-31 The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Heat transfer device
US5239199A (en) 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US5589714A (en) * 1992-06-08 1996-12-31 The Dow Chemical Company Epoxy polymer filled with aluminum nitride-containing polymer and semiconductor devices encapsulated with a thermosetting resin containing aluminum nitride particles
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP3308461B2 (ja) * 1996-11-14 2002-07-29 富士通株式会社 半導体装置及びリードフレーム
KR100226737B1 (ko) 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP4286465B2 (ja) 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100429885B1 (ko) * 2002-05-09 2004-05-03 삼성전자주식회사 열방출 특성을 개선한 멀티 칩 패키지
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
US20050116336A1 (en) 2003-09-16 2005-06-02 Koila, Inc. Nano-composite materials for thermal management applications
DE10345157B4 (de) 2003-09-29 2009-01-08 Qimonda Ag Wärmeleitende Verpackung von elektronischen Schaltungseinheiten
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164152A (ja) * 2007-12-28 2009-07-23 Nikon Corp 積層型半導体装置
JP2010050259A (ja) * 2008-08-21 2010-03-04 Zycube:Kk 3次元積層半導体装置
JP2012517111A (ja) * 2009-02-06 2012-07-26 クアルコム,インコーポレイテッド スクライブライン貫通シリコンビア
JP2013529850A (ja) * 2010-07-05 2013-07-22 モサイド・テクノロジーズ・インコーポレーテッド 熱フレームを有するマルチチップパッケージおよび組立て方法
US11594462B2 (en) 2011-11-14 2023-02-28 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
JP2014533439A (ja) * 2011-11-14 2014-12-11 マイクロン テクノロジー, インク. 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US10170389B2 (en) 2011-11-14 2019-01-01 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US10741468B2 (en) 2011-11-14 2020-08-11 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
KR20150038067A (ko) * 2012-07-12 2015-04-08 마이크론 테크놀로지, 인크. 단열 물질을 포함하는 반도체 장치 패키지 및 이러한 반도체 패키지를 만들고 이용하는 방법
JP2015527734A (ja) * 2012-07-12 2015-09-17 マイクロン テクノロジー, インク. 断熱材を含む半導体デバイスパッケージおよび、係る半導体パッケージの作製および使用の方法
KR101633238B1 (ko) 2012-07-12 2016-06-23 마이크론 테크놀로지, 인크. 단열 물질을 포함하는 반도체 장치 패키지 및 이러한 반도체 패키지를 만들고 이용하는 방법
JP2014216589A (ja) * 2013-04-30 2014-11-17 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
JP7478336B1 (ja) 2023-02-09 2024-05-07 株式会社Flosfia 複合モジュールユニット
WO2024166992A1 (ja) * 2023-02-09 2024-08-15 株式会社Flosfia 複合モジュールユニット
JP2024113360A (ja) * 2023-02-09 2024-08-22 株式会社Flosfia 複合モジュールユニット
KR102915558B1 (ko) 2023-02-13 2026-01-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스에서의 방열

Also Published As

Publication number Publication date
US20080042261A1 (en) 2008-02-21
US7928590B2 (en) 2011-04-19
DE102007037543A1 (de) 2008-02-21

Similar Documents

Publication Publication Date Title
JP2008091879A (ja) 放熱装置を備えた集積回路パッケージおよびその製造方法
US7361986B2 (en) Heat stud for stacked chip package
EP2311084B1 (en) Flip chip overmold package
JP5081578B2 (ja) 樹脂封止型半導体装置
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US8008769B2 (en) Heat-dissipating semiconductor package structure and method for manufacturing the same
US20070069371A1 (en) Cavity chip package
CN102687255A (zh) 凹陷半导体衬底
CN108447860A (zh) 半导体封装结构
KR102170197B1 (ko) 패키지 온 패키지 구조들
CN112420628B (zh) 半导体封装件
KR101059629B1 (ko) 반도체 패키지 제조방법
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
CN1319138C (zh) 封装的半导体器件的形成方法
US20090283889A1 (en) Integrated circuit package system
WO2004062333A1 (en) Thermally enhanced package for an integrated circuit
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
US20070257377A1 (en) Package structure
CN103050455A (zh) 堆叠封装结构
TW202545010A (zh) 封裝結構及其形成方法
CN202394887U (zh) 具有堆叠芯片的半导体封装结构
TWI790054B (zh) 天線整合式封裝結構
CN103426854A (zh) 一种基于柔性基板封装的散热结构及其制作工艺

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090114